CN106952807B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN106952807B CN106952807B CN201610006680.7A CN201610006680A CN106952807B CN 106952807 B CN106952807 B CN 106952807B CN 201610006680 A CN201610006680 A CN 201610006680A CN 106952807 B CN106952807 B CN 106952807B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- amorphous
- forming
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000012459 cleaning agent Substances 0.000 claims abstract description 26
- 239000013078 crystal Substances 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 378
- 150000002500 ions Chemical class 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000010354 integration Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 238000010292 electrical insulation Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 germanium ions Chemical class 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910003676 SiBr4 Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- AIFMYMZGQVTROK-UHFFFAOYSA-N silicon tetrabromide Chemical compound Br[Si](Br)(Br)Br AIFMYMZGQVTROK-UHFFFAOYSA-N 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，提供衬底；在所述衬底上形成栅介质层；在所述栅介质层上形成栅极层；形成覆盖所述栅极层的无定型层；图形化所述栅极层和无定型层，形成栅极结构。其中，本发明通过对栅极层进行非晶化，形成无定型层，所述无定型层为非晶体，非晶体中的原子成无序排列，不存在晶界，能够减少后续清洗过程中穿过所述栅极层到达栅介质层的清洗剂，从而能够减少栅介质层中孔洞出现的几率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的不断进步，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。半导体集成度的提高也带动了晶体管尺寸的缩小。
半导体衬底、栅极层及位于栅极层下方的栅介质层是晶体管的基本组成部分。栅介质层在晶体管中起着重要作用，能够实现栅极与晶体管沟道之间的电绝缘，使栅极与晶体管沟道形成电容结构，从而能够实现栅极对沟道电流的控制。
随着晶体管尺寸的减小，栅介质层也逐渐减薄。然而现有技术形成的栅介质层的质量不高，从而影响了晶体管的性能，降低了半导体器件制造的良品率。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够提高半导体器件制造的良品率。
为解决上述问题，本发明提供一种半导体结构及其形成方法，包括：提供衬底；在所述衬底上形成栅介质层；在所述栅介质层上形成栅极层；形成覆盖所述栅极层的无定型层；图形化所述栅极层和无定型层，形成栅极结构。
可选的，所述无定型层为非晶态的硅锗层。
可选的，所述无定型层的厚度为40～50埃。
可选的，形成覆盖所述栅极层的无定型层的步骤包括：对所述栅极层进行离子注入，形成所述无定型层。
可选的，所述栅极层的材料为多晶硅；
对所述栅极层进行离子注入的步骤中，对所述栅极层进行锗离子注入，形成非晶态的硅锗层。
可选的，形成覆盖所述栅极层的无定型层的步骤之后，所述形成方法还包括：在所述无定型层上形成覆盖层；
图形化所述栅极层和无定型层，形成栅极结构的步骤还包括：图形化所述覆盖层。
可选的，所述覆盖层的材料为无定型硅。
可选的，所述覆盖层的厚度为90～110埃。
可选的，在所述无定型层上形成覆盖层的方法为低温扩散工艺，所述低温扩散工艺中反应温度小于530摄氏度。
可选的，图形化所述栅极层和无定型层的步骤包括：
在所述栅极层上形成图形化的光刻胶；
以所述光刻胶为掩膜刻蚀所述栅极层和无定型层，形成栅极结构；
通过灰化去除所述光刻胶。
可选的，在所述栅介质层上形成栅极层的步骤中，所述栅极层的厚度为180～220埃。
可选的，所述形成方法还包括：在图形化所述栅极层和无定型层，形成栅极结构的步骤之后，通过氢氟酸对所述栅极结构进行清洗。
相应的，本发明还提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构；所述栅极结构包括：位于衬底上的栅介质层；位于所述栅介质层上的栅极层；位于所述栅极层上的无定型层。
可选的，所述无定型层为非晶态的硅锗层。
可选的，所述无定型层的厚度为40～50埃。
可选的，所述半导体结构还包括：位于所述无定型层上的覆盖层。
可选的，所述覆盖层的材料为无定型硅。
可选的，所述覆盖层的厚度为90～110埃。
可选的，所述栅极层的厚度为130～180埃。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法包括：形成覆盖所述栅极层的无定型层，所述无定型层为非晶体，非晶体中原子成无序排列，不存在晶界，从而能够在图形化所述栅极层和无定型层，形成栅极结构的步骤中起到阻挡清洗剂的功能，所述无定型层能够减少穿过所述栅极层到达栅介质层的清洗剂，从而能够减小清洗剂与栅介质层发生反应形成孔洞的几率，进而提高栅介质层的质量、提高制造良率。
可选方案中，通过对栅极层进行离子注入形成所述无定型层，离子注入形成的无定型层的厚度仅有40～50埃，无定型层的厚度较薄对形成的半导体器件电性能影响小。
可选方案中，通过在所述无定型层上形成覆盖层，减少无定型层中注入离子向外界的扩散，从而增加无定型层的寿命。
本发明的半导体结构具有覆盖栅极层的无定型层，所述无定型层为非晶体，所述无定型层为非晶体，非晶体中的原子成无序排列，不存在晶界，从而能够起到阻挡清洗剂的功能，所述无定型层能够减少穿过所述栅极层到达栅介质层的清洗剂，从而能够减小清洗剂与栅介质层发生反应形成孔洞的几率，进而提高栅介质层的质量。
可选方案中，所述无定型层的厚度仅有40～50埃，无定型层的厚度较薄对形成的半导体器件电性能影响小。
可选方案中，所述无定型层上形成有覆盖层，所述覆盖层能够减少无定型层中注入离子向外界的扩散，从而增加无定型层的寿命。
附图说明
图1至图10是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
现有技术半导体结构的形成方法中，通常采用多晶硅形成栅极层，多晶硅中硅原子按一定规律排列形成晶粒，结构相同而取向不同的晶粒之间容易形成晶界。晶界结构疏松，是原子快速扩散的通道。在灰化工艺中，所述晶界处的多晶硅容易被氧化，形成氧化硅。在后续清洗过程中，清洗剂容易与晶界处的氧化硅反应，使晶界扩大。因此，清洗剂容易通过扩大的晶界到达栅极层下方的栅介质层，并与栅介质层发生反应而形成孔洞，降低了栅介质层的质量，进而使形成的半导体器件失效。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅介质层；在所述栅介质层上形成栅极层；形成覆盖所述栅极层的无定型层；图形化所述栅极层和无定型层，形成栅极结构。
其中，形成覆盖所述栅极层的无定型层的步骤中，所述无定型层为非晶体，非晶体中原子成无序排列，不存在晶界，从而能够在图形化所述栅极层和无定型层，形成栅极结构的步骤中起到阻挡清洗剂的功能，所述无定型层能够减少穿过所述栅极层到达栅介质层的清洗剂，从而能够减小清洗剂与栅介质层发生反应形成孔洞的几率，进而提高栅介质层的质量、提高制造良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至10是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
需要说明的是，由于嵌入式闪存的形成工艺需要与逻辑器件形成工艺兼容，容易使控制栅下方的栅介质层出现孔洞。因此，本实施例以解决嵌入式闪存中栅介质层容易出现孔洞的问题为例，对本发明的半导体结构的形成方法进行详细说明。
参考图1，提供衬底100，所述衬底100用于形成半导体器件。
本实施例中，所述衬底100由隔离结构分为第一晶体管区域I和第二晶体管区域II，所述第一晶体管区域I用于形成逻辑器件，所述第二晶体管区域II用于形成嵌入式闪存。
本实施例中，所述衬底100为硅衬底、锗衬底、硅锗衬底或半导体上硅衬底等半导体衬底。
本实施例中，所述隔离结构为浅槽隔离结构。
需要说明的是，如图1所示，提供衬底100的步骤之后，本发明的形成方法还包括：
在所述衬底100上形成浮栅介质层101，第二晶体管区域II的所述浮栅介质层101用作后续形成的浮栅下方的栅极介质层，实现浮栅与衬底100之间的电绝缘。第一晶体管区域I的浮栅介质层用作后续形成的逻辑器件的栅极介质层，实现逻辑器件栅极与衬底100之间的电绝缘。
本实施例中，所述浮栅介质层101的材料为氧化硅，但是本发明对此不做限定，在其他实施例中，所述浮栅介质层还可以为由氮化硅和氧化硅组成的叠层结构。
本实施例中，如果浮栅介质层101的厚度过小，很难实现浮栅与衬底100之间的电绝缘；如果所述浮栅介质层101的厚度过大，容易降低半导体结构的集成度。因此，所述浮栅介质层101的厚度在45～62埃的范围内。
本实施例中，所述浮栅介质层101的形成方法为热氧化法，热氧化法能够形成致密性好、表面态密度低的氧化硅层。在其他实施例中，还可以通过化学气相沉积工艺或原子层沉积工艺形成所述浮栅介质层。
在第二晶体管区域II的所述浮栅介质层101上形成浮栅层102，所述浮栅层102用于后续形成的第一晶体管的浮栅。
本实施例中，所述浮栅层102的材料为多晶硅。在其他实施例中，所述浮栅层的材料还可以为锗。
本实施例中，通过化学气相沉积工艺形成所述浮栅层102。在其他实施例中，也可以通过原子层沉积工艺形成所述浮栅层。
参考图2和图3，图3是图2线框1中部分结构的局部放大图。在所述衬底100上形成栅介质层110。
所述栅介质层110用于实现后续形成的控制栅与浮栅之间的电绝缘。
如图3所示，本实施例中，所述栅介质层110为由第一氧化层111、掩膜层112和第二氧化层113组成的叠层结构。但是本发明对此不做限定，在其他实施例中，所述栅介质层还可以为单层氧化层。
本实施例中，形成所述栅介质层110的步骤包括：在所述浮栅层102上形成第一氧化层111；在所述第一氧化层111上形成掩膜层112；在所述掩膜层112上形成第二氧化层113。
本实施例中，所述第一氧化层111和第二氧化层113的材料为氧化硅；所述掩膜层112的材料为氮化硅。
需要说明的是，如果所述栅介质层110的厚度过小，很难实现后续形成的控制栅与浮栅之间的电绝缘；如果所述栅介质层110的厚度过大，容易降低半导体结构的集成度。因此，本实施例中，所述栅介质层110的厚度在90～110埃的范围内。
参考图4，在所述栅介质层110上形成栅极层121，所述栅极层121用于形成嵌入式闪存的控制栅。
本实施例中，所述栅极层121的材料为多晶硅，多晶硅为多晶体，其中硅原子有序排列形成晶核，所述晶核形成晶粒，取向不同的晶粒之间形成晶界，晶界结构疏松，在多晶体中是原子快速扩散的通道。
本实施例中，如果所述栅极层121的厚度过大容易影响后续形成的第二晶体管区域II逻辑器件的性能，所述栅极层121的厚度不能过大。具体的，所述栅极层121的厚度为180～220埃。
本实施例中，形成所述栅极层121的方法为扩散工艺，通过炉管在所述栅介质层110上沉积所述栅极层121。本发明对此不做限定，在其他实施例中，还可以通过原子层沉积工艺形成所述栅极层。
具体的，形成所述栅极层121工艺参数包括：反应温度为620～650摄氏度；气体压强为0.2～0.5torr；反应气体为硅烷。但是本发明对此不做限定，在其他实施例中，还可以通过非排压工艺形成所述栅极层，所述非排压工艺是指在常压下形成所述栅极层。
参考图5，形成覆盖所述栅极层121的无定型层120。
所述无定型层120为非晶体。非晶体中不具有晶界，能够保护所述栅介质层110和栅极层121。
本实施例中，通过对所述栅极层121进行非晶化处理，形成覆盖所述栅极层121的无定型层120。具体地，对所述栅极层121进行非晶化处理的步骤包括：对所述栅极层121进行离子注入，注入离子能够破坏栅极层121的晶格结构，形成非晶态的无定型层120。
本发明对此不做限定，在其他实施例中，还可以通过化学气相沉积工艺在所述栅极层上形成无定型层。
具体的，本实施例中，所述注入离子为锗，以形成硅锗无定型层，锗对栅极层121的污染小，且对器件影响较小。但是本发明中的所述注入离子并不仅限于此，所述注入离子还可以为碳。
本实施例中，如果所述无定型层120的厚度过小，很难起阻挡清洗剂到达栅介质层110的作用；如果所述无定型层120的厚度过大，容易影响后续形成的控制栅的电性能。因此，具体的，所述无定型层120的厚度为40～50埃。
需要说明的是，由于在非晶化处理的过程中，栅极层的一部分用于形成无定型层，在形成无定型层120之后，所述栅极层121的厚度为130～180埃。
本实施例中，所述离子注入的工艺参数包括：注入剂量为7×1013/cm～9×1013/cm；注入能量为3.5～4.5keV，注入角度为0度。
需要说明的是，所述工艺参数仅为一例，本发明的无定型层的形成工艺不仅限于此，在其他实施例中，还可以通过选用其他的注入剂量和注入能量范围形成较薄的无定型层。
需要说明的是，本实施例中，如图6所示，形成所述无定型层120的步骤之后，本发明的形成方法还包括：在所述无定型层120上形成覆盖层130。
所述覆盖层130用于减少无定型层120中注入离子的扩散，延长无定型层120的寿命。
本实施例中，所述覆盖层130的材料为无定型硅，无定型硅中硅原子呈无序排列，无定型硅中无晶界，能够有效减少无定型层120中注入离子的扩散。
需要说明的是，如果所述覆盖层130的厚度过小很难起到减少无定型层120中离子扩散的作用；如果所述覆盖层130的厚度过大，容易降低半导体结构的集成度。因此，具体的，本实施例中，所述覆盖层130的厚度为90～110埃。
本实施例中，通过低温扩散工艺形成所述覆盖层130，低温扩散工艺能够形成晶格尺寸较小的覆盖层130，对无定型层中注入离子的散射作用大，能够更有效地减少无定型层120中注入离子的扩散。
具体的，所述低温扩散工艺的工艺参数包括：反应温度小于530摄氏度；气体压强为0.2torr～0.5torr；反应气体包括硅烷。但是本发明对此不做限定，在其他实施例中，还可以通过非排压工艺形成所述覆盖层，所述非排压工艺是指在常压下形成所述栅极层。
需要说明的是，通过对所述栅极层121进行离子注入能够形成很薄的无定型层120，从而不容易影响半导体结构的电学性能。但是，所述通过对所述栅极层121进行离子注入，形成所述无定型层120的实施例仅为一例。在其他实施例中，还可以在栅极层表面沉积无定型层。且可以不在所述无定型层上形成覆盖层。
本实施例中，图形化所述栅极层121和无定型层120，形成栅极结构的步骤如图7和图8所示。
参考图7，在所述无定型层120上形成图形化的光刻胶12。所述光刻胶12用于保护所述栅极层121。
本实施例中，所述光刻胶12的材料为碳氢化物。
本实施例中，所述无定型层120上具有覆盖层130，形成所述光刻胶12的步骤包括：在所述覆盖层130上形成所述光刻胶12。
参考图8，以所述光刻胶12(参考图7)为掩膜对所述栅极层121和无定型层120进行刻蚀。
本实施例中，通过干法刻蚀工艺对所述栅极层121、无定型层120和覆盖层130进行刻蚀，干法刻蚀具有很好的线宽控制，能够很好地控制栅长。
具体的，所述干法刻蚀的刻蚀气体为SiBr4、SiCl4和CF4。这样的刻蚀方法为各向异性干法刻蚀。各向异性干法刻蚀在刻蚀过程中，对栅极层121下方的栅介质层110的损伤小。
需要说明的是，本实施例中，所述无定型层120上形成有覆盖层130，因此图形化所述栅极层121，形成栅极结构的步骤还包括：图形化所述覆盖层130。
继续参考图8，去除所述光刻胶12。
本实施例中，通过灰化工艺去除所述光刻胶12。具体的，灰化工艺中通过氧原子与光刻胶12在等离子体环境中发生反应来去除所述光刻胶12。
需要说明的是，所述光刻胶12下方具有无定型层120，所述无定型层120为非晶体，非晶体内不具有晶界。因此，所述无定型层120能够阻挡所述氧原子通过所述晶界进入栅极层121，不容易使晶界处的多晶硅被氧化。
继续参考图8，图形化后通过清洗剂进行清洗，去除光刻胶12经灰化工艺后形成的残余物。
本实施例中，所述清洗剂包括氢氟酸。所述栅极层121上具有无定型层120，所述无定型层120为非晶体，非晶体无晶界，能够阻挡清洗剂进入所述栅极层121晶界处，从而不容易造成晶界扩大的问题，还能够阻挡所述清洗剂穿过栅极层121到达栅介质层110，进而能够减小栅介质层110中孔洞出现的几率。
需要说明的是，本发明的形成方法中，所述第一晶体管区域I也形成有无定型层120，所述无定型层120能够减小第一晶体管区域I的浮栅介质层101中孔洞出现的几率。
还需要说明的是，本实施例中，所述形成栅极结构的步骤还包括：
如图9所示，在所述覆盖层130上形成栅材料层122。所述栅材料层122与所述栅极层121用于形成半导体结构的控制栅。
本实施例中，所述栅材料层122的材料与栅极层121的材料相同，具体的，所述栅材料层122的材料为多晶硅。
如图10所示，对所述栅材料层122、覆盖层130、无定型层120、栅极层121、栅介质层110、浮栅层102进行图形化，在所述第二晶体管区域II形成控制栅和浮栅，所述浮栅和控制栅构成所述栅极结构140，并在第一晶体管区域I形成逻辑器件栅极150。
此外，形成栅极结构140的步骤之后，本发明半导体结构的形成方法还包括：对所述栅极结构140两侧的衬底100进行掺杂形成浮置管和控制管，进而形成嵌入式闪存。对逻辑器件栅极150两侧衬底100进行掺杂形成逻辑器件。在此不做赘述。
还需要说明的是，本实施例是以解决嵌入式闪存的栅介质层110容易出现孔洞的问题为例进行说明的，但是本发明半导体结构的形成方法不仅限于此，所述形成方法还可以用于其它晶体管中。
综上，本发明的半导体结构的形成方法包括形成覆盖所述栅极层的无定型层，所述无定型层为非晶体，非晶体中原子成无序排列，不存在晶界，从而能够在图形化所述栅极层和无定型层，形成栅极结构的步骤中起到阻挡清洗剂的功能，所述无定型层能够减少穿过所述栅极层到达栅介质层的清洗剂，从而能够减小清洗剂与栅介质层发生反应形成孔洞的几率，进而提高栅介质层的质量。
其次，通过对栅极层进行离子注入形成所述无定型层，离子注入形成的无定型层的厚度仅有40～50埃，无定型层的厚度较薄对形成的半导体器件电性能影响小。
此外，通过在所述无定型层上形成覆盖层，减少无定型层中注入离子向外界的扩散，从而增加无定型层的寿命。
本发明还提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构；所述栅极结构包括：位于衬底上的栅介质层；位于所述栅介质层上的栅极层；位于所述栅极层上的无定型层。
请参考图10，示处了本发明半导体结构一实施例的示意图。本实施例半导体结构包括：
衬底100，所述衬底100用于形成半导体结构。
本实施例中，所述衬底100由隔离结构分为第一晶体管区域I和第二晶体管区域II，所述第一晶体管区域I用于形成逻辑器件，所述第二晶体管区域II用于形成嵌入式闪存。
本实施例中，所述衬底100为硅衬底、锗衬底、硅锗衬底或半导体上硅衬底等半导体衬底。
本实施例中，所述隔离结构为浅槽隔离结构。
需要说明的是，本发明的半导体结构还包括：位于所述衬底100上的浮栅介质层101。第二晶体管区域II的所述浮栅介质层101位于浮栅下方，用作浮栅的栅极介质层，实现浮栅与衬底100之间的电绝缘；第一晶体管区域I的所述浮栅介质层101用于实现逻辑器件栅极与衬底100之间的电绝缘。
本实施例中，所述浮栅介质层101的材料为氧化硅，但是本发明对此不做限定，在其他实施例中，所述浮栅介质层还可以为由氮化硅和氧化硅组成的叠层结构。
本实施例中，如果浮栅介质层101的厚度过小，很难实现浮栅与衬底100之间的电绝缘；如果所述浮栅介质层101的厚度过大，容易降低半导体结构的集成度。因此，所述浮栅介质层101的厚度在15～70埃的范围内。
此外，所述半导体结构还包括：位于第二晶体管区域II的所述浮栅介质层101表面的浮栅层102，所述浮栅层102用于形成嵌入式闪存的浮栅。
本实施例中，所述浮栅层102的材料为多晶硅。在其他实施例中，所述浮栅层的材料还可以为锗。位于所述衬底100上的栅极结构140，所述栅极结构140包括：位于所述浮栅层102上的栅介质层110。
本实施例中，所述栅介质层110为包括第一氧化层、掩膜层和第二氧化层的叠层结构。在其他实施例中，所述栅介质层还可以为单层氧化层。
具体的，所述第一氧化层111和第二氧化层113的材料为氧化硅；所述掩膜层的材料为氮化硅。
需要说明的是，如果所述栅介质层110的厚度过小，很难实现后续形成的控制栅与浮栅之间的电绝缘；如果所述栅介质层110的厚度过大，容易降低半导体结构的集成度。因此，本实施例中，所述栅介质层110的厚度在90～110埃的范围内。
位于所述栅介质层110上的栅极层121。
本实施例中，所述栅极层121用于形成嵌入式闪存的控制栅。
本实施例中，所述栅极层121的材料为多晶硅，多晶硅为多晶体，其中硅原子有序排列形成晶核，所述晶核形成晶粒，取向不同的晶粒之间形成晶界，晶界结构疏松，在多晶体中是原子快速扩散的通道。
本实施例中，如果所述栅极层121的厚度过大容易影响后续形成的第二晶体管区域II逻辑器件的性能，所述栅极层121的厚度不能过大。具体的，所述栅极层121的厚度为180～220埃。
位于所述栅极层121上的无定型层120。
所述无定型层120为非晶体，非晶体中不具有晶界，能够阻止清洗剂穿过所述无定型层120和栅极层121到达栅介质层110而使栅介质层110出现孔洞。
本实施例中，所述无定型层120为硅锗层，是通过对多晶硅材料的栅介质层121进行锗离子注入形成的。在其他实施例中，所述无定型层的材料还可以为碳化硅。
本实施例中，如果所述无定型层120的厚度过小，很难起阻挡清洗剂到达栅介质层121的作用；如果所述无定型层120的厚度过大，容易影响后续形成的栅极结构的电性能。因此，具体的，所述无定型层120的厚度为40～50埃。
需要说明的是，本实施例中，所述栅极结构140还包括：位于无定型层120上的覆盖层130。
所述覆盖层130用于减少无定型层120中注入离子(锗离子)的扩散，延长无定型层120的寿命。
本实施例中，所述覆盖层130的材料为无定型硅，无定型硅中原子呈无序排列不具有晶界，因此能够有效降低无定型层120中注入离子的扩散。
需要说明的是，如果所述覆盖层130的厚度过小很难起到降低无定型层120中离子扩散的作用；如果所述覆盖层130的厚度过大，容易降低半导体结构的集成度。因此，具体的，本实施例中，所述覆盖层130的厚度为90～110埃。
需要说明的是，本实施例中，所述栅极结构140还包括：位于所述覆盖层130上的栅材料层122。所述栅材料层122、覆盖层130、无定型层120和栅极层110用于形成嵌入式闪存的控制栅。
此外，本实施例中，在第一晶体管区域I，栅极层121、无定型层120、覆盖层120和栅材料层122用于形成所述逻辑器件栅极150。
需要说明的是，本实施例中，所述半导体结构还包括：形成于所述逻辑器件栅极150两侧衬底100中的第一源极和第一漏极；位于所述栅极结构140两侧衬底100中的第二源极和第二漏极。
综上，本发明的半导体结构具有覆盖栅极层的无定型层，所述无定型层为非晶体，所述无定型层为非晶体，非晶体中的原子成无序排列，不存在晶界，从而能够起到阻挡清洗剂的功能，所述无定型层能够减少穿过所述栅极层到达栅介质层的清洗剂，从而能够减小清洗剂与栅介质层发生反应形成孔洞的几率，进而提高栅介质层的质量。
其次，可选方案中，所述无定型层的厚度仅有40～50埃，无定型层的厚度较薄对形成的半导体器件电性能影响小。
此外，所述无定型层上形成有覆盖层，所述覆盖层能够减少无定型层中注入离子向外界的扩散，从而增加无定型层的寿命。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅介质层；
在所述栅介质层上形成栅极层；
形成覆盖所述栅极层的无定型层，其中，所述无定型层完全覆盖后续形成的栅极结构的顶部；
在所述无定型层上形成覆盖层，所述覆盖层的材料为无定型硅；
图形化所述栅极层、无定型层和覆盖层，形成栅极结构，包括：在所述栅极层上形成图形化的光刻胶；以所述光刻胶为掩膜刻蚀所述栅极层、无定型层和覆盖层，形成栅极结构；通过灰化去除所述光刻胶；
通过清洗剂进行清洗，去除光刻胶经灰化工艺后形成的残余物，其中，所述栅极结构的顶部具有无定型层，所述无定型层为非晶态的硅锗层，不具有晶界，能够阻挡清洗剂进入所述栅极结构的晶界处，避免所述清洗剂在晶界处反应使得晶界扩大，同时还能够阻挡所述清洗剂穿过栅极结构到达栅介质层，避免栅介质层中出现孔洞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述无定型层的厚度为40-50埃。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成覆盖所述栅极层的无定型层的步骤包括：对所述栅极层进行离子注入，形成所述无定型层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述栅极层的材料为多晶硅；
对所述栅极层进行离子注入的步骤中，对所述栅极层进行锗离子注入，形成非晶态的硅锗层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述覆盖层的厚度为90-110埃。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述无定型层上形成覆盖层的方法为低温扩散工艺，所述低温扩散工艺中反应温度小于530摄氏度。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅介质层上形成栅极层的步骤中，所述栅极层的厚度为180-220埃。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在图形化所述栅极层和无定型层，形成栅极结构的步骤之后，通过氢氟酸对所述栅极结构进行清洗。
9.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的栅极结构；所述栅极结构包括：
位于衬底上的栅介质层；
位于所述栅介质层上的栅极层；
位于所述栅极层上的无定型层，位于所述无定型层上的覆盖层，所述覆盖层的材料为无定型硅，无定型硅中硅原子呈无序排列，无定型硅中无晶界，能够减少无定型层中注入离子的扩散，延长无定型层的寿命，其中，所述无定型层为非晶态的硅锗层。
10.如权利要求9所述的半导体结构，其特征在于，所述无定型层的厚度为40-50埃。
11.如权利要求9所述的半导体结构，其特征在于，所述覆盖层的厚度为90-110埃。
12.如权利要求9所述的半导体结构，其特征在于，所述栅极层的厚度为130-180埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006680.7A CN106952807B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006680.7A CN106952807B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952807A CN106952807A (zh) | 2017-07-14 |
| CN106952807B true CN106952807B (zh) | 2020-08-07 |
Family
ID=59465922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610006680.7A Active CN106952807B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952807B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630046A (zh) * | 2003-09-09 | 2005-06-22 | 国际商业机器公司 | 制造凸出源漏mosfet的方法以及由此制造的器件 |
| CN101192525A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件栅极的制造方法 |
| CN101197286A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件的制造方法 |
| CN101894749B (zh) * | 2009-05-20 | 2013-03-20 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的栅极掺杂方法 |
| CN103681282A (zh) * | 2012-09-26 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016237A (ja) * | 2000-06-27 | 2002-01-18 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2016
- 2016-01-06 CN CN201610006680.7A patent/CN106952807B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630046A (zh) * | 2003-09-09 | 2005-06-22 | 国际商业机器公司 | 制造凸出源漏mosfet的方法以及由此制造的器件 |
| CN101192525A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件栅极的制造方法 |
| CN101197286A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件的制造方法 |
| CN101894749B (zh) * | 2009-05-20 | 2013-03-20 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的栅极掺杂方法 |
| CN103681282A (zh) * | 2012-09-26 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952807A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5173582B2 (ja) | 半導体装置 | |
| JP4777987B2 (ja) | 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法 | |
| US8283226B2 (en) | Method for manufacturing semiconductor device | |
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| CN101604691B (zh) | 半导体器件和半导体器件的制造方法 | |
| US8828832B2 (en) | Strained structure of semiconductor device | |
| US8912612B2 (en) | Silicon nitride gate encapsulation by implantation | |
| JP2006148077A (ja) | 延伸スペーサを利用した半導体デバイスおよびその形成方法 | |
| JP2004158487A (ja) | 半導体装置の製造方法 | |
| JP2011082519A (ja) | 集積回路及びその製造方法 | |
| JP2008283182A (ja) | Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法 | |
| US20130078788A1 (en) | Producing method of semiconductor device and production device used therefor | |
| JP3545526B2 (ja) | 半導体装置の製造方法 | |
| JP5292878B2 (ja) | 半導体装置の製造方法 | |
| US20230369053A1 (en) | Semiconductor Device and Method of Manufacturing | |
| JP3874716B2 (ja) | 半導体装置の製造方法 | |
| US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| US7981735B2 (en) | Method of manufacturing a Schottky barrier tunnel transistor | |
| JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2011176348A (ja) | 半導体装置 | |
| CN106952807B (zh) | 半导体结构及其形成方法 | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| CN114256336A (zh) | 一种半导体器件及其制造方法 | |
| JP2013045953A (ja) | 半導体装置およびその製造方法 | |
| JP4950599B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |