CN101197286A

CN101197286A - 金属氧化物半导体器件的制造方法

Info

Publication number: CN101197286A
Application number: CNA2006101191459A
Authority: CN
Inventors: 吴汉明
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-12-05
Filing date: 2006-12-05
Publication date: 2008-06-11
Anticipated expiration: 2026-12-05
Also published as: CN100576471C

Abstract

本发明公开了一种金属氧化物半导体器件的制造方法，包括：在半导体衬底上形成栅极、源区和漏区，所述栅极两侧具有侧壁间隔物；对所述栅极、源区和漏区进行等离子体注入，使表面达到非晶化；在所述栅极、源区和漏区表面淀积金属；对所述金属进行热退火形成金属硅化物层。本发明的方法能够以高效的方式形成阻挡层，降低在源/漏区形成钉轧(spriking)的风险，而且能够降低成本。

Description

金属氧化物半导体器件的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体(MOS)器件的制造方法。

背景技术

在超高速大规模集成电路中为降低MOS晶体管的源/漏电极和栅极的薄膜电阻和寄生电阻，采用了自对准硅化物(salicide)工艺。在自对准技术中，在由形成于半导体衬底上的杂质扩散层构成的源、漏区域和由多晶硅构成的栅极上，形成金属与半导体例如硅(Si)的反应生成物，即硅化物(下称金属硅化物)。金属硅化物在VLS/ULSI器件技术中起着非常重要的作用。在MOS器件中，经常采用金属硅化物来得到良好的低电阻接触。金属硅化物可以用来提供位于金属线和衬底接触区域之间的接触面，例如多晶硅栅极、硅衬底上的源极和漏极。图1为金属硅化物层在晶体管中的位置示意图。如图1所示，在源极110、漏极120和栅极130上分别形成有金属硅化物层151、152、153。金属硅化物可以降低金属接触与下方结构之间的表面电阻，降低上层互连结构的接触孔与晶体管各极的接触电阻。

从0.13微米技术节点到90纳米技术节点，CMOS技术主要采用钴硅化物(CoSi)作为接触层。当技术节点前推进后，器件的尺寸变得越来越小，这时结中高的硅消耗成为钴的一个大问题，因为高的硅消耗减少了有用的有源区。另一个使用钴的问题是热退火温度较高，它的700～800℃退火温度和线宽效应对于先进的65纳米MOS技术来说是不能接受的。

从90纳米工艺节点以后，开始用镍(Ni)代替钴形成镍的金属硅化物(NiSi)作为接触层。特别是在65nm及以下，由于镍没有线宽效应，具有更低的硅消耗和较低的热预算(thermal budget)以及更低的接触电阻，所以65纳米以下工艺节点用镍取代钴。但是，NiSi在高温时没有CoSi稳定，在温度较高时会形成高阻的Ni₂Si，因此镍的退火温度必须控制在350～450℃之间。NiSi是人们需要的低阻相，不过NiSi是一个中间相。图2中的金属硅化物以镍为例，如图2所示，在温度高于450℃时，低阻的NiSi会转变为高阻的Ni₂Si相。而且，镍在硅中的扩散系数较大，在硅化反应时，化合反应在硅中扩散进行。尤其是在65nm以下的工艺节点，不稳定的NiSi转变为高阻态的Ni₂Si后，Ni₂Si会由沿源/漏极表面晶格缺陷(例如位错)向下扩散，从而在源极110、漏极120表面的硅化镍层151和152下方形成由高阻态的Ni₂Si组成的钉轧(spriking)区域160和161，导致接触电阻增大。

在专利号为US6,180,469的美国专利公开了一种在栅极和源、漏区域表面形成金属硅化物层的方法。如图3所示，该方法于沉积金属Ni之前先利用离子注入200(ion implant)的方式，在栅极130、源极110和漏级120表面上形成非晶态的阻挡层171、172和173。然后沉积金属Ni并通过热处理形成Ni的硅化物，由于阻挡层的作用，Ni的硅化物无法向下扩散形成钉轧。但离子注入的工艺要采用离子束扫描的方式进行离子注入，因此存在生产效率低下、成本高的缺陷。

发明内容

本发明的目的在于提供一种金属氧化物半导体器件的制造方法，能够降低在源/漏区形成钉轧(spriking)的风险，而且能够降低成本。

为达到上述目的，本发明提供的一种金属氧化物半导体器件的制造方法，包括：

在半导体衬底上形成栅极、源区和漏区，所述栅极两侧具有侧壁间隔物；

对所述栅极、源区和漏区进行等离子体注入使表面达到非晶化；

在所述栅极、源区和漏区表面淀积金属；

对所述金属进行热退火形成金属硅化物层。

用于产生所述等离子体的物质包括但不限于锗Ge、碳C、氮气N₂、氦气He或氩气Ar。

产生所述等离子体的射频功率为1～5KW；射频偏置功率为10～100KW。

所述等离子体的轰击能量为5～20keV。

对所述金属进行热退火的步骤包括：

第一快速热退火步骤；

刻蚀未进行硅化反应的金属；

第二快速热退火步骤。

所述第一快速热退火的温度为250℃～350℃；所述第二快速热退火的温度为350℃～500℃。所述金属为镍。

与现有技术相比，本发明具有以下优点：

在90nm和65nm工艺节点，镍硅化物作为金属接触层被广泛应用。在0.13um和90nm工艺节点，钴硅化物以其工艺简单制造成本低的优势而仍然作为接触层被采用。本发明的半导体器件制造方法将钴硅化物工艺与镍硅化物工艺进行整和，克服了镍硅化物工艺的不足，将镍硅化物工艺很好地应用在了65nm及以下工艺技术节点。本发明的方法在沉积金属镍之前利用产生等离子体(plasma)的方式向栅极、源区和漏区表面注入离子，并控制产生等离子体的能量。注入的离子能够打乱栅极、源区和漏区表面的晶格结构，使表面达到无晶化，从而形成一层非晶层，该非晶层的晶格结构呈无续化而且没有晶格缺陷，能够作为阻挡层阻止在源/漏区形成镍硅化物时容易产生的高阻态Ni₂Si向衬底内部扩散造成的钉轧(spriking)现象。本发明的方法由于采用了产生等离子体的方式进行离子注入，大大提高了离子注入的效率，降低了成本，而且离子注入的能量被控制在较小的范围内，不会对包括栅极、源极和漏极的衬底有源区造成损伤。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1为金属硅化物层在晶体管中的位置示意图；

图2为源、漏区产生钉轧(spriking)现象的示意图；

图3为现有技术中采取离子注入方法形成阻挡层的示意图；

图4至图7为说明根据本发明实施例的金属氧化物半导体器件制造方法的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

本发明提供的金属氧化物半导体器件的制造方法适用于特征尺寸在65nm及以下的半导体器件的制造。所述半导体器件不仅是MOS晶体管，还可以包括CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管。

图4至图7为说明根据本发明实施例的半导体器件制造方法的剖面示意图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。首先如图4所示，本发明的方法首先提供一半导体衬底100；所述衬底100包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。然后在衬底100表面形成栅极氧化层115。在65nm以下工艺节点，栅极的特征尺寸很小，栅极氧化层115的材料优选为高介电常数(高K)材料。可以作为形成高K栅极电介质层的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成电介质层115的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极氧化层115的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺，优选为原子层沉积工艺。在这样的工艺中，衬底100和栅极氧化层115之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。本发明方法中，栅极的线宽在65nm以下，栅极氧化层115优选的厚度在10-20

之间。值得注意的是，在不同的情况中，栅极氧化层115可以采用不同的材料和不同的厚度。

然后，在栅极氧化层115表面利用CVD等方法沉积多晶硅层，然后在多晶硅表面形成硬掩膜，通过光刻工艺定义出栅极的位置，并以硬掩膜为掩膜，利用反应离子刻蚀(RIE)或等离子刻蚀方法刻蚀出栅极130。随后，在栅极表面生长一层氧化硅以修复刻蚀多晶硅时在栅极130表面造成的刻蚀损伤。然后在衬底表面淀积氧化硅、氮化硅、氮氧化硅、碳化硅或它们的混合物，并进行等离子刻蚀形成侧壁间隔物231。在形成侧壁间隔物231之前需先在栅极两侧衬底中利用离子注入形成轻搀杂区，然后在形成侧壁间隔物231之后通过离子注入形成重搀杂的源区110和漏区120。轻搀杂区的搀杂浓度小于源区110和漏区120的搀杂浓度，轻搀杂区在短栅极长度下能够抑制栅极下方导电沟道的短沟效应。在形成金属硅化物之前需要形成一层自对准阻挡层。阻挡层的材料为氮化硅、氮氧化硅或其组合。然后利用光刻、刻蚀工艺在栅极130、源区110和漏区120表面刻蚀出沉积金属的窗口(为简便起见，图中未示出)。窗口露出栅极130、源区110和漏区120的表面，也定义了欲形成的金属硅化物的位置。

本发明的方法在沉积金属之前，利用等离子淀积或等离子刻蚀设备产生等离子体300，以等离子体300对栅极130、源区110和漏区120表面进行离子注入。将上述具有栅极130、源区110和漏区120的晶片放入等离子反应室内，将反应气体通入反应室，并引入射频能量将反应气体电离生成等离子体。需要控制产生等离子体的能量，以免因等离子体轰击能量过强对衬底深层造成损伤。将产生等离子体300的射频功率设定为射频功率为1～5KW；射频偏置功率设定为10～100KW，所产生的等离子体300的轰击能量为5～20keV。

用于产生等离子体的气体可以是但不限于气态的锗(Ge)、碳C、氮气N₂、氩气Ar、氦气He的其中一种，优选为锗。锗等离子体300以5～20keV的注入能量轰击栅极130、源区110和漏区120的表面，进入到衬底表层的锗离子能够打开衬底中的晶格结构，使晶格结构从有续变为无续，使表面达到无晶化，从而在栅极130、源区110和漏区120的表面形成非晶层171、172和173。该非晶层的晶格结构呈无续化而且没有晶格缺陷，能够作为阻挡层，阻止在源/漏区形成镍硅化物时容易产生的高阻态Ni₂Si向衬底内部扩散。

在接下来的工艺步骤中，如图5所示，在所述栅极130、源区110和漏区120表面淀积金属，形成金属层181、182和183。淀积的金属优选为镍(Ni)。淀积的方法优选采用物理气相淀积(PVD)例如溅射法。栅极130顶部淀积的金属镍182直接与非晶层172接触，源区110和漏区120表面淀积的金属镍181和183也覆盖在先前形成的非晶层171和173表面。然后，如图6所示，执行第一热退火步骤，优选为快速热退火(RTA)，温度在250-350℃之间。在退火过程中，栅极130表面的镍182逐渐向栅极130内部扩散并与多晶硅栅极130中的硅反应形成镍的硅化物硅化镍192，此时的硅化镍是高阻的NiSi₂相。在源区110和漏区120表面淀积的金属镍181和183也在热退火过程中，向源区110和漏区120表面下方内部渗透，形成硅化镍192和193。此时的硅化镍也是高阻的NiSi₂相。虽然在这个过程中形成的硅化镍是高阻的NiSi₂，但由于非晶层171、172和173的存在，能够阻止NiSi₂继续向栅极130、源区110和漏区120的内部渗透，从而不会出现钉轧现象。在形成硅化镍191、192和193之后，再进行一干法刻蚀的步骤去除未完全发生硅化反应的剩余的金属镍。

然后，如图7所示，执行第二热退火步骤，优选为快速热退火，温度为350-500℃，栅极130顶部的高阻的NiSi₂相的硅化镍经过进一步的热退火发生相变，在栅极130上部形成低阻态的NiSi相硅化镍层192’。在源区110和漏区120上部金属硅化物层191和193中的镍进一步硅化，从而在源区110和漏区120上部形成低阻态的硅化镍(NiSi)191’和193’。

在接下来的工艺步骤中，移除栅极表面的沉积阻挡层，可以利用湿法腐蚀，例如使用磷酸去除上述沉积阻挡层。选择性地刻蚀掉源区110和漏区120表面剩余的未反应的金属镍，并进行表面清洗。

本发明的方法在沉积金属镍之前利用产生等离子体的方式向栅极、源区和漏区表面注入离子，注入的离子能够打乱栅极、源区和漏区表面的晶格结构从而形成一层非晶层，该非晶层的晶格结构呈无续化而且没有晶格缺陷，能够作为阻挡层阻止在源/漏区形成镍硅化物时容易产生的高阻态Ni₂Si向衬底内部扩散造成的钉轧(spriking)现象。本发明的方法由于采用了产生等离子体的方式进行离子注入，大大提高了离子注入的效率，降低了成本，而且离子注入的能量被控制在较小的范围内，不会对包括栅极、源极和漏极的衬底有源区造成损伤。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种金属氧化物半导体器件的制造方法，包括：

在所述栅极、源区和漏区表面淀积金属；

对所述金属进行热退火形成金属硅化物层。

2.如权利要求1所述的方法，其特征在于：用于产生所述等离子体的物质包括但不限于锗Ge、碳C、氮气N₂、氦气He或氩气Ar。

3.如权利要求2所述的方法，其特征在于：产生所述等离子体的射频功率为1～5KW；射频偏置功率为10～100KW。

4.如权利要求3所述的方法，其特征在于：所述等离子体的轰击能量为5～20keV。

5.如权利要求1所述的方法，其特征在于：对所述金属进行热退火的步骤包括：

第一快速热退火步骤；

刻蚀未硅化的金属；

第二快速热退火步骤。

6.如权利要求5所述的方法，其特征在于：所述第一快速热退火的温度为250℃～350℃；所述第二快速热退火的温度为350℃～500℃。

7.如权利要求5所述的方法，其特征在于：所述金属为镍。

8.一种金属氧化物半导体器件的制造方法，包括：

在所述栅极、源区和漏区表面淀积金属镍；

执行第一快速热退火；

刻蚀未进行硅化反应的金属；

执行第二快速热退火。

9.如权利要求8所述的方法，其特征在于：用于产生所述等离子体的物质包括但不限于锗Ge、碳C、氮气N₂、氦气He或氩气Ar。

10.如权利要求9所述的方法，其特征在于：产生所述等离子体的射频功率为1～5KW；射频偏置功率为10～100KW。

11.如权利要求10所述的方法，其特征在于：所述等离子体的注入能量为5～20keV。

12.如权利要求8所述的方法，其特征在于：所述第一快速热退火的温度为250℃～350℃；所述第二快速热退火的温度为350℃～500℃。