CN102403210A - 预非晶化注入的高温Ti自对准硅化物工艺 - Google Patents

预非晶化注入的高温Ti自对准硅化物工艺 Download PDF

Info

Publication number
CN102403210A
CN102403210A CN2011103859475A CN201110385947A CN102403210A CN 102403210 A CN102403210 A CN 102403210A CN 2011103859475 A CN2011103859475 A CN 2011103859475A CN 201110385947 A CN201110385947 A CN 201110385947A CN 102403210 A CN102403210 A CN 102403210A
Authority
CN
China
Prior art keywords
film
substrate
high temperature
self
tisi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103859475A
Other languages
English (en)
Other versions
CN102403210B (zh
Inventor
陈海峰
聂圆燕
洪根深
郭晶磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Microchips Co., Ltd.
CETC 58 Research Institute
Original Assignee
WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI MICROCHIPS CO Ltd filed Critical WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority to CN 201110385947 priority Critical patent/CN102403210B/zh
Publication of CN102403210A publication Critical patent/CN102403210A/zh
Application granted granted Critical
Publication of CN102403210B publication Critical patent/CN102403210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种预非晶化注入的高温Ti自对准硅化物工艺，其包括如下步骤：a、提供衬底，并在衬底上形成栅极区、源极区及漏极区；b、用注入机对上述衬底对的表面注入所需的非晶化离子，使得上述衬底表面的硅及多晶硅处于非晶化状态；c、对上述非晶化过的衬底表面淀积高温Ti膜；d、对上述衬底进行低温退火，以使上述Ti膜形成C49相的TiSi2膜；e、去除衬底表面未形成TiSi2膜的Ti膜；f、对上述衬底进行高温退火，以使上述TiSi2膜形成稳定C54相的TiSi2膜。本发明降低硅化钛膜的相转移温度，形成表面光滑的均匀的TiSi2膜；在亚微米/深亚微米电路的制造过程中，缓解Ti-Salicide技术的窄线条效应问题；工艺简单，具有很强的操作性。

Description

预非晶化注入的高温Ti自对准硅化物工艺
技术领域
本发明涉及一种自对准硅化物工艺，尤其是一种预非晶化注入的高温Ti自对准硅化物工艺，具体地说是一种能克服常规Ti-Salicide工艺形成的TiSi2膜层均匀性差、界面粗糙以及随着特征尺寸减小方块电阻变大等问题的工艺，属于集成电路的技术领域。
背景技术
在超大规模集成电路中，随着电路规模的不断扩大和器件特征尺寸的不断减小，互连线电阻对电路性能的影响变得越来越重要。当器件尺寸进一步缩小到亚微米以下时，结深小于0.2μm时，接触孔也更小，此时不仅栅和互连电阻是限制电路速度的主要因素，而且浅结源、漏区扩散层电阻和接触电阻也成了限制电路速度的重要因素，为此发展了自对准硅化物MOS技术（即SALICIDE技术）。这种技术同时降低了栅和扩散区的薄层电阻，提高了布线能力，并大大减少了小孔的接触电阻。
许多难熔金属被研究拥有适应SALICIDE技术，目前最为成熟的是Ti-Salicide工艺。但是随着线宽（W）的减小，TiSi2薄膜的方块电阻逐渐增大。在W大于或等于1μm时，TiSi2薄膜的方块电阻随线宽减小稍有增加，但基本上没有明显变化；在W＜1μm且W大于或等于0.2μm时，TiSi2薄膜的方块电阻随线宽减小而明显增加；在W小于0.2μm时TiSi2薄膜的方块电阻随线宽减小而急剧增加，这就是Ti-Salicide工艺时的窄线宽效应。
常规Ti-Salicide工艺流程如图1~3所示：
（1）、第1步如图1所示，形成MOS器件的栅及源漏区；
（2）、第2步在圆片表面淀积一层常温Ti膜如图2所示；
（3）、第3步如图3所示，圆片进行第一次低温RTP退火形成相对高阻的C49相的TiSi2，并选择性腐蚀掉Ti/TiN；
（4）、第4步，圆片进行第二步高温RTP退火形成稳定低阻的C54相的TiSi2。
上述方法的缺点是反应形成的TiSi2膜是一种表面粗糙的不均匀的膜，且随着工艺线宽的减小，TiSi2膜的窄线宽效应越来越明显，不能达到减小栅区薄层电阻的目的。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种预非晶化注入的高温Ti自对准硅化物工艺，其工艺步骤简单方便，能缓解常规Ti-Salicide工艺流程的窄线宽效应以及TiSi2膜不均匀表明粗糙的问题，降低相转移温度，能克服窄线宽效应。
按照本发明提供的技术方案，一种预非晶化注入的高温Ti自对准硅化物工艺，所述自对准工艺包括如下步骤：
a、提供衬底，并在衬底上形成栅极区、源极区及漏极区；
b、用注入机对上述衬底对应形成栅极区、源极区及漏极区的表面注入所需的非晶化离子，使得上述衬底表面的硅及多晶硅处于非晶化状态；
c、对上述非晶化过的衬底表面淀积高温Ti膜；
d、对上述衬底进行低温退火，以使上述Ti膜形成C49相的TiSi2膜；
e、去除衬底表面未形成TiSi2膜的Ti膜；
f、对上述衬底进行高温退火，以使上述TiSi2膜形成稳定C54相的TiSi2膜。
所述衬底的材料为硅。所述非晶化离子包括Ar或As。所述注入非晶化离子为Ar离子时，注入Ar离子的能量为40Kev，剂量为1×1014~3×1014个/cm2。
所述步骤c中，淀积Ti膜的温度为200~300℃。所述步骤d中，进行低温退火的温度为640℃。
所述步骤f中，进行高温退火的温度为850℃。所述步骤c中淀积Ti膜的厚度为300à。
本发明的优点：在淀积Ti膜前通过非晶化离子注入的预非晶化处理，可以降低硅化钛膜的相转移温度，预非晶化后，高温淀积Ti膜，并通过两次退火过程形成表面光滑的均匀的TiSi2膜；在亚微米/深亚微米电路的制造过程中，使用本发明可以有效的缓解Ti-Salicide技术的窄线条效应问题；工艺简单，具有很强的操作性。
附图说明
图1~图3为常规Ti-Salicide工艺流程示意图，其中：
图1是栅及源漏区形成后示意图。
图2是Ti膜淀积后示意图。
图3是TiSi2形成后示意图。
图4为本发明非晶化注入示意图。
附图标记说明：1-栅极区、2-源极区、3-漏极区、4-场隔离区、5-Ti膜及6-硅化钛膜。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能够使得自对准硅化物工艺中降低窄线宽效应，同时解决TiSi2膜方块电阻不均匀及界面粗糙问题，本发明的Ti自对准硅化物工艺包括如下步骤：
a、提供衬底，并在衬底上形成栅极区1、源极区2及漏极区3；
如图1所示：本发明在衬底上形成栅极区1、源极区2及漏极区3的工艺步骤与现有工艺相一致，衬底的材料为硅；在硅上通过形成栅极区1、源极区2及漏极区3形成MOS结构；
b、用注入机对上述衬底对应形成栅极区1、源极区2及漏极区3的表面注入所需的非晶化离子，使得上述衬底表面的硅及多晶硅处于非晶化状态；
如图4所示：所述非晶化离子包括Ar（氩）或As（砷）。所述注入非晶化离子为Ar离子时，注入Ar离子的能量为40Kev，剂量为1×1014~3×1014个/cm2；所述注入非晶化离子剂量和能量根据衬底以及衬底上的栅极区1、源极区2及漏极区3的设置进行相应设置，只要使得衬底表面的硅和多晶硅处于非晶化状态即可；衬底表面的硅为形成源极区2及漏极区3后的硅表面，多晶硅为形成栅极区1的一部分；当上述表面的硅及多晶硅处于非晶化状态时，由于非晶化硅及多晶硅的特性，能够更容易与下述要淀积的高温Ti膜5反应得到TiSi2膜6，能降低反应和转移温度，能得到表面平滑的TiSi2膜6，降低窄线条效应的影响；
c、对上述非晶化过的衬底表面淀积高温Ti膜5；
所述淀积高温Ti膜5后，形成的结构与图2中的结构相一致；所述Ti膜淀积于衬底对应形成栅极区1、源极区2及漏极区3的表面；源极区2及漏极区3的外侧设置场隔离区4；淀积Ti膜5的温度为200~300℃，所述Ti膜5的厚度为300à；
d、对上述衬底进行低温退火，以使上述Ti膜5形成C49相的TiSi2膜6；
所述低温退火的温度为640℃；所述低温退火与高温淀积Ti膜5是在两个不同设备中进行；所述Ti膜5在低温退火时，对应于与硅接触的表面形成，TiSi2膜；由于场隔离区4为二氧化硅，因此覆盖于场隔离区4上的Ti膜5材料依然为Ti或TiN；
e、去除衬底表面未形成TiSi2膜6的Ti膜5；
如图3所示：由于低温退火时，高温Ti膜5与下方的Si能反应生成TiSi2膜6，而高温Ti膜5不能与二氧化硅反应生成TiSi2膜6；因此，场隔离区4及栅极区1两侧的Ti膜5（主要成分为Ti或TiN）被除去，能够得到位于源极区2、漏极区3及栅极区1对应表面上的TiSi2膜6；
f、对上述衬底进行高温退火，以使上述TiSi2膜6形成稳定C54相的TiSi2膜6；
所述高温退火的温度为850℃，通过高温退火后使得TiSi2膜形成稳定相对低阻C54相的TiSi2膜6，完成高温Ti自对准硅化物工艺。
采用本发明可以降低硅化钛膜的相转移温度，表面光滑的均匀的TiSi2膜且有效的缓解窄线条效应问题。如针对厚度为300à的Ti膜5，采用常规Ti-Salicide工艺其相转移温度为720℃，而采用本发明其相转移温度为640℃；针对0.35μm的条，常规Ti-Salicide工艺窄线条效应明显，而采用本发明的技术，用PAI（非晶化注入）技术与高温Ti淀积结合，则没有出现窄线效应问题。
为了使Ti-Salicide能够在工艺线宽减小时发挥作用，引入了预非晶化工艺和高温Ti淀积工艺。采用Ar离子的PAI技术使硅化钛膜的相转移温度降低80度，大大促进了相转移；高温Ti淀积和PAI技术的Ti-Salicide工艺能够很好的解决Ti-Salicide技术的窄线宽效应，还可以改善常规Ti-Salicide工艺形成的TiSi2方块电阻不均匀以及界面粗糙等问题。

Claims (8)

1.一种预非晶化注入的高温Ti自对准硅化物工艺，其特征是，所述自对准工艺包括如下步骤：
（a）、提供衬底，并在衬底上形成栅极区、源极区及漏极区；
（b）、用注入机对上述衬底对应形成栅极区、源极区及漏极区的表面注入所需的非晶化离子，使得上述衬底表面的硅及多晶硅处于非晶化状态；
（c）、对上述非晶化过的衬底表面淀积高温Ti膜；
（d）、对上述衬底进行低温退火，以使上述Ti膜形成C49相的TiSi2膜；
（e）、去除衬底表面未形成TiSi2膜的Ti膜；
（f）、对上述衬底进行高温退火，以使上述TiSi2膜形成稳定C54相的TiSi2膜。
2.根据权利要求1所述的预非晶化注入的高温Ti自对准硅化物工艺，其特征是：所述衬底的材料为硅。
3.根据权利要求1所述的预非晶化注入的高温Ti自对准硅化物工艺，其特征是：所述非晶化离子包括Ar或As。
4.根据权利要求3所述的预非晶化注入的高温Ti自对准硅化物工艺，其特征是：所述注入非晶化离子为Ar离子时，注入Ar离子的能量为40Kev，剂量为1×1014~3×1014个/cm2。
5.根据权利要求3所述的预非晶化注入的高温Ti自对准硅化物工艺，其特征是：所述步骤（c）中，淀积Ti膜的温度为200~300℃。
6.根据权利要求3所述的预非晶化注入的高温Ti自对准硅化物工艺，其特征是：所述步骤（d）中，进行低温退火的温度为640℃。
7.根据权利要求3所述的预非晶化注入的高温Ti自对准硅化物工艺，其特征是：所述步骤（f）中，进行高温退火的温度为850℃。
8.根据权利要求3所述的预非晶化注入的高温Ti自对准硅化物工艺，其特征是：所述步骤（c）中淀积Ti膜的厚度为300à。
CN 201110385947 2011-11-29 2011-11-29 预非晶化注入的高温Ti自对准硅化物工艺 Active CN102403210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110385947 CN102403210B (zh) 2011-11-29 2011-11-29 预非晶化注入的高温Ti自对准硅化物工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110385947 CN102403210B (zh) 2011-11-29 2011-11-29 预非晶化注入的高温Ti自对准硅化物工艺

Publications (2)

Publication Number Publication Date
CN102403210A true CN102403210A (zh) 2012-04-04
CN102403210B CN102403210B (zh) 2013-07-31

Family

ID=45885292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110385947 Active CN102403210B (zh) 2011-11-29 2011-11-29 预非晶化注入的高温Ti自对准硅化物工艺

Country Status (1)

Country Link
CN (1) CN102403210B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377948A (zh) * 2012-04-29 2013-10-30 中国科学院微电子研究所 半导体器件制造方法
CN104617151A (zh) * 2015-01-23 2015-05-13 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1400640A (zh) * 2002-07-15 2003-03-05 西安交通大学 一种硅化物全自对准槽栅绝缘栅双极晶体管设计及制备工艺
CN1691295A (zh) * 2004-04-23 2005-11-02 中国科学院微电子研究所 用于射频横向扩散场效应晶体管的自对准硅化物方法
CN101197286A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件的制造方法
CN101937841A (zh) * 2009-07-02 2011-01-05 上海华虹Nec电子有限公司 降低功率场效应晶体管栅极电阻的方法及结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1400640A (zh) * 2002-07-15 2003-03-05 西安交通大学 一种硅化物全自对准槽栅绝缘栅双极晶体管设计及制备工艺
CN1691295A (zh) * 2004-04-23 2005-11-02 中国科学院微电子研究所 用于射频横向扩散场效应晶体管的自对准硅化物方法
CN101197286A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件的制造方法
CN101937841A (zh) * 2009-07-02 2011-01-05 上海华虹Nec电子有限公司 降低功率场效应晶体管栅极电阻的方法及结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377948A (zh) * 2012-04-29 2013-10-30 中国科学院微电子研究所 半导体器件制造方法
CN103377948B (zh) * 2012-04-29 2016-09-21 中国科学院微电子研究所 半导体器件制造方法
CN104617151A (zh) * 2015-01-23 2015-05-13 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN104617151B (zh) * 2015-01-23 2018-07-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置

Also Published As

Publication number Publication date
CN102403210B (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
US7553763B2 (en) Salicide process utilizing a cluster ion implantation process
CN101140886B (zh) 半导体元件的制造方法
US8507350B2 (en) Fabricating method of semiconductor elements
US8344465B2 (en) Semiconductor device
JPH0878361A (ja) 半導体装置の製造方法
CN102856177B (zh) 半导体器件和用于制造半导体器件的方法
CN102403210B (zh) 预非晶化注入的高温Ti自对准硅化物工艺
CN102169830B (zh) 金属半导体化合物薄膜的制备方法
CN101728266B (zh) 沟渠式功率半导体的制作方法
CN110098146A (zh) 半导体器件及其形成方法
CN107785425A (zh) 半导体器件及其形成方法
US6287966B1 (en) Low sheet resistance of titanium salicide process
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
US6365471B1 (en) Method for producing PMOS devices
US20140284728A1 (en) Metal Silicide Thin Film, Ultra-Shallow Junctions, Semiconductor Device and Method of Making
KR100539157B1 (ko) 반도체 소자의 제조 방법
US6777300B2 (en) Method to improve silicide formation on polysilicon
TW200303603A (en) Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device
KR100587609B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100458121B1 (ko) 반도체의 실리사이드 형성방법
KR100628219B1 (ko) 반도체 소자의 실리사이드 형성방법
US20210119022A1 (en) Methods for forming ultra-shallow junctions having improved activation
KR100580770B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20040059930A (ko) 코발트-니켈 합금 실리사이드를 이용한 셀프얼라인비트라인 콘택저항 감소방법
CN104810266B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.

Effective date: 20140609

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140609

Address after: Room 203, block A, information industrial park, No. 21 Changjiang Road, Wuxi New District, Jiangsu, China

Patentee after: Wuxi Zhongwei Microchips Co., Ltd.

Patentee after: China Electronics Technology Group Corporation No.58 Research Institute

Address before: Room 203, block A, information industrial park, No. 21 Changjiang Road, Wuxi New District, Jiangsu, China

Patentee before: Wuxi Zhongwei Microchips Co., Ltd.