CN104617151B - 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 - Google Patents
低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN104617151B CN104617151B CN201510035832.1A CN201510035832A CN104617151B CN 104617151 B CN104617151 B CN 104617151B CN 201510035832 A CN201510035832 A CN 201510035832A CN 104617151 B CN104617151 B CN 104617151B
- Authority
- CN
- China
- Prior art keywords
- low
- temperature polysilicon
- polysilicon film
- film transistor
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 103
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 100
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005280 amorphization Methods 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 94
- 150000002500 ions Chemical class 0.000 description 39
- 229920002120 photoresistant polymer Polymers 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000009413 insulation Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001788 irregular Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置，属于显示技术领域。其中，低温多晶硅薄膜晶体管的制作方法包括：利用低温多晶硅薄膜形成包括源区和漏区的有源层，所述源区用于与薄膜晶体管的源电极相接触，所述漏区用于与薄膜晶体管的漏电极相接触；在所述源区和漏区的低温多晶硅薄膜表面形成非晶硅层；对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入。本发明的技术方案能够减少沟道效应、使得离子注入的深度均匀性较佳，薄膜晶体管的阈值电压的均匀性较好，并实现源漏超浅结。
Description
技术领域
本发明涉及显示技术领域，特别是指一种低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置。
背景技术
有机发光显示器(OLED)由于具有自主发光、快速响应、轻薄、低功耗并可实现柔性显示等诸多优点而备受关注，被认为是下一代的平板显示技术。目前，OLED技术已逐步应用于各种电子产品中，其中有源矩阵有机发光显示屏(AMOLED)凭借高画质、移动图像响应时间短、低功耗、宽视角及超轻超薄等优点而成为OLED发展的主要趋势。
目前AMOLED背板技术中多采用多晶硅薄膜晶体管，多晶硅薄膜晶体管具有消耗功率小且电子迁移率大等优点。早期的多晶硅薄膜晶体管的制程温度高达摄氏1000℃，因此基板材质的选择受到大幅的限制，近来由于激光的发展，制程温度可降至摄氏600℃以下，利用此种制程方式所得的多晶硅薄膜晶体管又被称为低温多晶硅薄膜晶体管(LTPS TFT)。
在现有低温多晶硅薄膜晶体管的制程中，其中一个步骤是在基板上形成一层多晶硅薄膜，后续制程会基于该多晶硅薄膜形成薄膜晶体管的源区/漏区与沟道区，为了提高薄膜晶体管的性能，需要对源区/漏区的多晶硅薄膜进行离子注入，如图1和图2所示，现有对多晶硅薄膜进行离子注入时，离子直接注入多晶硅薄膜表面，由于多晶硅中晶格原子的排列是规则的，因此会存在沟道效应，导致离子注入的深度不均匀，进而引起薄膜晶体管的阈值电压(Vth)的均匀性较差，且不能实现源漏超浅结。
发明内容
本发明要解决的技术问题是提供一种低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置，能够减少沟道效应、使得离子注入的深度均匀性较佳，进而使薄膜晶体管的阈值电压的均匀性较好，并实现源漏超浅结。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种低温多晶硅薄膜晶体管的制作方法，包括：
利用低温多晶硅薄膜形成包括源区和漏区的有源层，所述源区用于与薄膜晶体管的源电极相接触，所述漏区用于与薄膜晶体管的漏电极相接触；
在所述源区和漏区的低温多晶硅薄膜表面形成非晶硅层；
对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入。
进一步地，所述在所述源区和漏区的低温多晶硅薄膜表面形成非晶硅层包括：
对所述源区和漏区的低温多晶硅薄膜的表面进行非晶化处理，在所述低温多晶硅薄膜表面形成所述非晶硅层。
进一步地，对所述低温多晶硅薄膜的表面进行非晶化处理包括：
向所述低温多晶硅薄膜表面注入非晶化材料，使得所述低温多晶硅薄膜表面的多晶硅处于非晶化状态，形成所述非晶硅层。
进一步地，所述非晶化材料为Si，Ge，C或Ar。
进一步地，所述对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入包括：
以薄膜晶体管的栅电极为掩膜板，对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入。
进一步地，所述对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入之后还包括：
去除所述源区和漏区的非晶硅层。
进一步地，所述非晶硅层的厚度为
本发明实施例还提供了一种低温多晶硅薄膜晶体管，为采用上述的方法制作。
本发明实施例还提供了一种阵列基板，包括形成在衬底基板上的上述的低温多晶硅薄膜晶体管。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，在对源区和漏区的低温多晶硅薄膜进行离子注入之前，在低温多晶硅薄膜表面形成非晶硅层，由于非晶硅中的晶格原子排列是不规则的，因此在之后对表面形成有非晶硅层的低温多晶硅薄膜进行离子注入时，能够有效地减少沟道效应、使得离子注入的深度均匀性较佳，进而使薄膜晶体管的阈值电压的均匀性较好，并实现源漏超浅结。
附图说明
图1为现有技术对低温多晶硅薄膜进行离子注入的示意图；
图2为现有技术掺杂原子在低温多晶硅薄膜中的分布示意图；
图3为本发明实施例对低温多晶硅薄膜进行离子注入的示意图；
图4为本发明实施例掺杂原子在低温多晶硅薄膜中的分布示意图。
附图标记
1衬底基板 2缓冲层 3低温多晶硅薄膜
4栅绝缘层 5非晶硅层
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置，能够减少沟道效应、使得离子注入的深度均匀性较佳，进而使薄膜晶体管的阈值电压的均匀性较好，并实现源漏超浅结。
实施例一
本实施例提供了一种低温多晶硅薄膜晶体管的制作方法，包括：
利用低温多晶硅薄膜形成包括源区和漏区的有源层，所述源区用于与薄膜晶体管的源电极相接触，所述漏区用于与薄膜晶体管的漏电极相接触；
在所述源区和漏区的低温多晶硅薄膜表面形成非晶硅层；
对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入。
本实施例在对源区和漏区的低温多晶硅薄膜进行离子注入之前，在低温多晶硅薄膜表面形成非晶硅层，由于非晶硅中的晶格原子排列是不规则的，因此在之后对表面形成有非晶硅层的低温多晶硅薄膜进行离子注入时，能够有效地减少沟道效应、使得离子注入的深度均匀性较佳，进而使薄膜晶体管的阈值电压的均匀性较好，并实现源漏超浅结。
进一步地，所述在所述源区和漏区的低温多晶硅薄膜表面形成非晶硅层包括：
对所述源区和漏区的低温多晶硅薄膜的表面进行非晶化处理，在所述低温多晶硅薄膜表面形成所述非晶硅层。具体地，所述非晶硅层的厚度可以为
进一步地，对所述低温多晶硅薄膜的表面进行非晶化处理包括：
向所述低温多晶硅薄膜表面注入非晶化材料，使得所述低温多晶硅薄膜表面的多晶硅处于非晶化状态，形成所述非晶硅层。具体地，所述非晶化材料可以为Si，Ge，C或Ar。
进一步地，所述对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入包括：
以薄膜晶体管的栅电极为掩膜板，对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入，注入的离子可以为硼离子也可以为磷离子，离子注入到多晶硅有源层后，使得多晶硅半导体层变为导体层。
由于非晶硅的导电性能没有多晶硅好，因此，为了保证薄膜晶体管的性能，还需要去除源区和漏区的非晶硅层，进一步地，所述对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入之后还包括：
去除所述源区和漏区的非晶硅层。
实施例二
本实施例还提供了一种低温多晶硅薄膜晶体管，为采用上述的方法制得。
本实施例的低温多晶硅薄膜晶体管中，有源层的源区/漏区离子注入的深度均匀性较佳，薄膜晶体管的阈值电压的均匀性较好，并能够实现源漏超浅结。
实施例三
本发明实施例还提供了一种阵列基板，包括形成在衬底基板上的如上所述的低温多晶硅薄膜晶体管。
实施例四
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。所述显示装置可以为：液晶面板、液晶电视、液晶显示器、OLED显示面板、OLED显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
实施例五
如图1所示，现有顶栅型的低温多晶硅薄膜晶体管的制作过程中，先提供一衬底基板1，在衬底基板1上依次形成缓冲层2、低温多晶硅薄膜3、栅绝缘层4，对低温多晶硅薄膜3进行构图，形成包括源区、漏区和沟道区的有源层，为了提高薄膜晶体管的性能，需要对源区、漏区进行离子注入。在进行离子注入时，如图2所示，由于多晶硅中的晶格原子排列是规则的，因此会产生沟道效应，即不在晶格原子排列方向上的掺杂原子被晶格原子所阻挡，注入的深度较小；而另外一些掺杂原子将沿着晶格原子的排列方向前进，不会被晶格原子阻挡，注入的深度较大，导致离子注入的深度不均匀，进而引起薄膜晶体管的阈值电压的均匀性较差，且不能实现源漏超浅结。
为了解决上述问题，本实施例提供了一种低温多晶硅薄膜晶体管的制作方法，包括：
步骤1、提供一衬底基板1，在衬底基板1上形成一缓冲层2；
其中，衬底基板1可以为玻璃基板或石英基板；缓冲层2可以为单层结构或者双层结构，在缓冲层为双层结构时，缓冲层的上层为SiO2薄膜，缓冲层的下层为SiNx薄膜，其中SiNx薄膜的厚度可以为SiO2薄膜的厚度可以为在缓冲层为单层结构时，缓冲层为SiNx薄膜或SiO2薄膜，其中SiNx薄膜的厚度可以为SiO2薄膜的厚度可以为
步骤2、在缓冲层2上形成低温多晶硅薄膜3；
具体地，可以在缓冲层2上沉积一层非晶硅材料层，非晶硅材料层的厚度优选为其厚度亦可根据需要设置为其它值，工艺条件具体可以为：反应气体流量比为SiH4/H2＝100～250sccm/500～1250sccm，射频功率为80～120W，沉积腔内压强为1800～2200mtorr及温度为380～400℃。
之后对经过上述步骤的衬底基板进行准分子激光退火，完成非晶硅至多晶硅的晶化过程，其中激光脉冲频率可以为500Hz，激光能量密度可以为350-450mJ/cm2。
步骤3、对低温多晶硅薄膜3进行构图，形成包括源区、漏区和沟道区的有源层；
在低温多晶硅薄膜3表面涂覆光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源区、漏区和沟道区的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的低温多晶硅薄膜3，剥离剩余的光刻胶，形成包括源区、漏区和沟道区的有源层，源区用于与薄膜晶体管的源电极相接触，漏区用于与薄膜晶体管的漏电极相接触。
步骤4、在形成有有源层的衬底基板上形成栅绝缘层4，并在栅绝缘层4上形成栅电极；
具体地，可以在沟道区上方沉积厚度约为的栅绝缘层4，栅绝缘层4包括有对应源区和漏区的过孔。其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。具体地，栅绝缘层可以是SiNx，SiOx或Si(ON)x。
之后在栅绝缘层4上沉积一层厚度为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅电极的图形。
步骤5、如图3a所示，在源区和漏区的低温多晶硅薄膜3表面形成非晶硅层5；
具体地，可以通过栅绝缘层的过孔向源区和漏区的低温多晶硅薄膜3表面注入低剂量低能量的非晶化材料，非晶化材料可以为Si，Ge，C或Ar，使得源区和漏区的低温多晶硅薄膜3表面的多晶硅处于非晶化状态，形成非晶硅层5，非晶硅层5的厚度可以为
步骤6、如图3b所示，对表面形成有非晶硅层5的低温多晶硅薄膜3进行离子注入，之后去除非晶硅层5；
如图4所示，非晶硅层5中的晶格原子排列是不规则的，因此在对表面形成有非晶硅层5的低温多晶硅薄膜3进行离子注入时，由于晶格原子没有固定的排列方向，绝大部分掺杂原子将被晶格原子所阻挡，使得离子注入的深度均匀性较佳。在离子注入过程中以栅电极为掩膜板，离子注入到多晶硅有源层后，使得多晶硅半导体层变为导体层。注入的离子可以为硼(B)离子，反应气体可以为浓度为1-10％的B2H6，当然，根据薄膜晶体管类型的需要，注入的离子也可以为磷(P)离子，在此不做限定，本发明实施例可采用现有已知的任一源漏区掺杂工艺。
由于非晶硅的导电性能没有多晶硅好，因此，为了保证薄膜晶体管的性能，还需要去除源区和漏区的非晶硅层，在离子注入后通过刻蚀工艺去除低温多晶硅薄膜3表面的非晶硅层5。
步骤7、在栅电极上方形成层间绝缘层，并在层间绝缘层上形成源电极和漏电极。
具体地，可以在栅电极上方沉积SiNx或SiO2形成层间绝缘层，层间绝缘层包括有对应源区和漏区的过孔，之后在层间绝缘层上沉积一层厚度约为的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Al\Ti，Ti/TiN/Al/TiN，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成源电极、漏电极的图形，源电极通过贯穿栅绝缘层和层间绝缘层的过孔与源区的有源层连接，漏电极通过贯穿栅绝缘层和层间绝缘层的过孔与漏区的有源层连接。
通过上述步骤形成了顶栅型的低温多晶硅薄膜晶体管，本实施例在对源区和漏区的低温多晶硅薄膜进行离子注入之前，在源区和漏区的低温多晶硅薄膜表面形成非晶硅层，由于非晶硅中的晶格原子排列是不规则的，因此在之后对表面形成有非晶硅层的低温多晶硅薄膜进行离子注入时，能够有效地减少沟道效应、使得离子注入的深度均匀性较佳，进而使薄膜晶体管的阈值电压的均匀性较好，并实现源漏超浅结。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种低温多晶硅薄膜晶体管的制作方法，其特征在于，包括：
利用低温多晶硅薄膜形成包括源区和漏区的有源层，所述源区用于与薄膜晶体管的源电极相接触，所述漏区用于与薄膜晶体管的漏电极相接触；
在所述源区和漏区的低温多晶硅薄膜表面形成非晶硅层；
以薄膜晶体管的栅电极为掩膜板，对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入；
所述对表面形成有所述非晶硅层的低温多晶硅薄膜进行离子注入之后还包括：
去除所述源区和漏区的非晶硅层。
2.根据权利要求1所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在所述源区和漏区的低温多晶硅薄膜表面形成非晶硅层包括：
对所述源区和漏区的低温多晶硅薄膜的表面进行非晶化处理，在所述低温多晶硅薄膜表面形成所述非晶硅层。
3.根据权利要求2所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，对所述低温多晶硅薄膜的表面进行非晶化处理包括：
向所述低温多晶硅薄膜表面注入非晶化材料，使得所述低温多晶硅薄膜表面的多晶硅处于非晶化状态，形成所述非晶硅层。
4.根据权利要求3所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述非晶化材料为Si，Ge，C或Ar。
5.根据权利要求1-4中任一项所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述非晶硅层的厚度为
6.一种低温多晶硅薄膜晶体管，其特征在于，为采用如权利要求1-5中任一项所述的方法制作。
7.一种阵列基板，其特征在于，包括形成在衬底基板上的如权利要求6所述的低温多晶硅薄膜晶体管。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510035832.1A CN104617151B (zh) | 2015-01-23 | 2015-01-23 | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510035832.1A CN104617151B (zh) | 2015-01-23 | 2015-01-23 | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104617151A CN104617151A (zh) | 2015-05-13 |
| CN104617151B true CN104617151B (zh) | 2018-07-03 |
Family
ID=53151508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510035832.1A Active CN104617151B (zh) | 2015-01-23 | 2015-01-23 | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104617151B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098628B (zh) * | 2016-06-07 | 2019-04-02 | 深圳市华星光电技术有限公司 | Tft背板的制作方法及tft背板 |
| CN108346658A (zh) * | 2017-01-23 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109300916A (zh) * | 2018-09-30 | 2019-02-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板及其制备方法和显示器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064099A (zh) * | 2009-11-16 | 2011-05-18 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
| CN102403210A (zh) * | 2011-11-29 | 2012-04-04 | 无锡中微晶园电子有限公司 | 预非晶化注入的高温Ti自对准硅化物工艺 |
| CN103050410A (zh) * | 2012-10-30 | 2013-04-17 | 昆山工研院新型平板显示技术中心有限公司 | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04243137A (ja) * | 1991-01-17 | 1992-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN100590818C (zh) * | 2007-09-10 | 2010-02-17 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| CN101789364B (zh) * | 2009-01-23 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体元器件的离子注入方法 |
-
2015
- 2015-01-23 CN CN201510035832.1A patent/CN104617151B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064099A (zh) * | 2009-11-16 | 2011-05-18 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
| CN102403210A (zh) * | 2011-11-29 | 2012-04-04 | 无锡中微晶园电子有限公司 | 预非晶化注入的高温Ti自对准硅化物工艺 |
| CN103050410A (zh) * | 2012-10-30 | 2013-04-17 | 昆山工研院新型平板显示技术中心有限公司 | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104617151A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206622B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
| US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| CN103325841B (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| CN104681628A (zh) | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 | |
| CN104064472B (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| CN105762196B (zh) | 一种薄膜晶体管、其制作方法及相应装置 | |
| WO2017210923A1 (zh) | Tft背板的制作方法及tft背板 | |
| CN104362179B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN105390443B (zh) | Tft基板的制作方法 | |
| CN107004721A (zh) | 薄膜晶体管阵列基板 | |
| CN103050410A (zh) | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 | |
| WO2016206239A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105470312A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104617151B (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 | |
| CN105097453B (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
| US8975124B2 (en) | Thin film transistor, array substrate and preparation method thereof | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| CN106952963B (zh) | 一种薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN102651399A (zh) | 微晶非晶硅复合型薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |