CN105470312A - 低温多晶硅薄膜晶体管及其制造方法 - Google Patents

低温多晶硅薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN105470312A
CN105470312A CN201610094823.4A CN201610094823A CN105470312A CN 105470312 A CN105470312 A CN 105470312A CN 201610094823 A CN201610094823 A CN 201610094823A CN 105470312 A CN105470312 A CN 105470312A
Authority
CN
China
Prior art keywords
layer
amorphous silicon
low
film transistor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610094823.4A
Other languages
English (en)
Inventor
李金明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610094823.4A priority Critical patent/CN105470312A/zh
Publication of CN105470312A publication Critical patent/CN105470312A/zh
Priority to PCT/CN2016/081074 priority patent/WO2017140036A1/zh
Priority to US15/303,452 priority patent/US10062771B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种低温多晶硅薄膜晶体管及其制备方法，包括基板、形成于基板上的金属诱导层、形成于金属诱导层上的阻挡层以及形成于阻挡层上的非晶硅膜层，非晶硅膜层经过金属诱导层的诱导作用转化为多晶硅膜层，多晶硅膜层为有源层。在本发明中，虽然有源层是利用金属诱导法得到的，但金属诱导层是设置在非晶硅膜层下方的，且金属诱导层与非晶硅膜层之间还设有阻挡层。利用金属诱导层可实现对非晶硅的诱导，使其重结晶转变为多晶硅；利用阻挡层可有效控制进入非晶硅膜层中的金属离子的含量，降低诱导后在多晶硅膜层中残留金属离子的含量。

Description

低温多晶硅薄膜晶体管及其制造方法
技术领域
本发明涉及晶圆制造领域及显示技术领域，具体是一种低温多晶硅薄膜晶体管及其制备方法。
背景技术
薄膜晶体管(TFT、ThinFilmTransistor)在液晶显示装置中作为开关元件使用，其具有较低的电源消耗、较小的体积和较低的驱动电压等特点，非常适用于电脑、笔记本及其它装置的显示设备。目前的液晶显示装置中，薄膜晶体管的活性层主要采用非晶硅(amorphoussilicon、a-Si)，但是采用非晶硅作为活性层的薄膜晶体管迁移率很低，难以满足外围电路的驱动要求，因此采用低温多晶硅(LowTemperaturePoly-silicon、LTPS)代替非晶硅的技术应运而生。
由于低温多晶硅薄膜的原子排列规则、载流子迁移率高(10-300cm2/Vs)，故具有较高的驱动电流，可加快液晶分子的反应时间、缩小薄膜晶体管的体积、增加像素单元中的透过面积，使显示装置具有更高的亮度和分辨率，因此在薄膜晶体管中的应用比非晶硅材料更加有优势。
在现有技术中，低温多晶硅薄膜的制备方法主要有直接生长法、准分子激光退火法(简称ELA)以及金属诱导法。
其中，直接生长法主要是利用超高真空化学气相沉积(简称CVD)等设备在缓冲层上直接生长低温多晶硅薄膜，该方法的优点是不需要退火工艺，节约工艺时间，但是制备出的低温多晶硅薄膜表面较粗糙，显著减低了低温多晶硅薄膜的载流子迁移率及各项性能的稳定性。
准分子激光退火法主要是利用激光退火使得非晶硅晶化转变为低温多晶硅，该方法的优点是制备出的低温多晶硅薄膜具有较高的载流子迁移率，但是由于受激光影响，该方法的重复性差，制备出的低温多晶硅薄膜均匀性欠佳，难以实现大面积晶化，且该方法所采用的设备昂贵，工艺制程温度高，不适用于普通的衬底基板。
金属诱导法主要是向非晶硅中加入一些金属离子(如Al离子、Cu离子、Au离子、Ag离子等)或者在非晶硅表面形成一层金属诱导层(如Al等)，利用金属离子的诱导作用降低非晶硅向多晶硅转变时的相变能量，实现非晶硅向多晶硅的快速转变。但是利用该方法制备低温多晶硅薄膜晶体管时，会有一定的金属离子残留在薄膜晶体管内部，导致薄膜晶体管的关态电流较高，影响薄膜晶体管的性能。因此实有必要对利用金属诱导法制备低温多晶硅薄膜晶体管的相关技术和器件结构进行优化或改善，以解决金属离子残留在低温多晶硅薄膜晶体管内部的问题。
发明内容
为克服现有技术的不足，本发明的目的在于提供一种低温多晶硅薄膜晶体管及其制备方法，通过对薄膜晶体管结构的优化、制备方法条件的改善来解决金属离子残留问题。
本发明包括两个方面，第一个方面，本发明提供一种低温多晶硅薄膜晶体管，包括：
基板；
形成于所述基板上的金属诱导层；
形成于所述金属诱导层上的阻挡层；
形成于所述阻挡层上的非晶硅膜层，所述非晶硅膜层在所述金属诱导层的诱导作用下转化为多晶硅膜层，所述多晶硅膜层为有源层。
进一步地，所述非晶硅膜层在所述金属诱导层的诱导作用下转化为多晶硅膜层是采用快速热退火工艺使所述金属诱导层的金属离子扩散到所述非晶硅膜层中，通过所述金属离子的诱导使所述非晶硅膜层转化为所述多晶硅膜层。
其中，金属诱导层的诱导作用更具体是：通过在快速热退火工艺中控制升温曲线来控制金属诱导层中的金属离子扩散到非晶硅膜层中的含量，进而在高温的作用下，使得由下至上进入非晶硅膜层中的金属离子与Si相互作用形成金属硅化物。由于形成金属硅化物的过程会释放热能，再加上a-Si与金属硅化物相接触的界面处的晶格位置有变化差异，从而使得a-Si原子在界面处重结晶形成p-Si，而金属硅化物遭到分离，金属离子会继续向未结晶的a-Si扩散，重复上述过程，最终形成多晶硅层。
其中，快速热退火是指Rapidthermalannealing，简称RTA。
【金属诱导层-遮光层】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，对所述金属诱导层进行图形化处理，得到图形化的金属诱导层。
进一步地，对所述金属诱导层进行图形化处理包括对所述金属诱导层进行涂布光刻胶、曝光、显影、刻蚀。
【金属诱导层-材料】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述金属诱导层选用的材料为金属镍或硅镍合金中的一种。
【金属诱导层-含量】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述金属诱导层选用的材料为硅镍合金，且在所述金属诱导层的顶部中，金属镍在硅镍合金中的质量百分数为1-15％。其中，质量百分数为1-15％包括了该数值范围内的任一点值，例如质量百分数为1％、2％、3％、4％、5％、6％、8％、10％、12％、13％或15％。
其中，所述金属诱导层的顶部是指所述金属诱导层中靠近所述阻挡层和/或与所述阻挡层相接触的部分。
优选地，在所述金属诱导层的顶部中，金属镍在硅镍合金中的质量百分数为1-10％。
【金属诱导层-厚度】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述金属诱导层的厚度为其中，所述金属诱导层的厚度为 包括了该数值范围内的任一点值，例如所述金属诱导层的厚度为 或
优选地，所述金属诱导层的厚度为
【金属诱导层-工艺】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述金属诱导层是通过物理沉积工艺沉积得到的。
【阻挡层-材料】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述阻挡层选用的材料为SiOx。
【阻挡层-厚度】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述阻挡层的厚度为其中，所述阻挡层的厚度为包括了该数值范围内的任一点值，例如所述阻挡层的厚度为 或
在本发明中，阻挡层的作用是在非晶硅膜层转化为多晶硅膜层的过程中，在开始阶段能够使金属诱导层中的金属离子穿过阻挡层进入非晶硅膜层，并随着转化过程的进行，阻挡层逐渐形成致密的膜层结构以阻挡过多的金属离子进入到非晶硅膜层中，以免造成大量的金属离子残留。为此，阻挡层的厚度不宜过厚或者过薄。如果阻挡层过厚，会阻挡金属诱导层中金属离子的扩散，进而影响非晶硅膜层转化为多晶硅膜层时的结晶效果，造成结晶晶粒过小。如果阻挡层过薄，则在转化过程的后期阶段中，难以形成有效的致密膜层结构来阻挡过多金属离子进入非晶硅膜层。
优选地，所述阻挡层的厚度为
更优选地，所述阻挡层的厚度为
【阻挡层-工艺】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述阻挡层是采用等离子增强化学气相沉积工艺沉积形成的。
【非晶硅膜层-厚度】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述非晶硅膜层的厚度为其中，所述非晶硅膜层的厚度为包括了该数值范围内的任一点值，例如所述非晶硅膜层的厚度为 或
【非晶硅膜层-工艺】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述非晶硅膜层是采用等离子增强化学气相沉积工艺沉积形成的。
【热退火-温度】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，所述快速热退火工艺的加热温度为400-800℃。其中，所述加热温度为400-800℃包括了该数值范围内的任一点值，例如加热温度为400℃、500℃、550℃、600℃、650℃、700℃或800℃。
优选地，所述快速热退火工艺的加热温度为500-700℃。
【除去有源层顶部和四周的残余金属离子】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，形成所述有源层后，除去所述有源层的上表面膜层；对所述有源层进行光刻、刻蚀，得到图形化的有源层。
在本发明中，利用金属诱导层的诱导作用使非晶硅膜层转化为多晶硅膜层(即有源层)时，由于金属诱导层位于非晶硅膜层下方，因此在形成有源层的过程中，金属诱导层中的金属离子进入非晶硅膜层后的扩散方向是由下向上、向四周扩散的，故形成所述有源层后，即便有源层中存在金属离子的残留也仅是存在于有源层的上表面膜层以及有源层的四周。因此本发明制备方法采用上述步骤，在形成所述有源层后除去其上表面膜层，并对有源层进行图形化处理，将位于四周区域的非图形化的有源层刻蚀掉，从而将存在有源层上表面膜层和有源层四周的残留金属离子全部除去。
更进一步地，采用氢氟酸清洗剂(HFCleaner)除去所述有源层的上表面膜层。
【缓冲层】进一步地，在本发明所述的低温多晶硅薄膜晶体管中，在所述基板和所述金属诱导层之间还形成有缓冲层。
【缓冲层-工艺】更进一步地，所述缓冲层是在所述基板上采用化学气相沉积工艺沉积得到的。
【GI等结构】进一步地，本发明所述的低温多晶硅薄膜晶体管还包括：
形成于所述有源层上的栅极绝缘层；
形成于所述栅极绝缘层上的栅极；
形成于所述栅极上的介电层，在所述介电层设有使所述有源层部分暴露的源极接触孔和漏极接触孔；
形成于所述源极接触孔中的源极，所述源极通过所述源极接触孔与所述有源层相接触；形成于所述漏极接触孔中的漏极，所述漏极通过所述漏极接触孔与所述有源层相接触；
形成于所述介电层上的钝化层，所述钝化层对应于所述漏极的区域内设有使所述漏极金属层部分暴露的开孔；
所述低温多晶硅薄膜晶体管还包括像素电极，所述像素电极通过所述开孔与所述漏极相接触。
进一步地，所述栅极采用的材料为金属钼。
第二个方面，本发明提供一种上述低温多晶硅薄膜晶体管的制备方法，包括以下步骤：
提供一基板；
在所述基板上形成金属诱导层；
在所述金属诱导层上形成阻挡层；
在所述阻挡层上形成非晶硅膜层，利用所述金属诱导层的诱导作用使所述非晶硅膜层转化为多晶硅膜层，所述多晶硅膜层为有源层。
进一步地，利用所述金属诱导层的诱导作用使所述非晶硅膜层转化为多晶硅膜层是采用快速热退火工艺使所述金属诱导层中的金属离子扩散到所述非晶硅膜层中，通过所述金属离子的诱导作用使所述非晶硅膜层转化为所述多晶硅膜层。
其中，金属诱导层的诱导作用具体是：通过在快速热退火工艺中控制升温曲线来控制金属诱导层中的金属离子扩散到非晶硅膜层中的含量，进而在高温的作用下，使得由下至上进入非晶硅膜层中的金属离子与Si相互作用形成金属硅化物。由于形成金属硅化物的过程会释放热能，再加上a-Si与金属硅化物相接触的界面处的晶格位置有变化差异，从而使得a-Si原子在界面处重结晶形成p-Si，而金属硅化物遭到分离，金属离子会继续向未结晶的a-Si扩散，重复上述过程，最终形成多晶硅层。
其中，快速热退火是指Rapidthermalannealing，简称RTA。
进一步地，在本发明所述的制备方法中，在所述基板上形成所述金属诱导层的步骤之后，对所述金属诱导层进行图形化处理，得到图形化的金属诱导层。
进一步地，对所述金属诱导层进行图形化处理包括对所述金属诱导层进行涂布光刻胶、曝光、显影、刻蚀。
进一步地，在本发明所述的制备方法中，所述金属诱导层选用的材料为金属镍或硅镍合金中的一种。
进一步地，在本发明所述的制备方法中，所述金属诱导层选用的材料为硅镍合金，且在所述金属诱导层的顶部中，金属镍在硅镍合金中的质量百分数为1-15％。其中，质量百分数为1-15％包括了该数值范围内的任一点值，例如质量百分数为1％、2％、3％、4％、5％、6％、8％、10％、12％、13％或15％。
其中，所述金属诱导层的顶部是指所述金属诱导层中靠近所述阻挡层或者与所述阻挡层相接触的部分。
优选地，在所述金属诱导层的顶部中，金属镍在硅镍合金中的质量百分数为1-10％。
进一步地，在本发明所述的制备方法中，所述金属诱导层的厚度为 其中，所述金属诱导层的厚度为包括了该数值范围内的任一点值，例如所述金属诱导层的厚度为 或
优选地，所述金属诱导层的厚度为
进一步地，在本发明所述的制备方法中，所述金属诱导层是通过物理沉积工艺沉积得到的。
进一步地，在本发明所述的制备方法中，所述阻挡层选用的材料为SiOx。
进一步地，在本发明所述的制备方法中，所述阻挡层的厚度为其中，所述阻挡层的厚度为包括了该数值范围内的任一点值，例如所述阻挡层的厚度为 或
在本发明中，阻挡层的作用是在非晶硅膜层转化为多晶硅膜层的过程中，在开始阶段能够使金属诱导层中的金属离子穿过阻挡层进入非晶硅膜层，并随着转化过程的进行，阻挡层逐渐形成致密的膜层结构以阻挡过多的金属离子进入到非晶硅膜层中，以免造成大量的金属离子残留，也避免在后续其他制程中金属离子会继续扩散至有源层中。为此，阻挡层的厚度不宜过厚或者过薄。如果阻挡层过厚，会阻挡金属诱导层中金属离子的扩散，进而影响非晶硅膜层转化为多晶硅膜层时的结晶效果，造成结晶晶粒过小。如果阻挡层过薄，则在转化过程的后期阶段中，难以形成有效的致密膜层结构来阻挡过多金属离子进入非晶硅膜层。
优选地，所述阻挡层的厚度为更优选地，所述阻挡层的厚度为进一步地，在本发明所述的制备方法中，所述阻挡层是采用等离子增强化学气相沉积工艺沉积形成的。
进一步地，在本发明所述的制备方法中，所述非晶硅膜层的厚度为其中，所述非晶硅膜层的厚度为包括了该数值范围内的任一点值，例如所述非晶硅膜层的厚度为或
进一步地，在本发明所述的制备方法中，在所述阻挡层上形成非晶硅膜层的步骤是采用等离子增强化学气相沉积工艺在所述阻挡层上沉积形成所述非晶硅膜层。
进一步地，在本发明所述的制备方法中，所述快速热退火工艺的加热温度为400-800℃。其中，所述加热温度为400-800℃包括了该数值范围内的任一点值，例如加热温度为400℃、500℃、550℃、600℃、650℃、700℃或800℃。
优选地，所述快速热退火工艺的加热温度为500-700℃。
进一步地，在本发明所述的制备方法中，形成所述有源层后，除去所述有源层的上表面膜层；对所述有源层进行光刻、刻蚀，得到图形化的有源层。
在本发明的制备方法中，利用金属诱导层的诱导作用使非晶硅膜层转化为多晶硅膜层(即有源层)时，由于金属诱导层位于非晶硅膜层下方，因此在形成有源层的过程中，金属诱导层中的金属离子进入非晶硅膜层后的扩散方向是由下向上、向四周扩散的，故形成所述有源层后，即便有源层中存在金属离子的残留也仅是存在于有源层的上表面膜层以及有源层的四周。因此本发明制备方法采用上述步骤，在形成所述有源层后除去其上表面膜层，并对有源层进行图形化处理，将位于四周区域的非图形化的有源层刻蚀掉，从而将存在有源层上表面膜层和有源层四周的残留金属离子全部除去。
更进一步地，采用氢氟酸清洗剂(HFCleaner)除去所述有源层的上表面膜层。
进一步地，在本发明所述的制备方法中，在所述基板和所述金属诱导层之间还形成有缓冲层。
进一步地，在本发明所述的制备方法中，所述缓冲层是在所述基板上采用化学气相沉积工艺沉积得到的。
进一步地，在本发明所述的制备方法中，还包括以下步骤：
在所述有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极上形成介电层，在所述介电层中形成使所述有源层部分暴露的源极接触孔和漏极接触孔；
在所述源极接触孔中形成源极，所述源极通过所述源极接触孔与所述有源层相接触；在所述漏极接触孔中形成漏极，所述漏极通过所述漏极接触孔与所述有源层相接触；
在所述介电层上形成钝化层，所述钝化层对应于所述漏极的区域内形成使所述漏极金属层部分暴露的开孔；
形成像素电极，通过所述开孔使所述像素电极与所述漏极金属层相接触。
进一步地，所述栅极采用的材料为金属钼。
与现有技术相比，本发明的有益效果如下：
在本发明制备的低温多晶硅薄膜晶体管中，虽然有源层是利用金属诱导法得到的，但是在本发明中金属诱导层是设置在非晶硅膜层下方的，且金属诱导层与非晶硅膜层之间还设有阻挡层。在诱导过程的前期，金属诱导层中的离子能够顺利进入非晶硅膜层进行重结晶的诱导，而随着重结晶过程的进行，阻挡层将有效阻挡金属诱导层中的金属离子继续向上进入非晶硅膜层，从而可有效控制进入非晶硅膜层中的金属离子的含量，进而降低非晶硅膜层转化为多晶硅膜层后，在多晶硅膜层中残留金属离子的含量。
另外，由于本发明中的金属诱导层是设置在非晶硅膜层下方，故金属诱导层中的金属离子进入到非晶硅膜层中进行重结晶的诱导时，其扩散方向是向上和向四周，即当非晶硅膜层转化为多晶硅膜层后，金属离子仅残留在多晶硅膜层(即有源层)的上表面处和四周处，上表面处的残留金属离子通过清洗剂除去，四周处的残留金属离子则在后续的光刻、刻蚀等制程中被除去。由此，可大大降低残留于多晶硅膜层中的金属离子含量。
附图说明
图1至图7是本发明实施例低温多晶硅薄膜晶体管的制备方法的工艺流程。
具体实施方式
实施例
本实施例提供一种低温多晶硅薄膜晶体管，如图7所示为该低温多晶硅薄膜晶体管的剖面结构示意图，其包括：基板1、形成于基板1上的缓冲层2、形成于缓冲层2上的金属诱导层3、形成于金属诱导层3上的阻挡层4、形成于阻挡层4上的有源层52。
其中，缓冲层2是利用化学气相沉积工艺在该基板1上沉积形成的。
其中，金属诱导层3是利用物理沉积工艺在缓冲层2上沉积形成的，之后在对该金属诱导层3进行图形化处理，采用涂布光刻胶、曝光、显影、刻蚀工艺，使其成为图形化的金属诱导层3，该图形化的金属诱导层也是本实施例低温多晶硅薄膜晶体管的遮光层。在本实施例中，金属诱导层的厚度为优选金属诱导层的厚度为其采用硅镍合金材料，且在金属诱导层顶部中，金属镍在硅镍合金中的质量百分数为1-10％，优选质量分数为5％。
其中，阻挡层4是利用等离子增强气相沉积工艺在图形化的金属诱导层3上形成的。在本实施例中，阻挡层的作用是在非晶硅膜层转化为多晶硅膜层的过程中，在开始阶段能够使金属诱导层中的金属离子穿过阻挡层进入非晶硅膜层，并随着转化过程的进行，阻挡层逐渐形成致密的膜层结构以阻挡过多的金属离子进入到非晶硅膜层中，以免造成大量的金属离子残留，也避免在后续其他制程中金属离子会继续扩散至有源层中。为此，阻挡层的厚度不宜过厚或者过薄。如果阻挡层过厚，会阻挡金属诱导层中金属离子的扩散，进而影响非晶硅膜层转化为多晶硅膜层时的结晶效果，造成结晶晶粒过小。如果阻挡层过薄，则在转化过程的后期阶段中，难以形成有效的致密膜层结构来阻挡过多金属离子进入非晶硅膜层。在本实施例中，阻挡层4的厚度为优选阻挡层的厚度为其所选用的材料是SiOx，SiOx中的O可与金属诱导层中的Si形成致密的氧化硅膜层结构。
其中，有源层52的形成过程如下：利用等离子增强气相沉积工艺在阻挡层4上沉积形成非晶硅膜层，该非晶硅膜层的厚度只要能满足量产要求即可，例如本实施例中非晶硅膜层的厚度为优选地，非晶硅膜层的厚度为然后，在形成非晶硅膜层51后，利用金属诱导层的诱导作用，采用快速热退火工艺，在500-700℃的温度条件下，对其进行加热，然后快速冷却，使非晶硅膜层转化为多晶硅膜层，该多晶硅膜层即为有源层52。
在上述非晶硅膜层转化为多晶硅膜层的过程中，由于金属诱导层是设置在非晶硅膜层下方的，因此金属诱导层中的镍离子在非晶硅膜层中的扩散是朝上、朝四周进行的。最终在非晶硅膜层转变为多晶硅膜层之后，如图6所示，在有源层52的上表面形成残留有金属镍离子的上表面膜层53，在有源层52的四周(由于图6为剖面图，故在图6中仅显示出有源层的左右两侧)形成残留有金属镍离子的周边膜层54。
因此，在本实施例中，如图7所示，利用氢氟酸清洗剂将上表面膜层除去；之后，对有源层52进行光刻、干法刻蚀工艺，得到图形化的有源层52。在此过程中，由于周边膜层为非图形化区域中的有源层，因此在图形化处理的过程中被去掉。通过上述对上表面膜层和周边膜层的处理，可有效地将残留在有源层中的金属离子除去。
接着，在图形化的有源层上形成有栅极绝缘层、栅极、介电层，在介电层中设有能够使有源层部分暴露的源极接触孔和漏极接触孔，并在源极接触孔中形成有源极，该源极通过源极接触孔与有源层相接触，在漏极接触孔中形成有漏极，该漏极通过漏极接触孔与有源层相接触。在介电层上还设有钝化层，该钝化层在对应于漏极的区域内形成了使漏极部分暴露的开孔；本实施例的低温多晶硅薄膜晶体管还形成有像素电极，像素电极通过开孔与漏极相接触。可以理解的是，在得到图形化的有源层之后，再依次形成栅极绝缘层、栅极、介电层、源极、漏极、钝化层、像素电极等结构的技术为本领域的现有技术，故在此不再详细叙述。
本实施例提供一种上述低温多晶硅薄膜晶体管的制造方法，该制造方法包括以下步骤：
如图1所示，提供一基板1，并利用化学气相沉积工艺在该基板1上沉积形成缓冲层2。
如图2所示，利用物理沉积工艺在缓冲层2上沉积形成金属诱导层3，并对该金属诱导层3进行图形化处理，采用涂布光刻胶、曝光、显影、刻蚀工艺，使其成为如图3所示的图形化的金属诱导层3，该图形化的金属诱导层也是本实施例低温多晶硅薄膜晶体管的遮光层。在本实施例中，金属诱导层的厚度为优选金属诱导层的厚度为其采用硅镍合金材料，且在金属诱导层顶部中，金属镍在硅镍合金中的质量百分数为1-10％，优选质量分数为5％。
如图4所示，利用等离子增强气相沉积工艺在图形化的金属诱导层3上形成阻挡层4，该阻挡层4的厚度为优选阻挡层的厚度为其所选用的材料是SiOx。
如图5所示，利用等离子增强气相沉积工艺在阻挡层4上沉积形成非晶硅膜层51，该非晶硅膜层的厚度只要能满足量产要求即可，例如本实施例中非晶硅膜层的厚度为优选地，非晶硅膜层的厚度
如图6所示，利用金属诱导层的诱导作用将非晶硅膜层转化为多晶硅膜层。具体为：利用快速热退火工艺，在500-700℃的温度条件下，对非晶硅膜层51进行加热，使金属诱导层3中的镍离子扩散到非晶硅膜层51中，通过镍离子的诱导使非晶硅膜层51转化为多晶硅膜层，该多晶硅膜层即为有源层52。
在上述非晶硅膜层转化为多晶硅膜层的过程中，由于金属诱导层是设置在非晶硅膜层下方的，因此金属诱导层中的镍离子在非晶硅膜层中的扩散是朝上、朝四周进行的。最终在非晶硅膜层转变为多晶硅膜层之后，如图6所示，在有源层52的上表面形成残留有金属镍离子的上表面膜层53，在有源层52的四周(由于图6为剖面图，故在图6中仅显示出有源层的左右两侧)形成残留有金属镍离子的周边膜层54。
因此，在本实施例中，如图7所示，利用氢氟酸清洗剂将上表面膜层53除去；之后，对有源层52进行光刻、干法刻蚀工艺，得到图形化的有源层52。在此过程中，由于周边膜层54为非图形化区域中的有源层，因此在图形化处理的过程中被去掉。通过上述对上表面膜层和周边膜层的处理，可有效地将残留在有源层中的金属离子除去。
接着，在图形化的有源层上依次沉积形成栅极绝缘层、栅极、介电层，在介电层中形成有能够使有源层部分暴露的源极接触孔和漏极接触孔，并在源极接触孔中形成源极，该源极通过源极接触孔与有源层相接触，在漏极接触孔中形成漏极，该漏极通过漏极接触孔与有源层相接触。在介电层上还沉积形成钝化层该钝化层在对应于漏极的区域内形成了使漏极部分暴露的开孔；本实施例的低温多晶硅薄膜晶体管还形成了像素电极，像素电极通过开孔与漏极相接触。可以理解的是，在得到图形化的有源层之后，再依次形成栅极绝缘层、栅极、介电层、源极、漏极、钝化层、像素电极等结构的技术为本领域的现有技术，故在此不再详细叙述。
下面对于本实施例能够有效解决有源层中金属离子残留问题的原理进行说明。
首先，本实施例利用金属诱导层诱导非晶硅膜层转变为多晶硅膜层的原理如下：在高温作用下，金属诱导层中的Ni离子与非晶硅膜层相接触，形成接触的界面，且Ni会与Si相互作用生成NiySi化合物(即金属硅化物)；在形成NiySi化合物的过程中，由于热能的释放、a-Si在界面处晶格位置的变化差异，会使得a-Si原子在界面处重结晶形成p-Si，进而导致NiySi化合物遭到破坏，Ni离子继续向未结晶的a-Si中扩散，重复形成NiySi化合物、a-Si重结晶形成p-Si、NiySi化合物被破坏的过程，直到a-Si全部转化为p-Si(即多晶硅膜层)。
其次，阻挡层的作用原理如下：本实施例中阻挡层选用的材料为SiOx，且膜层厚度较薄。在金属诱导的过程中，前期为升温加热过程，此阶段中由于SiOx结构中Si-O键的键长较长，故位于阻挡层下方的金属诱导层中的Ni离子能够迅速穿过阻挡层进入a-Si层进行诱导；但是随着温度的升高、诱导过程的进行，金属诱导层中剩下的Si会与阻挡层中的O进行结合，形成热氧化的致密的氧化硅，SiOx的键节逐渐变小，使得金属诱导层中的Ni离子难以再穿过阻挡层进入到非晶硅膜层中。由此，阻挡层可实现对进入非晶硅膜层中金属离子的含量的控制，起到阻挡作用。
可以理解的是，以上仅对低温多晶硅薄膜晶体管的主体结构进行了说明，该低温多晶硅薄膜晶体管还可以包括其它常规的功能结构，在本发明中不再一一赘述。
以上所述为本发明的具体实施方式，其目的是为了清楚说明本发明而作的举例，并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种低温多晶硅薄膜晶体管，包括基板和形成于所述基板上的金属诱导层，其特征在于：所述低温多晶硅薄膜晶体管还包括形成于所述金属诱导层上的阻挡层以及形成于所述阻挡层上的非晶硅膜层，所述非晶硅膜层在所述金属诱导层的诱导作用下转化为多晶硅膜层，所述多晶硅膜层为有源层。
2.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于：对所述金属诱导层进行图形化处理，得到图形化的金属诱导层。
3.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于：所述金属诱导层选用的材料为金属镍或硅镍合金中的一种。
4.如权利要求3所述的低温多晶硅薄膜晶体管，其特征在于：所述金属诱导层选用的材料为硅镍合金，且在所述金属诱导层的顶部中，金属镍在硅镍合金中的质量百分数为1-15％。
5.如权利要求1所述的低温多晶硅薄膜晶体管，其特征在于：所述金属诱导层的厚度为
6.如权利要求1-5任一项所述的低温多晶硅薄膜晶体管，其特征在于：所述阻挡层选用的材料为SiOx。
7.如权利要求1-5任一项所述的低温多晶硅薄膜晶体管，其特征在于：所述阻挡层的厚度为
8.一种低温多晶硅薄膜晶体管的制备方法，其特征在于，包括以下步骤：提供一基板；在所述基板上形成金属诱导层；在所述金属诱导层上形成阻挡层；在所述阻挡层上形成非晶硅膜层，利用所述金属诱导层的诱导作用使所述非晶硅膜层转化为多晶硅膜层，所述多晶硅膜层为有源层。
9.如权利要求8所述的制备方法，其特征在于：
形成所述有源层后，除去所述有源层的上表面膜层；
对所述有源层进行光刻、刻蚀，得到图形化的有源层。
10.如权利要求8所述的制备方法，其特征在于：利用所述金属诱导层的诱导作用使所述非晶硅膜层转化为多晶硅膜层是采用快速热退火工艺使所述金属诱导层中的金属离子扩散到所述非晶硅膜层中，通过所述金属离子的诱导使所述非晶硅膜层转化为所述多晶硅膜层。
CN201610094823.4A 2016-02-19 2016-02-19 低温多晶硅薄膜晶体管及其制造方法 Pending CN105470312A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610094823.4A CN105470312A (zh) 2016-02-19 2016-02-19 低温多晶硅薄膜晶体管及其制造方法
PCT/CN2016/081074 WO2017140036A1 (zh) 2016-02-19 2016-05-05 低温多晶硅薄膜晶体管及其制造方法
US15/303,452 US10062771B2 (en) 2016-02-19 2016-05-05 Low temperature poly-silicon thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610094823.4A CN105470312A (zh) 2016-02-19 2016-02-19 低温多晶硅薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN105470312A true CN105470312A (zh) 2016-04-06

Family

ID=55607837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610094823.4A Pending CN105470312A (zh) 2016-02-19 2016-02-19 低温多晶硅薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (1) US10062771B2 (zh)
CN (1) CN105470312A (zh)
WO (1) WO2017140036A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548926A (zh) * 2016-10-27 2017-03-29 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
CN106835041A (zh) * 2017-01-05 2017-06-13 浙江师范大学 一种低温诱导制备硅纳米线的方法
CN106876478A (zh) * 2017-03-22 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法
WO2017140036A1 (zh) * 2016-02-19 2017-08-24 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
CN109599343A (zh) * 2018-12-25 2019-04-09 惠科股份有限公司 薄膜晶体管及其制作方法
CN112331620A (zh) * 2020-11-04 2021-02-05 福建华佳彩有限公司 一种柔性薄膜封装结构及其制备方法
CN112563196A (zh) * 2020-11-24 2021-03-26 惠科股份有限公司 一种主动开关的制作方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594178A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
CN1725512A (zh) * 2004-06-30 2006-01-25 三星Sdi株式会社 半导体器件及其制造方法
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN104299891A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701336A (en) * 2005-06-28 2007-01-01 Chunghwa Picture Tubes Ltd Manufacturing method of polysilicon
KR100965260B1 (ko) 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
JP5221421B2 (ja) 2009-03-10 2013-06-26 東京エレクトロン株式会社 シャワーヘッド及びプラズマ処理装置
CN101834124B (zh) * 2010-02-09 2012-10-31 广东中显科技有限公司 一种基于退火工艺的多晶硅薄膜材料的制造方法
CN101834211A (zh) 2010-02-09 2010-09-15 广东中显科技有限公司 一种基于金属诱导的多晶硅薄膜
CN105470312A (zh) 2016-02-19 2016-04-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594178A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
CN1725512A (zh) * 2004-06-30 2006-01-25 三星Sdi株式会社 半导体器件及其制造方法
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN104299891A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017140036A1 (zh) * 2016-02-19 2017-08-24 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
US10062771B2 (en) 2016-02-19 2018-08-28 Shenzhen China Star Optoelectronics Technology Co., Ltd Low temperature poly-silicon thin film transistor and method of manufacturing the same
CN106548926A (zh) * 2016-10-27 2017-03-29 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
CN106548926B (zh) * 2016-10-27 2018-04-10 京东方科技集团股份有限公司 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
US10283355B2 (en) 2016-10-27 2019-05-07 Boe Technology Group Co., Ltd. Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device
CN106835041A (zh) * 2017-01-05 2017-06-13 浙江师范大学 一种低温诱导制备硅纳米线的方法
CN106876478A (zh) * 2017-03-22 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法
WO2018171368A1 (zh) * 2017-03-22 2018-09-27 京东方科技集团股份有限公司 多晶硅薄膜及其制作方法、薄膜晶体管及其制作方法
US10644043B2 (en) 2017-03-22 2020-05-05 Boe Technology Group Co., Ltd. Poly-silicon thin film and method for fabricating the same, and thin film transistor and method for fabricating the same
CN109599343A (zh) * 2018-12-25 2019-04-09 惠科股份有限公司 薄膜晶体管及其制作方法
CN112331620A (zh) * 2020-11-04 2021-02-05 福建华佳彩有限公司 一种柔性薄膜封装结构及其制备方法
CN112563196A (zh) * 2020-11-24 2021-03-26 惠科股份有限公司 一种主动开关的制作方法和显示面板

Also Published As

Publication number Publication date
US10062771B2 (en) 2018-08-28
WO2017140036A1 (zh) 2017-08-24
US20180040717A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
WO2018054122A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN103996716A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN105390443B (zh) Tft基板的制作方法
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
CN105374749B (zh) 一种薄膜晶体管及其制造方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN105655404B (zh) 低温多晶硅薄膜晶体管及其制作方法
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
CN102738243B (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
US10629746B2 (en) Array substrate and manufacturing method thereof
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
CN105097827A (zh) Ltps阵列基板及其制造方法
CN104362098B (zh) 氧化物薄膜晶体管及其制备方法
CN106887386A (zh) 准分子激光退火制备桥式沟道多晶硅薄膜的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160406

WD01 Invention patent application deemed withdrawn after publication