CN109599343A - 薄膜晶体管及其制作方法 - Google Patents
薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109599343A CN109599343A CN201811589108.3A CN201811589108A CN109599343A CN 109599343 A CN109599343 A CN 109599343A CN 201811589108 A CN201811589108 A CN 201811589108A CN 109599343 A CN109599343 A CN 109599343A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- layer
- silicon layer
- film transistor
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 114
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 238000002425 crystallisation Methods 0.000 claims abstract description 39
- 230000008025 crystallization Effects 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 177
- 239000010408 film Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 48
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 45
- 238000000059 patterning Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 229910052759 nickel Inorganic materials 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 210000004483 pasc Anatomy 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000006698 induction Effects 0.000 description 7
- 229910021645 metal ion Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910001453 nickel ion Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种薄膜晶体管及其制作方法。该制作方法包括如下步骤：形成非晶硅层；在非晶硅层上形成金属种子层；图形化非晶硅层；通过退火结晶将非晶硅层转换为多晶硅层；形成源极和漏极。有效减少结晶时残留在非晶硅层上的金属，降低薄膜晶体管中的漏电流，提高薄膜晶体管的性能。
Description
技术领域
本发明涉及半导体制作技术领域，特别是涉及薄膜晶体管及其制作方法。
背景技术
多晶硅薄膜晶体管因其展现比较好的电学性能和可以被做成集成电路在平板显示领域得到很大应用。传统的非晶硅金属诱导结晶，使得大部分的金属离子聚集在多晶硅层上，导致薄膜晶体管中非晶硅层的漏电流较大，降低了薄膜晶体管的性能。
发明内容
本发明要解决的技术问题是提供一种能减小薄膜晶体管中残留的金属，降低漏电流的薄膜晶体管及其制作方法。
为了实现本发明的目的，本发明采用如下技术方案：
一种薄膜晶体管的制作方法，包括如下步骤：
形成非晶硅层；
在所述非晶硅层上形成金属种子层；
图形化所述非晶硅层；
通过退火结晶将非晶硅层转换为多晶硅层；
形成源极和漏极。
在其中一个实施例中，所述金属种子层为二硅化镍层，所述金属种子层的厚度为1nm～10nm。
在其中一个实施例中，所述在所述非晶硅层上形成金属种子层的方法包括：
在所述非晶硅层上沉积二硅化镍物质，形成金属种子层。
在其中一个实施例中，所述在所述非晶硅层上形成金属种子层的方法包括：
在所述非晶硅层上沉积金属镍薄膜；
加热使所述金属镍与非晶硅反应；
去除未反应的金属镍，形成金属种子层。
在其中一个实施例中，所述非晶硅层包括本征非晶硅层和掺杂非晶硅层，所述形成非晶硅层的步骤包括：
在基板上沉积栅极金属薄膜，通过第一次构图工艺，形成栅极；
在形成所述栅极的基板上依次沉积栅极绝缘膜、本征非晶硅薄膜和掺杂非晶硅薄膜。
在其中一个实施例中，所述在形成所述栅极的基板上沉积掺杂非晶硅薄膜的步骤之前，所述形成非晶硅层的步骤还包括：
在所述本征非晶硅薄膜上沉积阻挡层薄膜，通过第二次构图工艺，形成阻挡层。
在其中一个实施例中，所述形成源极和漏极的步骤包括：
在所述多晶硅层上沉积层间绝缘层，通过第四次构图工艺，形成所述源极和漏极。
在其中一个实施例中，所述退火结晶的温度为400℃～600℃，所述退火结晶的时间为0.5h～2h。
为了实现本发明的目的，本发明还采用了如下技术方案：
一种薄膜晶体管的制作方法，包括如下步骤：
在基板上沉积栅极金属薄膜，通过第一次构图工艺，形成栅极；
在形成所述栅极的基板上依次沉积栅极绝缘膜、本征非晶硅薄膜和阻挡层薄膜，通过第二次构图工艺，形成阻挡层；
沉积掺杂非晶硅层，在所述掺杂非晶硅层上形成金属种子层；
通过第三次构图工艺图形化所述本征非晶硅层；
通过退火结晶将非晶硅层转换为多晶硅层，所述退火结晶的温度为400℃～600℃，所述退火结晶的时间为0.5h～2h；
在所述多晶硅层上沉积层间绝缘层，通过第四次构图工艺，形成源极和漏极。
为了实现本发明的目的，本发明还采用了如下技术方案：
一种薄膜晶体管，所述薄膜晶体管由如上所述的薄膜晶体管的制作方法制成。
上述的薄膜晶体管的制作方法，通过在非晶硅层形成金属种子层，在退火结晶时，金属种子层中的金属离子扩展至非晶硅层，诱导非晶硅层结晶形成多晶硅，然而直接使用金属诱导结晶的方法，由于结晶前未反应的金属层没有去除，在加热结晶过程中，金属原子扩散较多，造成薄膜晶体管中残留金属原子过多，导致薄膜晶体管中形成较大的漏电流。通过金属种子层诱导结晶方法，只有种子层中的金属原子扩散，可以有效减少传统的金属镍诱导结晶在非晶硅层残留的金属，降低漏电流，提高薄膜晶体管的性能。
附图说明
图1为一实施例中薄膜晶体管的制作方法的流程图；
图2为一实施例中步骤S10的流程图；
图3为一实施例中步骤S100制备得到的结构示意图；
图4为一实施例中步骤S101制备得到的结构示意图；
图5为一实施例中步骤S11制备得到的结构示意图；
图6为一实施例中步骤S12制备得到的结构示意图；
图7为一实施例中步骤S12的流程图；
图8为一实施例中步骤S120制备得到的结构示意图；
图9为一实施例中步骤S121制备得到的结构示意图；
图10为一实施例中步骤S122制备得到的结构示意图；
图11为一实施例中步骤S123制备得到的结构示意图；
图12为一实施例中步骤S14制备得到的结构示意图；
图13为一实施例中非晶硅层的结构示意图；
图14为一实施例中阻挡层的结构示意图；
图15为另一实施例中薄膜晶体管的制作方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本发明的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
参见图1，图1为一实施例中薄膜晶体管的制作方法的流程图。
一种薄膜晶体管的制作方法，包括步骤S10、S11、S12、S13和S14，详述如下：
在步骤S10中，形成非晶硅层。
在本实施例中，参见图2，图2为一实施例中步骤S10的流程图，形成非晶硅层的步骤包括步骤S100和S101，具体如下：
在步骤S100中，在基板100上沉积栅极金属薄膜，通过构图工艺，形成栅极200。参见图3，图3为一实施例中步骤S100制备得到的结构示意图。
在本实施例中，基板100的材料可以为玻璃基板；栅极金属薄膜可以为铝、钼、钛、铜中的一种或多种堆栈组合，也可以使用上述几种金属的组合结构。沉积栅极金属薄膜的工艺可以采用溅射沉积法，也可以为物理气相沉积法，但也不限于这两种方法，然后再经过曝光机曝光，刻蚀液刻蚀形成栅极200。
进一步地，在步骤S100之前还包括：在基板上沉积缓冲层，缓冲层可以为氧化硅层、氮化硅层、或者氧化硅与氮化硅叠加的复合层，缓冲层的主要目的是为了阻挡基板100所含的杂质向非晶硅层迁移。
在步骤S101中，在形成栅极200的基板100上依次沉积栅极绝缘层300和非晶硅层400。参见图4，图4为一实施例中步骤S101制备得到的结构示意图。
在本实施例中，栅极绝缘层300的材料可以采用氧化物、氮化物或氧氮化合物，沉积栅极绝缘层300和非晶硅层400的方法可以为化学气相沉积法或离子增长型化学气相沉积法。
在步骤S11中，在非晶硅层400上形成金属种子层500。参见图5，图5为一实施例中步骤S11制备得到的结构示意图。
在本实施例中，金属种子层500一方面是为了诱导非晶硅层400结晶形成多晶硅层，另一方面是为了减少诱导结晶后残留在多晶硅层400上的金属，降低漏电流，提高薄膜晶体管的性能。
在步骤S12中，图形化非晶硅层400。参见图6，图6为一实施例中步骤S12制备得到的结构示意图。
在本实施例中，可以采用半色调掩模板通过构图工艺对非晶硅层400进行处理，且在对非晶硅400结晶前图形化非晶硅层400，能够有效缩短结晶退火的时间。
具体地，参见图7，图7为一实施例中步骤S12的流程图，图形化非晶硅层400的步骤包括步骤S120、S121、S122和S123，具体如下：
在步骤S120中，在金属种子层500上涂抹一层光刻胶600。参见图8，图8为一实施例中步骤S120制备得到的结构示意图。
在本实施例中，光刻胶600为光阻物质，可以为正向光阻或负向光阻，本实施例采用正向光阻。
在步骤S121中，采用半色调掩膜板900去除光刻胶600完全去除区域600a的光刻胶。参见图9，图9为一实施例中步骤S121制备得到的结构示意图。
在本实施例中，通过半色调掩膜板900对完全去除区域600a的光刻胶600进行曝光、显影处理后，形成光刻胶层610。其中，光刻胶600包括完全去除区域600a，完全保留区域600b和半保留区域600c，半色调掩膜板900包括全透光区域，不透光区域和半透光区域，半色调掩膜板900的全透光区域对应光刻胶600的完全去除区域600a，半色调掩膜板900的不透光区域对应光刻胶600的完全保留区域600b，半色调掩膜板900的半透光区域对应光刻胶600的半保留区域600c。
在步骤S122中，通过刻蚀工艺刻蚀光刻胶完全去除区域600a的非晶硅层400，露出栅极绝缘层300，及刻蚀掉沟道区域600c的光刻胶600、金属种子层500，露出非晶硅层400。参见图10，图10为一实施例中步骤S122制备得到的结构示意图。
在步骤S123中，剥离剩余的光刻胶620。具体地，利用光阻剥膜液将剩余的光刻胶620去除。参见图11，图11为一实施例中步骤S123制备得到的结构示意图。
在步骤S13中，通过退火结晶将非晶硅层400转换为多晶硅层。
在本实施例中，可以采用快速热退火的方式实现热退火，退火一段时间后，金属种子层500中的金属离子在加热的情况下向下扩展至非晶硅层400，金属离子与非晶硅层400中的硅原子反应生成金属硅化物，使非晶硅结晶成多晶硅。
在步骤S14中，形成源极和漏极。具体地，在金属种子层500上沉积层间绝缘层，通过构图工艺，形成源极710和漏极720。参见图12，图12为一实施例中步骤S14制备得到的结构示意图。
本实施例中的薄膜晶体管的制作方法，刻蚀得到的是底栅结构的薄膜晶体管，相比于顶栅型的薄膜晶体管，刻蚀得到的底栅结构的薄膜晶体管电学性能更加稳定，底栅型的薄膜晶体管在光刻时，栅极金属能够有效防止背光照射到非晶硅层产生光生载流子破坏电学性能。
本实施例提供的薄膜晶体管的制作方法，通过在非晶硅层400形成金属种子层500，在退火结晶时，金属种子层500中的金属离子扩展至非晶硅层400，诱导非晶硅层400结晶形成多晶硅，然而直接使用金属诱导结晶的方法，由于结晶前未反应的金属层没有去除，在加热结晶过程中，金属原子扩散较多，造成薄膜晶体管中残留金属原子过多，导致薄膜晶体管中形成较大的漏电流。通过金属种子层500诱导结晶方法，只有种子层中的金属原子扩散，可以有效减少传统的金属镍诱导结晶在非晶硅层400残留的金属，降低漏电流提高薄膜晶体管的性能。
在一个实施例中，退火结晶的温度为400℃～600℃，退火结晶的时间为0.5h～2h。
在本实施例中，当金属种子层500的厚度为1nm～10nm，退火结晶的温度为400℃～600℃，退火结晶的时间为0.5h～2h时，会使得非晶硅结晶过程中产生的晶粒更大，结晶形成的多晶硅层的载流子迁移率更高，制成的薄膜晶体管性能更好。
在一个实施例中，在非晶硅层400上形成金属种子层500的方法包括：在非晶硅层400上沉积二硅化镍物质，形成金属种子层500。
其中，沉积二硅化镍物质的方法可以为磁控溅射法或化学气相沉积法。
在本实施例中，金属种子层500为二硅化镍层，退火结晶时，二硅化镍层中的金属镍离子扩展至非晶硅层400，与非晶硅层400中的硅原子反应，使非晶硅结晶成为多晶硅，可以有效减少传统的金属镍诱导结晶在非晶硅层400残留的金属，降低漏电流。
在一个实施例中，在非晶硅层400上形成金属种子层500的方法包括：在非晶硅层400上沉积金属镍薄膜；加热使金属镍与非晶硅反应；去除未反应的金属镍，形成金属种子层。
在本实施例中，在非晶硅层400上沉积金属镍薄膜，沉积金属镍薄膜的方法可以采用磁控溅射法，可以为直流溅射法或射频溅射法，然后再通过加热使金属镍与非晶硅层400中的非晶硅反应形成二硅化镍，最后通过酸性物质与未反应完全的金属镍反应，去除多余的金属镍，其中酸性物质可以为盐酸、稀硝酸和稀硫酸，加热的温度为325℃～480℃，在结晶前去除残留金属，会使得之后的结晶时间更长，产生的晶粒更大，结晶形成的多晶硅层的载流子迁移率更高，制成的薄膜晶体管性能更好。
进一步地，参见图13，图13为一实施例中非晶硅层的结构示意图，非晶硅层400包括本征非晶硅层410和掺杂非晶硅层420，形成非晶硅层400的步骤包括：在基板100上沉积栅极金属薄膜，通过第一次构图工艺，形成栅极200；在形成栅极200的基板100上依次沉积栅极绝缘膜300、本征非晶硅薄膜410和掺杂非晶硅薄膜420。
其中，掺杂非晶硅层420可以降低接触电阻，掺杂多晶硅层420为可以为P型或N型，掺杂的离子可以为硼离子或者磷离子，当沉积的是N型掺杂非晶硅层采用的反应气体包括甲硅烷、磷化氢、以及氢气；当沉积的是P型掺杂非晶硅层采用的反应气体包括甲硅烷、氟化硼、以及氢气。
进一步地，参见图14，图14为一实施例中阻挡层的结构示意图，在形成栅极200的基板100上沉积掺杂非晶硅薄膜420的步骤之前，形成非晶硅层400的步骤还包括：在本征非晶硅薄膜410上沉积阻挡层薄膜，通过第二次构图工艺，形成阻挡层416。
在本实施例中，阻挡层416的厚度不大于2nm，阻挡层416可以防止刻蚀沟道区域的掺杂非晶硅层420时，过刻蚀本征非晶硅层410。
参见图15，图15为另一实施例中薄膜晶体管的制作方法的流程图，本申请还提供一种薄膜晶体管的制作方法，包括步骤S20、S21、S22、S23、S24和S25，详述如下：
步骤S20：在基板上沉积栅极金属薄膜，通过第一次构图工艺，形成栅极。
步骤S21：在形成栅极的基板上依次沉积栅极绝缘膜、本征非晶硅薄膜和阻挡层薄膜，通过第二次构图工艺，形成阻挡层。
步骤S22：沉积掺杂非晶硅层，在掺杂非晶硅层上形成金属种子层。
步骤S23：通过第三次构图工艺图形化本征非晶硅层。
步骤S24：通过退火结晶将非晶硅层转换为多晶硅层，退火结晶的温度为400℃～600℃，所述退火结晶的时间为0.5h～2h。
步骤S25：在多晶硅层上沉积层间绝缘层，通过第四次构图工艺，形成源极和漏极。
本实施例提供的薄膜晶体管的制作方法，采用四道光刻工艺和金属种子诱导结晶的方法制备阻挡型结构的多晶硅薄膜晶体管，在非晶硅层上形成金属种子层，在退火结晶时，金属种子层中的金属离子扩展至非晶硅层，诱导非晶硅层结晶形成多晶硅，然而直接使用金属诱导结晶的方法，由于结晶前未反应的金属层没有去除，在加热结晶过程中，金属原子扩散较多，造成薄膜晶体管中残留金属原子过多，导致薄膜晶体管中形成较大的漏电流。通过金属种子层诱导结晶方法，只有种子层中的金属原子扩散，可以有效减少传统的金属镍诱导结晶在非晶硅层残留的金属，降低漏电流，提高薄膜晶体管的性能。同时使用四道光刻工艺，能够有效缩短刻蚀时间，提高产能，降低生产成本。
本申请还提供一种薄膜晶体管，薄膜晶体管由如上所述的薄膜晶体管的制作方法制成。
上述的薄膜晶体管，由上述的薄膜晶体管制作方法制成，减少了传统的金属镍诱导结晶在非晶硅层残留的金属，降低漏电流，提高薄膜晶体管的性能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：
形成非晶硅层；
在所述非晶硅层上形成金属种子层；
图形化所述非晶硅层；
通过退火结晶将非晶硅层转换为多晶硅层；
形成源极和漏极。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述金属种子层为二硅化镍层，所述金属种子层的厚度为1nm～10nm。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述非晶硅层上形成金属种子层的方法包括：
在所述非晶硅层上沉积二硅化镍物质，形成金属种子层。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述非晶硅层上形成金属种子层的方法包括：
在所述非晶硅层上沉积金属镍薄膜；
加热使所述金属镍与非晶硅反应；
去除未反应的金属镍，形成金属种子层。
5.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述非晶硅层包括本征非晶硅层和掺杂非晶硅层，所述形成非晶硅层的步骤包括：
在基板上沉积栅极金属薄膜，通过第一次构图工艺，形成栅极；
在形成所述栅极的基板上依次沉积栅极绝缘膜、本征非晶硅薄膜和掺杂非晶硅薄膜。
6.根据权利要求5所述的薄膜晶体管的制作方法，其特征在于，所述在形成所述栅极的基板上沉积掺杂非晶硅薄膜的步骤之前，所述形成非晶硅层的步骤还包括：
在所述本征非晶硅薄膜上沉积阻挡层薄膜，通过第二次构图工艺，形成阻挡层。
7.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述形成沟道区域和源极、漏极的步骤包括：
在所述多晶硅层上沉积层间绝缘层，通过第四次构图工艺，形成所述源极和漏极。
8.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述退火结晶的温度为400℃～600℃，所述退火结晶的时间为0.5h～2h。
9.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：
在基板上沉积栅极金属薄膜，通过第一次构图工艺，形成栅极；
在形成所述栅极的基板上依次沉积栅极绝缘膜、本征非晶硅薄膜和阻挡层薄膜，通过第二次构图工艺，形成阻挡层；
沉积掺杂非晶硅层，在所述掺杂非晶硅层上形成金属种子层；
通过第三次构图工艺图形化所述本征非晶硅层；
通过退火结晶将非晶硅层转换为多晶硅层，所述退火结晶的温度为400℃～600℃，所述退火结晶的时间为0.5h～2h；
在所述多晶硅层上沉积层间绝缘层，通过第四次构图工艺，形成源极和漏极。
10.一种薄膜晶体管，其特征在于，所述薄膜晶体管由权利要求1～9任意一项所述的薄膜晶体管的制作方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811589108.3A CN109599343A (zh) | 2018-12-25 | 2018-12-25 | 薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811589108.3A CN109599343A (zh) | 2018-12-25 | 2018-12-25 | 薄膜晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109599343A true CN109599343A (zh) | 2019-04-09 |
Family
ID=65964307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811589108.3A Pending CN109599343A (zh) | 2018-12-25 | 2018-12-25 | 薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109599343A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040263707A1 (en) * | 2003-06-28 | 2004-12-30 | Seo Hyun Sik | Liquid crystal display panel and method of fabricating thereof |
| CN1725512A (zh) * | 2004-06-30 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| CN1741257A (zh) * | 1993-03-12 | 2006-03-01 | 株式会社半导体能源研究所 | 晶体管和半导体电路的制造方法 |
| CN1309034C (zh) * | 2003-06-25 | 2007-04-04 | Lg.菲利浦Lcd株式会社 | 底栅控制型多晶硅薄膜晶体管的制造方法 |
| CN102074502A (zh) * | 2009-11-20 | 2011-05-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| CN105470312A (zh) * | 2016-02-19 | 2016-04-06 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN108735819A (zh) * | 2017-04-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法、显示基板 |
-
2018
- 2018-12-25 CN CN201811589108.3A patent/CN109599343A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1741257A (zh) * | 1993-03-12 | 2006-03-01 | 株式会社半导体能源研究所 | 晶体管和半导体电路的制造方法 |
| CN1309034C (zh) * | 2003-06-25 | 2007-04-04 | Lg.菲利浦Lcd株式会社 | 底栅控制型多晶硅薄膜晶体管的制造方法 |
| US20040263707A1 (en) * | 2003-06-28 | 2004-12-30 | Seo Hyun Sik | Liquid crystal display panel and method of fabricating thereof |
| CN1725512A (zh) * | 2004-06-30 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| CN102074502A (zh) * | 2009-11-20 | 2011-05-25 | 乐金显示有限公司 | 制造阵列基板的方法 |
| CN105470312A (zh) * | 2016-02-19 | 2016-04-06 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN108735819A (zh) * | 2017-04-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法、显示基板 |
Non-Patent Citations (1)
| Title |
|---|
| 彭尚龙等: "镍硅化物诱导横向晶化制备高性能多晶硅薄膜晶体管", 《液晶与显示》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2708943B1 (en) | Array Substrate and Manufacturing Method Thereof | |
| CN107634099B (zh) | 一种二维晶体材料场效应管及其制备方法 | |
| WO2015090016A1 (zh) | 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置 | |
| JP2006182781A5 (zh) | ||
| WO2014183341A1 (zh) | 一种非晶金属氧化物薄膜晶体管及其制备方法 | |
| US20140017883A1 (en) | Carbon Layer and Method of Manufacture | |
| JP2010206201A (ja) | 多結晶シリコン層の製造方法 | |
| CN108987279A (zh) | 薄膜晶体管的制造方法 | |
| WO2016206315A1 (en) | Thin film transistor, array substrate and display device having the same, and method thereof | |
| CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| Byun et al. | High performance poly-Si thin film transistors fabricated by novel and simple crystallization method using Ni-silicide seeds | |
| US8207013B2 (en) | Method of fabricating silicon nanowire solar cell device having upgraded metallurgical grade silicon substrate | |
| TW201212331A (en) | Method of forming polycrystalline silicon layer, and thin film transistor and organic light emitting device including the polycrystalline silicon layer | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| CN104037066A (zh) | 定义多晶硅生长方向的方法 | |
| TWI285429B (en) | Semiconductor device production method | |
| JPS61289618A (ja) | 半導体装置の製造方法 | |
| CN109599343A (zh) | 薄膜晶体管及其制作方法 | |
| TW201037769A (en) | Thin film transistor and manufacturing method thereof | |
| CN103187249B (zh) | 一种半导体纳米材料器件的制作方法 | |
| CN109065613B (zh) | 一种竖直结构锗沟道场效应晶体管器件的制造方法 | |
| KR101545974B1 (ko) | 열전 소자 및 이를 제조하는 방법 | |
| JP5580624B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに表示装置 | |
| JP2010251549A (ja) | 半導体装置及び製造方法 | |
| KR20050039023A (ko) | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190409 |