CN103187249B - 一种半导体纳米材料器件的制作方法 - Google Patents

一种半导体纳米材料器件的制作方法 Download PDF

Info

Publication number
CN103187249B
CN103187249B CN201110455639.5A CN201110455639A CN103187249B CN 103187249 B CN103187249 B CN 103187249B CN 201110455639 A CN201110455639 A CN 201110455639A CN 103187249 B CN103187249 B CN 103187249B
Authority
CN
China
Prior art keywords
nano material
transition zone
semiconductor nano
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110455639.5A
Other languages
English (en)
Other versions
CN103187249A (zh
Inventor
刘冬华
张广宇
时东霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201110455639.5A priority Critical patent/CN103187249B/zh
Publication of CN103187249A publication Critical patent/CN103187249A/zh
Application granted granted Critical
Publication of CN103187249B publication Critical patent/CN103187249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种半导体纳米材料器件及其制作方法，制作方法包括：步骤一，制备低掺杂的半导体纳米材料；步骤二，在所述轻掺杂半导体纳米材料的表面生长高掺杂的过渡层；步骤三，在具有所述过渡层的所述半导体纳米材料上制作电极；步骤四，去除所述过渡层的未被所述电极覆盖的区域；步骤五，进行半导体纳米材料器件的后续加工。本发明采用在低掺杂的半导体材料表面沉积高掺杂的过渡层来减小材料与金属电极之间的接触，之后去除电极之外的高掺杂层，既保证了较小的接触电阻，同时也消除了高掺杂层对器件的影响，使器件的性能有很大的提高。

Description

一种半导体纳米材料器件的制作方法
技术领域
本发明涉及半导体纳米结构器件，特别是涉及一种半导体纳米材料器件及其制作方法。
背景技术
纳米技术中，金属电极与半导体材料的接触存在两种形式，一种是整流接触即肖特基接触，另一种是非整流接触即欧姆接触。其中，肖特基接触是指金属电极和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒，导致了大的界面电阻。而欧姆接触是指金属电极与半导体的接触电阻远小于半导体本身的电阻，使得组件操作时，大部分的电压降在活动区而不在接触面。半导体器件或集成电路必须与外部电路相连接，这种连接是通过金属‐半导体结的欧姆接触实现的。
在半导体纳米器件的加工过程中，随着器件尺寸的降低，金属电极与材料接触电阻的影响更加明显。因此如何有效地降低金属电极与半导体的接触电势，使接触电势与电流无关，是保证半导体器件性能正常发挥的关键。所以，在1‐D(一维)或2‐D(二维)半导体纳米材料在器件的制作过程中如何降低金属电极与材料的接触电阻是一个重要的问题。目前解决金属电极和纳米半导体器件接触电阻的方法主要有两种：1)选择合适的金属电极材料，使金属电极和半导体材料形成化合物。例如，在硅纳米线晶体管加工过程中使用镍电极，接触会明显改善。但是此种方法存在的问题是，电极材料在退火过程中会出现向器件沟道中扩散的现象，使得器件的电学性质变得更加复杂。2)提高半导体材料的掺杂浓度，降低金属电极与半导体的接触电势。虽然接触电阻有所降低，但是对于晶体管来说，关闭电流相应提高，使得器件的开/关电流比率降低，影响了器件的性能。
因此，如何在有效地降低金属电极与半导体的接触电势的同时，提供较高的开/关电流比率，是亟待解决的技术问题。
发明内容
本发明实施例的目的是提供一种半导体纳米材料器件及其制作方法，既保证了较小的接触电阻，同时也消除了高掺杂层对器件的影响，使器件的性能有很大的提高。
为了实现上述目的，本发明提供了一种半导体纳米材料器件的制作方法，包括：
步骤一，制备低掺杂的半导体纳米材料；
步骤二，在所述半导体纳米材料的表面生长高掺杂的过渡层；
步骤三，在具有所述过渡层的所述半导体纳米材料上制作电极；
步骤四，去除所述过渡层的未被所述电极覆盖的区域；
步骤五，进行半导体纳米材料器件的后续加工。
优选地，上述的方法中，所述步骤三包括：
将具有所述过渡层的所述半导体纳米材料转移到具有纳米氧化层的硅片基底上或者直接在带有定位标记的硅片上生长有过渡层的半导体纳米材料，在光学显微镜下进行定位；
在所述的定完位的带有氧化硅的硅片基底上旋涂一层光刻胶，用电子束曝光以及显影技术在光刻胶上得到电极图案，通过热蒸发方法蒸金属，得到具有所述电极图案的所述电极。
优选地，上述的方法中，所述步骤四包括：
重新旋涂一层光刻胶，用电子束曝光以及显影技术在电极之间的光刻胶上开出腐蚀窗口；
用特定的蚀刻性水溶液腐蚀外层氧化层；
用其它的腐蚀液(如氢氧化钾)腐蚀掉所述过渡层的未被所述电极覆盖的区域；
用氢气的等离子体将光刻胶去除干净。
所述纳米氧化层为具有定位标记的一定厚度的氧化硅，所述硅片为带有一定厚度的二氧化硅的硅片。
优选地，上述的方法中，所述半导体纳米材料为一维或二维的纳米材料。
优选地，上述的方法中，
所述步骤一包括：利用氢气作为载气，硅烷作为气源，以磷烷作为掺杂气源进行n型掺杂或者以硼烷作为掺杂气源进行p型掺杂，以440摄氏度的核生长温度进行p型硅纳米线的核生长或者以460℃的核生长温度进行n型硅纳米线的核生长；
所述步骤二包括：以520℃的壳生长温度进行p型硅纳米线或者n型硅纳米线的壳生长。
优选地，上述的方法中，所述步骤一包括：以320℃的核生长温度进行核生长，以280℃低掺杂生长Ge纳米线
所述步骤二包括：通过400℃沉积高掺杂层。
本发明还提供一种半导体纳米材料器件，包括：
低掺杂的半导体纳米材料层；
在所述半导体纳米材料的表面生长的高掺杂的过渡层；
在所述的带有过渡层的纳米半导体材料上制作的电极；
所述过渡层的未被所述电极覆盖的区域被去除掉。
本发明实施例至少存在以下技术效果：
1)采用在低掺杂的半导体材料表面沉积高掺杂的过渡层来减小材料与金属电极之间的接触，之后去除电极之外的高掺杂层，既保证了较小的接触电阻，同时也消除了高掺杂层对器件的影响，使器件的性能有很大的提高。
2)工艺简单。此种方法是在纳米结构生长的过程中在低掺杂材料外层直接高温沉积高掺杂层也即是过渡层；而在器件制作过程中只需增加一步,即去除除电极之外的(导电沟道)中的过渡层，材料制备及器件加工方法都比较简单。
3)洁净。在纳米结构生长的过程中无需其它步骤，也不用将样品移出生长设备，直接高温沉积过渡层即可，同时这种方法沉积过渡层可以有效避免杂质的引入。
4)器件的制作与当前半导体工艺相兼容。
5)此种方法加工的器件具有优越的器件性能。例如Si纳米线晶体管器件的开关比率较高，可以达到106，迁移率也高于其它方法制作的Si纳米线晶体管器件。
附图说明
图1为本发明方法实施例的步骤流程图；
图2为本发明提供的半导体纳米材料器件的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对具体实施例进行详细描述。
图1为本发明方法实施例的步骤流程图，如图1所示，本发明实施例提供了一种半导体纳米材料器件的制作方法，其包括：
步骤101，制备低掺杂的半导体纳米材料；
步骤102，在所述半导体纳米材料的表面生长高掺杂的过渡层；
步骤103，在具有所述过渡层的所述半导体纳米材料上制作电极；
步骤104，去除所述过渡层的未被所述电极覆盖的区域；
步骤105，进行半导体纳米材料器件的后续加工。
可见，本发明方法实施例，采用在低掺杂的半导体材料表面沉积高掺杂的过渡层来减小材料与金属电极之间的接触，之后去除电极之外的高掺杂层，这种方法既保证了较小的接触电阻，同时也消除了高掺杂层对器件的影响，使器件的性能有很大的提高。
其中，所述步骤103包括：将具有所述过渡层的所述半导体纳米材料转移到具有一定厚度氧化硅的硅片基底上，在光学显微镜下进行定位；在所述巨有高掺杂的过渡层的纳米材料上旋涂一层光刻胶，用电子束曝光以及显影技术在光刻胶上得到电极图案，通过热蒸发方法蒸金属，得到具有所述电极图案的所述电极。
所述步骤104包括：重新旋涂一层光刻胶，用电子束曝光以及显影技术在电极之间的光刻胶上开出腐蚀窗口；用蚀刻性水溶液腐蚀外层氧化层；用其它特定腐蚀溶液(如氢氧化钾)腐蚀掉所述过渡层的未被所述电极覆盖的区域；用氢气的等离子体将光刻胶去除干净。
由上可知，鉴于金属电极与高掺杂的半导体之间可以形成欧姆接触，本发明提供了一种制作较小接触电阻的方法，主要是先制备低掺杂的一维或二维(1‐D\2‐D)半导体纳米材料，之后在低掺杂的材料表面生长高掺杂的过渡层，然后通过微加工手段做成器件，接下来，通过腐蚀(干法或者湿法腐蚀)去掉除电极外的高掺杂过渡层，整个过程相当于对源漏电极处高掺杂，而中间导电沟道处非高掺杂，从而得到接触电阻低，开关比率较大，迁移率也比较高的器件。这种加工器件的方法就是利用金属与半导体接触的空间电荷宽度与半导体掺杂浓度的平方根成反比，耗尽层宽度随着半导体的掺杂浓度增加而减小，随着掺杂浓度的增加，隧道效应会增强，而表面高掺杂就是利用隧道效应的原理形成欧姆接触，这种方法可以使接触电阻明显减小，当有电流通过时电压降会比器件上的电压降小很多，对器件的I‐V(电流‐电压)性质不会有很大的影响。此种方法的另一个优点就是对于1‐D半导体纳米线来说，在生长过程中，例如，硼掺杂的硅纳米线，在生长过程中，一定量的掺杂气体(高掺杂)可以加速气源的分解速度，导致在V‐L‐S(气体－液相－固相)生长的过程中同时出现V‐S(气‐固)过程，纳米线的尺寸不均匀，为锥状，也就是出现侧壁沉积，这种先生长低掺杂层，再沉积高掺杂层的方法可以使侧壁沉积劣势被淹没，而通过腐蚀外层高掺杂，不同腐蚀程度可以得到不同程度的I‐V特性。
本发明实施例中，在制作完具有高掺杂过渡层的样品之后，加工电极的具体步骤如下：
1)将样品转移到具有带有定位标记的一定的厚度氧化层的硅片基底上，在光学显微镜下确定样品的位置。
2)在样品上旋涂一层PMMA(聚甲基丙烯酸酯)光刻胶，用电子束曝光以及显影技术在光刻胶上得到电极图案，通过热蒸发方法蒸金属，得到电极图案。
3)对步骤2)得到的有源漏电极的样品重新旋涂一层PMMA光刻胶，用电子束曝光以及显影技术在光刻胶上开出腐蚀窗口进行腐蚀，其中用BOE(是由HF、NH4F按不同比例配成的蚀刻性水溶液)腐蚀外层氧化层，用氢氧化钾腐蚀掉高掺杂的过渡层，然后用氢气的等离子体将光刻胶去除干净，这样就得到了完整的器件。
本发明方法通用于所有的半导体硅锗纳米结构器件，包括各种纳米结构器件加工、器件集成等等，例如场效应晶体管器件。下面以具体的半导体纳米材料对本发明的制作方法进行举例。
实例一，Si纳米线FET(场效应晶体管)
利用氢气作为载气，硅烷作为气源，磷烷(n型掺杂)和硼烷(p型掺杂)作为掺杂气源，在特定条件下，如：core(核)的生长温度(p型硅纳米线)(n型硅纳米线)气压：小于40Torr，shell的生长温度：(p型和n型均为)，按照V‐L‐S生长原理以及V‐S生长原理经过15min中的core的生长以及5min的shell(壳)生长可以制备直径40nm(与催化剂尺寸匹配)，尺寸比较均匀的纳米线。
所得纳米线经过光学曝光开出腐蚀窗口，通过BOE来去掉表面氧化层，之后用KOH去除电极之外沉积的高掺杂shell层，经过二次光学曝光，得到器件，通过此种方法，器件性能大大提高，器件的接触电阻大大减小，开关比达到106和105对于n型和p型纳米线，迁移率也比普通方法合成的纳米线有所提高，
实例二Ge纳米线FET
CVD(ChemicalVaporDeposition,化学气相沉积)方法在生长Ge纳米线的过程中存在的一个问题就是锥状比较严重(本征Ge)，那么在掺杂的过程中Ge纳米线的锥状会更加明显，应此本发明首先采用分步方法也就是在高温(320℃)成核，之后降温至280℃，低掺杂生长Ge纳米线，使Ge纳米线的锥状不至于很严重，之后通过高温400℃沉积高掺杂层，之后通过传统微加工方法做成晶体管，之后在上边涂PMMA经过二次EBL(electronbeamlithography,电子束暴光系统)曝光，开窗口，通过湿法腐蚀，得到完整的器件，此种方法与制作硅纳米线晶体管的步骤一样，只是这种方法能够把Ge纳米线掺杂生长过程较严重的沉积这种缺点利用起来，得到性能较好的器件。
实例三，不同材料的2‐Dnanopattern(二维纳米结构)
通过CVD方法制备低掺杂硅的薄膜(n型或者p型)，厚度可以调控，通过高温annealing(退火)，形成结晶较好的硅薄膜，之后通过一定条件沉积高掺杂层的硅，在通过RIE(ReactiveIonEtching，反应离子刻蚀)方法刻蚀想要的二维纳米结构，通过传统的微加工方法做成器件，之后通过干法或者湿法腐蚀去掉除电极外的高掺杂层，通过此种方法，器件性能会大大提高，器件的接触电阻应该会大。
此外，本发明还提供一种半导体纳米材料器件，图2半导体纳米材料器件的结构图，如图2所示，其包括：
低掺杂的半导体纳米材料层201；
在所述半导体纳米材料的表面生长的高掺杂的过渡层202；
在所述具有高掺杂过渡层的纳米材料上制作电极203；
其中，所述过渡层的未被所述电极覆盖的区域被去除掉。
由上可知，本发明实施例具有以下优势：
1)采用在低掺杂的半导体材料表面沉积高掺杂的过渡层来减小材料与金属电极之间的接触，之后去除电极之外的高掺杂层，既保证了较小的接触电阻，同时也消除了高掺杂层对器件的影响，使器件的性能有很大的提高。
2)工艺简单。此种方法是在纳米结构生长的过程中在低掺杂材料外层直接高温沉积高掺杂层也即是过渡层；而在器件制作过程中只需增加一步,即去除除电极之外的(导电沟道)中的过渡层，材料制备及器件加工方法都比较简单。
3)洁净。在纳米结构生长的过程中无需其它步骤，也不用将样品移出生长设备，直接高温沉积过渡层即可，同时这种方法沉积过渡层可以有效避免杂质的引入。
4)器件的制作与当前半导体工艺相兼容。
5)此种方法加工的器件具有优越的器件性能。例如Si纳米线晶体管器件的开关比率较高，可以达到106，迁移率也高于其它方法制作的Si纳米线晶体管器件。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种半导体纳米材料器件的制作方法，其特征在于，包括：
步骤一，制备低掺杂的半导体纳米材料；
步骤二，在所述半导体纳米材料的表面生长高掺杂的过渡层；
步骤三，在具有所述过渡层的所述半导体纳米材料上制作电极；
步骤四，去除所述过渡层的未被所述电极覆盖的区域；
步骤五，进行半导体纳米材料器件的后续加工；
其中，所述步骤三包括：
将具有所述过渡层的所述半导体纳米材料转移到具有氧化硅的硅片基底上或者直接在带有定位标记的硅片上生长有过渡层的半导体纳米材料，之后在光学显微镜下进行定位；
在所述的定完位的带有氧化硅的硅片基底上旋涂一层光刻胶，用电子束曝光以及显影技术在光刻胶上得到电极图案，通过热蒸发方法蒸金属，得到具有所述电极图案的所述电极。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤四包括：
重新旋涂一层光刻胶，用电子束曝光以及显影技术在电极之间的光刻胶上开出腐蚀窗口；
用蚀刻性水溶液腐蚀外层氧化层；
用氢氧化钾腐蚀掉所述过渡层的未被所述电极覆盖的区域；
用氢气的等离子体将残余的光刻胶去除干净。
3.根据权利要求1所述的制作方法，其特征在于，所述半导体纳米材料为一维或二维的纳米材料。
4.根据权利要求1所述的制作方法，其特征在于，
所述步骤一包括：利用氢气作为载气，硅烷作为气源，以磷烷作为掺杂气源进行n型掺杂或者以硼烷作为掺杂气源进行p型掺杂，以440℃的核生长温度进行p型硅纳米线的核生长或者以460℃的核生长温度进行n型硅纳米线的核生长；
所述步骤二包括：以520℃的壳生长温度进行p型硅纳米线或者n型硅纳米线的壳生长。
5.根据权利要求1所述的制作方法，其特征在于，
所述步骤一包括：以320℃的核生长温度进行核生长，以280℃低掺杂生长Ge纳米线；
所述步骤二包括：以400℃沉积高掺杂层。
CN201110455639.5A 2011-12-30 2011-12-30 一种半导体纳米材料器件的制作方法 Active CN103187249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110455639.5A CN103187249B (zh) 2011-12-30 2011-12-30 一种半导体纳米材料器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110455639.5A CN103187249B (zh) 2011-12-30 2011-12-30 一种半导体纳米材料器件的制作方法

Publications (2)

Publication Number Publication Date
CN103187249A CN103187249A (zh) 2013-07-03
CN103187249B true CN103187249B (zh) 2016-05-25

Family

ID=48678359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110455639.5A Active CN103187249B (zh) 2011-12-30 2011-12-30 一种半导体纳米材料器件的制作方法

Country Status (1)

Country Link
CN (1) CN103187249B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332405B (zh) * 2014-09-19 2017-02-15 中国科学院上海微系统与信息技术研究所 一种锗纳米线场效应晶体管及其制备方法
CN110101902B (zh) * 2018-02-01 2022-07-08 复旦大学 半导体纳米感光材料在制备视觉修复材料中的用途

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552195A (zh) * 2009-05-08 2009-10-07 中国电子科技集团公司第十三研究所 用于霍尔效应测量的轻掺杂SiC基体上制作欧姆电极的方法
CN101728453A (zh) * 2008-10-28 2010-06-09 昱晶能源科技股份有限公司 具有差异性掺杂的太阳能电池的制造方法
CN102280476A (zh) * 2011-08-08 2011-12-14 中国电子科技集团公司第五十五研究所 一种赝配高电子迁移率晶体管及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010506397A (ja) * 2006-10-04 2010-02-25 セレックス システミ インテグラティ エッセ． ピ． ア． 単一電圧供給型シュードモルフィック高電子移動度トランジスタ（ｐｈｅｍｔ）パワーデバイスおよびこれの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728453A (zh) * 2008-10-28 2010-06-09 昱晶能源科技股份有限公司 具有差异性掺杂的太阳能电池的制造方法
CN101552195A (zh) * 2009-05-08 2009-10-07 中国电子科技集团公司第十三研究所 用于霍尔效应测量的轻掺杂SiC基体上制作欧姆电极的方法
CN102280476A (zh) * 2011-08-08 2011-12-14 中国电子科技集团公司第五十五研究所 一种赝配高电子迁移率晶体管及其制作方法

Also Published As

Publication number Publication date
CN103187249A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
KR101651123B1 (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN104995741A (zh) 半导体纳米线的凹槽式接触
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
CN109727846A (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
CN107086180B (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
TWI630719B (zh) 磊晶再成長之異質結構奈米線側向穿隧場效電晶體
CN107634099B (zh) 一种二维晶体材料场效应管及其制备方法
US20150243917A1 (en) Method for forming pn junction in graphene with application of dna and pn junction structure formed using the same
CN110534563A (zh) 一种具有自对准反馈栅的晶体管及其制备方法
CN208767305U (zh) 屏蔽栅极场效应晶体管
CN104966720A (zh) Tft基板结构及其制作方法
CN113644110A (zh) 晶体管及其制备方法
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
CN105161551A (zh) 一种可以降低InAs/GaSb超晶格长波红外探测器暗电流的表面钝化方法
CN103187249B (zh) 一种半导体纳米材料器件的制作方法
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
CN105336687B (zh) 半导体结构及其形成方法
CN103779182B (zh) 纳米线的制造方法
CN104992972B (zh) 基于soi衬底的横向纳米线叉指结构晶体管及制备方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN105529242B (zh) 一种制备珠串形单晶硅纳米线的方法
CN103996713B (zh) 垂直沟道双机制导通纳米线隧穿晶体管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant