CN104992972B - 基于soi衬底的横向纳米线叉指结构晶体管及制备方法 - Google Patents

基于soi衬底的横向纳米线叉指结构晶体管及制备方法 Download PDF

Info

Publication number
CN104992972B
CN104992972B CN201510245793.8A CN201510245793A CN104992972B CN 104992972 B CN104992972 B CN 104992972B CN 201510245793 A CN201510245793 A CN 201510245793A CN 104992972 B CN104992972 B CN 104992972B
Authority
CN
China
Prior art keywords
soi substrate
many
iii
interdigital structure
nano wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510245793.8A
Other languages
English (en)
Other versions
CN104992972A (zh
Inventor
洪文婷
韩伟华
吕奇峰
杨富华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201510245793.8A priority Critical patent/CN104992972B/zh
Publication of CN104992972A publication Critical patent/CN104992972A/zh
Application granted granted Critical
Publication of CN104992972B publication Critical patent/CN104992972B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种基于SOI衬底的横向纳米线叉指结构晶体管,包括:一SOI衬底;一源区、一漏区和多根硅纳米线,该多根硅纳米线位于SOI衬底的顶层硅上,交替连接该源区和漏区并形成叉指结构;多根III‑V族纳米线桥接在多根硅纳米线的侧壁硅晶面上;一SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面;一绝缘介质层制作于该多根III‑V族纳米线和该SiO2缓冲层的表面,并完全包裹住该多根III‑V族纳米线;一源电极制作于该源区的上面;一漏电极制作于该漏区的上面;以及一栅电极制作于该多根硅纳米线和多根III‑V族纳米线上,包裹住该多根硅纳米线和多根III‑V族纳米线。本发明可以提高III‑V族纳米线的成核率。

Description

基于SOI衬底的横向纳米线叉指结构晶体管及制备方法
技术领域
本发明涉及半导体器件制作技术领域,具体涉及一种基于SOI衬底的横向纳米线叉指结构平面晶体管及制备方法。
背景技术
为了使晶体管沿着集成度增加、功耗减小、性能增强这个趋势继续发展,采用高迁移率通道如III-V族材料来替代硅材料作n型晶体管是最主要的途径。III-V族材料不仅具有极为突出的光电性能,在电子迁移率方面也具有明显的优势,In(Ga)As材料的电子迁移率比纯硅高8-33倍左右。此外,窄带隙的InAs半导体表面的电荷积累层有利于源漏极的近欧姆接触,而且变化组分In可以调节InxGa1-xAs材料的肖特基势垒,因此采用III-V族半导体,尤其是In(Ga)As材料作n型晶体管,无疑是非常有应用潜力的。然而,由于固有成本和可用性问题并且与CMOS工艺兼容,硅作为主流器件最主要的材料还不可完全被III-V族材料替代。将III-V族半导体材料集成到大面积的硅衬底上制备硅基III-V族晶体管,对于高速低功耗的纳米结构器件发展具有重要意义。
通过垂直生长III-V族纳米线,可以减小与硅的接触面积,而且纳米线能从上表面和侧面两个维度释放晶格失配的应力和热失配。因此,高晶体质量的InGaAs纳米线不需要缓冲层可以无位错地生长在晶格失配高达11.6%的硅衬底上。当纳米线的直径小于某一临界直径时,外延生长不受晶格失配的约束。采用选择区域生长方法可以很容易地得到垂直纳米线结构,在硅的(111)表面沉积SiO2薄膜,并且在薄膜上的相同间隔内刻蚀出相同孔径的窗口,窗口露出硅的(111)表面。接着通过MOCVD方法生长III -V族纳米线。在生长过程中,反应源气体在SiO2薄膜表面上无法成核,或蒸发回到气相,或通过扩散、迁移过程被窗口晶体吸收,使得生长呈现出选择区域的特性。但是,垂直结构的纳米线制作晶体管时其金属围栅制作工艺复杂,难以在平面上实现复杂的栅极逻辑布线。已有专利提出利用选择区域生长方法在SOI衬底横向外延生长III-V族纳米线,以实现金属栅在平面上的逻辑集成(参考专利文献1)。然而,专利中提出仅在硅纳米线朝向内侧的硅(111)晶面的两端面之间横向选区生长III-V族纳米线,使其纳米线的成核面积小,容易导致纳米线的成核率减小。
本发明提出了一种利用MOCVD方法在SOI衬底上的叉指结构横向选区生长III-V族纳米线并制备晶体管的方法,叉指结构有效地扩大了纳米线的成核面积,以提升了III-V族纳米线的成核率。
专利文献1:韩伟华.硅基III-V族纳米线选区横向外延生长的方法:中国,201310232595.9[P].2013-06-13。
发明内容
有鉴于此,本发明的主要目的在于提供一种基于SOI衬底的横向纳米线叉指结构晶体管及制备方法,其可提高III-V族纳米线的成核率。
为达到上述目的,本发明提供一种基于SOI衬底的横向纳米线叉指结构晶体管,包括:
一SOI衬底,其顶层硅上开有一凹槽;
一源区、一漏区和多根硅纳米线,该多根硅纳米线位于SOI衬底的顶层硅上的凹槽内,交替连接该源区和漏区并形成叉指结构,该源区、漏区和多根硅纳米线形成在SOI衬底上;
多根III-V族纳米线,该多根III-V族纳米线桥接在多根硅纳米线的侧壁硅晶面上;
一SiO2缓冲层,该SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面;
一绝缘介质层,该绝缘介质层制作于该多根III-V族纳米线和该SiO2缓冲层的表面,并完全包裹住该多根III-V族纳米线;
一源电极,该源电极制作于该源区的上面;
一漏电极,该漏电极制作于该漏区的上面;以及
一栅电极,该栅电极制作于该多根硅纳米线和多根III-V族纳米线上,包裹住该多根硅纳米线和多根III-V族纳米线。
本发明还提供一种基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,包括:
步骤1:选取未掺杂(110)表面SOI衬底,通过热氧化,在SOI衬底的顶层硅上生成SiO2缓冲层;
步骤2:从SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行掺杂,掺杂类型为N型;
步骤3:快速热退火激活掺杂原子;
步骤4:通过电子束直写曝光和二氧化硅刻蚀,在SiO2缓冲层上形成一叉指结构;
步骤5:去除叉指结构的SOI衬底顶层硅,使叉指结构的深度到达SOI衬底埋氧层的表面,在叉指结构的周围形成多根硅纳米线和与多根硅纳米线交替连接的源区以及漏区;
步骤6:通过金属氧化物化学气相沉积技术在多根硅纳米线的侧壁硅晶面上横向生长出多根III-V族纳米线,并实现异质桥接;
步骤7:对桥接的多根III-V族纳米线进行表面钝化处理;
步骤8:通过原子层沉积技术在源区、漏区、多根硅纳米线和多根III-V族纳米线的表面生长绝缘介质层;
步骤9:在源区、漏区和多根硅纳米线以及多根III-V族纳米线上分别制作源电极、漏电极和栅电极,该栅电极包裹住该多根硅纳米线和多根III-V族纳米线,完成器件的制备。
从上述技术方案可以看出,本发明具有以下有益效果:
(1)本发明提供的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,通过在SOI衬底上形成叉指结构硅纳米线,有效地扩大了III-V族纳米线能成核的面积,以增加纳米线的成核率,纳米线生长如同薄膜结构。
(2)本发明提供的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,由于III-V族纳米线桥接叉指结构硅纳米线侧壁的硅晶面,使得晶体管能够导通,III-V族纳米线的高电子迁移率以及采用如同薄膜的纳米线结构,可以实现高速的运算所需的更大电流和更快的操作。
附图说明
为进一步说明本发明的技术内容,结合实施例和附图详细说明如下,其中:
图1为利用光刻、二氧化硅刻蚀和化学腐蚀硅定义出源区,漏区和构成叉指结构的多根硅纳米线的示意图;
图2为通过金属氧化物化学气相沉积技术在多根硅纳米线的侧壁硅晶面上横向生长出多根III-V族纳米线的示意图;
图2A为图2中A-A’的剖面图;
图3为本发明提供的基于SOI衬底的横向纳米线叉指结构晶体管的三维结构示意图;
图4为本发明的制备流程图。
具体实施方式
请参阅图1-图3所示,本发明提供一种基于SOI衬底的横向纳米线叉指结构晶体管,包括:
一SOI衬底1,其中SOI衬底1的顶层硅为(110)晶面,厚度为88nm;
一源区2、一漏区3和多根硅纳米线4,该多根硅纳米线4交替连接该源区2和漏区3并形成叉指结构,该源区2、漏区3和多根硅纳米线4形成在SOI衬底1上,其中该源区2、漏区3和多根硅纳米线4是N型掺杂,掺杂浓度为1018-1019cm-3,多根硅纳米线4长边侧壁上的硅端面为{111}晶面;
多根III-V族纳米线5,该多根III-V族纳米线5桥接在多根硅纳米线4的侧壁硅晶面上,其中多根III-V族纳米线5可以为InxGa1-xAs(0≤x≤1)、GaP、GaN或InP材料,这些材料的高电子迁移率可以实现晶体管所需的更快的处理速度或更低的功耗;
一SiO2缓冲层6,该SiO2缓冲层6制作于该源区2、漏区3与多根硅纳米线4的表面,其中SiO2缓冲层6的厚度为17-20nm;
一绝缘介质层7,该绝缘介质层7制作于该多根III-V族纳米线5和该SiO2缓冲层6的表面,并完全包裹住该多根III-V族纳米线5,其中该绝缘介质层7的材料为Al2O3、氮氧化物、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT,可以实现对多根III-V族纳米线5的表面进行钝化;
一源电极8,该源电极8制作于该源区2的上面;
一漏电极9,该漏电极9制作于该漏区3的上面;以及
一栅电极10,该栅电极10制作于该多根硅纳米线4和多根III-V族纳米线5上,包裹住该多根硅纳米线4和多根III-V族纳米线5。
请再参阅图4并结合参阅图1-图3所示,本发明还提供一种基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,包括:
步骤1:选取未掺杂(110)表面SOI衬底1,通过热氧化,在SOI衬底1的顶层硅上生成SiO2缓冲层6,其中SOI衬底1的顶层硅为(110)晶面,厚度为88nm,SiO2缓冲层6是通过热氧化得到的,其厚度为17-20nm;
步骤2:从SOI衬底1的顶层硅表面采用离子注入方式对SOI衬底1进行掺杂,掺杂类型为N型,通过控制N型掺杂层的垂直浓度能够实现硅材料与III-V族纳米线异质结界面带阶的调整,从而消除整流效应;其中所述对SOI衬底1进行掺杂,掺杂浓度为1018-1019cm-3,离子注入结深为17-100nm,SiO2缓冲层6是作为离子注入过程的掩蔽层,阻止离子注入时对SOI衬底1的顶层硅表面的过度损伤;
步骤3:快速热退火激活掺杂原子,完成离子注入后,在1000℃温度下进行快速退火10秒,激活掺杂原子;
步骤4:参考图1,通过电子束直写曝光和二氧化硅刻蚀,在SiO2缓冲层6上形成一叉指结构11,该叉指结构11的深度到达SOI衬底1顶层硅的表面;在SOI衬底1上涂覆电子束抗蚀剂,采用电子束直写曝光及显影在电子束抗蚀剂上形成叉指结构11,利用等离子体刻蚀技术将叉指结构11图形转移到SiO2缓冲层6上,并露出叉指结构11的顶层硅表面,其中,叉指结构11的有效指长为5-10μm,叉指间隔为50-800nm;
步骤5:去除叉指结构11的SOI衬底1顶层硅,使叉指结构11的深度到达SOI衬底1埋氧层的表面,在叉指结构11的周围形成多根硅纳米线4和与多根硅纳米线4交替连接的源区2以及漏区3;通过四甲基氢氧化铵(TMAH)溶液化学腐蚀去除叉指结构11的顶层硅,使之形成与源区2和漏区3交替连接的多根硅纳米线4,并露出多根硅纳米线4的侧壁硅晶面以及叉指结构11的SOI衬底1埋氧层表面;所用的TMAH腐蚀液为质量浓度为10%的TMAH、质量浓度为99.7%的异丙醇和水混合,体积比为5∶15∶2,腐蚀时间为60-90秒;其中,多根硅纳米线4长边侧壁上的硅端面为{111}晶面,多根硅纳米线4的宽度为200-400nm,间隔为50-800nm,多根硅纳米线4与源区2或漏区3的距离为50-800nm;
步骤6:通过金属氧化物化学气相沉积(MOCVD)技术或分子束外延生长(MBE)技术在多根硅纳米线4的侧壁硅晶面上横向生长出多根III-V族纳米线5,并实现异质桥接;由于源区2、漏区3和多根硅纳米线4的表面覆盖SiO2缓冲层6,多根III-V族纳米线5不会在SiO2缓冲层6上生长,达到多根III-V族纳米线5仅在多根硅纳米线4的侧壁硅晶面上生长的目的;其中,多根III-V族纳米线5可以为InxGa1-xAs(0≤x≤1)、GaP、GaN或InP材料,多根III-V族纳米线5长度为50-800nm;
步骤7:对桥接的多根III-V族纳米线5进行表面钝化处理,其中所述表面钝化所用的溶液为(NH4)2S溶液;
步骤8:参考图2,通过原子层沉积(ALD)技术在源区2、漏区3、多根硅纳米线4和多根III-V族纳米线5的表面生长绝缘介质层7,绝缘介质层7完全包裹住多根III-V族纳米线5,其中所述绝缘介质层7的材料为Al2O3、氮氧化物、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT;
步骤9:参考图3,在源区2、漏区3和多根硅纳米线4以及多根III-V族纳米线5上分别制作源电极8、漏电极9和栅电极10,该栅电极10包裹住该多根硅纳米线4和多根III-V族纳米线5,完成器件的制备。
本发明提供的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,器件制备工艺简单,在SOI衬底上设计叉指结构硅纳米线能够扩大III-V纳米线的成核面积,以增加纳米线的成核率,提高晶体管的性能。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。

Claims (10)

1.一种基于SOI衬底的横向纳米线叉指结构晶体管,包括:
一SOI衬底,其顶层硅上开有一凹槽;
一源区、一漏区和多根硅纳米线,该多根硅纳米线位于SOI衬底的顶层硅上的凹槽内,交替连接该源区和漏区并形成叉指结构,该源区、漏区和多根硅纳米线形成在SOI衬底上;
多根III-V族纳米线,该多根III-V族纳米线桥接在多根硅纳米线的侧壁硅晶面上;
一SiO2缓冲层,该SiO2缓冲层制作于该源区、漏区与多根硅纳米线的表面;
一绝缘介质层,该绝缘介质层制作于该多根III-V族纳米线和该SiO2缓冲层的表面,并完全包裹住该多根III-V族纳米线;
一源电极,该源电极制作于该源区的上面;
一漏电极,该漏电极制作于该漏区的上面;以及
一栅电极,该栅电极制作于该多根硅纳米线和多根III-V族纳米线上,包裹住该多根硅纳米线和多根III-V族纳米线。
2.根据权利要求1所述的基于SOI衬底的横向纳米线叉指结构晶体管,其中SOI衬底的顶层硅为(110)晶面,厚度为88nm。
3.根据权利要求1所述的基于SOI衬底的横向纳米线叉指结构晶体管,其中SiO2缓冲层的厚度为17-20nm。
4.根据权利要求1所述的基于SOI衬底的横向纳米线叉指结构晶体管,其中该源区、漏区和多根硅纳米线是N型掺杂,掺杂浓度为1018-1019cm-3
5.根据权利要求1所述的基于SOI衬底的横向纳米线叉指结构晶体管,其中该绝缘介质层的材料为Al2O3、氮氧化物、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT。
6.一种基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,包括:
步骤1:选取未掺杂(110)表面SOI衬底,通过热氧化,在SOI衬底的顶层硅上生成SiO2缓冲层;
步骤2:从SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行掺杂,掺杂类型为N型;
步骤3:快速热退火激活掺杂原子;
步骤4:通过电子束直写曝光和二氧化硅刻蚀,在SiO2缓冲层上形成一叉指结构;
步骤5:去除叉指结构的SOI衬底顶层硅,使叉指结构的深度到达SOI衬底埋氧层的表面,在叉指结构的周围形成多根硅纳米线和与多根硅纳米线交替连接的源区以及漏区;
步骤6:通过金属氧化物化学气相沉积技术在多根硅纳米线的侧壁硅晶面上横向生长出多根III-V族纳米线,并实现异质桥接;
步骤7:对桥接的多根III-V族纳米线进行表面钝化处理;
步骤8:通过原子层沉积技术在源区、漏区、多根硅纳米线和多根III-V族纳米线的表面生长绝缘介质层;
步骤9:在源区、漏区和多根硅纳米线以及多根III-V族纳米线上分别制作源电极、漏电极和栅电极,该栅电极包裹住该多根硅纳米线和多根III-V族纳米线,完成器件的制备。
7.根据权利要求6所述的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,其中SOI衬底的顶层硅为(110)晶面,厚度为88nm,所述对SOI衬底进行掺杂,掺杂浓度为1018-1019cm-3,离子注入结深为17-100nm。
8.根据权利要求6所述的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,其中SiO2缓冲层的厚度为17-20nm。
9.根据权利要求6所述的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,其中所述表面钝化所用的溶液为(NH4)2S溶液。
10.根据权利要求6所述的基于SOI衬底的横向纳米线叉指结构晶体管的制备方法,其中所述绝缘介质层的材料为Al2O3、氮氧化物、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT。
CN201510245793.8A 2015-05-14 2015-05-14 基于soi衬底的横向纳米线叉指结构晶体管及制备方法 Expired - Fee Related CN104992972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510245793.8A CN104992972B (zh) 2015-05-14 2015-05-14 基于soi衬底的横向纳米线叉指结构晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510245793.8A CN104992972B (zh) 2015-05-14 2015-05-14 基于soi衬底的横向纳米线叉指结构晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN104992972A CN104992972A (zh) 2015-10-21
CN104992972B true CN104992972B (zh) 2017-10-24

Family

ID=54304760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510245793.8A Expired - Fee Related CN104992972B (zh) 2015-05-14 2015-05-14 基于soi衬底的横向纳米线叉指结构晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN104992972B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847664B (zh) * 2015-12-04 2020-01-31 中国科学院微电子研究所 一种纳米线的制造方法及用于制造纳米线的沟槽结构
CN108054120A (zh) * 2017-12-13 2018-05-18 上海华虹宏力半导体制造有限公司 改善soi器件浮体效应的工艺方法
CN114864708A (zh) * 2022-05-06 2022-08-05 北京交通大学 多栅极石墨烯场效应晶体管型光电传感器及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017189A (zh) * 2008-05-05 2011-04-13 惠普开发有限公司 基于纳米线的光电二极管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220310B2 (en) * 2002-01-08 2007-05-22 Georgia Tech Research Corporation Nanoscale junction arrays and methods for making same
US7924413B2 (en) * 2006-04-28 2011-04-12 Hewlett-Packard Development Company, L.P. Nanowire-based photonic devices
TW201208973A (en) * 2010-08-18 2012-03-01 Hon Hai Prec Ind Co Ltd Method of making nanowire element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017189A (zh) * 2008-05-05 2011-04-13 惠普开发有限公司 基于纳米线的光电二极管

Also Published As

Publication number Publication date
CN104992972A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN104992979B (zh) 具有自对准外延源和漏的多栅半导体器件
WO2019136864A1 (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
EP3035374B1 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
TWI644436B (zh) Iii-v族化合物半導體奈米線、場效電晶體以及開關元件
CN105932041B (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN104299905B (zh) 无结晶体管及其制造方法
CN106158636B (zh) 晶体管及其形成方法
CN105914232A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN104992972B (zh) 基于soi衬底的横向纳米线叉指结构晶体管及制备方法
KR102523769B1 (ko) 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법
CN106684151A (zh) 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法
JP6560117B2 (ja) 半導体装置の製造方法
CN107481939A (zh) 帽层结构氧化镓场效应晶体管的制备方法
CN103578996B (zh) 晶体管制造方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN104934479A (zh) 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN105870183B (zh) 半导体结构及其形成方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN105070763B (zh) Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法
CN108807179A (zh) 半导体结构及其形成方法
CN106898643A (zh) 一种高迁移率沟道双纳米线场效应晶体管及其制备方法
CN103187249B (zh) 一种半导体纳米材料器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171024

Termination date: 20180514