CN106847664B - 一种纳米线的制造方法及用于制造纳米线的沟槽结构 - Google Patents
一种纳米线的制造方法及用于制造纳米线的沟槽结构 Download PDFInfo
- Publication number
- CN106847664B CN106847664B CN201510884138.7A CN201510884138A CN106847664B CN 106847664 B CN106847664 B CN 106847664B CN 201510884138 A CN201510884138 A CN 201510884138A CN 106847664 B CN106847664 B CN 106847664B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- trench
- layer
- substrate
- inducing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 230000000873 masking effect Effects 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 20
- 230000006698 induction Effects 0.000 claims abstract description 9
- 230000001939 inductive effect Effects 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 5
- 229910005898 GeSn Inorganic materials 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 12
- 239000012212 insulator Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
Abstract
本发明提供一种用于制造纳米线的沟槽结构，包括：衬底；衬底上的沟槽，沟槽为介质材料；沟槽中的Si或Ge的半导体诱导层，其中，半导体诱导层上表面上形成有掩盖层，半导体诱导层在沟槽中具有{111}面。通过该结构，能够生长出的III‑V族材料晶体具有更好的晶格匹配性，不会引入深能级，且生长出的纳米线形状更为规整，具有高质量和高稳定性的特点。
Description
技术领域
本发明涉及半导体器件及制造领域，特别涉及一种纳米线的制造方法及用于制造纳米线的沟槽结构。
背景技术
纳米线是具有纳米单位尺寸的纳米结构，具有几纳米到几百纳米直径的尺寸。纳米尺寸的晶体管器件具有超低的静态功耗和较高的驱动电流，是集成电路22纳米以下极有潜力的器件结构。
纳米线的制造是纳米线技术中的关键。在硅衬底上制作出III-V族材料的纳米线，是纳米线制造的一个研究热点，III-V族材料与Si衬底之间存在较大的晶格失配和热失配，会产生大量的错位，目前，通常采用金属液滴诱导生长的方法，具体的，在硅衬底上形成金属滴诱导，而后利用外延生长的方法，如MOCVD或MBE等，在金属滴诱导上生长出III-V族材料的纳米线，这样可以获得较高质量的纳米线。
然而，在金属液滴诱导生长的方法中，由于采用金属液滴诱导，会在III-V族材料的纳米线中引入深能级，造成污染，影响后续器件的制作以及器件的性能的稳定性。
发明内容
有鉴于此，本发明的目的在于提供一种纳米线的制造方法，提供高质量且性能稳定的纳米线。
为实现上述目的，本发明有如下技术方案：
一种用于制造纳米线的沟槽结构，包括：
衬底；
衬底上的沟槽，沟槽为介质材料；
沟槽中的Si或Ge的半导体诱导层，其中，半导体诱导层上表面上形成有掩盖层，半导体诱导层在沟槽中具有{111}面。
可选的，所述衬底为Si或Ge的半导体衬底，所述沟槽的介质材料以及掩盖层的材料为半导体衬底的氧化物。
可选的，所述半导体诱导层位于沟槽的端部或中部。
可选的，半导体诱导层的{111}面为与沟槽底面垂直且相互之间成60°角的两个面，或者为与沟槽底面成60°角的斜面。
此外，本发明还提供了一种纳米线的制造方法，包括：
提供衬底；
在衬底上形成沟槽，沟槽为介质材料；
在沟槽中形成Si或Ge的半导体诱导层，其中，半导体诱导层上表面上形成有掩盖层，半导体诱导层在沟槽中具有{111}面；
进行外延生长，沿半导体诱导层的{111}面在沟槽中形成半导体材料的纳米线。
可选的，所述半导体材料的纳米线为Ge、GeSn或III-V族半导体化合物。
可选的，所述衬底为Si或Ge的半导体衬底，在衬底上形成沟槽以及在沟槽中形成半导体诱导层的步骤包括：
在掩膜层的掩蔽下，刻蚀所述半导体衬底，以形成沟槽，沟槽端部或中部任意位置处的半导体衬底为半导体诱导层；
进行氧化工艺，至少在沟槽内壁上形成氧化层，半导体诱导层上形成有氧化层或刻蚀所述半导体层时所用的掩膜层；
刻蚀半导体诱导层朝向沟槽的端部，形成朝向沟槽的半导体诱导层的{111}面。
可选的，所述衬底为Si或Ge的半导体衬底，在衬底上形成沟槽以及在沟槽中形成半导体诱导层的步骤包括：
刻蚀所述半导体衬底，以形成沟槽以及沟槽中具有{111}面的半导体诱导层；
进行氧化工艺，至少在沟槽内壁上形成氧化层，半导体诱导层上形成有氧化层或刻蚀所述半导体层时所用的掩膜层；
通过刻蚀，暴露出半导体诱导层的{111}面。
可选的，采用MOCVD或MBE方法进行外延生长。
可选的，半导体诱导层的{111}面为与沟槽底面垂直且相互之间成60°角的两个面，或者为与沟槽底面成60°角的斜面。
本发明实施例提供的用于制造纳米线的沟槽结构以及纳米线的制造方法，在沟槽中形成有半导体诱导层，半导体诱导层在沟槽中具有{111}面，进而可以通过半导体诱导层{111}面进行纳米线的生长，纳米线会从沿着{111}面在沟槽中生长，生长出的纳米线具有更好的晶格匹配性，不会引入深能级，且生长出的纳米线形状更为规整，具有高质量和高稳定性的特点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1和图2示出了根据本发明实施例的用于制造纳米线的沟槽结构的立体示意图；
图3示出了根据本发明实施例的纳米线的制造方法的流程示意图；
图4-图10A示出了根据本发明实施例一的制造方法制造纳米线的过程中的中间结构的示意图，其中，图4-图10为俯视结构示意图，图5A-图10A分别为图5-图10的AA向截面结构示意图；
图11-图18A示出了根据本发明实施例二的制造方法制造纳米线的过程中的中间结构的示意图，其中，图11-图18为俯视结构示意图，图11-图18A分别为图11-图18的AA向截面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术的描述，在现有技术中，采用金属滴诱导的方式进行III-V族材料的纳米线的生长，这种方法可以获得较高质量的纳米线，但会在纳米线中引入深能级，造成污染，影响后续器件的制作以及器件性能的稳定性。
为此，本发明提出了一种用于制造纳米线的沟槽结构以及纳米线的制造方法，在沟槽中形成有半导体诱导层，半导体诱导层在沟槽中具有{111}面，进而可以通过半导体诱导层{111}面进行纳米线的生长，纳米线会从沿着{111}面在沟槽中生长，生长出具有更好的晶格匹配性，不会引入深能级，且生长出的纳米线形状更为规整，具有高质量和高稳定性的特点。
参考图1和图2所示，所述用于制造纳米线的沟槽结构包括：
衬底100；
衬底100上的沟槽110，沟槽110为介质材料；
沟槽100中的Si或Ge的半导体诱导层120，其中，半导体诱导层120上表面上形成有掩盖层1202，半导体诱导层120在沟槽中具有{111}面1201。
在本发明中，所述衬底100为支撑衬底，可以为任意合适材料的衬底，在本发明优选的实施例中，所述衬底为Si、Ge衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在本发明的沟槽结构中，沟槽为介质材料，也就是说至少沟槽的内壁，即侧壁和底壁，是介质材料形成的，介质材料例如可以为氧化物、氮化物或氮氧化物等，沟槽的深度和宽度可以由所需形成的纳米线的尺寸来确定。
半导体诱导层120由Si或Ge的半导体晶体材料形成，半导体诱导层可以形成在沟槽110的端部或者沟槽中部的任意位置处，半导体诱导层120在沟槽中具有{111}面1201，即半导体诱导层的{111}面朝向沟槽方向，以便于沿着沟槽进行纳米线的外延生长。对于形成在沟槽110端部的半导体诱导层120，仅其朝向沟槽一端具有{111}面1201，对于在沟槽110中部任意位置处的半导体诱导层120，其朝向沟槽的一端或两端都可以具有{111}面1201，若半导体诱导层120的两端都具有{111}面1201，在外延生长时，具有更高的生长效率，一次生长可以在一个沟槽中形成两条纳米线。
如图1所示，在一些实施例中，半导体诱导层的{111}面可以为与沟槽底面垂直且相互之间成60°角的两个面，如图2所示，在另一些实施例中，半导体诱导层的{111}面可以为与沟槽底面成60°角的斜面。同时，半导体诱导层的上表面上形成有掩盖层1202，掩盖层1202为介质材料，可以与沟槽具有相同或不同的介质材料。这样，在进行外延生长时，半导体诱导层120仅朝向沟槽的{111}面进行外延生长，Si或Ge的{111}面与Ge、GeSn、III-V族半导体化合物等半导体材料晶体具有更好的晶格匹配性，且沿着{111}面在沟槽中生长，通过该沟槽结构形成纳米线，不会引入深能级，且生长出的纳米线形状更为规整，具有高质量和高稳定性的特点。
以上对本发明的用于制造纳米线的沟槽结构进行了详细的描述，此外，本发明还提供了一种纳米线的制造方法，参考图3所示，该方法包括：
S01，提供衬底；
S02，在衬底上形成沟槽，沟槽为介质材料；
S03，在沟槽中形成Si或Ge的半导体诱导层，其中，半导体诱导层上表面上形成有掩盖层，半导体诱导层在沟槽中具有{111}面；
S04，进行外延生长，沿半导体诱导层的{111}面在沟槽中形成半导体材料的纳米线。
在该方法中，沟槽中形成有半导体诱导层，半导体诱导层在沟槽中具有{111}面，进通过半导体诱导层{111}面进行纳米线的生长，纳米线会从沿着{111}面在沟槽中生长，生长出纳米线具有更好的晶格匹配性，不会引入深能级，且生长出的纳米线形状更为规整，具有高质量和高稳定性的特点。
为了更好的理解本发明的技术方案和技术效果，以下将结合具体的实施例进行详细的描述。
实施例一
在步骤S101，提供衬底100，参考图4所示。
在本发明实施例中，所述衬底100可以为Si、Ge衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在步骤S102和步骤S103，在衬底100上形成沟槽110，沟槽110为介质材料，以及在沟槽110中形成Si或Ge的半导体诱导层120，其中，半导体诱导层120上表面上形成有掩盖层130，半导体诱导层120在沟槽110中具有{111}面1201，参考图7和图7A(图7的AA向截面示意图)，以及图9和图9A(图9的AA向截面示意图)所示。
在本实施例中，具体的，首先，刻蚀所述半导体衬底100，以形成沟槽110，沟槽110端部或中部的任意位置的半导体衬底100为半导体诱导层120，参考图5和图5A(图5的AA向截面示意图)所示。
可以通过在衬底上形成掩膜层(图未示出)，掩膜层例如可以为氧化硅、氮氧化硅、氮化硅或他们的叠层，在掩膜层的掩蔽下，采用刻蚀技术，进行半导体衬底100的刻蚀，刻蚀出所需深度和宽度的沟槽110，沟槽110的宽度和深度可以由所需形成的纳米线的尺寸来确定，沟槽110的宽度和深度为纳米级尺寸，如几纳米、几十纳米或一百多纳米等。在该实施例中，刻蚀出的半导体诱导层120通常为长方形(俯视图)，还没有暴露出{111}面。
对于形成的掩膜层，在一些实施例中，可以进一步将其去除，在另一些实施例中，可以将该掩膜层保留，保留下来的掩膜层可以作为半导体诱导层120之上的掩盖层。
而后，进行氧化工艺，至少在沟槽110内壁上形成氧化层110，参考图6和图6A(图6的AA向截面示意图)所示。
进行氧化工艺后，暴露的半导体材料的表面上都形成了氧化层，在去除掩膜层的实施例中，在沟槽110的内壁、半导体衬底100的表面以及半导体诱导层120的表面上都覆盖了氧化层130，如图6和图6A所示，半导体诱导层120的表面上覆盖的氧化层130为其上表面上的掩盖层。在未去除掩膜层的实施例中，在沟槽110的内壁上覆盖了氧化层(图未示出)。
接着，刻蚀半导体诱导层120朝向沟槽110的端部，形成朝向沟槽110的半导体诱导层的{111}面，参考图7和图7A(图7的AA向截面示意图)，以及图9和图9A(图9的AA向截面示意图)所示。
在该步骤中，仅刻蚀半导体诱导层120朝向沟槽110的端部，以形成朝向沟槽的半导体诱导层的{111}面1201。具体地，首先，在沟槽110中形成填充层(图未示出)，通过沉积填充材料，例如多晶硅，而后进行平坦化，从而在沟槽110中形成填充层，而后，在半导体诱导层120上形成另一掩膜层，在该掩膜层的掩蔽下，采用湿法或干法刻蚀，进行半导体诱导层120的端部的刻蚀，对于形成在沟槽110端部的半导体诱导层120的实施例，仅刻蚀其朝向沟槽110的一个端部，以形成半导体诱导层120的{111}面1201，对于在沟槽110中部任意位置处的半导体诱导层120的实施例，可以刻蚀其朝向沟槽的一端或两端，使得半导体诱导层120的一个端部或两个端部具有{111}面1201，若半导体诱导层120的两端都具有{111}面1201，在外延生长时，具有更高的生长效率，一次生长可以在一个沟槽中形成两条纳米线。通过对掩膜层的图形的设置，以及刻蚀工艺的调整，可以在半导体诱导层120的端部形成不同结构的{111}面1201，如图7和图7A所示，在一些实施例中，半导体诱导层120的{111}面1201为与沟槽底面垂直且相互之间成60°角的两个面；如图9和图9A所示，在另一些实施例中，半导体诱导层120的{111}面1201为与沟槽底面成60°角的斜面。而后，将沟槽中的填充层(图未示出)，此步骤中的掩膜层可以进一步去除或保留。
在步骤S104，进行外延生长，沿半导体诱导层的{111}面在沟槽中形成半导体材料的纳米线140，参考图8和图8A(图8的AA向截面示意图)，以及图10和图10A所示(图10的AA向截面示意图)。
可以采用MOCVD(有机金属化学气相沉积法)或MBE(分子束外延)或其他合适的方法进行半导体材料的外延生长，半导体材料可以为Ge、GeSn或III-V族半导体化合物等，在外延生长的过程中，晶体会从半导体诱导层120的{111}面1201沿着沟槽进行生长，从{111}面1201生长的纳米线140，尤其是III-V族半导体化合物的纳米线140，具有更好的晶格匹配，且不会引入深能级，且生长出的纳米线140形状更为规整，具有高质量和高稳定性的特点。
至此，形成了本发明实施例的纳米线140结构，可以根据需要进一步将形成的纳米线140进行释放，或进一步在纳米线140上进行器件的加工。
实施例二
在实施例中，提供了一种纳米线的不同的实现方法，与实施例一相比，主要是形成沟槽及半导体诱导层的形成方法不同，以下主要对与实施例一中不同的部分进行描述，相同部分将不再赘述。
在步骤S201，提供衬底100，参考图4所示。
在本发明实施例中，所述衬底100可以为Si、Ge衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在步骤S202和步骤S203，在衬底100上形成沟槽110，沟槽110为介质材料，以及在沟槽110中形成Si或Ge的半导体诱导层120，其中，半导体诱导层120上表面上形成有掩盖层130，半导体诱导层120在沟槽110中具有{111}面1201，参考图11和图11A(图11的AA向截面示意图)，以及图15和图15A(图15的AA向截面示意图)所示。
在该实施例中，具体的，首先，刻蚀所述半导体衬底100，以形成沟槽110以及沟槽110中具有{111}面1201的半导体诱导层120，参考图11和图11A以及图15和图15A。
可以通过在衬底上形成掩膜层(图未示出)，掩膜层例如可以为氧化硅、氮氧化硅、氮化硅或他们的叠层，在掩膜层的掩蔽下，采用刻蚀技术，进行半导体衬底100的刻蚀，刻蚀出所需深度和宽度的沟槽110，沟槽110的宽度和深度可以由所需形成的纳米线140的尺寸来确定，沟槽110的宽度和深度为纳米级尺寸，如几纳米、几十纳米或一百多纳米等。在该实施例中，通过对掩膜层的图形的设置，以及刻蚀工艺的调整，形成端部为{111}面1201的半导体诱导层120，半导体诱导层120的端部可以形成不同结构的{111}面1201，如图11和图11A所示，在一些实施例中，半导体诱导层120的{111}面1201为与沟槽底面垂直且相互之间成60°角的两个面；如图15和图15A所示，在另一些实施例中，半导体诱导层120的{111}面1201为与沟槽底面成60°角的斜面。半导体诱导层120可以形成在沟槽的端部或者沟槽中部的任意位置处，对于在沟槽110中部任意位置处的半导体诱导层120的实施例，可以刻蚀其朝向沟槽的一端或两端，使得半导体诱导层120的一个端部或两个端部具有{111}面1201，若半导体诱导层120的两端都具有{111}面1201，在外延生长时，具有更高的生长效率，一次生长可以在一个沟槽中形成两条纳米线140。
而后，将沟槽中的填充层(图未示出)，此步骤中的掩膜层可以进一步去除或保留，保留下来的掩膜层可以作为半导体诱导层120之上的掩盖层。
而后，进行氧化工艺，至少在沟槽110内壁上形成氧化层130，参考图12以及图12A(图12的AA向截面示意图)，以及图16A(图16的AA向截面示意图)所示。
进行氧化工艺后，暴露的半导体材料的表面上都形成了氧化层，在去除掩膜层的实施例中，在沟槽110的内壁、半导体衬底100的表面以及半导体诱导层120的表面上都覆盖了氧化层130，如图12以及图12A所示，半导体诱导层120的表面上覆盖的氧化层130为其上表面上的掩盖层。在未去除掩膜层的实施例中，在沟槽110的内壁上覆盖了氧化层(图未示出)。
接着，通过刻蚀，暴露出半导体诱导层的{111}面1201，参考图13和图13A(图7的AA向截面示意图)，以及17和图17A(图17的AA向截面示意图)。
该步骤中，通过刻蚀工艺，仅去除半导体诱导层的{111}面1201上的覆盖层，覆盖层可以为刻蚀半导体衬底形成沟槽的步骤中的掩膜层，也可以为氧化工艺中形成的氧化层。具体地，在沟槽110中形成填充层(图未示出)，通过沉积填充材料，例如多晶硅，而后进行平坦化，从而在沟槽110中形成填充层，而后，在半导体诱导层120上形成另一掩膜层，在该掩膜层的掩蔽下，采用湿法或干法刻蚀，进行半导体诱导层120的{111}面1201进行刻蚀，去除其上的覆盖层，暴露出半导体诱导层的{111}面1201，如图13和图13A，以及图17和图17A所示。
最后，在步骤S204，进行外延生长，沿半导体诱导层的{111}面在沟槽中形成半导体材料的纳米线140，参考图14和图14A(图14的AA向截面示意图)，以及图18和图18A所示(图18的AA向截面示意图)。
同实施例一的步骤S104。
至此，形成了本发明实施例的纳米线结构，可以根据需要进一步将形成的纳米线进行释放，或进一步在纳米线上进行器件的加工。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种用于制造纳米线的沟槽结构，其特征在于，包括：
衬底；
衬底上的沟槽，沟槽为介质材料；
沟槽中的Si或Ge的半导体诱导层，其中，半导体诱导层上表面上形成有掩盖层，半导体诱导层在沟槽中具有{111}面，所述沟槽用于形成半导体材料的纳米线，且所述纳米线从半导体诱导层的{111}面沿沟槽外延生长形成；
半导体诱导层的{111}面为分别与沟槽底面垂直且相互之间成60°角的两个面，或者为与沟槽底面成60°角的斜面。
2.根据权利要求1所述的沟槽结构，其特征在于，所述衬底为Si或Ge的半导体衬底，所述沟槽的介质材料以及掩盖层的材料为半导体衬底的氧化物。
3.根据权利要求1所述的沟槽结构，其特征在于，所述半导体诱导层位于沟槽的端部或中部。
4.一种纳米线的制造方法，其特征在于，包括：
提供衬底；
在衬底上形成沟槽，沟槽为介质材料；
在沟槽中形成Si或Ge的半导体诱导层，其中，半导体诱导层上表面上形成有掩盖层，半导体诱导层在沟槽中具有{111}面；
进行外延生长，沿半导体诱导层的{111}面在沟槽中形成半导体材料的纳米线；
半导体诱导层的{111}面为分别与沟槽底面垂直且相互之间成60°角的两个面，或者为与沟槽底面成60°角的斜面。
5.根据权利要求4所述的制造方法，其特征在于，所述半导体材料的纳米线为Ge、GeSn或III-V族半导体化合物。
6.根据权利要求4所述的制造方法，其特征在于，所述衬底为Si或Ge的半导体衬底，在衬底上形成沟槽以及在沟槽中形成半导体诱导层的步骤包括：
在掩膜层的掩蔽下，刻蚀所述半导体衬底，以形成沟槽，沟槽端部或中部任意位置处的半导体衬底为半导体诱导层；
进行氧化工艺，至少在沟槽内壁上形成氧化层，半导体诱导层上形成有氧化层或刻蚀所述半导体层时所用的掩膜层；
刻蚀半导体诱导层朝向沟槽的端部，形成朝向沟槽的半导体诱导层的{111}面。
7.根据权利要求4所述的制造方法，所述衬底为Si或Ge的半导体衬底，在衬底上形成沟槽以及在沟槽中形成半导体诱导层的步骤包括：
刻蚀所述半导体衬底，以形成沟槽以及沟槽中具有{111}面的半导体诱导层；
进行氧化工艺，至少在沟槽内壁上形成氧化层，半导体诱导层上形成有氧化层或刻蚀所述半导体层时所用的掩膜层；
通过刻蚀，暴露出半导体诱导层的{111}面。
8.根据权利要求4-7中任一项所述的制造方法，其特征在于，采用MOCVD或MBE方法进行外延生长。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510884138.7A CN106847664B (zh) | 2015-12-04 | 2015-12-04 | 一种纳米线的制造方法及用于制造纳米线的沟槽结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510884138.7A CN106847664B (zh) | 2015-12-04 | 2015-12-04 | 一种纳米线的制造方法及用于制造纳米线的沟槽结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847664A CN106847664A (zh) | 2017-06-13 |
| CN106847664B true CN106847664B (zh) | 2020-01-31 |
Family
ID=59150383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510884138.7A Active CN106847664B (zh) | 2015-12-04 | 2015-12-04 | 一种纳米线的制造方法及用于制造纳米线的沟槽结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847664B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047734B (zh) * | 2019-03-26 | 2021-04-27 | 中国科学院物理研究所 | 硅衬底上有序锗纳米线及其制备方法和应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934479A (zh) * | 2015-05-11 | 2015-09-23 | 中国科学院半导体研究所 | 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法 |
| CN104992972A (zh) * | 2015-05-14 | 2015-10-21 | 中国科学院半导体研究所 | 基于soi衬底的横向纳米线叉指结构晶体管及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212235B2 (en) * | 2007-04-25 | 2012-07-03 | Hewlett-Packard Development Company, L.P. | Nanowire-based opto-electronic device |
-
2015
- 2015-12-04 CN CN201510884138.7A patent/CN106847664B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934479A (zh) * | 2015-05-11 | 2015-09-23 | 中国科学院半导体研究所 | 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法 |
| CN104992972A (zh) * | 2015-05-14 | 2015-10-21 | 中国科学院半导体研究所 | 基于soi衬底的横向纳米线叉指结构晶体管及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847664A (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10147804B2 (en) | High density vertical nanowire stack for field effect transistor | |
| US9601488B2 (en) | Gate-all-around semiconductor device and method of fabricating the same | |
| US9105661B2 (en) | Fin field effect transistor gate oxide | |
| US9406790B2 (en) | Suspended ring-shaped nanowire structure | |
| US20150236051A1 (en) | Semiconductor device including groups of stacked nanowires and related methods | |
| US10103268B2 (en) | Vertical junctionless transistor devices | |
| US10411092B2 (en) | Fabrication of semiconductor junctions | |
| US10923566B2 (en) | Semiconductor structures and methods of forming the same | |
| US9466690B1 (en) | Precisely controlling III-V height | |
| KR101824776B1 (ko) | Ⅲ-ⅴ족 반도체 재료의 핀 피쳐에서 관통 전위 결함을 제거하는 방법 | |
| TWI682548B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| TWI598289B (zh) | 製造高密度奈米線陣列之方法 | |
| US10177231B2 (en) | Semiconductor device and method for fabricating the same | |
| CN106847664B (zh) | 一种纳米线的制造方法及用于制造纳米线的沟槽结构 | |
| US9859397B2 (en) | Growing groups III-V lateral nanowire channels | |
| US9887084B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US20200194587A1 (en) | Uniform bottom spacer for vfet devices | |
| KR101566313B1 (ko) | 반도체 장치의 제조방법 | |
| US9401310B2 (en) | Method to form trench structure for replacement channel growth | |
| US20190189783A1 (en) | Double patterning epitaxy fin | |
| CN108198782B (zh) | 一种半导体器件的制造方法 | |
| KR102034175B1 (ko) | 수평 배열된 반도체 채널을 가지는 반도체 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |