CN105070763B - Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 - Google Patents
Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 Download PDFInfo
- Publication number
- CN105070763B CN105070763B CN201510433864.7A CN201510433864A CN105070763B CN 105070763 B CN105070763 B CN 105070763B CN 201510433864 A CN201510433864 A CN 201510433864A CN 105070763 B CN105070763 B CN 105070763B
- Authority
- CN
- China
- Prior art keywords
- soi
- iii
- electrode
- silicon
- interdigital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 241000209094 Oryza Species 0.000 claims abstract description 28
- 235000007164 Oryza sativa Nutrition 0.000 claims abstract description 28
- 235000012149 noodles Nutrition 0.000 claims abstract description 28
- 235000009566 rice Nutrition 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 8
- 239000002070 nanowire Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种SOI叉指结构衬底的III‑V族材料沟道薄膜晶体管，包括：一SOI衬底，其顶层硅上的一侧包括一源区，另一侧为漏区，中间为叉指结构的硅亚微米线；一绝缘介质层制作在该源区和漏区的表面，该源区和漏区上的绝缘介质层上分别开有电极窗口；一III‑V族材料薄膜制作在叉指结构的硅亚微米线上；一栅介质层制作在该III‑V族材料薄膜的表面；一源电极制作在该源区电极窗口内，该源电极与SOI衬底的顶层硅接触；一漏电极制作在该漏区介质层窗口内，该漏电极与SOI衬底的顶层硅接触；以及一栅电极，该栅电极制作于栅介质层上。本发明可以实现平面薄膜晶体管的制备。
Description
技术领域
本发明涉及半导体器件制作技术领域，具体涉及一种SOI叉指结构衬底III-V族材料沟道薄膜晶体管及制备方法。
背景技术
为了应对如今半导体行业对于高运算速度，低功耗和小型化的需求，III-V族材料与硅基材料结合形成高迁移率晶体管成为了下一代集成电路发展方向之一。III-V族材料作为直接带隙半导体有良好的光学性质，同时相对于Si材料，电子迁移率方面更是优势明显，InAs的电子迁移率比Si高10倍以上。然而，Si材料由于其成熟的工艺，便宜的价格仍会在工业中长时间广泛应用。但由于Si与III-V族材料的晶格失配和热失配问题，二者异质界面容易产生位错影响晶格结构和电学光学性质，通过形成叉指结构减小III-V族材料与Si的接触面积，使失配产生的应力得到充分释放，得到的异质材料只要小于一个临界值就能得到无缺陷的器件。现在有不少关于III-V族纵向连接结构，而为了更好地与Si的平面工艺相结合，这里我们设计了横向结构的薄膜晶体管。
利用选区生长的方式可以得到高密度且直径可控的垂直纳米线结构，然而垂直的纳米线结构与现在主流的平面硅工艺并不兼容，同时难以做到小型化。现有的水平纳米线工艺是先得到垂直的纳米线，再转移到基板上制作电路。然而这种方法工艺复杂且无法精确定位。在科研中，已有对GaAs纳米线上生长无缺陷的InAs异质外延材料的实践。可以将此方法移植到硅纳米线上，在硅纳米线上异质外延生长III-V族材料薄膜以获得薄膜晶体管结构。
本发明提出了一种在SOI衬底上形成周期性分布的源漏叉指型硅亚微 米线，在亚微米线上异质外延生长III-V族材料使相邻两亚微米线(源漏)相连形成MOS结构的方法，为III-V族材料与Si的异质外延生长提供了新的思路。
发明内容
本发明的主要目的是提供一种SOI叉指结构衬底III-V族材料沟道薄膜晶体管及制备方法，可以实现平面薄膜晶体管的制备。
为达到上述目的，本发明提供一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，包括：
一SOI衬底，该SOI衬底的顶层硅上的一侧包括一源区，另一侧为漏区，中间为硅亚微米线，该硅亚微米线为叉指结构；
一绝缘介质层，该绝缘介质层制作在该源区和漏区的表面，该源区和漏区上的绝缘介质层上分别开有电极窗口，该绝缘介质层的材料为SiO2，厚度为5-20nm；
一III-V族材料薄膜，其制作在叉指结构的硅亚微米线上；
一栅介质层，该栅介质层制作在该III-V族材料薄膜的表面；
一源电极，该源电极制作在该源区电极窗口内，该源电极与SOI衬底的顶层硅接触；
一漏电极，该漏电极制作在该漏区介质层窗口内，该漏电极与SOI衬底的顶层硅接触；以及
一栅电极，该栅电极制作于栅介质层上。
为达到上述目的，本发明还提供了一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管的制备方法，包括如下步骤：
步骤1：选取未掺杂的SOI衬底，该SOI衬底的顶层硅为(110)晶面，在SOI衬底的顶层硅的表面制作厚度为5nm-20nm的绝缘介质层；
步骤2：对SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行N型掺杂；
步骤3：快速热退火激活掺杂原子；
步骤4：在绝缘介质层上刻蚀出有源区和漏区；
步骤5：在源区和漏区之间、SOI衬底的顶层硅上刻蚀出硅亚微米线， 该硅亚微米线为叉指结构；
步骤6：在硅亚微米线的顶面和侧壁上外延生长厚度为50nm-200nm的III-V族材料薄膜，并实现叉指结构区域的整体覆盖；
步骤7：对III-V族材料薄膜顶面采用(NH4)2S溶液进行表面钝化处理；
步骤8：在III-V材料薄膜的表面上生长栅介质层；
步骤9：在源区和漏区上的绝缘介质层上制作电极窗口，并在电极窗口中分别制作源电极和漏电极，该源电极和漏电极与SOI衬底的顶层硅接触；
步骤10：在栅介质层上制作栅电极，完成器件的制备。
从上述技术方案可以看出，本发明具有以下有益效果：
(1)本发明提供的一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管的制备方法，通过在SOI衬底上形成叉指结构硅亚微米线，减小了III-V族材料薄膜与Si异质界面的接触面积，使晶格失配和热失配的应力得到很大程度的释放，提高了晶格质量，同时增大了Si上的成核面积，减小了横向生长难度。
(2)该方法将叉指结构硅亚微米线的硅晶面通过III-V族材料薄膜连接，使得晶体管能够导通，III-V族材料的高电子迁移率以及薄膜晶体管结构，可以实现高速运算所需的更大电流和更快反应速度。
附图说明
为进一步说明本发明的技术内容，以下结合实施例和附图详细说明如后，其中：
图1本发明的结构示意图；
图2为本发明的制备流程图。
具体实施方案
请参阅图1，本发明提供一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，包括：
一SOI衬底1，该SOI衬底1的顶层硅上的一侧为一源区2，另一侧为漏区3，中间为硅亚微米线4，该硅亚微米线4为叉指结构，该SOI衬 底1的顶层硅为(110)晶面，该源区2、漏区3和硅亚微米线4在距离该SOI衬底1上表面20nm-100nm内采用N型掺杂，掺杂浓度为1018cm-3-1019cm-3，该硅亚微米线4可以为后面的III-V族材料生长提供晶格信息；
一绝缘介质层6，该绝缘介质层6制作在该源区2和漏区3的表面，该源区2和漏区3上的绝缘介质层6上分别开有电极窗口8’、9’，该绝缘介质层6的材料为SiO2，厚度为5-20nm，该绝缘介质层6能够为源极漏极提供保护，同时能限制III-V族材料薄膜5的生长区域；
一III-V族材料薄膜5，其覆盖在叉指结构的硅亚微米线4上，该III-V族材料薄膜5可以为InxGa1-xAs(0≤x≤1)、GaP、GaN或InP等材料，该III-V族材料薄膜5的厚度为50nm-200nm，该III-V族材料薄膜5作为器件的沟道连接源极漏极；
一栅介质层7，该栅介质层7制作在该III-V族材料薄膜5的表面，该栅介质层7的材料为Al2O3、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT，其厚度为5nm-20nm；
一源电极8，该源电极8制作在该源区2电极窗口8’内，该源电极8与SOI衬底1的顶层硅接触；
一漏电极9，该漏电极9制作在该漏区3电极窗口9’内，该漏电极9与SOI衬底1的顶层硅接触；以及
一栅电极10，该栅电极10制作于栅介质层7上。
其中源电极8、漏电极9和栅电极10的材料为金、铜、铝或多晶硅。
请参阅图2并结合参阅图1，本发明还提供一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管的制备方法，包括如下步骤：
步骤1：选取未掺杂的SOI衬底1，该SOI衬底1的顶层硅为(110)晶面，在SOI衬底1的顶层硅的表面制作绝缘介质层6，所述绝缘介质层6的材料为SiO2。厚度为5nm-20nm；
步骤2：对SOI衬底1的顶层硅表面采用离子注入方式对SOI衬底1进行N型掺杂，掺杂浓度为1018cm-3-1019cm-3，掺杂厚度为20nm-100nm，通过控制N型掺杂层的垂直浓度能够实现硅亚微米线与III-V族材料薄膜异质结界面带阶的调整，消除整流效应；
步骤3：完成离子注入后，在1000℃温度下进行快速退火10秒，激活掺杂离子；
步骤4：在绝缘介质层6上刻蚀出有源区2和漏区3，该源区2和漏区3之间的宽度为1μm-10μm；
步骤5：在源区2和漏区3之间、SOI衬底1的顶层硅上刻蚀出硅亚微米线4，该硅亚微米线4为叉指结构，所述叉指结构的硅亚微米线4中的每一叉指宽度为200nm-350nm，叉指间隔为50nm-800nm，该每一叉指的长边侧壁上的硅端面为(111)晶面，每一叉指的短边侧面上的端面与源区2或漏区3的间隔与各叉指的间隔相同；
步骤6：在硅亚微米线4的顶面和侧壁上外延生长厚度为50nm-200nm的III-V族材料薄膜5，并将叉指结构区域的整体覆盖，实现异质连接；
步骤7：对III-V族材料薄膜5顶面采用(NH4)2S溶液进行表面钝化处理；
步骤8：在III-V材料薄膜5的表面上生长栅介质层7，该栅介质层7的材料为Al2O3、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT，其厚度为5nm-20nm；
步骤9：在源区2和漏区3上的绝缘介质层6上制作电极窗口8’、9’，并在电极窗口8’、9’中分别制作源电极8和漏电极9，该源电极8和漏电极9与SOI衬底1的顶层硅接触。
步骤10：在栅介质层7上制作栅电极10，完成器件的制备。
本发明提供的一种SOI叉指结构衬底III-V族材料薄膜沟道晶体管的其制备方法，器件制备工艺简单，在SOI衬底上设计叉指结构硅亚微米线能够限制平面上III-V族材料薄膜与硅的接触面积，使热失配和晶格失配的应力充分释放，提高III-V族材料薄膜晶体质量，提高晶体管的性能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，包括：
一SOI衬底，该SOI衬底的顶层硅上的一侧包括一源区，另一侧为漏区，中间为硅亚微米线，该硅亚微米线为叉指结构；
一绝缘介质层，该绝缘介质层制作在该源区和漏区的表面，该源区和漏区上的绝缘介质层上分别开有电极窗口，该绝缘介质层的材料为SiO2，厚度为5-20nm；
一III-V族材料薄膜，其制作在叉指结构的硅亚微米线上；
一栅介质层，该栅介质层制作在该III-V族材料薄膜的表面；
一源电极，该源电极制作在该源区电极窗口内，该源电极与SOI衬底的顶层硅接触；
一漏电极，该漏电极制作在该漏区介质层窗口内，该漏电极与SOI衬底的顶层硅接触；以及
一栅电极，该栅电极制作于栅介质层上。
2.根据权利要求1所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，其中该SOI衬底的顶层硅为(110)晶面。
3.根据权利要求1所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，其中该栅介质层的材料为Al2O3、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT，其厚度为5nm-20nm。
4.根据权利要求1所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，其中该源区、漏区和硅亚微米线在距离该SOI衬底上表面20nm-100nm内采用N型掺杂，掺杂浓度为1018cm-3-1019cm-3。
5.根据权利要求1所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管，其中源电极、漏电极和栅电极的材料为金、铜、铝或多晶硅。
6.一种SOI叉指结构衬底的III-V族材料沟道薄膜晶体管的制备方法，包括如下步骤：
步骤1：选取未掺杂的SOI衬底，该SOI衬底的顶层硅为(110)晶面，在SOI衬底的顶层硅的表面制作厚度为5nm-20nm的绝缘介质层；
步骤2：对SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行N型掺杂；
步骤3：快速热退火激活掺杂原子；
步骤4：在绝缘介质层上刻蚀出有源区和漏区；
步骤5：在源区和漏区之间、SOI衬底的顶层硅上刻蚀出硅亚微米线，该硅亚微米线为叉指结构；
步骤6：在硅亚微米线的顶面和侧壁上外延生长厚度为50nm-200nm的III-V族材料薄膜，并实现叉指结构区域的整体覆盖；
步骤7：对III-V族材料薄膜顶面采用(NH4)2S溶液进行表面钝化处理；
步骤8：在III-V材料薄膜的表面上生长栅介质层；
步骤9：在源区和漏区上的绝缘介质层上制作电极窗口，并在电极窗口中分别制作源电极和漏电极，该源电极和漏电极与SOI衬底的顶层硅接触；
步骤10：在栅介质层上制作栅电极，完成器件的制备。
7.根据权利要求6所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管制备方法，其中该栅介质层的材料为Al2O3、氮氧化物、HfO2、Si3N4、ZrO2、Ta2O5、BST或PZT，其厚度为5nm-20nm。
8.根据权利要求6所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管制备方法，其中对SOI衬底进行N型掺杂，掺杂浓度为1018cm-3-1019cm-3，掺杂厚度为20nm-100nm。
9.根据权利要求6所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管制备方法，其中该源区和漏区之间的宽度为1μm-10μm，所述叉指结构的硅亚微米线中的每一叉指宽度为200nm-350nm，叉指间隔为50nm-800nm。
10.根据权利要求6所述的SOI叉指结构衬底的III-V族材料沟道薄膜晶体管制备方法，其中所述绝缘介质层的材料为SiO2，厚度为5-20nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510433864.7A CN105070763B (zh) | 2015-07-22 | 2015-07-22 | Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510433864.7A CN105070763B (zh) | 2015-07-22 | 2015-07-22 | Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105070763A CN105070763A (zh) | 2015-11-18 |
| CN105070763B true CN105070763B (zh) | 2017-10-03 |
Family
ID=54500088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510433864.7A Expired - Fee Related CN105070763B (zh) | 2015-07-22 | 2015-07-22 | Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105070763B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106898641A (zh) * | 2017-03-02 | 2017-06-27 | 中国科学院半导体研究所 | Iii‑v族化合物横向纳米线结构，纳米线晶体管及其制备方法 |
| CN111613676B (zh) * | 2020-04-11 | 2021-06-04 | 复旦大学 | 一种具有层叠结构的多栅指数晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1101841A2 (en) * | 1999-11-17 | 2001-05-23 | Ngk Insulators, Ltd. | Substrate for epitaxy of III-V compounds and a method for producing the same |
| CN104091830A (zh) * | 2014-06-20 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其修复方法、goa电路及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4742399B2 (ja) * | 1999-03-12 | 2011-08-10 | 住友化学株式会社 | ３−５族化合物半導体の製造方法 |
| US9391181B2 (en) * | 2012-12-21 | 2016-07-12 | Intel Corporation | Lattice mismatched hetero-epitaxial film |
-
2015
- 2015-07-22 CN CN201510433864.7A patent/CN105070763B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1101841A2 (en) * | 1999-11-17 | 2001-05-23 | Ngk Insulators, Ltd. | Substrate for epitaxy of III-V compounds and a method for producing the same |
| CN104091830A (zh) * | 2014-06-20 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其修复方法、goa电路及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105070763A (zh) | 2015-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10396214B2 (en) | Method of fabricating electrostatically enhanced fins and stacked nanowire field effect transistors | |
| CN103311305B (zh) | 硅基横向纳米线多面栅晶体管及其制备方法 | |
| JP2015522942A (ja) | 階段接合を有するトンネル・トランジスタを製作する方法 | |
| CN105874574A (zh) | 隧道场效应晶体管、其制造方法以及开关元件 | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| CN103311306A (zh) | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 | |
| CN103811542B (zh) | 一种锡化物超晶格势垒半导体晶体管 | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| CN106158636A (zh) | 晶体管及其形成方法 | |
| CN104934479A (zh) | 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法 | |
| Czornomaz et al. | Scalability of ultra-thin-body and BOX InGaAs MOSFETs on silicon | |
| KR20180041659A (ko) | 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법 | |
| CN105070763B (zh) | Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法 | |
| CN104992972B (zh) | 基于soi衬底的横向纳米线叉指结构晶体管及制备方法 | |
| WO2019114201A1 (zh) | 一种低导通电阻的碳化硅功率半导体器件 | |
| Vasen et al. | InAs nanowire GAA n-MOSFETs with 12–15 nm diameter | |
| CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20190229182A1 (en) | DUAL-GATE PMOS FIELD EFFECT TRANSISTOR WITH InGaAs CHANNEL | |
| US7968434B2 (en) | Method of forming of a semiconductor film, method of manufacture of a semiconductor device and a semiconductor device | |
| CN217881518U (zh) | 一种新型碳化硅平面式功率mosfet器件 | |
| CN104332405B (zh) | 一种锗纳米线场效应晶体管及其制备方法 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN106898643A (zh) | 一种高迁移率沟道双纳米线场效应晶体管及其制备方法 | |
| CN103117227A (zh) | 多栅鳍式场效应管的制备方法 | |
| CN103219242B (zh) | 调节多栅结构器件阈值电压的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171003 Termination date: 20180722 |