CN217881518U - 一种新型碳化硅平面式功率mosfet器件 - Google Patents
一种新型碳化硅平面式功率mosfet器件 Download PDFInfo
- Publication number
- CN217881518U CN217881518U CN202222003852.9U CN202222003852U CN217881518U CN 217881518 U CN217881518 U CN 217881518U CN 202222003852 U CN202222003852 U CN 202222003852U CN 217881518 U CN217881518 U CN 217881518U
- Authority
- CN
- China
- Prior art keywords
- doped region
- layer
- silicon carbide
- groove
- power mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开了一种新型碳化硅平面式功率MOSFET器件，包括：基底和位于基底表面的外延层，外延层的本体内靠近上表面处两侧均设有掺杂区，外延层的上表面中间设有凹槽,且凹槽位于两个掺杂区之间；外延层的本体内位于凹槽下方处还设有N‑掺杂区；凹槽表面生长有闸极氧化层；闸极氧化层上表面沉积有闸极多晶硅层；闸极多晶硅层上表面以及N+掺杂区部分上表面沉积有介电质层；介电质层、P+掺杂区和N+掺杂区的上表面沉积有金属层。本实用新型不仅可以降低接面场效应的电阻RJFET，而且可将载子迁移率提高到80cm2/Vs，为现有组件载子迁移率的4倍以上，大大降低了通道阻值。
Description
技术领域
本实用新型属于电子元器件领域，特别涉及一种新型碳化硅平面式功率MOSFET器件。
背景技术
随着全球对节能减碳的要求越来越严格，功率组件也开始广泛的使用起所谓的第三代宽能隙材料。相对于传统的纯硅组件，宽能隙材料能够大幅降低组件的功率损耗，因此被认为是新世纪的半导体主流，而目前最被广泛开发的便是氮化镓(GaN)及碳化硅(SiC)二种材质。
碳化硅本身为一种极性晶体，不同极性面皆可能对电性能（热电性能、铁电性能）、生长性能等特性有所影响。而对于采用碳化硅(SiC)材料做成的平面式功率金属氧化物半导体场效晶体管(MOSFET)而言，大多存在通道阻值在整体阻值中占比过大的问题，使得整体组件不能发挥材料本身的优势。
实用新型内容
针对现有技术中存在的问题，本实用新型公开了一种新型碳化硅平面式功率MOSFET器件及其制造方法，不仅可以降低接面场效应的电阻RJFET，而且可以控制当通道浓度在1017-1018cm-3之间时，将载子迁移率提高到80cm2/Vs，为现有组件载子迁移率的4倍以上，大大降低了通道阻值。
本实用新型的上述技术目的是通过以下技术方案得以实现的：
一种新型碳化硅平面式功率MOSFET器件，包括：
基底和位于基底表面的外延层，
所述外延层的本体内靠近上表面处两侧均设有掺杂区，每个所述掺杂区包括N+掺杂区、P+掺杂区和P-掺杂区，所述N+掺杂区和P+掺杂区均位于所述P-掺杂区内，所述P+掺杂区包覆所述N+掺杂区一侧边以及所述N+掺杂区平行于外延层上表面的部分区域，所述N+掺杂区和P+掺杂区的上表面与外延层上表面齐平；
所述外延层的上表面中间设有凹槽,且所述凹槽位于两个掺杂区之间，所述凹槽的两侧面为倾斜面，且分别与两侧的P-掺杂区接触；
所述外延层的本体内位于凹槽下方处还设有N-掺杂区，且所述N-掺杂区位于两个掺杂区之间；
所述凹槽表面生长有闸极氧化层，且所述闸极氧化层的两端分别延伸至两侧的N+掺杂区部分上表面；
所述闸极氧化层上表面沉积有闸极多晶硅层，且所述闸极多晶硅层的上表面为平整结构或者为槽型结构；
所述闸极多晶硅层上表面以及N+掺杂区部分上表面沉积有介电质层，且所述介电质层包覆所述闸极多晶硅层侧边；
所述介电质层、P+掺杂区和N+掺杂区的上表面沉积有金属层。
优选地，所述基底和外延层均为碳化硅材料，且所述外延层为N型外延层，其生长的水平面晶格面向为0001。
优选地，所述凹槽的倾斜面与水平面的夹角θ为52°-56°。
优选地，所述凹槽的倾斜面与水平面的夹角θ为54.7°
优选地，所述闸极氧化层的厚度为0.02-0.06μm，所述闸极多晶硅层的厚度为0.4-1.0μm。
优选地，所述N-掺杂区的布值材料为磷，且磷的整体浓度为1014cm-2等级。
优选地，所述金属层厚度为3-5μm 。
有益效果：本实用新型公开了一种新型碳化硅平面式功率MOSFET器件，具有如下优点：
1）本实用新型在外延层形成N-掺杂区，从而降低了器件阻值中的接面场效应阻值RJFET；
2）本实用新型将通道的路径面向从水平面转换成倾斜面，从而使得通道浓度在1017-1018cm-3之间，将载子迁移率提高到80 cm2/Vs，大大降低了通道阻值。
附图说明
图1为现有的器件结构示意图。
图2为实施例1的器件结构示意图。
图3为实施例1的器件的局部结构示意图。
图4为实施例2的器件结构示意图。
图中：外延层1、掺杂区2、N+掺杂区2-1、P+掺杂区2-2、P-掺杂区2-3、凹槽3、N-掺杂区4、闸极氧化层5、闸极多晶硅层6、介电质层7、金属层8。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
实施例1
如图2-3所示，一种新型碳化硅平面式功率MOSFET器件，包括：
基底和位于基底表面的外延层1，基底和外延层1均为碳化硅材料，且外延层1为N型外延层，其生长的水平面晶格面向为0001；
外延层1的本体内靠近上表面处两侧均设有掺杂区2，每个掺杂区包括N+掺杂区2-1、P+掺杂区2-2和P-掺杂区2-3，N+掺杂区2-1和P+掺杂区2-2均位于P-掺杂区2-3内，P+掺杂区2-2包覆N+掺杂区2-1一侧边以及N+掺杂区2-1平行于外延层1上表面的部分区域，N+掺杂区2-1和P+掺杂区2-2的上表面与外延层1上表面齐平；
P-掺杂区2-3的布值材料为铝，且铝的整体浓度为1015cm-2等级，N+掺杂区2-1的布值材料为磷，且磷的整体浓度为1015cm-2等级，P+掺杂区2-2的布值材料为铝，且铝的整体浓度为1016cm-2等级；
外延层1的上表面中间设有凹槽3，且凹槽3位于两个掺杂区2之间，凹槽3的两侧为倾斜面，且两侧倾斜面分别与两侧的P-掺杂区2-3接触，凹槽3的倾斜面与水平面的夹角θ为54.7°，如图3所示，晶格面向为0338；
外延层1的本体内位于凹槽3下方处还设有N-掺杂区4，且N-掺杂区4位于两个掺杂区2之间；
凹槽3表面生长有闸极氧化层5，且闸极氧化层5的两端分别延伸至两侧的N+掺杂区2-1部分上表面，闸极氧化层5的厚度为0.02μm-0.05μm；
闸极氧化层5上表面沉积有闸极多晶硅层6，且所述闸极多晶硅层的上表面为平整结构，闸极多晶硅层6的厚度为0.4-1.0μm；（本实施例中的闸极多晶硅层的上表面采用化学机械研磨工艺进行平坦化处理）。
闸极多晶硅层6上表面以及N+掺杂区2-1部分上表面沉积有介电质层7，且介电质层7包覆闸极多晶硅层6侧边；
介电质层7、P+掺杂区2-2和N+掺杂区2-1的上表面沉积有金属层8，金属层8为铝金属层，且金属层8厚度为3-5μm。
如图1所示，为现有的平面式碳化硅MOSFET器件的结构示意图，其通道电流就如图1中箭头所示为水平面方向(即晶格面为0001面)，以600V的产品为例，电流流经此该水平面，通道载子迁移率因为通道极性面的关系而不到基材的10%，使得整体组件不能发挥材料本身的优势，仅仅通道阻值就占了全部阻值Rdson的8成以上。
而本实施例1中的，如图2中箭头所示，通道电流从水平面（0001晶格面）转换成倾斜面（0338晶格面），使得通道浓度在1017-1018cm-3之间，将载子迁移率提高到80 cm2/Vs，为现有组件载子迁移率的4倍以上，大大降低了通道阻值。
本实用新型中提及的沉积工艺、离子布值工艺、湿蚀刻工艺、光刻工艺均为现有技术，可由本领域技术人员根据实际需求调整工艺参数。
实施例2
如图4所示，本实施2中，闸极多晶硅层的上表面为槽型结构，采用蚀刻工艺制得，不进行表面平坦化处理，可减少工艺制程，其余结构与实施例1相同。
本具体实施例仅仅是对本实用新型的解释，其并不是对本实用新型的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本实用新型的权利要求范围内都受到专利法的保护。
Claims (7)
1.一种新型碳化硅平面式功率MOSFET器件，其特征在于，包括：
基底和位于基底表面的外延层，
所述外延层的本体内靠近上表面处两侧均设有掺杂区，每个所述掺杂区包括N+掺杂区、P+掺杂区和P-掺杂区，所述N+掺杂区和P+掺杂区均位于所述P-掺杂区内，所述P+掺杂区包覆所述N+掺杂区一侧边以及所述N+掺杂区平行于外延层上表面的部分区域，所述N+掺杂区和P+掺杂区的上表面与外延层上表面齐平；
所述外延层的上表面中间设有凹槽,且所述凹槽位于两个掺杂区之间，所述凹槽的两侧面为倾斜面，且分别与两侧的P-掺杂区接触；
所述外延层的本体内位于凹槽下方处还设有N-掺杂区，且所述N-掺杂区位于两个掺杂区之间；
所述凹槽表面生长有闸极氧化层，且所述闸极氧化层的两端分别延伸至两侧的N+掺杂区部分上表面；
所述闸极氧化层上表面沉积有闸极多晶硅层，且所述闸极多晶硅层的上表面为平整结构或者为槽型结构；
所述闸极多晶硅层上表面以及N+掺杂区部分上表面沉积有介电质层，且所述介电质层包覆所述闸极多晶硅层侧边；
所述介电质层、P+掺杂区和N+掺杂区的上表面沉积有金属层。
2.根据权利要求1所述的新型碳化硅平面式功率MOSFET器件，其特征在于，所述基底和外延层均为碳化硅材料，且所述外延层为N型外延层，其生长的水平面晶格面向为0001。
3.根据权利要求1或2所述的新型碳化硅平面式功率MOSFET器件，其特征在于，所述凹槽的倾斜面与水平面的夹角θ为52°-56°。
4.根据权利要求3所述的新型碳化硅平面式功率MOSFET器件，其特征在于，所述凹槽的倾斜面与水平面的夹角θ为54.7°。
5.根据权利要求3所述的新型碳化硅平面式功率MOSFET器件，其特征在于，所述闸极氧化层的厚度为0.02-0.06μm，所述闸极多晶硅层的厚度为0.4-1.0μm。
6.根据权利要求1所述的新型碳化硅平面式功率MOSFET器件，其特征在于，所述N-掺杂区的布值材料为磷，且磷的整体浓度为1014cm-2等级。
7.根据权利要求1所述的新型碳化硅平面式功率MOSFET器件，其特征在于，所述金属层厚度为3-5μm 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222003852.9U CN217881518U (zh) | 2022-08-01 | 2022-08-01 | 一种新型碳化硅平面式功率mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222003852.9U CN217881518U (zh) | 2022-08-01 | 2022-08-01 | 一种新型碳化硅平面式功率mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217881518U true CN217881518U (zh) | 2022-11-22 |
Family
ID=84056600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222003852.9U Active CN217881518U (zh) | 2022-08-01 | 2022-08-01 | 一种新型碳化硅平面式功率mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217881518U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799070A (zh) * | 2023-08-28 | 2023-09-22 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
-
2022
- 2022-08-01 CN CN202222003852.9U patent/CN217881518U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116799070A (zh) * | 2023-08-28 | 2023-09-22 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
| CN116799070B (zh) * | 2023-08-28 | 2023-11-17 | 江苏应能微电子股份有限公司 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10797145B2 (en) | Semiconductor device | |
| US8138504B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| WO2018133224A1 (zh) | 一种斜面沟道的SiC MOSFET器件及其制备方法 | |
| US7629616B2 (en) | Silicon carbide self-aligned epitaxial MOSFET for high powered device applications | |
| JP2014003191A (ja) | 半導体装置 | |
| WO2006001369A1 (ja) | 半導体装置 | |
| US20130175548A1 (en) | Semiconductor device and fabrication method for the same | |
| WO2010098076A1 (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| CN217881518U (zh) | 一种新型碳化硅平面式功率mosfet器件 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| JP6250938B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004063860A (ja) | 半導体装置およびその製造方法 | |
| EP3944340A1 (en) | Fin-shaped semiconductor device, manufacturing method therefor and use thereof | |
| US20090140326A1 (en) | Short gate high power mosfet and method of manufacture | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| US20220406614A1 (en) | Semiconductor device and method for manufacturing thereof | |
| WO2023071284A1 (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN115579290A (zh) | 一种p-GaN增强型器件制备方法 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CN108598159A (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN114975127B (zh) | 一种碳化硅平面式功率mosfet器件的制造方法 | |
| CN109888009A (zh) | 具有AlGaN/GaN异质结的横向晶体管及其制作方法 | |
| CN109411546A (zh) | SiC沟槽MOS器件及其制作方法 | |
| JP7115145B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |