CN116504833A - N型埋沟碳化硅ldmos器件及其制作方法 - Google Patents
N型埋沟碳化硅ldmos器件及其制作方法 Download PDFInfo
- Publication number
- CN116504833A CN116504833A CN202210274325.3A CN202210274325A CN116504833A CN 116504833 A CN116504833 A CN 116504833A CN 202210274325 A CN202210274325 A CN 202210274325A CN 116504833 A CN116504833 A CN 116504833A
- Authority
- CN
- China
- Prior art keywords
- region
- silicon carbide
- layer
- epitaxial layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 122
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 122
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 210000000746 body region Anatomy 0.000 claims abstract description 53
- 238000002347 injection Methods 0.000 claims abstract description 30
- 239000007924 injection Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000036632 reaction speed Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 154
- 108091006146 Channels Proteins 0.000 description 34
- 239000012535 impurity Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种N型埋沟碳化硅LDMOS器件及其制作方法。所述N型埋沟碳化硅LDMOS器件，包括外延层，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，体区内形成有源区注入区、源极接触区、沟道区和埋层，埋层位于栅下区域的沟道区内，所述埋层位于所述外延层的第一表面下方0.6‑0.9μm的区域；栅极，场板，第一金属层和第二金属层，所述衬底、体区、源区注入区、源极接触区以及场板还与所述第一金属层连接，所述漏极接触区还与所述第二金属层连接。本发明提供的N型埋沟碳化硅LDMOS器件，改善了器件的电场分布，减小了表面态对载流子的输运影响，解决了N型衬底普遍迁移率较低的问题，进而提高了体迁移率和器件的反应速度。
Description
技术领域
本发明涉及一种LDMOS器件，特别涉及一种N型埋沟碳化硅LDMOS器件及其制作方法，属于半导体技术领域。
背景技术
碳化硅作为一种宽禁带半导体，具备很多优异的性能，比如热导率很高，击穿场强高，器件的物理稳定性和可靠性较好，且具有很强的抗辐射能力。与此同时，其耐高温，耐高压，高频率和大功率等特点在提高效率和耐压等方面具有优势，目前碳化硅功率器件被广泛布局在各个产业链。
但不同于传统硅功率器件的制作工艺，碳化硅功率器件不能直接在碳化硅单晶材料上制作，需要在导通型单晶衬底上额外生长高质量的外延层，继而在外延层上制作各类器件。碳化硅外延层的表面粗糙度难以控制在很小的范围，所以其对界面附近的载流子输运造成极大的影响，埋沟设计则能很好的避免碳化硅的这个缺点带来的影响，现有技术中公开的一种碳化硅MOSFET器件的结构如图1所示。
发明内容
本发明的主要目的在于提供一种N型埋沟碳化硅LDMOS器件及其制作方法，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种N型埋沟碳化硅LDMOS器件，包括：
外延层，所述外延层设置在衬底上，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，所述体区内形成有源区注入区、源极接触区、沟道区和埋层，所述埋层位于栅下区域的沟道区内，且在器件的纵向方向上，所述埋层位于所述外延层的第一表面下方0.6-0.9μm的区域；
栅极，沿器件的纵向方向设置在所述外延层上方；
场板，沿器件的纵向方向设置在所述漂移区上方；
第一金属层和第二金属层，沿器件的纵向方向设置在所述外延层上方，所述衬底、体区、源区注入区、源极接触区以及场板还与所述第一金属层连接，所述漏极接触区还与所述第二金属层连接。
本发明实施例还提供了所述的N型埋沟碳化硅LDMOS器件的制作方法，包括：
提供碳化硅衬底和碳化硅外延层，所述外延层沿器件的纵向方向层叠设置在所述衬底上；
在所述外延层的第一表面的栅下区域形成栅氧层；
采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成体区，采用离子注入和/或热扩散的方式在所述体区内加工形成沟沟道区和埋层，且使所述沟道区位于栅下区域，所述埋层位于所述沟道区内，并控制所述埋层于所述碳化硅外延层内的深度为0.6-0.9μm，并于第一温度对所述碳化硅外延层进行退火处理，退火处理的时间为15-30min；
在所述栅氧层上制作栅极；
采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成漂移区、在所述漂移区内加工形成漏极接触区、在所述体区内加工形成源区注入区和源极接触区，并于第二温度对所述碳化硅外延层进行二次退火处理，二次退火处理的时间为10-30s，且使所述第二温度低于所述第一温度；
制作场板，所述场板的部分位于所述漂移区和栅极上方，
制作第一金属层和第二金属层，且使所述第一金属层与所述体区、源区注入区、源极接触区、场板以及碳化硅衬底连接，所述第二金属层与漏极接触区连接；
在所述碳化硅衬底背对碳化硅外延层的区域形成背面接触区，且使所述背面接触区与所述第一金属层连接；其中，所述碳化硅衬底、碳化硅外延层、漏极接触区、源区注入区、沟道区、漂移区为第一掺杂类型，所述源极接触区、体区、背面接触区为第二掺杂类型。
与现有技术相比，本发明实施例提供的一种N型埋沟碳化硅LDMOS器件，在广泛运用的N型SiC衬底上，制作射频LDMOS器件，同时引入埋沟设计，改善了器件的电场分布，减小了表面态对载流子的输运影响，解决了N型衬底普遍迁移率较低的问题，进而提高了体迁移率和器件的反应速度。
附图说明
图1是现有技术中公开的一种碳化硅MOSFET器件的结构示意图；
图2是本发明一典型试试啊实施例提供了一种N型埋沟碳化硅LDMOS器件的结构示意图；
图3是本发明一典型试试啊实施例提供了一种N型埋沟碳化硅LDMOS器件的制作流程示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
SiC是重要的宽禁带半导体材料，在功率半导体器件中有重要的应用。然而，由于导带边缘附近的大量界面态，其器件场效应迁移率仅为-30cm2/V％uB7s，比其体材料迁移率低约2个数量级，这极大地限制了SiC器件的性能。SiC/SiO2界面态密度比经典的Si/SiO2界面态密度高2倍以上。
本发明实施例提出了一种N型埋沟碳化硅LDMOS器件结构和制作方法，目前市场主要有以埋沟碳化硅MOSFET器件产品为主。在低压领域，主要应用在消费电子比如电源；在中压领域，主要应用于汽车电子和轨道交通，电网系统等；在高压领域，还未有成熟产品的推出。
本发明实施例提出了一种N型埋沟碳化硅LDMOS器件结构和制作方法，通过在SiC衬底上制造LDMOS器件的基础上改变沟道内结构，使沟道远离衬底表面，降低SiC衬底表面粗糙度对界面和近界面处的载流子输运的影响，改善SiC器件普遍载流子迁移率低的问题，起到提高碳化硅射频功率器件增益和响应速度的作用。
本发明实施例提供了一种N型埋沟碳化硅LDMOS器件，包括：
外延层，所述外延层设置在衬底上，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，所述体区内形成有源区注入区、源极接触区、沟道区和埋层，所述埋层位于栅下区域的沟道区内，且在器件的纵向方向上，所述埋层位于所述外延层的第一表面下方0.6-0.9μm的区域；
栅极，沿器件的纵向方向设置在所述外延层上方；
场板，沿器件的纵向方向设置在所述漂移区上方；
第一金属层和第二金属层，沿器件的纵向方向设置在所述外延层上方，所述衬底、体区、源区注入区、源极接触区以及场板还与所述第一金属层连接，所述漏极接触区还与所述第二金属层连接。
在一具体实施方式中，所述埋层的掺杂浓度为1E12～1E13，注入能量50KeV～100keV，Phosphorus，注入能量越大，注入的深度也会越深，当然不同的N型的扩散能力也会不一样。
在一具体实施方式中，所述体区与漂移区于器件的横向方向上相邻接，且所述体区与漂移区的顶部表面与所述外延层的第一表面齐平。
在一具体实施方式中，所述源区注入区与源极接触区于器件的横向方向上相邻接，且所述源区注入区与源极接触区的顶部表面与所述体区的顶部表面齐平，所述源区注入区与源极接触区的掺杂类型不同。
在一具体实施方式中，所述漏极接触区的顶部表面与所述漂移区的顶部表面齐平。
在一具体实施方式中，所述体区与漂移区是通过对所述外延层进行离子注入和/或热扩散形成的，所述源区注入区与源极接触区是通过对所述体区进行离子注入和/或热扩散形成的，所述漏极接触区是通过对所述漂移区进行离子注入和/或热扩散形成的。
在一具体实施方式中，所述栅极设置在栅氧层上，所述栅氧层设置在所述外延层的第一表面。
在一具体实施方式中，所述栅极的部分还对应设置在所述源区注入区、漂移区的上方。
在一具体实施方式中，所述场板的部分还对应设置在所述栅极的上方。
在一具体实施方式中，所述衬底经第一电连接结构、第二电连接结构与所述第一金属层连接，所述体区经所述第二电连接结构与所述第一金属层连接，所述源区注入区、源极接触区还经第三电连接结构与所述第一金属层连接，所述场板经还经第五电连接结构与所述第一金属层连接，所述漏极接触区还经第四电连接结构与所述第二金属层连接。
在一具体实施方式中，所述外延层上还设置有介质层，所述第一金属层和第二金属层设置在所述介质层上，所述第二电连接结构、第三电连接结构、第四电连接结构、第五电连接结构均包括设置在所述介质层的导电通孔；
在一具体实施方式中，所述第一金属层沿器件的横向方向延伸至所述栅极以及场板的上方。
在一具体实施方式中，所述衬底背对所述外延层的一侧表面还形成有背面接触区，所述第一电连接结构沿器件的纵向方向贯穿所述外延层、衬底并与所述背面接触区连接。
在一具体实施方式中，所述背面接触区是通过对所述衬底进行离子注入和/或热扩散形成的。
在一具体实施方式中，所述衬底、外延层、漏极接触区、源区注入区、沟道区、漂移区为第一掺杂类型，所述源极接触区、体区、背面接触区为第二掺杂类型。
在一具体实施方式中，所述第一掺杂类型为N型，所述第二掺杂类型为P型。
本发明实施例还提供了所述的N型埋沟碳化硅LDMOS器件的制作方法，包括：
提供碳化硅衬底和碳化硅外延层，所述外延层沿器件的纵向方向层叠设置在所述衬底上；
在所述外延层的第一表面的栅下区域形成栅氧层；
采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成体区，采用离子注入和/或热扩散的方式在所述体区内加工形成沟沟道区和埋层，且使所述沟道区位于栅下区域，所述埋层位于所述沟道区内，并控制所述埋层于所述碳化硅外延层内的深度为0.6-0.9μm，并于第一温度对所述碳化硅外延层进行退火处理，退火处理的时间为15-30min；
在所述栅氧层上制作栅极；
采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成漂移区、在所述漂移区内加工形成漏极接触区、在所述体区内加工形成源区注入区和源极接触区，并于第二温度对所述碳化硅外延层进行二次退火处理，二次退火处理的时间为10-30s，且使所述第二温度低于所述第一温度；
制作场板，所述场板的部分位于所述漂移区和栅极上方，
制作第一金属层和第二金属层，且使所述第一金属层与所述体区、源区注入区、源极接触区、场板以及碳化硅衬底连接，所述第二金属层与漏极接触区连接；
在所述碳化硅衬底背对碳化硅外延层的区域形成背面接触区，且使所述背面接触区与所述第一金属层连接；其中，所述碳化硅衬底、碳化硅外延层、漏极接触区、源区注入区、沟道区、漂移区为第一掺杂类型，所述源极接触区、体区、背面接触区为第二掺杂类型。
在一具体实施方式中，所述第一温度为850-1050℃，第二温度为1500-1750℃。
在一具体实施方式中，所述的制作方法包括：采用多次离子注入的方式在所述碳化硅外延层内形成所述的漂移区，且使所述漂移区与所述沟道区之间形成浓度梯度，其中，所述漂移区与所述沟道区相邻接。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例所采用的离子注入、热扩散等工艺、设备均可以是本领域技术人员已知的。
请参阅图2，一种N型埋沟碳化硅LDMOS器件，包括沿器件的纵向方向依次设置的P型的背面接触区1、N型碳化硅衬底和N-型碳化硅外延层2，所述N-型碳化硅外延层内形成有重掺杂的N型漏极接触区7、重掺杂的N型源区注入区8、重掺杂的P型源极接触区9、N型沟道区、N型埋层17、轻掺杂的P型体区10和轻掺杂的N型漂移区11；以及
沿器件的纵向位于N-型碳化硅外延层上方的场板3、栅极4、第一金属层5和第二金属层6，所述栅极4位于所述N型埋层17的正上方，部分N型源区注入区8和部分N型漂移区11也位于栅下区域，所述场板3位于所述N型漂移区11和栅极4的上方；
所述P型体区10经第二电连接结构13与所述第一金属层5连接，所述N型源区注入区8、P型源极接触区9经第三电连接结构14与所述第一金属层5连接，所述场板3经还经第五电连接结构16与所述第一金属层5连接，所述N型漏极接触区7经第四电连接结构15与所述第二金属层6连接，所述背面接触区1还经第一电连接结构12、第二电连接结构13与第一金属层5连接。
在本实施例中，所述栅下区域是指位于栅极下方的区域，可以理解为所述栅极的正投影区域。
在本实施例中，所述P型体区10与N型漂移区11于器件的横向方向上相邻接，且所述P型体区10与N型漂移区11的顶部表面与所述N-型碳化硅外延层的第一表面齐平，可以理解的，所述第一表面为所述N-型碳化硅外延层背对N型碳化硅衬底的表面。
在本实施例中，所述N型源区注入区8与P型源极接触区9于器件的横向方向上相邻接，且所述N型源区注入区8与P型源极接触区9的顶部表面与所述P型体区10的顶部表面齐平，所述N型漏极接触区7的顶部表面与所述N型漂移区11的顶部表面齐平。
在本实施例中，所述P型体区10与N型漂移区11是通过对所述N-型碳化硅外延层进行离子注入和/或热扩散形成的，所述N型源区注入区8与P型源极接触区9是通过对所述P型体区10进行离子注入和/或热扩散形成的，所述N型漏极接触区7是通过对所述N型漂移区11进行离子注入和/或热扩散形成的。
在本实施例中，所述N型埋层17位于栅下区域，且在器件的纵向方向上，所述N型埋层17位于所述N-型碳化硅外延层的第一表面下方深度0.6-0.9μm的区域，其中，所述N型埋层17的掺杂浓度为1E12～1E13。
需要说明的是，若N型埋层17所在位置的深度太浅，则栅氧层的厚度需要相应增加，以保证一定的阈值电压；而若N型埋层17所在位置的深度过大，则栅氧层的厚度需要减薄，此时栅氧层的厚度不能过大，否则无法使埋层发挥埋沟的作用，另外，本身太薄的栅氧层在工艺上也很难实现，质量也会比较差。
在本实施例中，所述栅极4设置在栅氧层上，所述栅氧层设置在所述N-型碳化硅外延层的第一表面。
在本实施例中，所述场板3具有改善表面电场分布的作用，用与第一金属层的第五电连接结构16接地。
在本实施例中，所述N-型碳化硅外延层上还设置有介质层，所述第一金属层5和第二金属层6设置在所述介质层上，所述第二电连接结构13、第三电连接结构14、第四电连接结构15、第五电连接结构16可以是沿厚度方向贯穿所述介质层的导电通孔；所述第一电连接结构12可以是沿厚度方向贯穿所述P型的背面接触区1、N型碳化硅衬底和N-型碳化硅外延层2的导电通孔。
在本实施例中，所述第一金属层5沿器件的横向方向延伸至所述栅极4以及场板3的上方。
在本实施例中，请参阅图3，一种N型埋沟碳化硅LDMOS器件的制作方法，可以包括如下步骤：
1)在N型碳化硅衬底上外延生长N-型碳化硅外延层形成碳化硅外延片，定义有源区域，对其进行清洗，之后在所述N-型碳化硅外延层的第一表面生长形成栅氧化层；
需要说明的是，所述栅氧化层的生长形成过程可以是先生长一层厚的栅氧化层，进行光刻处理后，再生长一层薄的栅氧化层；
2)再次清洗碳化硅外延片，在栅极下方区域的N-型碳化硅外延层内距离N-型碳化硅外延层的第一表面0.6-0.9μm的深度区域进行N型沟道的埋层注入，注入介质为Phosphorus，能量在60KeV～150KeV之间，剂量在1E12～1E13之间，离子注入形成N型埋层17后于850-1050℃左右对所述碳化硅N-型碳化硅外延层进行退火处理，退火处理的时间为15-30min；
需要说明的是，由于杂质在SiC的热扩散系数在外温1800℃的条件下很小，且SiC的密度比Si大，所以此处的离子注入和在Si中注入的条件不一致，需要更高的注入能量，为了保证较光滑的表面和较少的缺陷，离子注入之后的高温退火处理同时需要调整；在Si晶圆表面经常作为保护层的SiO2和Si3N4在在高温下挥发，所以在退火处理时的保护层材料替换为AlN，AlN的挥发温度在1600℃左右，N型杂质退火温度一般低于1600℃，采取这样的措施可以得到比较稳定的埋层杂质分布；
3)在所述栅氧层上进行多晶硅栅极的刻蚀加工；
4)采用离子注入和/或热扩散的方式在所述碳化硅N-型碳化硅外延层2内加工形成P型体区10，采用离子注入和/或热扩散的方式在所述P型体区10内加工形成沟沟道区，且使所述沟道区位于栅下区域，采用离子注入和/或热扩散的方式在所述碳化硅N-型碳化硅外延层2内加工形成N型漂移区11、在所述N型漂移区11内加工形成N型漏极接触区7、在所述P型体区10内加工形成N型源区注入区8和P型源极接触区9，
需要说明的是，所述N型漂移区11是采取多次注入形成的，以达到栅极边界下方和漏极接触区之间形成轻掺杂的扩展区，获得沟道区与漂移区之间的杂质浓度梯度；
5)在完成所有离子注入的步骤之后，于1500-1750℃对所述碳化硅N-型碳化硅外延层进行二次退火处理，二次退火处理的时间为10-30s；
6)制作场板3，所述场板的部分位于所述N型漂移区11和栅极上方，
7)制作第一金属层5和第二金属层6，且使所述第一金属层与所述P型体区10、N型源区注入区8、P型源极接触区9、场板3以及N型碳化硅衬底连接，所述第二金属层与N型漏极接触区7连接；
8)对所述碳化硅衬底进行减薄处理，并对碳化硅衬底背对碳化硅N-型碳化硅外延层的区域重掺P型形成背面接触区1，且使所述背面接触区1与所述第一金属层5连接。
本发明实施例提供了一种N型埋沟碳化硅LDMOS器件，在广泛运用的N型SiC衬底上，制作射频LDMOS器件，同时引入埋沟设计，改善了器件的电场分布，减小了表面态对载流子的输运影响，解决了N型衬底普遍迁移率较低的问题，进而提高了体迁移率和器件的反应速度。
需要说明的是，表面是栅氧层和半导体衬底的接触面，相比体内存在很多表面缺陷和杂质散射，会对载流子的输运有较大的影响，而本发明提供的埋沟设计将输运路径转移到体内，输运速度靠体迁移率，而体迁移率一般是大于表面迁移率的，所以能提高反应速度，经测试对比，目前SiC衬底的体迁移率900cm2/V*S，表面迁移率(良好表面态)为20cm2/V*S。
本发明实施例提供了一种N型埋沟碳化硅LDMOS器件，在碳化硅衬底及外延层内进行栅下埋层结构设计，其中形成埋层的注入介质为Phosphorus，注入能量为60KeV～150KeV，剂量为1E12～1E13，考虑到碳化硅衬底与传统硅衬底加工工艺的区别，为达到效果理想的埋层结构，需要合适的高温退火条件和适当的晶圆保护层。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种N型埋沟碳化硅LDMOS器件，其特征在于，包括：
外延层，所述外延层设置在衬底上，所述外延层内形成有体区和漂移区，所述漂移区内形成有漏极接触区，所述体区内形成有源区注入区、源极接触区、沟道区和埋层，所述埋层位于栅下区域的沟道区内，且在器件的纵向方向上，所述埋层位于所述外延层的第一表面下方0.6-0.9μm的区域；
栅极，沿器件的纵向方向设置在所述外延层上方；
场板，沿器件的纵向方向设置在所述漂移区上方；
第一金属层和第二金属层，沿器件的纵向方向设置在所述外延层上方，所述衬底、体区、源区注入区、源极接触区以及场板还与所述第一金属层连接，所述漏极接触区还与所述第二金属层连接。
2.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述埋层的掺杂浓度为1E12～1E13。
3.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述体区与漂移区于器件的横向方向上相邻接，且所述体区与漂移区的顶部表面与所述外延层的第一表面齐平；
和/或，所述源区注入区与源极接触区于器件的横向方向上相邻接，且所述源区注入区与源极接触区的顶部表面与所述体区的顶部表面齐平，所述源区注入区与源极接触区的掺杂类型不同；
和/或，所述漏极接触区的顶部表面与所述漂移区的顶部表面齐平；
和/或，所述体区与漂移区是通过对所述外延层进行离子注入和/或热扩散形成的，所述源区注入区与源极接触区是通过对所述体区进行离子注入和/或热扩散形成的，所述漏极接触区是通过对所述漂移区进行离子注入和/或热扩散形成的。
4.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述栅极设置在栅氧层上，所述栅氧层设置在所述外延层的第一表面；
和/或，所述栅极的部分还对应设置在所述源区注入区、漂移区的上方。
5.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述场板的部分还对应设置在所述栅极的上方。
6.根据权利要求1所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述衬底经第一电连接结构、第二电连接结构与所述第一金属层连接，所述体区经所述第二电连接结构与所述第一金属层连接，所述源区注入区、源极接触区还经第三电连接结构与所述第一金属层连接，所述场板经还经第五电连接结构与所述第一金属层连接，所述漏极接触区还经第四电连接结构与所述第二金属层连接。
7.根据权利要求6所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述外延层上还设置有介质层，所述第一金属层和第二金属层设置在所述介质层上，所述第二电连接结构、第三电连接结构、第四电连接结构、第五电连接结构均包括设置在所述介质层的导电通孔；
和/或，所述第一金属层沿器件的横向方向延伸至所述栅极以及场板的上方；
和/或，所述衬底背对所述外延层的一侧表面还形成有背面接触区，所述第一电连接结构沿器件的纵向方向贯穿所述外延层、衬底并与所述背面接触区连接；
和/或，所述背面接触区是通过对所述衬底进行离子注入和/或热扩散形成的。
8.根据权利要求7所述的N型埋沟碳化硅LDMOS器件，其特征在于：所述衬底、外延层、漏极接触区、源区注入区、沟道区、漂移区为第一掺杂类型，所述源极接触区、体区、背面接触区为第二掺杂类型；优选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型。
9.如权利要求1-8中任一项所述的N型埋沟碳化硅LDMOS器件的制作方法，其特征在于包括：
提供碳化硅衬底和碳化硅外延层，所述外延层沿器件的纵向方向层叠设置在所述衬底上；
在所述外延层的第一表面的栅下区域形成栅氧层；
采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成体区，采用离子注入和/或热扩散的方式在所述体区内加工形成沟沟道区和埋层，且使所述沟道区位于栅下区域，所述埋层位于所述沟道区内，并控制所述埋层于所述碳化硅外延层内的深度为0.6-0.9μm，并于第一温度对所述碳化硅外延层进行退火处理，退火处理的时间为15-30min；
在所述栅氧层上制作栅极；
采用离子注入和/或热扩散的方式在所述碳化硅外延层内加工形成漂移区、在所述漂移区内加工形成漏极接触区、在所述体区内加工形成源区注入区和源极接触区，并于第二温度对所述碳化硅外延层进行二次退火处理，二次退火处理的时间为10-30s，且使所述第二温度低于所述第一温度；
制作场板，所述场板的部分位于所述漂移区和栅极上方，
制作第一金属层和第二金属层，且使所述第一金属层与所述体区、源区注入区、源极接触区、场板以及碳化硅衬底连接，所述第二金属层与漏极接触区连接；
在所述碳化硅衬底背对碳化硅外延层的区域形成背面接触区，且使所述背面接触区与所述第一金属层连接；其中，所述碳化硅衬底、碳化硅外延层、漏极接触区、源区注入区、沟道区、漂移区为第一掺杂类型，所述源极接触区、体区、背面接触区为第二掺杂类型；
优选的，所述第一温度为80-1050℃，第二温度为1500-1750℃。
10.根据权利要求9所述的制作方法，其特征在于，包括：
采用多次离子注入的方式在所述碳化硅外延层内形成所述的漂移区，且使所述漂移区与所述沟道区之间形成浓度梯度，其中，所述漂移区与所述沟道区相邻接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210274325.3A CN116504833A (zh) | 2022-03-18 | 2022-03-18 | N型埋沟碳化硅ldmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210274325.3A CN116504833A (zh) | 2022-03-18 | 2022-03-18 | N型埋沟碳化硅ldmos器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116504833A true CN116504833A (zh) | 2023-07-28 |
Family
ID=87318975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210274325.3A Pending CN116504833A (zh) | 2022-03-18 | 2022-03-18 | N型埋沟碳化硅ldmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116504833A (zh) |
-
2022
- 2022-03-18 CN CN202210274325.3A patent/CN116504833A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10784338B2 (en) | Field effect transistor devices with buried well protection regions | |
| JP2662217B2 (ja) | 垂直ゲート半導体装置及びその製造方法 | |
| US8563986B2 (en) | Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices | |
| TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
| JP2017139499A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| US20090173949A1 (en) | Silicon carbide mos field effect transistor with built-in schottky diode and method for manufacturing such transistor | |
| WO2013001677A1 (ja) | 半導体装置とその製造方法 | |
| CN102214684B (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| CN103069571A (zh) | 碳化硅半导体元件及其制造方法 | |
| JP2014003191A (ja) | 半導体装置 | |
| WO2010098076A1 (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| US5218226A (en) | Semiconductor device having high breakdown voltage | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN112531017A (zh) | 新型SiC MOSFET功率器件 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| EP1146566A2 (en) | Semiconductor device having regions having a higher dielectric constant and manufacturing method thereof | |
| US8872242B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| US8399915B2 (en) | Semiconductor device | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN217881518U (zh) | 一种新型碳化硅平面式功率mosfet器件 | |
| US20220246744A1 (en) | Transistor device and method of manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |