CN116799070A - 具有三重resurf结构的分离栅沟槽MOS器件及工艺 - Google Patents
具有三重resurf结构的分离栅沟槽MOS器件及工艺 Download PDFInfo
- Publication number
- CN116799070A CN116799070A CN202311083616.5A CN202311083616A CN116799070A CN 116799070 A CN116799070 A CN 116799070A CN 202311083616 A CN202311083616 A CN 202311083616A CN 116799070 A CN116799070 A CN 116799070A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- ptop
- groove
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 102100035767 Adrenocortical dysplasia protein homolog Human genes 0.000 claims abstract description 43
- 101000929940 Homo sapiens Adrenocortical dysplasia protein homolog Proteins 0.000 claims abstract description 43
- 238000000926 separation method Methods 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 13
- 239000007924 injection Substances 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 210000000746 body region Anatomy 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 101100082447 Arabidopsis thaliana PBL1 gene Proteins 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 238000002513 implantation Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 101100082457 Arabidopsis thaliana PBL2 gene Proteins 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100407151 Arabidopsis thaliana PBL6 gene Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有三重resurf结构的分离栅沟槽MOS器件及工艺；本申请提出的具有三重resurf结构的分离栅沟槽MOS器件通过在分离栅沟槽MOS器件中实现triple resurf结构，在相同耐压下大大降低了器件的比导通电阻，降低了器件的导通损耗。由于分离栅结构本身就对漂移区具有辅助耗尽能力，因此该器件相当于在分离栅沟槽基础上由triple resurf又进行了一次辅助耗尽，在相同耐压下，比传统分离栅沟槽MOS器件具有更低的导通电阻；该器件实现的工艺为多次外延，通过多次外延与多次埋层注入工艺能够实现较为精确的Ptop层，且随着外延次数的增加，Ptop层形貌将越理想，器件的性能将更加优异。
Description
技术领域
本发明涉及半导体技术领域，尤其是一种具有三重resurf结构的分离栅沟槽MOS器件及工艺。
背景技术
分离栅沟槽MOS器件和普通沟槽MOS器件相比，其开关损耗更低，结电容更小，米勒平台窄，相同电压下的导通电阻低，具有良好的开关特性与较低的导通损耗；随着手机快充、电动汽车、无刷电机和锂电池的兴起，中压MOSFET的需求越来越大，中压功率器件开始蓬勃发展；分离栅沟槽MOS器件作为中压MOSFET的代表，被作为开关器件广泛应用于电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件，其比导通电阻是十分重要的参数。
然而，由于分离栅沟槽MOS器件分离栅的存在，相比于传统VDMOS其漂移区在高压下耗尽的更深，这本身就降低了分离栅沟槽MOS器件的比导通电阻；为了进一步降低分离栅沟槽MOS器件的比导通电阻，需要在其漂移区中设计三重resurf结构。三重resurf即tripleresurf；resurf即降低表面电场。
发明内容
为解决现有技术中的至少一个技术问题，本发明实施例提供一种具有三重resurf结构的分离栅沟槽MOS器件及工艺，在相同耐压下大大降低了器件的比导通电阻，降低了器件的导通损耗。为实现以上技术目的，本发明实施例采用的技术方案是：
第一方面，本发明实施例提供了一种具有三重resurf结构的分离栅沟槽MOS器件，包括：N+衬底，位于N+衬底上方的N型外延层；N型外延层背离N+衬底的表面为第一主面，N+衬底背离N型外延层的表面为第二主面；
在N型外延层中设有从第一主面至体内的第一类沟槽；在第一类沟槽中，下半部中间位置设有分离栅多晶硅，分离栅多晶硅的两侧与下侧为分离栅氧化层；分离栅多晶硅的上侧设有垫积氧化层，垫积氧化层的正上方中间位置设有栅极多晶硅；栅极多晶硅两侧设有栅氧化层；
在第一类沟槽以外的左右两侧的N型外延层中，分别制作有Ptop层；Ptop层与第一类沟槽之间间隔一个距离；
在N型外延层顶部非第一类沟槽的其它区域，设有P型体区；P型体区的底部与Ptop层间隔一个距离；在第一类沟槽左侧的P型体区表面，设有自左到右的第一类P+区和第一类N+区；在第一类沟槽右侧的P型体区表面，设有自右到左的第一类P+区和第一类N+区；
在第一主面设有绝缘介质层和正面金属层；其中正面金属层包括第一类正面金属和第二类正面金属，第一类正面金属通过穿透绝缘介质层的通孔连接所有P型体区中的第一类P+区和第一类N+区，以及分离栅多晶硅，作为器件源极；第二类正面金属通过穿透绝缘介质层的通孔连接栅极多晶硅，作为器件栅极；在绝缘介质层上还设有钝化层；钝化层在源极和栅极分别开孔；
在第二主面设有背面金属层，作为器件漏极。
进一步地，Ptop层与第一类沟槽之间的距离为0.5～2微米。
进一步地，Ptop层的宽度为0.5～1微米。
进一步地，Ptop层的长度与分离栅多晶硅相当。
进一步地，P型体区的底部与Ptop层间隔的距离为0.8～1.5微米。
进一步地，第一类沟槽下方设有第三条Ptop层；所述第三条Ptop层与第一类沟槽左右两侧的Ptop层与第一类沟槽的距离相同。
第二方面，本发明实施例提供了一种如上文所述的具有三重resurf结构的分离栅沟槽MOS器件的制作工艺，包括以下步骤：
步骤S1，提供N+衬底，并在N+衬底上外延生长第一外延层，并进行第一次P埋层注入，得到第一P埋层；
步骤S2，外延生长第二外延层，再进行第二次P埋层注入，得到第二P埋层；
步骤S3，重复以上的生长外延层和P埋层注入，得到垂直叠加的多个外延层，以及两列垂直叠加的多个P埋层；
步骤S4，在垂直叠加的多个外延层上再次外延生长厚外延层，形成器件的N型外延层；
步骤S5，在N型外延层的两列垂直叠加的多个P埋层的中间位置刻蚀形成第一类沟槽；第一类沟槽左右两侧的Ptop层分别包括一列垂直叠加的多个P埋层；
步骤S6，第一类沟槽氧化形成分离栅氧化层，在第一类沟槽中填充导电多晶硅；
步骤S7，第一类沟槽中填充导电多晶硅后，进行回刻，形成分离栅多晶硅；
步骤S8，垫积分离栅多晶硅上方的垫积氧化层，第一类沟槽上部侧壁氧化形成栅氧化层；填充导电多晶硅并CMP，形成栅极多晶硅；
步骤S9，通过P型离子注入并退火，形成P型体区；通过N+、P+离子注入形成第一类N+区和第一类P+区；
步骤S10，垫积绝缘介质层，刻蚀通孔，淀积正面金属层，刻蚀形成第一类正面金属和第二类正面金属；制作钝化层并开孔；制作背面金属层。
进一步地，在进行第一次P埋层注入得到第一P埋层PBL1时，再进行一次P型高能离子注入从而形成N型外延层下部的第三条Ptop层。
本发明实施例提供的技术方案带来的有益效果是：本申请提出的，能够在漂移区实现更深的耗尽，大大提升其静态特性的同时开关特性不会受到影响，在相同耐压下，比传统分离栅沟槽MOS器件具有更低的比导通电阻，是一种十分具有量产价值的分离栅沟槽MOS器件结构，可广泛用于各类场合。
附图说明
图1为本发明实施例一中的分离栅沟槽MOS器件结构示意图。
图2为本发明实施例一中的外延生长第一外延层N-epi1，并进行第一次P埋层注入示意图。
图3为本发明实施例一中的外延生长第二外延层N-epi2，再进行第二次P埋层注入示意图。
图4为本发明实施例一中的外延生长第二外延层N-epi3，再进行第三次P埋层注入示意图。
图5为本发明实施例一中的外延生长厚外延层N-epi7，形成器件的N型外延层示意图。
图6为本发明实施例一中的刻蚀形成第一类沟槽示意图。
图7为本发明实施例一中的在第一类沟槽氧化形成分离栅氧化层，填充导电多晶硅示意图。
图8为本发明实施例一中的回刻形成分离栅多晶硅示意图。
图9为本发明实施例一中的垫积氧化层，第一类沟槽0上部侧壁氧化形成栅氧化层；填充导电多晶硅并CMP示意图。
图10为本发明实施例一中的离子注入形成P型体区，形成第一类N+区和第一类P+区示意图。
图11为本发明实施例二中的分离栅沟槽MOS器件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
在本发明实施例的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例一；
实施例一提出一种具有三重resurf结构的分离栅沟槽MOS器件（以下简称器件），如图1所示，包括：N+衬底000，位于N+衬底000上方的N型外延层001；N型外延层001背离N+衬底000的表面为第一主面，N+衬底000背离N型外延层001的表面为第二主面；
在N型外延层001中设有从第一主面至体内的第一类沟槽020；在第一类沟槽020中，下半部中间位置设有分离栅多晶硅022，分离栅多晶硅022的两侧与下侧为分离栅氧化层021；分离栅多晶硅022的上侧设有垫积氧化层023，垫积氧化层023的正上方中间位置设有栅极多晶硅025；栅极多晶硅025两侧设有栅氧化层024；
在第一类沟槽020以外的左右两侧的N型外延层001中，分别制作有Ptop层012；Ptop层012与第一类沟槽020之间间隔一个距离；
在N型外延层001顶部非第一类沟槽020的其它区域，设有P型体区010；P型体区010的底部与Ptop层012间隔一个距离；在第一类沟槽020左侧的P型体区010表面，设有自左到右的第一类P+区011和第一类N+区002；在第一类沟槽020右侧的P型体区010表面，设有自右到左的第一类P+区011和第一类N+区002；
在第一主面设有绝缘介质层030和正面金属层032；其中正面金属层032包括第一类正面金属和第二类正面金属，第一类正面金属通过穿透绝缘介质层030的通孔031连接所有P型体区010中的第一类P+区011和第一类N+区002，以及分离栅多晶硅022，作为器件源极；第二类正面金属通过穿透绝缘介质层030的通孔031连接栅极多晶硅025，作为器件栅极；在器件的版图上，第一类正面金属和第二类正面金属并不重合，以便分别引出源极和栅极，特此说明；在绝缘介质层030上还设有钝化层040；钝化层040在源极和栅极分别开孔；
在第二主面设有背面金属层033，作为器件漏极。
具体地，Ptop层012与第一类沟槽020之间的距离为0.5～2微米；
具体地，Ptop层012的宽度为0.5～1微米；
具体地，Ptop层012的长度与分离栅多晶硅022相当；
具体地，P型体区010的底部与Ptop层012间隔的距离为0.8～1.5微米；
本申请提出的一种具有三重resurf结构的分离栅沟槽MOS器件的制作工艺，包括以下步骤：
步骤S1，提供N+衬底000，并在N+衬底000上外延生长第一外延层N-epi1，并进行第一次P埋层注入，得到第一P埋层PBL1；参见图2；
步骤S2，外延生长第二外延层N-epi2，再进行第二次P埋层注入，得到第二P埋层PBL2；参见图3；
步骤S3，重复以上的生长外延层和P埋层注入，得到垂直叠加的六个外延层N-epi1、N-epi2.......N-epi6，以及两列垂直叠加的六个P埋层PBL1、PBL2.......PBL6；参见图4、图5；根据实际情况，本步骤下N-epi的层数不一定为6层，可根据外延工艺的参数适当调整；
步骤S4，在垂直叠加的六个外延层N-epi1、N-epi2.......N-epi6上再次外延生长厚外延层N-epi7，形成器件的N型外延层001；参见图5；根据实际情况，N-epi的最大层数不一定为7层，而是根据步骤S3中的层数而确定；
步骤S5，在N型外延层001的两列垂直叠加的六个P埋层PBL1、PBL2.......PBL6的中间位置刻蚀形成第一类沟槽020；第一类沟槽020左右两侧的Ptop层012分别包括一列垂直叠加的六个P埋层PBL1、PBL2.......PBL6；参见图6；
步骤S6，第一类沟槽020氧化形成分离栅氧化层021，在第一类沟槽020中填充导电多晶硅；参见图7；
步骤S7，第一类沟槽020中填充导电多晶硅后，进行回刻，形成分离栅多晶硅022；参见图8；
步骤S8，垫积分离栅多晶硅022上方的垫积氧化层023，第一类沟槽020上部侧壁氧化形成栅氧化层024；填充导电多晶硅并CMP，形成栅极多晶硅025；参见图9；
步骤S9，通过P型离子注入并退火，形成P型体区010；通过N+、P+离子注入形成第一类N+区002和第一类P+区011；如图10所示；
步骤S10，垫积绝缘介质层030，刻蚀通孔031，淀积正面金属层032，刻蚀形成第一类正面金属和第二类正面金属；制作钝化层040并开孔；制作背面金属层033；如图1所示。
本申请的主要工作原理为：当高电压加载在器件漏极与源极之间，该器件由于分离栅也会接地，因此分离栅与侧方的漂移区会产生辅助耗尽作用，但由于本申请的结构采用了三重resurf（Triple resurf）结构的Ptop层，Ptop层还会对漂移区进行进一步的辅助耗尽（相比常规分离栅沟槽MOS，本申请器件漂移区相当于多了一次耗尽），因此本申请在实现相同耐压时可以进一步调高N外延层的浓度，从而进一步降低比导通电阻。
实施例二，参见图11；
在实施例一的基础上，在第一类沟槽020下方设有第三条Ptop层；所述第三条Ptop层与第一类沟槽020左右两侧的Ptop层与第一类沟槽020的距离相同；
第一类沟槽020下方的第三条Ptop层用于辅助该部分漂移区的耗尽。
在工艺上，与实施例一不同的是，在进行第一次P埋层注入得到第一P埋层PBL1时，再进行一次P型高能离子注入从而形成N型外延层下部的第三条Ptop层。
本申请提出的具有三重resurf结构的分离栅沟槽MOS器件通过在分离栅沟槽MOS器件中实现triple resurf结构，在相同耐压下大大降低了器件的比导通电阻，降低了器件的导通损耗。由于分离栅结构本身就对漂移区具有辅助耗尽能力，因此该器件相当于在分离栅沟槽基础上由triple resurf又进行了一次辅助耗尽，在相同耐压下，比传统分离栅沟槽MOS器件具有更低的导通电阻；该器件实现的工艺为多次外延，通过多次外延与多次埋层注入工艺能够实现较为精确的Ptop层，且随着外延次数的增加，Ptop层形貌将越理想，器件的性能将更加优异。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种具有三重resurf结构的分离栅沟槽MOS器件，包括：N+衬底(000)，位于N+衬底(000)上方的N型外延层(001)；N型外延层(001)背离N+衬底(000)的表面为第一主面，N+衬底(000)背离N型外延层(001)的表面为第二主面；其特征在于，
在N型外延层(001)中设有从第一主面至体内的第一类沟槽(020)；在第一类沟槽(020)中，下半部中间位置设有分离栅多晶硅(022)，分离栅多晶硅(022)的两侧与下侧为分离栅氧化层(021)；分离栅多晶硅(022)的上侧设有垫积氧化层(023)，垫积氧化层(023)的正上方中间位置设有栅极多晶硅(025)；栅极多晶硅(025)两侧设有栅氧化层(024)；
在第一类沟槽(020)以外的左右两侧的N型外延层(001)中，分别制作有Ptop层(012)；Ptop层(012)与第一类沟槽(020)之间间隔一个距离；
在N型外延层(001)顶部非第一类沟槽(020)的其它区域，设有P型体区(010)；P型体区(010)的底部与Ptop层(012)间隔一个距离；在第一类沟槽(020)左侧的P型体区(010)表面，设有自左到右的第一类P+区(011)和第一类N+区(002)；在第一类沟槽(020)右侧的P型体区(010)表面，设有自右到左的第一类P+区(011)和第一类N+区(002)；
在第一主面设有绝缘介质层(030)和正面金属层(032)；其中正面金属层(032)包括第一类正面金属和第二类正面金属，第一类正面金属通过穿透绝缘介质层(030)的通孔(031)连接所有P型体区(010)中的第一类P+区(011)和第一类N+区(002)，以及分离栅多晶硅(022)，作为器件源极；第二类正面金属通过穿透绝缘介质层(030)的通孔(031)连接栅极多晶硅(025)，作为器件栅极；在绝缘介质层(030)上还设有钝化层(040)；钝化层(040)在源极和栅极分别开孔；
在第二主面设有背面金属层(033)，作为器件漏极。
2.如权利要求1所述的具有三重resurf结构的分离栅沟槽MOS器件，其特征在于，
Ptop层(012)与第一类沟槽(020)之间的距离为0.5～2微米。
3.如权利要求1所述的具有三重resurf结构的分离栅沟槽MOS器件，其特征在于，
Ptop层(012)的宽度为0.5～1微米。
4.如权利要求1所述的具有三重resurf结构的分离栅沟槽MOS器件，其特征在于，
Ptop层(012)的长度与分离栅多晶硅(022)相当。
5.如权利要求1所述的具有三重resurf结构的分离栅沟槽MOS器件，其特征在于，
P型体区(010)的底部与Ptop层(012)间隔的距离为0.8～1.5微米。
6.如权利要求1所述的具有三重resurf结构的分离栅沟槽MOS器件，其特征在于，
第一类沟槽(020)下方设有第三条Ptop层；所述第三条Ptop层与第一类沟槽(020)左右两侧的Ptop层与第一类沟槽(020)的距离相同。
7.一种如权利要求1～5中任一项所述的具有三重resurf结构的分离栅沟槽MOS器件的制作工艺，其特征在于，包括以下步骤：
步骤S1，提供N+衬底(000)，并在N+衬底(000)上外延生长第一外延层，并进行第一次P埋层注入，得到第一P埋层；
步骤S2，外延生长第二外延层，再进行第二次P埋层注入，得到第二P埋层；
步骤S3，重复以上的生长外延层和P埋层注入，得到垂直叠加的多个外延层，以及两列垂直叠加的多个P埋层；
步骤S4，在垂直叠加的多个外延层上再次外延生长厚外延层，形成器件的N型外延层(001)；
步骤S5，在N型外延层(001)的两列垂直叠加的多个P埋层的中间位置刻蚀形成第一类沟槽(020)；第一类沟槽(020)左右两侧的Ptop层(012)分别包括一列垂直叠加的多个P埋层；
步骤S6，第一类沟槽(020)氧化形成分离栅氧化层(021)，在第一类沟槽(020)中填充导电多晶硅；
步骤S7，第一类沟槽(020)中填充导电多晶硅后，进行回刻，形成分离栅多晶硅(022)；
步骤S8，垫积分离栅多晶硅(022)上方的垫积氧化层(023)，第一类沟槽(020)上部侧壁氧化形成栅氧化层(024)；填充导电多晶硅并CMP，形成栅极多晶硅(025)；
步骤S9，通过P型离子注入并退火，形成P型体区(010)；通过N+、P+离子注入形成第一类N+区(002)和第一类P+区(011)；
步骤S10，垫积绝缘介质层(030)，刻蚀通孔(031)，淀积正面金属层(032)，刻蚀形成第一类正面金属和第二类正面金属；制作钝化层(040)并开孔；制作背面金属层(033)。
8.如权利要求7所述的具有三重resurf结构的分离栅沟槽MOS器件的制作工艺，其特征在于，
在进行第一次P埋层注入得到第一P埋层PBL1时，再进行一次P型高能离子注入从而形成N型外延层下部的第三条Ptop层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311083616.5A CN116799070B (zh) | 2023-08-28 | 2023-08-28 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311083616.5A CN116799070B (zh) | 2023-08-28 | 2023-08-28 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116799070A true CN116799070A (zh) | 2023-09-22 |
| CN116799070B CN116799070B (zh) | 2023-11-17 |
Family
ID=88040085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311083616.5A Active CN116799070B (zh) | 2023-08-28 | 2023-08-28 | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116799070B (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051594A (ja) * | 2001-05-30 | 2003-02-21 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| CN1695251A (zh) * | 2001-11-26 | 2005-11-09 | 硅半导体公司 | 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法 |
| US20120064684A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Method for manufacturing a super-junction trench mosfet with resurf stepped oxides and trenched contacts |
| CN103715238A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种超低比导通电阻的横向高压器件 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| US20150162430A1 (en) * | 2013-12-09 | 2015-06-11 | Micrel, Inc | Planar vertical dmos transistor with a conductive spacer structure as gate |
| US20160049508A1 (en) * | 2014-08-12 | 2016-02-18 | Freescale Semiconductor, Inc. | Bidirectional trench fet with gate-based resurf |
| CN110890427A (zh) * | 2019-09-09 | 2020-03-17 | 电子科技大学 | 可调电容的屏蔽栅mosfet器件 |
| CN112582468A (zh) * | 2019-09-29 | 2021-03-30 | 恒泰柯半导体（上海）有限公司 | Sgt器件及其制备方法 |
| CN112670335A (zh) * | 2020-12-30 | 2021-04-16 | 无锡紫光微电子有限公司 | 多次外延制作超结屏蔽栅结构igbt及制造方法 |
| CN213184293U (zh) * | 2020-11-19 | 2021-05-11 | 无锡紫光微电子有限公司 | 超结sgt mos功率半导体器件结构 |
| CN113594257A (zh) * | 2021-08-23 | 2021-11-02 | 电子科技大学 | 一种分离栅vdmos器件及制造方法 |
| CN114784110A (zh) * | 2022-05-10 | 2022-07-22 | 深圳云潼科技有限公司 | 一种屏蔽栅沟槽mosfet及其制作方法 |
| CN217881518U (zh) * | 2022-08-01 | 2022-11-22 | 南京融芯微电子有限公司 | 一种新型碳化硅平面式功率mosfet器件 |
| CN115863398A (zh) * | 2023-02-06 | 2023-03-28 | 苏州锴威特半导体股份有限公司 | 一种碳化硅mosfet及其制造方法 |
| CN116093146A (zh) * | 2023-04-11 | 2023-05-09 | 江苏应能微电子股份有限公司 | 一种分段式分离栅sgt mosfet结构 |
| CN116110944A (zh) * | 2023-04-12 | 2023-05-12 | 江苏应能微电子股份有限公司 | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 |
-
2023
- 2023-08-28 CN CN202311083616.5A patent/CN116799070B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051594A (ja) * | 2001-05-30 | 2003-02-21 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| CN1695251A (zh) * | 2001-11-26 | 2005-11-09 | 硅半导体公司 | 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法 |
| US20120064684A1 (en) * | 2009-12-28 | 2012-03-15 | Force Mos Technology Co. Ltd. | Method for manufacturing a super-junction trench mosfet with resurf stepped oxides and trenched contacts |
| US20150162430A1 (en) * | 2013-12-09 | 2015-06-11 | Micrel, Inc | Planar vertical dmos transistor with a conductive spacer structure as gate |
| CN103715238A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种超低比导通电阻的横向高压器件 |
| US20160049508A1 (en) * | 2014-08-12 | 2016-02-18 | Freescale Semiconductor, Inc. | Bidirectional trench fet with gate-based resurf |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN110890427A (zh) * | 2019-09-09 | 2020-03-17 | 电子科技大学 | 可调电容的屏蔽栅mosfet器件 |
| CN112582468A (zh) * | 2019-09-29 | 2021-03-30 | 恒泰柯半导体（上海）有限公司 | Sgt器件及其制备方法 |
| CN213184293U (zh) * | 2020-11-19 | 2021-05-11 | 无锡紫光微电子有限公司 | 超结sgt mos功率半导体器件结构 |
| CN112670335A (zh) * | 2020-12-30 | 2021-04-16 | 无锡紫光微电子有限公司 | 多次外延制作超结屏蔽栅结构igbt及制造方法 |
| CN113594257A (zh) * | 2021-08-23 | 2021-11-02 | 电子科技大学 | 一种分离栅vdmos器件及制造方法 |
| CN114784110A (zh) * | 2022-05-10 | 2022-07-22 | 深圳云潼科技有限公司 | 一种屏蔽栅沟槽mosfet及其制作方法 |
| CN217881518U (zh) * | 2022-08-01 | 2022-11-22 | 南京融芯微电子有限公司 | 一种新型碳化硅平面式功率mosfet器件 |
| CN115863398A (zh) * | 2023-02-06 | 2023-03-28 | 苏州锴威特半导体股份有限公司 | 一种碳化硅mosfet及其制造方法 |
| CN116093146A (zh) * | 2023-04-11 | 2023-05-09 | 江苏应能微电子股份有限公司 | 一种分段式分离栅sgt mosfet结构 |
| CN116110944A (zh) * | 2023-04-12 | 2023-05-12 | 江苏应能微电子股份有限公司 | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116799070B (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111727491B (zh) | 自对准沟槽mosfet的结构和方法 | |
| US8080858B2 (en) | Semiconductor component having a space saving edge structure | |
| US10014404B2 (en) | MOS-gated power devices, methods, and integrated circuits | |
| WO2018052098A1 (ja) | 半導体装置およびその製造方法 | |
| US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| US20190280119A1 (en) | Super junction power transistor and preparation method thereof | |
| US10510747B1 (en) | BCD semiconductor device and method for manufacturing the same | |
| CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| CN117410347A (zh) | 低终端面积的超结功率器件及制备方法 | |
| CN113451392A (zh) | 半导体装置 | |
| CN111725306B (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| CN116799070B (zh) | 具有三重resurf结构的分离栅沟槽MOS器件及工艺 | |
| EP3614424A1 (en) | Local insulation by oxide region made from porous silicon | |
| EP4250359A1 (en) | Semiconductor device and method of fabricating a semiconductor device | |
| JP5055722B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113725299B (zh) | 一种无结型自耗尽晶体管及其制备方法 | |
| CN113097311B (zh) | 一种具有栅氧优化结构的功率半导体器件及制造方法 | |
| US20210184030A1 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevating machine | |
| CN111146285B (zh) | 半导体功率晶体管及其制造方法 | |
| CN116825850B (zh) | 一种集成esd保护器件的分离栅沟槽mos器件及工艺 | |
| CN113903801B (zh) | Igbt器件及其制作方法 | |
| EP4362068A1 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
| CN215118910U (zh) | 沟槽型垂直双扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |