CN113725299B - 一种无结型自耗尽晶体管及其制备方法 - Google Patents

一种无结型自耗尽晶体管及其制备方法 Download PDF

Info

Publication number
CN113725299B
CN113725299B CN202111006465.4A CN202111006465A CN113725299B CN 113725299 B CN113725299 B CN 113725299B CN 202111006465 A CN202111006465 A CN 202111006465A CN 113725299 B CN113725299 B CN 113725299B
Authority
CN
China
Prior art keywords
layer
polysilicon
epitaxial
polysilicon layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111006465.4A
Other languages
English (en)
Other versions
CN113725299A (zh
Inventor
任炜强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenmaojia Semiconductor Co ltd
Original Assignee
Shenzhen Zhenmaojia Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenmaojia Semiconductor Co ltd filed Critical Shenzhen Zhenmaojia Semiconductor Co ltd
Priority to CN202111006465.4A priority Critical patent/CN113725299B/zh
Publication of CN113725299A publication Critical patent/CN113725299A/zh
Application granted granted Critical
Publication of CN113725299B publication Critical patent/CN113725299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及晶体管领域，公开了一种无结型自耗尽晶体管及其制备方法，其中，所述器件包括衬底、外延层、与外延层掺杂类型相同的第一多晶硅层、与外延层掺杂类型相反的第二多晶硅层、源极层、第一金属层、第二金属层和绝缘材料；所述器件的制备方法包括：在衬底的第一表面上形成外延层，在外延层的沟槽内形成第一多晶硅层和第二多晶硅层，在外延层上形成源极层，在第一衬底的第二表面上形成第一金属层，在第二多晶硅层和源极层上形成第二金属层。申请的器件的第一多晶硅层可以通过电荷平衡实现耐压，第二多晶硅层可以通过自耗尽形成耐压，无需P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高。

Description

一种无结型自耗尽晶体管及其制备方法
技术领域
本申请涉及晶体管领域，尤其是涉及一种无结型自耗尽晶体管及其制备方法。
背景技术
垂直MOS场效应晶体管（VMOSFET）具有垂直导电性，由于漏极是从芯片的背面引出，所以ID不是沿芯片水平流动，而是自重掺杂N+区(源极S)出发，经过P沟道流入轻掺杂N-漂移区，最后垂直向下到达漏极D。
相关技术的垂直MOS场效应晶体管的N型外延层内设有P阱区（P well），由于垂直MOS场效应晶体管的电子迁移率主要受掺杂浓度的影响， 30V以下的产品的N型外延层的掺杂浓度本身就很高，若在N型外延层内进行P掺杂来形成P阱区，外延层的掺杂浓度就会更高，杂质散射严重会导致迁移率降低。此外，相关技术的垂直MOS场效应晶体管中，还需要在P阱区内设置N+源区，N+源区与P阱区之间、P阱区与N型外延层之间形成两个背靠背的pn结，pn结会引起闩锁效应，降低垂直MOS场效应晶体管的雪崩耐量、电子迁移率和功率密度。
发明内容
为了提高垂直MOS场效应晶体管的雪崩耐量、电子迁移率和功率密度，本申请提供了一种无结型自耗尽晶体管及其制备方法。
第一方面，本申请提供一种无结型自耗尽晶体管，采用如下的技术方案：
一种无结型自耗尽晶体管，包括：
衬底，所述衬底包括第一表面和与第一表面相对的第二表面；
设于所述衬底第一表面上的的外延层，所述外延层设有若干个沟槽；
设于所述沟槽内的多晶硅，所述多晶硅包括设于沟槽底部第一多晶硅层和设于第一多晶硅层上的第二多晶硅层，所述第一多晶硅层的掺杂类型与外延层的掺杂类型相同，所述第二多晶硅层的掺杂类型与外延层的掺杂类型相反；
源极层，所述源极层与沟槽交替设置；
设于所述衬底第二表面上的第一金属层；
设于所述源极层和所述第二多晶硅层上的第二金属层；
其中，所述第一多晶硅层与所述第二多晶硅层之间、所述第一多晶硅层与所述外延层之间、所述第二多晶硅层与所述外延层之间、所述第二多晶硅层与所述第二金属层之间均具有绝缘材料隔开，且所述沟槽之间的距离以及所述第二多晶硅层侧壁绝缘材料的厚度足以形成柵极之间的自耗尽作用。
通过采用上述技术方案，由于第一多晶硅层的掺杂类型和外延层的掺杂类型相同，第二多晶硅层的掺杂类型和外延层的掺杂类型相反，因此本申请的器件的第一多晶硅层可以通过电荷平衡实现耐压，第二多晶硅层可以通过自耗尽形成耐压，无需P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高。
具体的，由于第二多晶硅层的掺杂类型和外延层的掺杂类型相反，第二多晶硅层与第二栅氧化层形成的电容可以使外延层中的多子（多数载流子）耗尽，因此相邻两个第二多晶硅层之间形成耗尽层，该耗尽层在可以起到阻断电流的作用，同时反向时可以阻断电压。
优选的，所述第一多晶硅层的掺杂浓度为1018~1021 ion/cm3，所述第二多晶硅层的掺杂浓度为1018~1021 ion/cm3；
所述第一多晶硅层（31）的高度与所述第二多晶硅层（32）的高度相等或不等。
通过采用上述技术方案，上述掺杂浓度的第一多晶硅层和第二多晶硅层可以更好地提高器件的导电性能，且该掺杂浓度的第二多晶硅层与第二栅氧化层形成的电容可以更快地使外延层中的多子（多数载流子）耗尽。
优选的，所述第一多晶硅层与所述第二金属层短接；或者，所述第一多晶硅层与栅极短接。
通过采用上述技术方案，本申请的第一多晶硅层可以与源极（第二金属层）短接，以使器件获得更好的开关特性；此外，本申请的第一多晶硅层还可以与栅极（第二多晶硅层）短接，以使器件获得更好的导通特性。
优选的，所述外延层由掺杂浓度不均匀的半导体材料制成；或者，所述外延层由多层不同掺杂浓度的半导体材料组成。
通过上述技术方案，本申请的外延层对材料的要求限制少，当本申请的外延层由不同掺杂浓度的半导体材料组成时，可以更好地提高器件的导电性能。
优选的，所述源极层的掺杂类型与所述外延层的掺杂类型相同，所述源极层的掺杂浓度为1014~1016 ions/cm3。
通过采用上述技术方案，可以提高源极层与第二金属层的欧姆接触。
优选的，所述第一多晶硅层和所述外延层之间的绝缘材料为第一栅氧化层，所述第二多晶硅层与所述外延层之间的绝缘材料为第二栅氧化层，所述第一多晶硅层和所述第二多晶硅层之间的绝缘材料为第一隔离层，所述第二多晶硅层和所述第二金属层之间的绝缘材料为第二隔离层。
通过采用上述技术方案，第二多晶硅层可以与第二栅氧化层形成的电容可以使外延层中的多子耗尽，在相邻两个第二多晶硅层之间形成耗尽层，起到阻断电流的作用，同时反向时可以阻断电压。
优选的，所述第二隔离层的图形由所述沟槽的槽开口的图形重叠界定，所述源极层的图形与所述第二隔离层的图形互补界定，以形成柵极之间的自耗尽。
通过采用上述技术方案，不仅可以减少制备所述第二隔离层所需的光罩，还可以利用所述第二隔离层作为所述源极层的光罩，以减少制备所述源极层所需的光罩。
优选的，所述无结型自耗尽晶体管应用于Si型功率元器件，或者应用于SiC型功率元器件。
由于本申请的无结型自耗尽晶体管无需P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高，因此不仅可以应用于Si型功率元器件，还可以应用于SiC型功率元器件。将本申请的无结型自耗尽晶体管应用于SiC型功率元器件，可以具有更高耐压、更低导通电阻、可更高速工作，且可在更高温条件下工作。
SiC是在热、化学、机械方面都非常稳定的化合物半导体，对于功率元器件来说的重要参数都非常优异。作为元件，具有优于Si半导体的低阻值，可以高速工作，高温工作，能够大幅度削减从电力传输到实际设备的各种功率转换过程中的能量损耗。
第二方面，本申请提供一种无结型自耗尽晶体管的制备方法，采用如下的技术方案：
一种无结型自耗尽晶体管的制备方法，用于制备上述任一项无结型自耗尽晶体管，包括以下步骤：
在衬底的第一表面上形成外延层，所述外延层设有若干个沟槽；
在所述沟槽的底部形成掺杂类型与外延层相同的第一多晶硅层，其中，所述第一多晶硅层和外延层之间具有绝缘材料；
在所述第一多晶硅层上形成掺杂类型与外延层相反的第二多晶硅层，其中，所述第一多晶硅层和第二多晶硅层之间具有绝缘材料，且所述第二多晶硅层和外延层之间具有绝缘材料；
在所述外延层上形成源极层，所述源极层与沟槽交替设置；
在所述衬底的第二表面形成第一金属层，在所述源极层和第二多晶硅层上形成第二金属层，其中，所述第二多晶硅层和第二金属层之间具有绝缘材料。
通过采用上述技术方案，本申请器件的制备方法简单，只需在沟槽内沉积两次多晶硅并对多晶硅进行不同类型的掺杂就可以形成极性相反的第一多晶硅层和第二多晶硅层，无需进行P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高。
优选的，所述源极层的制备方法包括：对沟槽以外的外延层表面进行掺杂，以在外延层内形成源极层，其中源极层与沟槽交替设置，源极层的掺杂类型与外延层的掺杂类型相同，所述源极层的掺杂浓度为1014~1016 ions/cm3。
通过采用上述技术方案，在外延层内形成该掺杂浓度的源极层可以提高源极层与第二金属层的欧姆接触。
优选的，在所述第一多晶硅层形成之前，还包括以下步骤：
采用热氧化的方法在外延层的表面形成牺牲氧化层，所述牺牲氧化层的厚度为200~1000埃，生长温度为700~1200℃；
采用湿法腐蚀的方法去除所述牺牲氧化层；
采用热氧化的方法在所述外延层的表面形成第一栅氧化层，所述第一栅氧化层的厚度为300~13000埃，生长温度为700~1150℃；或者，
采用热生长的方法在所述外延层的表面形成厚度为200~7000埃的氧化层，生长温度为700~1150℃，然后采用沉积的方法在氧化层上形成厚度为100~12000埃的氧化层，两种方法形成的氧化层构成所述第一栅氧化层，总厚度为300~13000埃；
其中，所述第一多晶硅层和外延层之间的绝缘材料为第一栅氧化层；所述第一多晶硅层沉积在所述第一栅氧化层上。
通过采用上述技术方案，与直接在外延层上形成第一栅氧化层相比，本申请在形成第一栅氧化层之前先形成牺牲氧化层后又去除，可以减少沟槽刻蚀所形成的缺陷，提高多晶硅层的形成质量。
此外，采用热生长的方法在700~1150℃下形成厚度为300~13000埃的第一栅氧化层，可以保证第一栅氧化层的晶体质量，有效地将第一多晶硅层和外延层隔绝开，同时有利于后续的第一多晶硅层的形成。
同样地，先采用热生长的方法在700~1150℃下形成厚度为200~7000埃的氧化层，然后采用沉积的方法形成厚度为100~12000埃的氧化层，可以保证第一栅氧化层的晶体质量，有效地将第一多晶硅层和外延层隔绝开，同时有利于后续的第一多晶硅层的形成。
优选的，在所述第二多晶硅层形成之前，还包括以下步骤：
去外延层上和沟槽内的第一栅氧化层和第一多晶硅层，保留沟槽内预设高度的第一多晶硅层和第一栅氧化层；
在所述沟槽内的第一氧化层和第一多晶硅层上形成第一隔离层，所述第一隔离层为所述第一多晶硅层和第二多晶硅层之间的绝缘材料；
采用热氧化的方法在所述外延层上形成第二栅氧化层，所述第二栅氧化层的厚度为300~13000埃，生长温度为700~1150℃；或者，采用热生长的方法在所述外延层的表面形成厚度为200~7000埃的氧化层，生长温度为700~1150℃，然后采用沉积的方法在氧化层上形成厚度为100~12000埃的氧化层，两种方法形成的氧化层构成所述第二栅氧化层，总厚度为300~13000埃，所述第二栅氧化层为所述第二多晶硅层与外延层和有源层之间的绝缘材料；所述第二多晶硅层沉积在所述第二栅氧化层上。
通过采用上述技术方案，采用热生长的方法在700~1150℃下形成厚度为300~13000埃的第二栅氧化层，可以保证第二栅氧化层的晶体质量，有效地将第二多晶硅层和外延层隔绝开，同时有利于后续的第二多晶硅层的形成。
同样地，先采用热生长的方法在700~1150℃下形成厚度为200~7000埃的氧化层，然后采用沉积的方法形成厚度为100~12000埃的氧化层，可以保证第二栅氧化层的晶体质量，有效地将第二多晶硅层和外延层隔绝开，同时有利于后续的第二多晶硅层的形成。
优选的，在所述第二金属层形成之前，还包括以下步骤：
去除所述外延层上和所述沟槽内的第二栅氧化层和第二多晶硅层，保留预设高度的第二多晶硅层和第二栅氧化层；
在所述沟槽内的第二栅氧化层和第二多晶硅层上形成第二隔离层，所述第二隔离层为所述第二多晶硅层和第二金属层之间的绝缘材料。
通过采用上述技术方案，本申请在第二栅氧化层和第二多晶硅层上形成第二隔离层，可以将第二多晶硅层和第二金属层隔绝开。
综上所述，本申请包括以下至少一种有益技术效果：
1、本申请的器件的第一多晶硅层可以通过电荷平衡实现耐压，第二多晶硅层可以通过自耗尽形成耐压，器件无需P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高。
2、本申请器件的制备方法简单，只需在沟槽内沉积两次多晶硅并对多晶硅进行不同类型的掺杂就可以形成极性相反的第一多晶硅层和第二多晶硅层，无需进行P well掺杂。
3、本申请的第一多晶硅层可以与源极（第二金属层）短接，以使器件获得更好的开关特性；此外，本申请的第一多晶硅层还可以与栅极（第二多晶硅层）短接，以使器件获得更好的导通特性。
附图说明
图1是本申请较佳实施例的无结型自耗尽晶体管的剖视图。
图2是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在衬底上形成外延层的示意图。
图3是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在外延层上形成沟槽的示意图。
图4是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在外延层上形成第一栅氧化层的示意图。
图5是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在第一栅氧化层上形成第一多晶硅层的示意图。
图6是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的去外延层上和沟槽内的第一栅氧化层和第一多晶硅层的示意图。
图7是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在沟槽内的第一氧化层和第一多晶硅层上形成第一隔离层的示意图。
图8是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在外延层上形成第二栅氧化层的示意图。
图9是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在第二栅氧化层上形成第二多晶硅层的示意图。
图10是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的去除外延层上和沟槽内的第二栅氧化层和第二多晶硅层的示意图。
图11是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在沟槽内的第二氧化层和第二多晶硅层上形成第二隔离层的示意图。
图12是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的在外延层上形成源极层的示意图。
图13是本申请较佳实施例的制备无结型自耗尽晶体管的过程中的形成第一金属层和第二金属层的示意图。
附图标记说明：
10、衬底10；11、第一表面；12、第二表面；20、外延层；21、沟槽；30、多晶硅；31、第一多晶硅层；32、第二多晶硅层；40、源极层；50、第一金属层50；60、第二金属层；71、第一栅氧化层；72、第二栅氧化层；73、第一隔离层；74、第二隔离层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本申请的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本申请中的实施例，本领域普通技术人员在理解本申请的发明构思前提下所获得的所有其他实施例，都属于本申请保护的范围内。
需要说明，若本申请实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本申请的技术方案，以下将本申请的场效晶体管结构及其制造方法做进一步详细描述与解释，但不作为本申请限定的保护范围。
参见图1，本申请提供的一种无结型自耗尽晶体管，包括衬底10、外延层20、多晶硅30、源极层40、第一金属层50和第二金属层60。
衬底10包括第一表面11和与第一表面11相对的第二表面12，其中，外延层20设于衬底10的第一表面11上，第一金属层50设于衬底10的第二表面12上。衬底10的材料选自Si、SiC、III-V族的元素及其化合物或II-VI族中的元素及其化合物。优选的，衬底10的材料为Si。更优的，衬底10的材料为Si，晶向[100]，但不限于此晶相。在一些实施例中，衬底10为一N型半导体材料。在一些实施例中，衬底10为一P型半导体材料。
外延层20设于衬底10的第一表面11上，外延层20由半导体材料制成。在一些实施例中，外延层20可以由掺杂浓度均匀的半导体材料制成，也可以由掺杂浓度不均匀，即掺杂浓度变化的半导体材料制成。在另外一些实施例中，外延层20可以由多层不同掺杂浓度的半导体材料组成。在本申请一个本实施例中，衬底10为高浓度的N型掺杂，外延层20为低浓度的N型掺杂。
具体的，外延层20设有若干个沟槽21，其中，沟槽21沿着外延层20的表面向衬底10一侧刻蚀形成，其中，外延层20的表面是指外延层20背向衬底10的那一面。在一些实施例中，外延层20设有2、3、4、5、6、7、8、9或10个沟槽21。
沟槽21的深度小于外延层20的厚度，这意味着，沟槽21没有深入至衬底10。沟槽21形状在外延层20表面上是多个平行直条状，但也可以是平行具有相同间隔的各种弯曲形状。具体的，沟槽21的深度为0.1~3微米，示例性为0.1、0.3、0.5、0.7、1.0、1.2、1.5、1.8、2.0、2.2、2.5、2.8、3.0微米。优选的，沟槽21的深度为0.5~2.5微米。沟槽21的深宽比为（1.5~2.5）:1，示例性为1.5:1、1.6:1、1.7:1、1.8:1、1.9:1、2:1、2.2:1、2.3:1、2.4:1、2.5:1。优选的，沟槽21的深宽比为（1.7~2.2）：1。沟槽21之间的宽度可以根据器件的参数要求调整，本申请不作具体限定。
源极层40形成于外延层20，与沟槽21交替设置。在一部分实施例中，源极层40是在外延层20表面的下方，即外延层20内形成，例如，对外延层20注入反极型离子植入或同极型离子来形成源极层40。在一些其它实施例中，源极层40是在外延层20的表面生长，即外延层20外形成，例如，通过沉积等的方法在外延层20的表面沉积形成极性与外延层20极性相同或相反的源极层40。综上，源极层40可以形成于外延层20内，也能形成于外延层20上。在本实施例中，源极层40通过离子注入（IMP）外延层得来的，且源极层40的掺杂类型与外延层20的掺杂类型相同。优选的，本实施例中，将As离子或P离子注入到外延层20，以形成N+型源极层40。其中，P离子通过多次注入的方式来形成N+型源极层40。
半导体与金属接触时，多会形成势垒层，但当半导体掺杂浓度很高时，电子可借隧道效应穿过势垒，从而形成低阻值的欧姆接触。欧姆接触对半导体器件非常重要，形成良好的欧姆接触有利于电流的输入和输出。为了形成良好的欧姆接触，N+型源极层40的掺杂浓度为1014~1016 ions/cm3，示例性为1014 ions/cm3、5*1014 ions/cm3、1015 ions/cm3、5*1015ions/cm3、1016 ions/cm3。更优的，N+型源极层40的掺杂浓度为5*1014~5*1015ions/cm3。
为了保证N+型源极层40的掺杂浓度，N+型源极层40中离子的注入能量为10~100kev，例性为10 kev、20 kev、30 kev、40 kev、50 kev、60 kev、70 kev、80 kev、90 kev、100kev。更优的，N+型源极层40中离子的注入能量为30~70kev。
源极层40与外延层20之间没有绝对分界，通常以该注入材料某一浓度的过渡面用于表征分界面。
具体的，本申请的多晶硅30包括掺杂的第一多晶硅层31和掺杂的第二多晶硅层32，第一多晶硅层31填充在沟槽21的底部，第二多晶硅层32填充在沟槽21内并设于第一多晶硅层31上方，其中，第一多晶硅层31和外延层20之间设有第一栅氧化层71，第二多晶硅层32与外延层20之间设有第二栅氧化层72，第一多晶硅层31和第二多晶硅层32之间设有第一隔离层73，第二多晶硅层32和第二栅氧化层72上设有第二隔离层74。此外，第二多晶硅层32和源极层40之间也设有所述第二栅氧化层72。具体的，第一栅氧化层71与第一隔离层73连接将第一多晶硅层31包覆，第二栅氧化层72与第二隔离层74连接将第二多晶硅层32包覆。
第一多晶硅层31的掺杂类型与外延层20的掺杂类型相同，第二多晶硅层32的掺杂类型与外延层20的掺杂类型相反。若外延层20的掺杂类型为N型，则第一多晶硅层31的掺杂类型为N型，第二多晶硅层32的掺杂类型为P型。若外延层20的掺杂类型为P型，则第一多晶硅层31的掺杂类型为P型，第二多晶硅层32的掺杂类型为N型。
为了满足器件的的良好导电性能，第一多晶硅层31的掺杂浓度为1018~1021 ion/cm3，第二多晶硅层32的掺杂浓度为1018~1021 ion/cm3。优选的，第一多晶硅层31的掺杂浓度为1019~1020ion/cm3，第二多晶硅层32的掺杂浓度为1019~1020ion/cm3。
本申请第一多晶硅层31的厚度为1000~15000埃，第二多晶硅层32的厚度为1000~15000埃。第一多晶硅层31和第二多晶硅层32的厚度与沟槽21的厚度相配，保证沟槽21可以被填满。其中，第一多晶硅层31的高度和第二多晶硅层32的高度可以相同，也可以不相同。
具体的，第一栅氧化层71、第二栅氧化层72、第一隔离层73和第二隔离层74的材料为绝缘材料，其中，绝缘材料选自氧化硅、氮化硅、氮氧化硅、旋涂介电材料（s pi n - o nd i e l e c t r i c m a t e r ia l）、低介电常数介电材料（l o w -kdielectricmaterial）中的一种或几种。绝缘材料可以通过高密度电浆化学气相沉积（highdensityplasmachemicalvapor deposition；HDP-CVD）、次常压化学气相沉积（subatmosphericchemicalvapor deposition；SACVD）或是旋涂等方法形成第一栅氧化层71、第二栅氧化层72、第一隔离层73或第二隔离层74。
在特定实施例中，第一栅氧化层71的材料为氧化硅，第二栅氧化层72的材料为氧化硅，第一隔离层73的材料等离子氧化物（HDP Oxide），第二隔离层74的材料为USG（铀硅玻璃）和/或BPSG（硼磷硅玻璃）。
被绝缘材料包覆的第一多晶硅层31和第二多晶硅层32可以利用其本身的端部延伸或连接引线将电性引拉到绝缘材料之外，或在第二隔离层74之外以导电栓塞贯穿第二隔离层74，使第二多晶硅层32连接线路引拉出去，因此第二多晶硅层32的场电位可以独立调整。
优选的，第二隔离层74的图形由沟槽21的槽开口的图形重叠界定，源极层40的图形与第二隔离层74的图形互补界定，以形成柵极之间的自耗尽。由于第二隔离层74设于沟槽21的槽口处，因此可以减少制备第二隔离层74所需的光罩；此外，本申请还可以利用第二隔离层74作为源极层40的光罩，以减少制备源极层40所需的光罩。
第一金属层50设于衬底10的第二表面12上，第二金属层60设于源极层40和第二隔离层74上。具体的，第一金属层50的材料选自Ti、TiN、Ta、TaN、TiW和W中的一种或几种，第二金属层60的材料选自Al、AlCu和AlSiCu中的一种或几种。第一金属层50的厚度为1~10微米，第二金属层60的厚度为1~10微米。
在一些实施例中，第二金属层60与源极层40和第二隔离层74之间可以设有阻挡层（图中未示出），阻挡层用于阻挡Al的扩散，以保证器件的性能。
在一些实施例中，第一金属层50为漏极，第二金属层60为源极。在一些其他实施例中，第一金属层50为源极，第二金属层60为漏极。其中，源极和漏极是一个相对的概率，理论上来说，漏极和源极是可以互换的。
在一些实施例中，衬底10、外延层20、第一多晶硅层31、源极层40的掺杂类型为N型，第二多晶硅层32的掺杂类型为P型。在一些其它实施例中，衬底10、外延层20、第一多晶硅层31、源极层40的掺杂类型为P型，第二多晶硅层32的掺杂类型为N型。
本申请的无结型自耗尽晶体管在外延层20的沟槽21底部形成掺杂类型与外延层20相同的第一多晶硅层31，并在沟槽21内第一多晶硅层31上形成与外延层20相反的第二多晶硅层32，其中，第一多晶硅层31通过电荷平衡实现耐压，第二多晶硅层32通过自耗尽形成耐压，因此本申请的自耗尽器件无需P well掺杂，因此杂质散射弱，电子迁移率高。此外，本申请的无结型自耗尽晶体管由于没有pn结，因此没有闩锁效应和反向恢复电荷，由于没有闩锁效应，因此器件的雪崩耐量高和电子迁移率高，最终提高器件的功率密度高。
具体的，由于第二多晶硅层32的掺杂类型和外延层20的掺杂类型相反，且沟槽21之间的距离以及第二多晶硅层32侧壁绝缘材料（第二栅氧化层72）的厚度足以形成柵极之间的自耗尽作用。第二多晶硅层32与第二栅氧化层72形成的电容可以使外延层20中的多子耗尽，因此相邻两个第二多晶硅层32之间形成耗尽层，该耗尽层在可以起到阻断电流的作用，同时反向时可以阻断电压。
沟槽21之间的距离、以及第二栅氧化层72的厚度根据晶体管的参数来设定。优选的，第二栅氧化层72的厚度为300~13000埃，沟槽21之间的距离为0.05~0.5微米。
本申请的第一多晶硅层31可以与源极（第二金属层60）短接，以使器件获得更好的开关特性；此外，本申请的第一多晶硅层31还可以与栅极短接，以使器件获得更好的导通特性。
由于本申请的无结型自耗尽晶体管无需P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高，因此不仅可以应用于Si型功率元器件，还可以应用于SiC型功率元器件。将本申请的无结型自耗尽晶体管应用于SiC型功率元器件，可以具有更高耐压、更低导通电阻、可更高速工作，且可在更高温条件下工作。
SiC是在热、化学、机械方面都非常稳定的化合物半导体，对于功率元器件来说的重要参数都非常优异。作为元件，具有优于Si半导体的低阻值，可以高速工作，高温工作，能够大幅度削减从电力传输到实际设备的各种功率转换过程中的能量损耗。
SiC比Si的绝缘击穿场强高约10倍，可耐600V～数千V的高压，与Si元器件相比，可提高杂质浓度，且可使膜厚的漂移层变薄。其中，高耐压功率元器件的电阻成分大多是漂移层的电阻，阻值与漂移层的厚度成比例增加，因为SiC的漂移层可以变薄，所以可制作单位面积的导通电阻非常低的高耐压元器件。因此，本申请的无结型自耗尽晶体管适用于SiC型功率元器件。
本申请还提供了一种无结型自耗尽晶体管的制备方法，用于制备上述无结型自耗尽晶体管，包括以下步骤：
S1、在衬底上形成外延层；
参见图2，衬底10包括第一表面11和与第一表面11相对的第二表面12。衬底10的材料选自Si、SiC、III-V族的元素及其化合物或II-VI族中的元素及其化合物。优选的，衬底10的材料为Si。更优的，衬底10的材料为Si，晶向[100]，但不限于此晶相。在一些实施例中，衬底10为一N型半导体材料。在一些实施例中，衬底10为一P型半导体材料。
具体的，通过化学气相沉积（CVD）、超高真空化学气相沉积（UHV-CVD）等方式在衬底10的第一表面11上沉积形成外延层20。外延层20由半导体材料制成。在一些实施例中，外延层20可以由掺杂浓度均匀的半导体材料制成，也可以由掺杂浓度不均匀，即掺杂浓度变化的半导体材料制成。在另外一些实施例中，外延层20可以由多层不同掺杂浓度的半导体材料组成。在本申请一个本实施例中，衬底10为高浓度N型掺杂，外延层20为低浓度的N型掺杂。
S2、在衬底上形成若干个沟槽；
参见图3，先在外延层20上形成掩膜（图中未示出），然后采用光刻与刻蚀的方法沿着外延层20的表面向衬底10一侧刻蚀形成沟槽21。
掩膜可以通过沉积的方法形成，也可以通过热生长+沉积的方法形成。其中，通过沉积方法形成的掩膜的材料为二氧化硅或氮化硅，但不限于此，掩膜的厚度为1000~8000埃。通过热生长+沉积的方法形成的掩膜包括两层，第一层通过热生长的方法形成，材料为二氧化硅，厚度为200~1000埃，第二层通过沉积的方法形成，材料为二氧化硅或氮化硅，厚度为0~7000埃；其中，先通过热生长的方法形成第一层掩膜。
沟槽21的深度小于外延层20的厚度，这意味着，沟槽21没有深入至衬底10。沟槽21形状在外延层20表面上是多个平行直条状，但也可以是平行具有相同间隔的各种弯曲形状。具体的，沟槽21的深度为0.1~3微米，示例性为0.1、0.3、0.5、0.7、1.0、1.2、1.5、1.8、2.0、2.2、2.5、2.8、3.0微米。优选的，沟槽21的深度为0.5~2.5微米。沟槽21的深宽比为（1.5~2.5）:1，示例性为1.5:1、1.6:1、1.7:1、1.8:1、1.9:1、2:1、2.2:1、2.3:1、2.4:1、2.5:1。优选的，沟槽21的深宽比为（1.7~2.2）：1。沟槽21之间的宽度可以根据器件的参数要求调整，本申请不作具体限定。
S3、在外延层上形成第一栅氧化层；
参见图4，第一栅氧化层71覆盖在外延层20的表面，其中包括覆盖在沟槽21的侧壁上。具体的，第一栅氧化层71的制备方法包括：
S31、采用热氧化的方法在外延层20上形成牺牲氧化层，所述牺牲氧化层的厚度为200~1000埃，生长温度为700~1200℃；
S32、采用湿法腐蚀的方法去除所述牺牲氧化层；
S33、采用热氧化的方法在外延层20上形成第一栅氧化层71，第一栅氧化层71的厚度为300~13000埃，生长温度为700~1150℃；或者，
采用热生长的方法在外延层20的表面形成厚度为200~7000埃的氧化层，生长温度为700~1150℃，然后采用沉积的方法在氧化层上形成厚度为100~12000埃的氧化层，两种方法形成的氧化层构成第一栅氧化层71，总厚度为300~13000埃。
与直接在外延层20上形成第一栅氧化层71相比，本申请在形成第一栅氧化层71之前先形成牺牲氧化层后又去除，可以减少沟槽21刻蚀所形成的缺陷，提高多晶硅层的形成质量。
S4、在第一栅氧化层上形成掺杂类型与外延层相同的第一多晶硅层；
参见图5，第一多晶硅层31覆盖第一栅氧化层71上，并将沟槽21填满。具体的，第一多晶硅层31的制备方法包括：
S41、采用LPCVD的方法在第一栅氧化层71上形成第一多晶硅层31；
S42、采用in-situ的方式对第一多晶硅层31进行掺杂，使得第一多晶硅层31的掺杂类型与外延层20的掺杂类型相同。
为了满足器件的的良好导电性能，第一多晶硅层31的掺杂浓度为1018~1021 ion/cm3，厚度为1000~15000埃。
S5、去外延层上和沟槽内的第一栅氧化层和第一多晶硅层，保留沟槽内的高度为1000~15000埃的第一多晶硅层和第一栅氧化层；
参见图6，去除部分第一栅氧化层71和第一多晶硅层31，将沟槽21以外的外延层20裸露出来，并去除沟槽21内的部分第一栅氧化层71和第一多晶硅层31，保留高度为1000~15000埃的第一多晶硅层31和第一栅氧化层71，其中，保留的第一栅氧化层71的高度可以高于、低于或等于第一多晶硅层31。
S6、在沟槽内的第一氧化层和第一多晶硅层上形成第一隔离层；
参见图7，具体的，采用高密度等离子沉积的方法在沟槽21内形沉积形成多介质氧化层；然后通过刻蚀的方法去除多余的多介质氧化层，保留在第一氧化层和第一多晶硅层31上多介质氧化层形成第一隔离层73；最后采用腐蚀液去除第一隔离层73表面残留的多介质氧化层，以便于后续第二多晶硅层32的形成。优选的，腐蚀液为浓度1~3v/v%的氢氟酸溶液，但不限于此。
S7、在外延层和第一隔离层上形成第二栅氧化层；
参见图8，第二栅氧化层72覆盖在外延层20和第一隔离层73的表面，其中包括覆盖在沟槽21的侧壁上。具体的，采用热氧化的方法形成第二栅氧化层72，第二栅氧化层72的厚度为300~13000埃，生长温度为700~1150℃；或者，采用热生长的方法在外延层20的表面形成厚度为200~7000埃的氧化层，生长温度为700~1150℃，然后采用沉积的方法在氧化层上形成厚度为100~12000埃的氧化层，两种方法形成的氧化层构成第二栅氧化层72，总厚度为300~13000埃。
S8、在第二栅氧化层上形成掺杂类型与外延层相反的第二多晶硅层；
参见图9，第二多晶硅层32覆盖第二栅氧化层72上，并将沟槽21填满。具体的，第二多晶硅层32的制备方法包括：
S41、采用LPCVD的方法在第二栅氧化层72上形成第二多晶硅层32；
S42、采用in-situ的方式对第二多晶硅层32进行掺杂，使得第二多晶硅层32的掺杂类型与外延层20的掺杂类型相反。
为了满足器件的的良好导电性能，第二多晶硅层32的掺杂浓度为1018~1021 ion/cm3，厚度为1000~15000埃。
S9、去除外延层上和沟槽内的第二栅氧化层和第二多晶硅层，保留沟槽内的高度为1000~15000埃的第二多晶硅层和第二栅氧化层；
参见图10，具体的，采用刻蚀和平坦化（CMP）的方法去除外延层20上和沟槽21内的第二栅氧化层72和第二多晶硅层32，保留沟槽21内的高度为1000~15000埃的第二多晶硅层32和第二栅氧化层72，以使第二多晶硅层32的表面低于外延层20的表面10~10000埃，从而给第二隔离层74预留空间。其中，保留的第二栅氧化层72的高度可以高于、低于或等于第二多晶硅层32。
S10、在沟槽内的第二氧化层和第二多晶硅层上形成第二隔离层；
参见图11，具体的，采用高密度等离子沉积的方法在沟槽21内形沉积形成多介质氧化层；然后通过CMP的方法去除多余的多介质氧化层，保留在第二氧化层和第二多晶硅层32上多介质氧化层形成第二隔离层74。其中，第二隔离层74的表面和外延层20的表面齐平。
S11、形成源极层；
参见图12，对沟槽21以外的外延层20表面进行掺杂，以在外延层20内形成源极层40，其中源极层40与沟槽21交替设置，源极层40的掺杂类型与外延层20的掺杂类型相同。在一些其它实施例中，源极层40是在外延层20的表面生长，即外延层20外形成，例如，通过沉积等的方法在外延层20的表面沉积形成极性与外延层20极性相同或相反的源极层40。
优选的，本实施例中，将As离子或P离子注入到外延层20，以形成N+型源极层40。其中，P离子通过多次注入的方式来形成N+型源极层40。
半导体与金属接触时，多会形成势垒层，但当半导体掺杂浓度很高时，电子可借隧道效应穿过势垒，从而形成低阻值的欧姆接触。欧姆接触对半导体器件非常重要，形成良好的欧姆接触有利于电流的输入和输出。为了形成良好的欧姆接触，N+型源极层40的掺杂浓度为1014~1016 ions/cm3，示例性为1014 ions/cm3、5*1014 ions/cm3、1015 ions/cm3、5*1015ions/cm3、1016 ions/cm3。更优的，N+型源极层40的掺杂浓度为5*1014~5*1015ions/cm3。
为了保证N+型源极层40的掺杂浓度，N+型源极层40中离子的注入能量为10~100kev，例性为10 kev、20 kev、30 kev、40 kev、50 kev、60 kev、70 kev、80 kev、90 kev、100kev。更优的，N+型源极层40中离子的注入能量为30~70kev。
源极层40与外延层20之间没有绝对分界，通常以该注入材料某一浓度的过渡面用于表征分界面。
S12、形成第一金属层和第二金属层；
参见图13，在衬底10的第二表面12沉积金属形成第一金属层50，在源极层40和第二隔离层74的表面沉积金属形成第二金属层60。具体的，第一金属层50的材料选自Ti、TiN、Ta、TaN、TiW和W中的一种或几种，第二金属层60的材料选自Al、AlCu和AlSiCu中的一种或几种。第一金属层50的厚度为1~10微米，第二金属层60的厚度为1~10微米。
在一些实施例中，第二金属层60与源极层40和第二隔离层74之间可以设有阻挡层，阻挡层用于阻挡Al的扩散，以保证器件的性能。
本申请器件的制备方法简单，只需在沟槽21内沉积两次多晶硅并对多晶硅进行不同类型的掺杂就可以形成极性相反的第一多晶硅层31和第二多晶硅层32，无需进行P well掺杂，无pn结，无闩锁效应，器件的雪崩耐量高，电子迁移率高，功率密度高。

Claims (9)

1.一种无结型自耗尽晶体管，其特征在于，包括：
衬底（10），包括第一表面（11）和与第一表面（11）相对的第二表面（12）；
设于所述衬底（10）第一表面（11）上的的外延层（20），所述外延层（20）设有若干个沟槽（21）；
设于所述沟槽（21）内的多晶硅（30），所述多晶硅（30）包括设于沟槽（21）底部第一多晶硅层（31）和设于第一多晶硅层（31）上的第二多晶硅层（32），所述第一多晶硅层（31）的掺杂类型与外延层（20）的掺杂类型相同，所述第二多晶硅层（32）的掺杂类型与外延层（20）的掺杂类型相反；
源极层（40），所述源极层（40）与沟槽（21）交替设置；
设于所述衬底（10）第二表面（12）上的第一金属层（50）；
设于所述源极层（40）和所述第二多晶硅层（32）上的第二金属层（60）；
其中，所述第一多晶硅层（31）与所述第二多晶硅层（32）之间、所述第一多晶硅层（31）与所述外延层（20）之间、所述第二多晶硅层（32）与所述外延层（20）之间、所述第二多晶硅层（32）与所述第二金属层（60）之间均具有绝缘材料隔开，且所述沟槽（21）之间的距离以及所述第二多晶硅层（32）侧壁绝缘材料的厚度足以形成柵极之间的自耗尽作用。
2.如权利要求1所述的无结型自耗尽晶体管，其特征在于，所述第一多晶硅层（31）的掺杂浓度为1018~1021 ion/cm3，所述第二多晶硅层（32）的掺杂浓度为1018~1021 ion/cm3；
所述第一多晶硅层（31）的高度与所述第二多晶硅层（32）的高度相等或不等；
所述第一多晶硅层（31）与所述第二金属层（60）短接；或者，所述第一多晶硅层（31）与栅极短接。
3.如权利要求1所述的无结型自耗尽晶体管，其特征在于，所述外延层（20）由掺杂浓度不均匀的半导体材料制成；或者，所述外延层（20）由多层不同掺杂浓度的半导体材料组成；
所述源极层（40）的掺杂类型与所述外延层（20）的掺杂类型相同，所述源极层（40）的掺杂浓度为1014~1016 ions/cm3。
4.如权利要求1~3任一项所述的无结型自耗尽晶体管，其特征在于，所述无结型自耗尽晶体管应用于Si型功率元器件，或者应用于SiC型功率元器件。
5.一种无结型自耗尽晶体管的制备方法，用于制备如权利要求1~4任一项所述的无结型自耗尽晶体管，其特征在于，包括以下步骤：
在衬底（10）的第一表面（11）上形成外延层（20），所述外延层（20）设有若干个沟槽（21）；
在所述沟槽（21）的底部形成掺杂类型与外延层（20）相同的第一多晶硅层（31），其中，所述第一多晶硅层（31）和外延层（20）之间具有绝缘材料；
在所述第一多晶硅层（31）上形成掺杂类型与外延层（20）相反的第二多晶硅层（32），其中，所述第一多晶硅层（31）和第二多晶硅层（32）之间具有绝缘材料，且所述第二多晶硅层（32）和外延层（20）之间具有绝缘材料；
在所述外延层（20）上形成源极层（40），所述源极层（40）与沟槽（21）交替设置；
在所述衬底（10）的第二表面（12）形成第一金属层（50），在所述源极层（40）和第二多晶硅层（32）上形成第二金属层（60），其中，所述第二多晶硅层（32）和第二金属层（60）之间具有绝缘材料。
6.如权利要求5所述的无结型自耗尽晶体管的制备方法，其特征在于，所述源极层（40）的制备方法包括：对沟槽（21）以外的外延层（20）表面进行掺杂，以在外延层（20）内形成源极层（40），其中源极层（40）与沟槽（21）交替设置，源极层（40）的掺杂类型与外延层（20）的掺杂类型相同，所述源极层（40）的掺杂浓度为1014~1016 ions/cm3。
7.如权利要求5所述的无结型自耗尽晶体管的制备方法，其特征在于，在所述第一多晶硅层（31）形成之前，还包括以下步骤：
采用热氧化的方法在外延层（20）的表面形成牺牲氧化层，所述牺牲氧化层的厚度为200~1000埃，生长温度为700~1200℃；
采用湿法腐蚀的方法去除所述牺牲氧化层；
采用热氧化的方法在所述外延层（20）的表面形成第一栅氧化层（71），所述第一栅氧化层（71）的厚度为300~13000埃，生长温度为700~1150℃；或者，
采用热生长的方法在所述外延层（20）的表面形成厚度为200~7000埃的氧化层，生长温度为700~1150℃，然后采用沉积的方法在氧化层上形成厚度为100~12000埃的氧化层，两种方法形成的氧化层构成所述第一栅氧化层（71），总厚度为300~13000埃；
其中，所述第一多晶硅层（31）和外延层（20）之间的绝缘材料为第一栅氧化层（71）；所述第一多晶硅层（31）沉积在所述第一栅氧化层（71）上。
8.如权利要求7所述的无结型自耗尽晶体管的制备方法，其特征在于，在所述第二多晶硅层（32）形成之前，还包括以下步骤：
去外延层（20）上和沟槽（21）内的第一栅氧化层（71）和第一多晶硅层（31），保留沟槽（21）内预设高度的第一多晶硅层（31）和第一栅氧化层（71）；
在所述沟槽（21）内的第一氧化层和第一多晶硅层（31）上形成第一隔离层（73），所述第一隔离层（73）为所述第一多晶硅层（31）和第二多晶硅层（32）之间的绝缘材料；
采用热氧化的方法在所述外延层（20）上形成第二栅氧化层（72），所述第二栅氧化层（72）的厚度为300~13000埃，生长温度为700~1150℃；或者，采用热生长的方法在所述外延层（20）的表面形成厚度为200~7000埃的氧化层，生长温度为700~1150℃，然后采用沉积的方法在氧化层上形成厚度为100~12000埃的氧化层，两种方法形成的氧化层构成所述第二栅氧化层（72），总厚度为300~13000埃，所述第二栅氧化层（72）为所述第二多晶硅层（32）与外延层（20）和有源层之间的绝缘材料；所述第二多晶硅层（32）沉积在所述第二栅氧化层（72）上。
9.如权利要求8所述的无结型自耗尽晶体管的制备方法，其特征在于，在所述第二金属层（60）形成之前，还包括以下步骤：
去除所述外延层（20）上和所述沟槽（21）内的第二栅氧化层（72）和第二多晶硅层（32），保留预设高度的第二多晶硅层（32）和第二栅氧化层（72）；
在所述沟槽（21）内的第二栅氧化层（72）和第二多晶硅层（32）上形成第二隔离层（74），所述第二隔离层（74）为所述第二多晶硅层（32）和第二金属层（60）之间的绝缘材料。
CN202111006465.4A 2021-08-30 2021-08-30 一种无结型自耗尽晶体管及其制备方法 Active CN113725299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111006465.4A CN113725299B (zh) 2021-08-30 2021-08-30 一种无结型自耗尽晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111006465.4A CN113725299B (zh) 2021-08-30 2021-08-30 一种无结型自耗尽晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113725299A CN113725299A (zh) 2021-11-30
CN113725299B true CN113725299B (zh) 2022-04-19

Family

ID=78679269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111006465.4A Active CN113725299B (zh) 2021-08-30 2021-08-30 一种无结型自耗尽晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113725299B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497225A (zh) * 2022-02-15 2022-05-13 恒泰柯半导体（上海）有限公司 一种半导体元件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362550B2 (en) * 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US9679890B2 (en) * 2013-08-09 2017-06-13 Fairchild Semiconductor Corporation Junction-less insulated gate current limiter device
CN105826360B (zh) * 2015-01-07 2019-10-15 北大方正集团有限公司 沟槽型半超结功率器件及其制作方法
US10164088B2 (en) * 2015-07-09 2018-12-25 Great Wall Semiconductor Corporation Trench MOSFET with depleted gate shield and method of manufacture
US9722059B2 (en) * 2015-08-21 2017-08-01 Infineon Technologies Ag Latch-up free power transistor
US10777661B2 (en) * 2018-03-01 2020-09-15 Ipower Semiconductor Method of manufacturing shielded gate trench MOSFET devices
US11538911B2 (en) * 2018-05-08 2022-12-27 Ipower Semiconductor Shielded trench devices

Also Published As

Publication number Publication date
CN113725299A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN111727491B (zh) 自对准沟槽mosfet的结构和方法
US9048214B2 (en) Bidirectional field effect transistor and method
US8106436B2 (en) Semiconductor trench structure having a sealing plug
US7902601B2 (en) Semiconductor device having deep trench charge compensation regions and method
KR101613092B1 (ko) 수직 전하-보상 구조물 및 표면-아래 접속층을 구비한 반도체 소자 및 방법
US9917184B2 (en) Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US8519476B2 (en) Method of forming a self-aligned charge balanced power DMOS
JP2018515927A (ja) 複数遮蔽トレンチゲートｆｅｔ
US7199006B2 (en) Planarization method of manufacturing a superjunction device
US20120326227A1 (en) Method of making an insulated gate semiconductor device and structure
KR101787352B1 (ko) 매립된 절연 층 및 그를 통해 연장하는 수직 도전 구조를 포함하는 전자 디바이스 및 이를 형성하는 공정
US20080258214A1 (en) Semiconductor Device and Method of Fabricating the Same
US8963218B2 (en) Dual-gate VDMOS device
KR20070038945A (ko) 수퍼 접합 장치의 제조 방법
CN105321824B (zh) 半导体装置的制造方法
EP3605615A1 (en) Silicon carbide mosfet device and manufacturing method thereof
KR101873850B1 (ko) 보디 영역과 드리프트 영역 사이의 수직 ｐｎ 접합을 포함하는 반도체 디바이스
CN113725299B (zh) 一种无结型自耗尽晶体管及其制备方法
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
CN110943119A (zh) 窄台面超结mosfet
CN117410347A (zh) 低终端面积的超结功率器件及制备方法
CN106847700B (zh) 一种高压vdmos结构及其制备方法
CN111129134B (zh) Igbt芯片及其制造方法
US20100289074A1 (en) Semiconductor device and method of fabricating the same
CN114639607B (zh) Mos器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant