CN113451392A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113451392A
CN113451392A CN202110297220.5A CN202110297220A CN113451392A CN 113451392 A CN113451392 A CN 113451392A CN 202110297220 A CN202110297220 A CN 202110297220A CN 113451392 A CN113451392 A CN 113451392A
Authority
CN
China
Prior art keywords
layer
region
main surface
conductivity type
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110297220.5A
Other languages
English (en)
Inventor
池田宗谦
曾根田真也
原田健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113451392A publication Critical patent/CN113451392A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置具有：半导体基板，其具有第1主面和第2主面；空穴注入区域，其具有在第1主面侧设置的第2导电型的空穴注入层及在第2主面侧设置的第2导电型的半导体层；二极管区域，其具有在第1主面侧设置的第2导电型的阳极层及在第2主面侧设置的第1导电型的阴极层，在阳极层的第2主面侧端部和第1主面之间没有第1导电型的半导体层；以及在第1主面侧设置的第2导电型的边界部半导体层、在边界部半导体层的表层设置的第1导电型的载流子注入抑制层及在第2主面侧从空穴注入区域伸出地设置的第2导电型的半导体层，它们设置于二极管区域和空穴注入区域之间。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
从节能的观点出发，逆变器装置被广泛用于家电产品、电动汽车、铁路等领域。逆变器装置多数是使用绝缘栅型双极晶体管(IGBT：Insulated Gate Bipolar Transistor)和续流用二极管而构成的。绝缘栅型双极晶体管和二极管在逆变器装置的内部通过导线等配线进行连接。
为了逆变器装置的小型化，提出了将绝缘栅型双极晶体管和二极管形成于一个半导体基板的半导体装置(例如，专利文献1)。
专利文献1：日本特开2008-103590号公报
但是，存在如下问题，即，就上述那样的在一个半导体基板形成有绝缘栅型双极晶体管和二极管的半导体装置而言，由于绝缘栅型双极晶体管区域、末端区域、或设置有栅极信号接收焊盘的栅极信号接收区域等的空穴注入区域与二极管区域是相邻地配置的，因此少数载流子即空穴从空穴注入区域向二极管区域流入，恢复动作时的破坏耐量降低。
发明内容
本发明就是为了解决上述那样的课题而提出的，其目的在于，提供对从绝缘栅型双极晶体管区域、末端区域、及栅极信号接收区域等的空穴注入区域向二极管区域的空穴的流入进行抑制，使恢复动作时的破坏耐量提高的半导体装置。
本发明涉及的半导体装置具有：半导体基板，其在第1主面和与第1主面相对的第2主面之间具有第1导电型的漂移层；空穴注入区域，其具有第2导电型的空穴注入层及第2导电型的半导体层，该第2导电型的空穴注入层设置于半导体基板的第1主面侧的表层，该第2导电型的半导体层设置于第2主面侧的表层；二极管区域，其具有第2导电型的阳极层、第2导电型的阳极接触层及第1导电型的阴极层，该第2导电型的阳极层设置于半导体基板的第1主面侧的表层，该第2导电型的阳极接触层选择性地设置于阳极层的第1主面侧的表层，杂质浓度比阳极层高，该第1导电型的阴极层设置于半导体基板的第2主面侧的表层，在阳极层的第2主面侧端部和第1主面之间没有第1导电型的半导体层；边界区域，其设置于二极管区域和空穴注入区域之间，具有第2导电型的边界部半导体层、第1导电型的载流子注入抑制层、第2导电型的边界部接触层及在半导体基板的第2主面侧的表层从空穴注入区域伸出地设置的第2导电型的半导体层，该第2导电型的边界部半导体层设置于半导体基板的第1主面侧的表层，该第1导电型的载流子注入抑制层设置于边界部半导体层的表层，该第2导电型的边界部接触层设置于边界部半导体层的表层，杂质浓度比边界部半导体层高；以及哑栅极电极，其设置于二极管区域和边界区域之间的半导体基板的第1主面侧，隔着栅极绝缘膜面向边界部半导体层及漂移层，该哑栅极电极不被施加栅极驱动电压。
发明的效果
根据本发明，通过在空穴注入区域和二极管区域之间设置边界区域，在边界区域设置对空穴注入进行抑制的载流子注入抑制层，从而能够对向二极管区域的空穴的流入进行抑制而提高恢复动作时的破坏耐量。
附图说明
图1是表示实施方式1涉及的半导体装置的俯视图。
图2是表示实施方式1涉及的半导体装置的俯视图。
图3是表示实施方式1涉及的半导体装置的剖视图。
图4是表示实施方式1涉及的半导体装置的剖视图。
图5是表示实施方式1涉及的半导体装置的剖视图。
图6是表示实施方式1涉及的半导体装置的剖视图。
图7是实施方式1涉及的半导体装置的制造流程图。
图8是表示实施方式1涉及的半导体装置的制造过程的图。
图9是表示实施方式1涉及的半导体装置的制造过程的图。
图10是表示实施方式1涉及的半导体装置的制造过程的图。
图11是表示实施方式1涉及的半导体装置的制造过程的图。
图12是示意性地表示实施方式1涉及的半导体装置的续流动作时的空穴的移动的图。
图13是示意性地表示实施方式1涉及的半导体装置的恢复动作时的空穴的移动的图。
图14是表示实施方式2涉及的半导体装置的俯视图。
图15是表示实施方式2涉及的半导体装置的俯视图。
图16是表示实施方式3涉及的半导体装置的俯视图。
图17是表示实施方式3涉及的半导体装置的俯视图。
图18是表示实施方式3涉及的半导体装置的剖视图。
图19是表示实施方式4涉及的半导体装置的俯视图。
图20是表示实施方式4涉及的半导体装置的俯视图。
图21是表示实施方式4涉及的半导体装置的剖视图。
图22是表示实施方式5涉及的半导体装置的俯视图。
图23是表示实施方式5涉及的半导体装置的俯视图。
图24是表示实施方式5涉及的半导体装置的剖视图。
图25是表示实施方式6涉及的半导体装置的俯视图。
图26是表示实施方式6涉及的半导体装置的俯视图。
图27是表示实施方式6涉及的半导体装置的剖视图。
图28是示意性地表示实施方式6涉及的半导体装置的续流动作时的空穴的移动的图。
图29是示意性地表示实施方式6涉及的半导体装置的恢复动作时的空穴的移动的图。
图30是表示实施方式7涉及的半导体装置的俯视图。
图31是表示实施方式7涉及的半导体装置的俯视图。
图32是表示实施方式7涉及的半导体装置的剖视图。
图33是示意性地表示实施方式7涉及的半导体装置的续流动作时的空穴的移动的图。
图34是示意性地表示实施方式7涉及的半导体装置的恢复动作时的空穴的移动的图。
具体实施方式
下面，一边参照附图，一边对实施方式进行说明。由于附图是示意性地表示的，因此尺寸及位置的相互关系能够变更。在以下的说明中，对相同或对应的结构要素标注相同标号，有时省略重复的说明。
另外，在以下的说明中，有时使用“上”、“下”、“侧”等表示特定的位置及方向的术语，但这些术语是为了容易对实施方式的内容进行理解，出于方便而使用的，不是对实施时的方向及位置进行限定。
关于半导体的导电型，将第1导电型设为n型，将第2导电型设为p型而进行说明。但是，也可以将它们反转，将第1导电型设为p型，将第2导电型设为n型。n+型的含义是与n型相比施主的浓度高，n-型的含义是与n型相比施主的浓度低。相同地，p+型的含义是与p型相比受主的浓度高，p-型的含义是与p型相比受主的浓度低。
<实施方式1>
使用图1至图6对实施方式1涉及的半导体装置的结构进行说明。图1及图2是表示实施方式1涉及的半导体装置的俯视图。图2是将图1所记载的A部分放大后的俯视图，是表示半导体基板的第1主面侧的构造的俯视图。在图2中省略了在半导体基板的第1主面的上侧设置的电极等的记载。图3至图6是表示实施方式1涉及的半导体装置的剖视图。图3是图2所记载的B-B线处的剖视图。图4是图2所记载的C-C线处的剖视图。图5是图2所记载的D-D线处的剖视图。图6是图2所记载的E-E线处的剖视图。在图1至图6中为了方便说明还示出了表示方向的XYZ正交坐标轴。
如图1所示，半导体装置100在一个半导体基板设置有：绝缘栅型双极晶体管区域10，其形成有绝缘栅型双极晶体管；二极管区域20，其形成有二极管；以及边界区域70，其配置于绝缘栅型双极晶体管区域10和二极管区域20之间。绝缘栅型双极晶体管区域10、二极管区域20及边界区域70是在半导体装置100的Y方向上具有长度方向的条带状的区域，绝缘栅型双极晶体管区域10、二极管区域20及边界区域70在半导体装置100的X方向上并列地设置。绝缘栅型双极晶体管区域10、二极管区域20及边界区域70在俯视观察时配置于半导体装置100的中央。
在半导体装置100设置有栅极信号接收区域8。栅极信号接收区域8是配置用于从外部对栅极驱动电压即电信号进行接收的栅极信号接收焊盘的区域。在栅极信号接收区域8的第1主面之上设置栅极信号接收焊盘(未图示)，经由栅极信号接收焊盘，将来自外部的电信号传送至绝缘栅型双极晶体管区域10。绝缘栅型双极晶体管区域10与传送来的电信号对应地对通电状态和非通电状态进行切换。栅极信号接收区域8配置于绝缘栅型双极晶体管区域10的附近。通过将栅极信号接收区域8配置于绝缘栅型双极晶体管区域10的附近，从而能够对噪声混入至电信号进行抑制，防止绝缘栅型双极晶体管区域10的误动作。用于从外部接收电信号的配线连接于栅极信号接收焊盘。配线例如可以使用导线、引线电极等。
在图1中，栅极信号接收区域8为矩形，以3个边与绝缘栅型双极晶体管区域10、二极管区域20、及边界区域70相邻的方式配置，但栅极信号接收区域8的配置并不限于此。栅极信号接收区域8在俯视观察时配置于被末端区域9包围的区域即可。
末端区域9是用于保持耐压的区域。在俯视观察时末端区域9设置为将绝缘栅型双极晶体管区域10、二极管区域20、边界区域70、及栅极信号接收区域8包围。末端区域9与绝缘栅型双极晶体管区域10、二极管区域20、及边界区域70各个区域相邻地设置于各个区域和半导体基板的外缘之间。在末端区域9，为了保持半导体装置100的耐压，例如设置有FLR(Field Limiting Ring)、RESURF(REduced SURface Field)等耐压保持构造。
如图2所示，在绝缘栅型双极晶体管区域10的表面侧设置有多个沟槽2a，在二极管区域20的表面侧设置有多个沟槽2b，在边界区域70设置有一个沟槽2c，在绝缘栅型双极晶体管区域10和边界区域70的边界及二极管区域20和边界区域70的边界各设置有一个沟槽2d。如图2所示，由于在绝缘栅型双极晶体管区域10和边界区域70的边界及二极管区域20和边界区域70的边界各设置了一个的沟槽2d也包含于边界区域70，因此边界区域具有由1个沟槽2c和两个沟槽2d构成的合计三个沟槽。沟槽2a、2b、2c、2d是通过蚀刻技术等在半导体基板的第1主面侧形成的槽。沟槽2a、2b、2c、2d在X方向上并列地配置多个，在Y方向上具有长度方向。在沟槽2a的侧壁设置有栅极绝缘膜3a。在沟槽2b、沟槽2c及沟槽2d的侧壁设置有栅极绝缘膜3b。在沟槽2a的与栅极绝缘膜3a相比更靠内侧处设置有导电性的栅极电极4a，在沟槽2b、沟槽2c及沟槽2d的与栅极绝缘膜3b相比更靠内侧处设置有导电性的栅极电极4b。栅极电极4a及栅极电极4b在Y方向上具有长度方向，在X方向上并列地设置多个。
由于沟槽2d配置于边界区域70的X方向上的两端，因此针对一个边界区域70配置两个。另一方面，就被两个沟槽2d夹着而配置的沟槽2c而言，可以任意地设定配置的数量。当想要在X方向上放大边界区域70的情况下，也可以在两个沟槽2d之间配置大于或等于两个沟槽2c，当想要缩小边界区域70的情况下，也可以不在两个沟槽2d之间配置沟槽2c。在不配置沟槽2c的情况下，设为两个沟槽2d相邻地配置的构造即可。
在绝缘栅型双极晶体管区域10处，在彼此相邻的沟槽2a间的半导体基板的表层、及彼此相邻的沟槽2a和沟槽2d之间的半导体基板的表层，设置有施主的浓度比漂移层(在图2中未图示)高的n型的发射极层12及受主的浓度比基极层(在图2中未图示)高的p型的基极接触层13。发射极层12在X方向上与栅极绝缘膜3a接触。发射极层12在X方向上具有长度方向，在Y方向上具有宽度方向。
在二极管区域20处，在彼此相邻的沟槽2d和沟槽2b的半导体基板的表层、及彼此相邻的沟槽2b间的半导体基板的表层设置有受主的浓度比阳极层(在图2中未图示)高的p型的阳极接触层23。
在边界区域70处，在彼此相邻的沟槽2d和沟槽2c之间的半导体基板的表层设置有施主的浓度比漂移层(在图2中未图示)高的n型的载流子注入抑制层72及受主的浓度比边界部半导体层(在图2中未图示)高的p型的边界部接触层73。边界部接触层73在X方向上与栅极绝缘膜3b接触。边界部接触层73在X方向上具有长度方向，在Y方向上具有宽度方向。
优选载流子注入抑制层72的宽度方向的宽度即Y方向上的载流子注入抑制层72的宽度W1是小于或等于发射极层12的宽度方向的宽度即Y方向上的发射极层12的宽度W2的宽度。通过设置载流子注入抑制层72，从而在绝缘栅极双极晶体管区域10从通电状态变为非通电状态时，担心在载流子注入抑制层72的正下方产生闩锁而使电流断路能力降低，但在将载流子注入抑制层72和发射极层12各自的宽度方向的宽度设为满足上述关系的宽度的情况下，能够将载流子注入抑制层72的正下方的闩锁的产生风险抑制为发射极层12的正下方的闩锁的产生风险以下。但是，在电流断路能力保持得充分高的情况下，载流子注入抑制层72和发射极层12各自的宽度方向的宽度也可以是不满足上述关系的结构。
如图3所示，绝缘栅型双极晶体管区域10、二极管区域20及边界区域70设置于共通的半导体基板。半导体基板例如为以硅为材料的基板。半导体基板在Z方向正侧具有第1主面S1，与第1主面S1相比在Z方向负侧具有与第1主面相对的第2主面S2。X方向及Y方向是沿第1主面S1的方向，Z方向是与第1主面S1正交的方向。半导体基板在第1主面S1和第2主面S2之间具有漂移层1。漂移层1是横跨绝缘栅型双极晶体管区域10、二极管区域20、及边界区域70而设置的。漂移层1为作为施主具有例如砷或磷等的半导体层，施主的浓度为1.0E+12/cm3～1.0E+16/cm3。
绝缘栅型双极晶体管区域10在第1主面S1侧设置有p型的基极层11。在基极层11的表层设置有发射极层12。发射极层12为作为施主具有例如砷或磷等的半导体层，施主的浓度为1.0E+17/cm3～1.0E+20/cm3。基极层11为作为受主具有例如硼或铝等的半导体层，受主的浓度为1.0E+12/cm3～1.0E+18/cm3。
在绝缘栅型双极晶体管区域10的第1主面S1侧，沟槽2a是以将发射极层12及基极层11贯穿而到达漂移层1的方式设置的。栅极电极4a隔着栅极绝缘膜3a而面向发射极层12、基极层11及漂移层1。在栅极电极4a的Z方向正侧隔着层间绝缘膜5设置有第1电极6。栅极电极4a通过层间绝缘膜5与第1电极6电绝缘。栅极电极4a电连接于图2所示的栅极信号接收焊盘，经由栅极信号接收焊盘对电信号进行接收，通过电信号控制电压的升降。栅极电极4a是所谓的有源栅极电极。
在正电压被施加于栅极电极4a的情况下，在基极层11的与栅极绝缘膜3a接触的位置处形成n型的沟道(未图示)。由于发射极层12与栅极绝缘膜3a接触，因此通过n型的沟道连接发射极层12和漂移层1，绝缘栅型双极晶体管区域10被切换为通电状态。在没有将正电压施加于栅极电极4a的情况下，由于在基极层11没有形成n型的沟道，因此绝缘栅型双极晶体管区域10被切换为非通电状态。就栅极电极4a和栅极信号接收焊盘的电气连接而言，在其它剖面中是例如在第1主面S1侧设置铝等的配线(未图示)而连接的。
第1电极6例如由铝或铝合金构成。第1电极6设置于发射极层12的Z方向正侧，与发射极层12电连接。铝及铝合金是与p型的半导体层接触电阻低，与n型半导体层接触电阻高的金属。因此，在通过铝或铝合金构成第1电极6的情况下，也可以不将第1电极6直接与n型的发射极层12连接，而是使与n型半导体层接触电阻低的钛与发射极层12接触，经由钛将发射极层12和第1电极6电连接。
绝缘栅型双极晶体管区域10在第2主面S2侧设置有受主的浓度比基极层11高的p型的集电极层14。集电极层14为作为受主具有例如硼或铝等的半导体层，受主的浓度为1.0E+16/cm3～1.0E+20/cm3。在集电极层14的Z方向负侧设置第2电极7，集电极层14和第2电极7被电连接。第2电极7例如由铝或铝合金构成。
二极管区域20在第1主面S1侧设置有阳极层21。阳极层21为作为受主具有例如硼或铝等的半导体层，受主的浓度为1.0E+12/cm3～1.0E+18/cm3。
在二极管区域20的第1主面S1侧设置有沟槽2b。沟槽2b是以将阳极接触层23及阳极层21贯穿而到达漂移层1的方式设置的。栅极电极4b隔着栅极绝缘膜3b而面向阳极接触层23、阳极层21及漂移层1。在栅极电极4b的Z方向正侧设置有第1电极6。栅极电极4b和第1电极6被电连接。就栅极电极4b而言，与栅极电极4a不同，没有电连接于栅极信号接收焊盘，电压不根据施加于栅极信号接收焊盘的电信号而升降。第1电极6设置于阳极接触层23的Z方向正侧，与阳极接触层23电连接。栅极电极4b是所谓的不施加栅极驱动电压的哑栅极电极。
二极管区域20在第2主面S2侧设置有施主的浓度比漂移层1高的n型的阴极层25。阴极层25为作为施主具有例如砷或磷等的半导体层，施主的浓度为1.0E+16/cm3～1.0E+20/cm3。在阴极层25的Z方向负侧设置有第2电极7。第2电极7与阴极层25电连接。
在边界区域70，在第1主面S1侧设置有p型的边界部半导体层71。边界部半导体层71为作为受主具有例如硼或铝等的半导体层，受主的浓度为1.0E+12/cm3～1.0E+18/cm3。
在边界区域70的第1主面S1侧设置有沟槽2c。沟槽2c是以将载流子注入抑制层72及边界部半导体层71贯穿而到达漂移层1的方式设置的。栅极电极4b隔着栅极绝缘膜3b而面向载流子注入抑制层72、边界部半导体层71及漂移层1。在栅极电极4b的Z方向正侧设置有第1电极6。栅极电极4b和第1电极6被电连接。栅极电极4b是所谓的不施加栅极驱动电压的哑栅极电极。第1电极6设置于载流子注入抑制层72的Z方向正侧，与载流子注入抑制层72电连接。
边界区域70具有集电极层14，该集电极层14是在第2主面侧的表层从绝缘栅型双极晶体管区域10伸出地设置的。在集电极层14的Z方向负侧设置有第2电极7。第2电极7电连接于集电极层14。
在绝缘栅型双极晶体管区域10和边界区域70之间的边界的第1主面S1侧设置有沟槽2d。绝缘栅型双极晶体管区域10和边界区域70之间的边界的沟槽2d是以将发射极层12、载流子注入抑制层72、基极层11、及边界部半导体层71贯穿而到达漂移层1的方式设置的，在沟槽2d的内部配置有作为哑栅极电极的栅极电极4b。
在二极管区域20和边界区域70之间的边界的第1主面S1侧设置有沟槽2d。二极管区域20和边界区域70之间的边界的沟槽2d是以将阳极接触层23、阳极层21、载流子注入抑制层72、及边界部半导体层71贯穿而到达漂移层1的方式设置的，在沟槽2d的内部配置有作为哑栅极电极的栅极电极4b。
如图2及图3所示，在边界区域70的边界部半导体层71的表层设置有n型的载流子注入抑制层72，但在二极管区域20的阳极层21的表层没有设置n型的半导体层。二极管区域20呈在阳极层21的第2主面S2侧的端部和第1主面S1之间没有n型的半导体层的构造。
如图4所示，绝缘栅型双极晶体管区域10在基极层11的表层设置有基极接触层13。基极接触层13为作为受主具有例如硼或铝等的半导体层，受主的浓度为1.0E+15/cm3～1.0E+18/cm3。基极接触层13与第1电极6电连接。
边界区域70在边界部半导体层71的表层设置有边界部接触层73。边界部接触层73为作为受主具有例如硼或铝等的半导体层，受主的浓度为1.0E+15/cm3～1.0E+18/cm3。边界部接触层73与第1电极6电连接。
如图5所示，发射极层12及基极接触层13各自选择性地设置于基极层11的表层。发射极层12及基极接触层13为在Z方向上具有厚度的半导体层，但基极接触层13是厚度比发射极层12大的半导体层。通过将基极接触层13设为这样的厚度的半导体层，从而能够对绝缘栅型双极晶体管区域10从通电状态切换为非通电状态时的由闩锁导致的破坏进行抑制。
如图6所示，载流子注入抑制层72及边界部接触层73各自选择性地设置于边界部半导体层71的表层。载流子注入抑制层72及边界部接触层73为在Z方向上具有厚度的半导体层，但边界部接触层73是厚度比载流子注入抑制层72大的半导体层。通过将边界部接触层73设为这样的厚度的半导体层，从而能够对绝缘栅型双极晶体管区域10从通电状态切换为非通电状态时的由闩锁导致的破坏进行抑制。
接着，对实施方式1涉及的半导体装置的制造方法进行说明。图7是实施方式1涉及的半导体装置的制造流程图。按照制造流程图的顺序对制造方法进行说明。在之后的制造方法的说明中记载了有源区域的制造方法，省略了末端区域9及栅极信号接收区域8等的制造方法。
如图7所示，实施方式1涉及的半导体装置经过如下工序进行制造，即，第1主面侧半导体层形成工序(S100)、栅极电极形成工序(S200)、第1电极形成工序(S300)、第2主面侧半导体层形成工序(S400)、和第2电极形成工序(S500)。第1主面侧半导体层形成工序(S100)分为半导体基板准备工序、第1主面侧p型半导体层形成工序、第1主面侧n型半导体层形成工序。栅极电极形成工序(S200)分为沟槽形成工序、栅极电极形成工序、层间绝缘膜形成工序。第2主面侧半导体层形成工序(S400)分为第2主面侧p型半导体层形成工序及第2主面侧n型半导体层形成工序。
图8至图11是表示实施方式1涉及的半导体装置的制造过程的图。图8(b)是表示图2所记载的C-C线处的剖面中的制造过程的图，图8至图11中除了图8(b)以外的附图是表示图2所记载的B-B线处的剖面中的制造过程的图。
图8是表示第1主面侧半导体层形成工序的制造过程的图。图8(a)是表示完成了半导体基板准备工序后的状态的图。半导体基板准备工序是准备施主的浓度低的n型半导体基板的工序。由于漂移层1的施主的浓度成为半导体基板的施主的浓度本身，因此与漂移层1的施主的浓度相匹配地准备半导体基板。在完成了半导体基板准备工序的时刻，绝缘栅型双极晶体管区域10、二极管区域20、及边界区域70仅具有漂移层1。
图8(b)是表示第1主面侧p型半导体层形成工序的制造过程的图。第1主面侧p型半导体层形成工序是形成基极层11、基极接触层13、阳极层21、阳极接触层23、边界部半导体层71、边界部接触层73的工序。各半导体层是通过从第1主面S1侧注入受主而形成的。基极层11是通过将受主A1注入至绝缘栅型双极晶体管区域10而形成的，阳极层21是通过从第1主面S1侧将受主A2注入至二极管区域20而形成的，边界部半导体层71是通过从第1主面S1侧将受主A3注入至边界区域70而形成的。作为受主A1、A2、A3，例如使用硼或铝等。能够使受主A1、A2、A3为相同的受主。在使受主A1、A2、A3为相同的受主的情况下，不需要受主的切换作业。
在使受主A1、A2、A3为相同的受主，而且设为相同注入量的情况下，能够同时注入受主A1、A2、A3。所注入的受主A1、A2、A3通过加热而扩散，形成基极层11、阳极层21、及边界部半导体层71。受主A1、A2、A3的加热也可以同时进行。
基极接触层13是通过从第1主面S1侧将受主A4注入至绝缘栅型双极晶体管区域10而形成的，阳极接触层23是通过从第1主面S1侧将受主A5注入至二极管区域20而形成的，边界部接触层73是通过从第1主面S1侧将受主A6注入至边界区域70而形成的。受主A4比受主A1注入得浅，受主A5比受主A2注入得浅，受主A6比受主A3注入得浅。作为受主A4、A5、A6，例如使用硼或铝等。也可以使受主A4、A5、A6为相同的受主，而且也可以设为相同的注入量。
在使受主A4、A5、A6为相同的受主，而且设为相同注入量的情况下，能够同时注入受主A4、A5、A6。所注入的受主A4、A5、A6通过加热而扩散，形成基极接触层13、阳极接触层23、及边界部接触层73。受主A4、A5、A6的加热也可以同时进行。
在作为受主A1、A2、A3各自使用不同的受主的情况下、设为不同的注入量的情况下，使用第1主面侧受主注入用掩模(未图示)而将各受主选择性地注入至半导体基板即可。第1主面侧受主注入用掩模例如可以是将抗蚀剂涂敷于第1主面S1之上而形成的防止受主的透过的抗蚀剂掩模，在不注入受主的位置处设置第1主面侧受主注入用掩模而注入受主，之后除去第1主面侧受主注入用掩模即可。相同地，在作为受主A4、A5、A6各自使用不同的受主的情况下、设为不同的注入量的情况下，使用第1主面侧受主注入用掩模即可。
图8(c)是表示第1主面侧n型半导体层形成工序的制造过程的图。第1主面侧n型半导体层形成工序是形成发射极层12及载流子注入抑制层72的工序。发射极层12是通过将施主D1注入至绝缘栅型双极晶体管区域10而形成的，载流子注入抑制层72是通过将施主D2从第1主面S1侧注入至边界区域70而形成的。作为施主D1及施主D2，使用砷或磷等。也可以使施主D1及施主D2为相同的施主，而且也可以设为相同的注入量。
发射极层12是通过将施主D1选择性地注入至基极层11的表层而形成的，载流子注入抑制层72是通过将施主D2选择性地注入至边界部半导体层71的表层而形成的。为了选择性地形成发射极层12及载流子注入抑制层72，使用第1主面侧施主注入用掩模(未图示)而选择性地进行施主D1及施主D2的注入即可。第1主面侧施主注入用掩模例如可以是将抗蚀剂涂敷于第1主面S1之上而形成的防止施主的透过的抗蚀剂掩模，在不注入施主的位置处设置第1主面侧施主注入用掩模而注入施主，之后除去第1主面侧施主注入用掩模即可。所注入的施主通过加热而扩散，形成发射极层12及载流子注入抑制层72。
图9是表示栅极电极形成工序的制造过程的图。
图9(a)是表示沟槽形成工序的制造过程的图。沟槽形成工序是在第1主面S1侧通过蚀刻形成沟槽2a、2b、2c、2d的工序。在不形成沟槽2a、2b、2c、2d的位置，在蚀刻前预先形成沟槽用掩模M1。沟槽用掩模M1例如是由在第1主面S1之上通过加热形成的氧化膜形成的掩模，在形成了沟槽后被除去。
图9(b)是表示栅极电极形成工序的制造过程的图。栅极电极形成工序是将栅极电极4a沉积于沟槽2a，将栅极电极4b形成于沟槽2b、沟槽2c及沟槽2d的工序。首先，通过加热在沟槽2a、2b、2c、2d的侧壁形成氧化膜。在形成了氧化膜后从第1主面S1侧沉积栅极电极4a及栅极电极4b。栅极电极4a及栅极电极4b是沉积相同的导电材料而构成的。栅极电极4a及栅极电极4b例如是沉积多晶硅而构成的。在第1主面S1之上的整面沉积了多晶硅后，通过蚀刻将不需要的多晶硅除去。残留在沟槽2a内部的多晶硅成为栅极电极4a，残留在沟槽2b、沟槽2c、及沟槽2d内部的多晶硅成为栅极电极4b。另外，除去不需要的氧化膜，残留在沟槽2a内部的氧化膜成为栅极绝缘膜3a，残留在沟槽2b、沟槽2c及沟槽2d内部的氧化膜成为栅极绝缘膜3b。
图9(c)是表示完成了层间绝缘膜形成工序后的状态的图。层间绝缘膜形成工序是在栅极电极4a之上形成绝缘物即层间绝缘膜5的工序。层间绝缘膜5例如是通过CVD(Chemical Vapor Deposition)法形成的氧化膜。例如通过蚀刻将在栅极电极4a之外的第1主面S1之上形成的氧化膜除去。
图10是表示完成了第1电极形成工序后的状态的图。第1电极形成工序是形成第1电极6的工序。第1电极6例如是通过从第1主面S1侧溅射金属而形成的。金属例如使用铝。通过溅射形成将层间绝缘膜5及第1主面S1覆盖的第1电极6。
图11是表示第2主面侧半导体层形成工序的制造过程的图。
图11(a)是表示第2主面侧p型半导体层形成工序的制造过程的图。第2主面侧p型半导体层形成工序是形成集电极层14的工序。集电极层14是通过从第2主面S2侧注入受主A7而形成的。可以在不注入受主A7的二极管区域20的第2主面S2之上使用第2主面侧受主注入用掩模M2。第2主面侧受主注入用掩模M2例如是通过将抗蚀剂涂敷于第2主面S2之上而形成的，在注入了受主A7后被除去。所注入的受主A7通过加热而扩散，形成集电极层14。
图11(b)是表示第2主面侧n型半导体层形成工序的制造过程的图。第2主面侧n型半导体层形成工序是形成阴极层25的工序。阴极层25是通过从第2主面S2侧注入施主D3而形成的。作为施主D3，使用例如砷或磷等。可以在不注入施主D3的绝缘栅型双极晶体管区域10及边界区域70的第2主面S2之上使用第2主面侧施主注入用掩模M3。第2主面侧施主注入用掩模M3例如是通过将抗蚀剂涂敷于第2主面S2之上而形成的，在注入了施主D3后被除去。所注入的施主D3通过加热而扩散，形成阴极层25。在形成集电极层14后形成了阴极层25，但形成顺序并不限于此。例如，也可以在形成了阴极层25后形成集电极层14。另外，受主A7及施主D3也可以同时加热而扩散。
第2电极形成工序(未图示)是形成第2电极7的工序。第2电极7例如是通过从第2主面S2侧溅射金属而形成的。金属例如使用铝。通过溅射形成将第2主面S2覆盖的第2电极7。经过以上工序，得到图1所示的半导体装置100。
对实施方式1涉及的半导体装置的续流动作进行说明。图12是示意性地表示实施方式1涉及的半导体装置的续流动作时的空穴的移动的图。图12是示意性地表示图2中的F-F线处的剖视图中的续流动作时的空穴的移动的图。在续流动作时，相对于第2电极7，正电压被施加于第1电极6。通过施加正电压，空穴h从作为p型的半导体层的基极层11、基极接触层13、阳极层21、阳极接触层23、边界部半导体层71及边界部接触层73注入至漂移层1，注入至漂移层1的空穴h向阴极层25移动。就与边界区域70的边界附近的二极管区域20而言，由于从绝缘栅型双极晶体管区域10及边界区域70也流入空穴h，因此与远离边界区域70的二极管区域20相比，空穴h的密度处于高的状态。在续流动作时，在从第1电极6向第2电极7的方向上流动续流电流。
对实施方式1涉及的半导体装置的恢复动作进行说明。图13是示意性地表示实施方式1涉及的半导体装置的恢复动作时的空穴的移动的图。图13是示意性地表示图2中的F-F线处的剖视图中的恢复动作时的空穴的移动的图。在恢复动作时，相对于第2电极7，负电压被施加于第1电极6。在续流动作时向阴极层25移动的空穴h将移动方向变为向阳极层21的方向而移动。在恢复动作时，空穴h经由阳极层21、阳极接触层23、及第1电极6流出到半导体装置外部。与远离边界区域70的二极管区域20的阳极层21及阳极接触层23相比，在续流动作时空穴h的密度高的与边界区域70的边界附近的二极管区域20的阳极层21及阳极接触层23流过更多的空穴h。另外，存在于绝缘栅型双极晶体管区域10的空穴h的一部分经由基极层11、基极接触层13及第1电极6流出到半导体装置外部，存在于边界区域70的空穴h的一部分经由边界部半导体层71、边界部接触层73、及第1电极6流出到半导体装置外部。在恢复动作时，在从第2电极7向第1电极6的方向上流动恢复电流。
使用图12，对实施方式1涉及的半导体装置的抑制空穴注入的效果进行说明。
实施方式1涉及的半导体装置对从绝缘栅型双极晶体管区域10及边界区域70流入至二极管区域20的空穴h进行抑制。首先，针对从绝缘栅型双极晶体管区域10流入至二极管区域20的空穴h的抑制进行说明。在续流动作时从各p型半导体层向阴极层25流入的空穴h的总量由续流电流的大小决定。从各p型半导体层向阴极层25流入的空穴的比率受到各p型半导体层的受主浓度、至阴极层25为止的距离的影响。各p型半导体层的受主浓度越高，越是至阴极层25为止的距离近的p型半导体层，则向阴极层25流入越多的空穴。
就实施方式1涉及的半导体装置而言，集电极层14从绝缘栅型双极晶体管区域10伸出至边界区域70。由此，能够远离阴极层25地配置基极层11及基极接触层13，能够对从绝缘栅型双极晶体管区域10流入至二极管区域20的空穴h进行抑制。
接下来，针对从边界区域70流入至二极管区域20的空穴h的抑制进行说明。在边界区域70的边界部半导体层71的表层设置有n型的载流子注入抑制层72。由于载流子注入抑制层72为n型，因此在续流动作时不向阴极层25注入空穴h。因此，能够对从边界区域70流入至二极管区域20的空穴h进行抑制。另外，优选在边界区域70的半导体基板的表层组合地配置载流子注入抑制层72和边界部接触层73。其原因在于，通过与受主浓度高的边界部接触层73组合地配置载流子注入抑制层72，从而除了由闩锁导致的破坏的抑制效果之外，还能够通过使第1电极6和边界部接触层73的接触电阻降低对边界区域处的发热进行抑制。
实施方式1涉及的半导体装置的二极管区域20呈在阳极层21的第2主面S2侧的端部即阳极层21和漂移层1的边界与第1主面S1之间没有n型的半导体层的构造。其原因在于，当在阳极层21的第2主面S2侧的端部和第1主面S1之间设置了n型的半导体层的情况下，能够对在续流动作时从二极管区域20的第1主面侧注入的空穴h进行抑制。但是，来自绝缘栅型双极晶体管区域10及边界区域70的空穴h的注入以从二极管区域20注入的空穴h被抑制的量增加，其结果，与边界区域70的边界附近的二极管区域20的空穴的密度变高。通过设为在阳极层21的第2主面S2侧的端部和第1主面S1之间没有n型的半导体层的构造，从而能够对从绝缘栅型双极晶体管区域10及边界区域70向二极管区域2的空穴h的注入进行抑制，能够使恢复动作时的破坏耐量提高。
由此，就实施方式1涉及的半导体装置而言，通过在边界区域70的第2主面侧设置从绝缘栅型双极晶体管区域10伸出的集电极层14，而且在边界部半导体层71的表层选择性地设置载流子注入抑制层72，从而能够对从绝缘栅型双极晶体管区域10及边界区域70流入至二极管区域20的空穴进行抑制，能够使恢复动作时的破坏耐量提高。
此外，在实施方式1中示出了在绝缘栅型双极晶体管区域10的全部沟槽2a都配置了栅极电极4a的构造，即在绝缘栅型双极晶体管区域10仅具有有源栅极电极的称为所谓的全栅极构造等的构造，但并非必须在绝缘栅型双极晶体管区域10的全部沟槽都配置栅极电极4a，也可以设为在配置于绝缘栅型双极晶体管区域10的多个沟槽中，在若干沟槽配置了与第1电极18电连接的哑栅极电极即栅极电极4b的构造，即，被称为所谓的间隔剔除栅极构造等的构造。通过设为间隔剔除栅极构造，从而在通电时的绝缘栅型双极晶体管区域10的每单位面积的发热量大的情况下，能够降低发热量。
另外，示出了在位于绝缘栅型双极晶体管区域10和边界区域70之间的边界处的沟槽2d配置了栅极电极4b的构造，但也可以设为在位于绝缘栅型双极晶体管区域10和边界区域70之间的边界处的沟槽2d具有有源栅极电极即栅极电极4a的构造。
<实施方式2>
使用图14及图15对实施方式2涉及的半导体装置的结构进行说明。图14及图15是表示实施方式2涉及的半导体装置的俯视图。图15是将图14所记载的G部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图15中省略了在半导体基板的第1主面的上侧设置的电极等的记载。在图14及图15中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式2中，对与实施方式1中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图14所示，实施方式2涉及的半导体装置200设置有绝缘栅型双极晶体管区域10、二极管区域20及在绝缘栅型双极晶体管区域10和二极管区域20之间配置的边界区域80。
如图15所示，实施方式2涉及的半导体装置构成为，在X方向，即并列地配置多个栅极电极4a及栅极电极4d的方向上，载流子注入抑制层82隔着栅极电极4b与基极接触层13相邻地配置。另外，在X方向上，发射极层12隔着栅极电极4b与边界部接触层83相邻地配置。通过这样配置，能够缩小使p型的半导体层在X方向上重叠地配置的范围，由此与实施方式1涉及的半导体装置相比，能够对在续流动作时注入至二极管区域20的空穴的局部集中进行抑制。通过实现与边界区域80的边界附近的二极管区域20的空穴的密度均衡，从而在恢复动作时也会实现空穴密度的均衡，因此能够提高破坏耐量。
<实施方式3>
使用图16至图18对实施方式3涉及的半导体装置的结构进行说明。图16及图17是表示实施方式3涉及的半导体装置的俯视图。图17是将图16所记载的H部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图17中省略了在半导体基板的第1主面的上侧设置的电极等的记载。图18是图17所记载的J-J线处的剖视图。在图16至图18中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式3中，对与实施方式1及实施方式2中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图16所示，实施方式3涉及的半导体装置300设置有绝缘栅型双极晶体管区域10、二极管区域30、及在绝缘栅型双极晶体管区域10和二极管区域30之间配置的边界区域90。
如图17所示，实施方式3涉及的半导体装置的半导体基板的第1主面侧的构造与实施方式1涉及的构造相同。
如图18所示，就实施方式3涉及的半导体装置而言，边界部半导体层91的受主的浓度比基极层11的受主的浓度低。如上所述，就从第1主面S1侧的各p型半导体层向阴极层25注入的空穴而言，越是接近阴极层25的p型半导体层则越多。因此，通过使接近阴极层25的边界部半导体层91的受主的浓度比远离阴极层25的基极层11的受主的浓度低，能够对在续流动作时流入至二极管区域30的空穴进行抑制。
另外，就实施方式3涉及的半导体装置而言，阳极层31的受主的浓度比基极层11的受主的浓度低。对使阳极层31的受主的浓度比基极层11的受主的浓度低的效果进行说明。
在恢复动作期间，在续流动作时积蓄在半导体装置的内部的空穴通过恢复电流而流出到半导体装置的外部。由于空穴流出到外部，因此半导体装置的内部耗尽。特别地，耗尽从漂移层1和阳极层31的界面附近起推进。直至漂移层1和阳极层31的界面附近耗尽为止，恢复电流持续增加，如果漂移层1和阳极层31的界面附近耗尽，则恢复电流逐渐减少，恢复动作结束。
如果使阳极层31的受主的浓度比基极层11的受主的浓度低，则漂移层1和阳极层31的界面附近的空穴密度降低。因此，能够加快漂移层1和阳极层31的界面附近的耗尽，对恢复电流的最大值进行抑制，缩短恢复动作期间。即，通过使阳极层31的受主的浓度比基极层11的受主的浓度低，能够提高恢复动作时的破坏耐量。
但是，如果使阳极层31的受主的浓度比基极层11的浓度低，则从绝缘栅型双极晶体管区域10及边界区域90的第1主面S1侧的各p型半导体层流入至二极管区域30的空穴增加。
就实施方式3涉及的半导体装置而言，由于在边界区域90的第2主面侧设置有从绝缘栅型双极晶体管区域10伸出的集电极层14，因此能够对从绝缘栅型双极晶体管区域10流入至二极管区域30的空穴的增加进行抑制。另外，由于在边界区域90的第2主面侧设置有载流子注入抑制层72，因此能够对从边界区域90流入至二极管区域30的空穴的增加进行抑制。
由此，在实施方式3涉及的半导体装置中，由于能够对从绝缘栅型双极晶体管区域10及边界区域90流入至二极管区域30的空穴进行抑制，而且缩短恢复电流及恢复动作期间，因此能够提高恢复动作时的破坏耐量。
<实施方式4>
使用图19至图21对实施方式4涉及的半导体装置的结构进行说明。图19及图20是表示实施方式4涉及的半导体装置的俯视图。图20是将图19所记载的K部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图20中省略了在半导体基板的第1主面的上侧设置的电极等的记载。图21是表示实施方式4涉及的半导体装置的剖视图。图21是图20所记载的L-L线处的剖视图。在图19至图21中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式4中，对与实施方式1至实施方式3中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图19所示，实施方式4涉及的半导体装置400设置有绝缘栅型双极晶体管区域10、二极管区域40及在绝缘栅型双极晶体管区域10和二极管区域40之间配置的边界区域60。
如图20所示，实施方式4涉及的半导体装置在二极管区域40，在彼此相邻的沟槽2d和沟槽2b之间的半导体基板的表层、及彼此相邻的沟槽2b间的半导体基板的表层设置有p型的阳极层41及受主的浓度比阳极层41高的p型的阳极接触层43。阳极接触层43以被阳极层41包围的方式配置，在Y方向上重复地配置。但是，阳极接触层43及阳极层41的配置并不限于此。阳极接触层43及阳极层41在Y方向上重复地配置即可，阳极接触层43并非必须以被阳极层41包围的方式配置。此外，如图3所示在沟槽2d及沟槽2b的内部设置哑栅极电极即栅极电极4b，栅极电极4b与第1电极6电连接。
在边界区域60，在彼此相邻的沟槽2c和沟槽2d之间的半导体基板的表层设置有p型的边界部半导体层61、受主的浓度比边界部半导体层61高的p型的边界部接触层63、及施主的浓度比漂移层1高的n型的载流子注入抑制层62。边界部接触层63及载流子注入抑制层62在Y方向上重复地配置。在X方向上，边界部接触层63及载流子注入抑制层62以被边界部半导体层61夹着的方式配置。此外，如图3所示在沟槽2c的内部设置哑栅极电极即栅极电极4b，栅极电极4b与第1电极6电连接。
就实施方式4涉及的半导体装置而言，设为如下构造，即，俯视观察时彼此相邻的栅极电极4b(第2哑栅极电极)间的配置有阳极接触层43的面积的比率比彼此相邻的栅极电极4b(第1哑栅极电极)间的配置有边界部接触层63的面积的比率高。在图20中，阳极接触层43和边界部接触层63在X方向上具有相同宽度，但在Y方向上阳极接触层43的宽度比边界部接触层63宽，每一个的面积大，因而满足上述面积的比率。但是，并不限于此，也可以是通过将阳极接触层43和边界部接触层63设为相同面积，缩短Y方向上的重复周期，从而将阳极接触层43配置得比边界部接触层63多而满足上述面积的比率的关系，也可以通过使阳极接触层43比边界部接触层63面积小，将阳极接触层43配置得比边界部接触层63多，从而满足上述面积的比率。
如图21所示，边界部接触层63选择性地设置于边界部半导体层61的表层。另外，阳极接触层43选择性地设置于阳极层41的表层。
对实施方式4涉及的半导体装置的恢复动作时的破坏耐量的提高效果进行说明。
边界部接触层63被配置为接近阴极层25，而且是受主的浓度高的半导体层。因此，边界部接触层63是在续流动作时，配置于第1主面S1侧的p型的半导体层中最容易将空穴注入至二极管区域40的半导体层。
在俯视观察时，通过使彼此相邻的栅极电极4b间的配置有阳极接触层43的面积的比率比彼此相邻的栅极电极4b间的配置有边界部接触层63的面积的比率高，从而能够使在续流动作时从阳极接触层43向阴极层25的空穴增加，使从边界部接触层63向阴极层25的空穴减少。
由此，在实施方式4涉及的半导体装置中，能够对流入至二极管区域40的空穴进行抑制，使恢复动作时的破坏耐量提高。
<实施方式5>
使用图22至图24对实施方式5涉及的半导体装置的结构进行说明。图22及图23是表示实施方式5涉及的半导体装置的俯视图。图23是将图22所记载的M部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图23中省略了在半导体基板的第1主面的上侧设置的电极等的记载。图24是表示实施方式5涉及的半导体装置的剖视图。图24是图23所记载的N-N线处的剖视图。在图22至图24中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式5中，对与实施方式1至实施方式4中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图22所示，实施方式5涉及的半导体装置500设置有绝缘栅型双极晶体管区域10、二极管区域50及在绝缘栅型双极晶体管区域10和二极管区域50之间配置的边界区域70。
如图23所示，实施方式5涉及的半导体装置的半导体基板的第1主面侧的构造与实施方式1涉及的构造相同。
如图24所示，实施方式5涉及的半导体装置在二极管区域50的第2主面S2侧的表层设置有施主的浓度比漂移层1高的n型的阴极层55，该半导体装置具有受主的浓度比被阴极层55夹着而设置的阳极层21高的p型的阴极部第2导电型半导体层54。二极管区域50为在第2主面S2侧的表层具有n型的阴极层55及p型的阴极部第2导电型半导体层54的构造，具有称为所谓的RFC(Relaxed Field of Cathode)二极管等的构造。
阴极部第2导电型半导体层54也可以以与集电极层14相同的受主及相同的注入量形成。在该情况下，阴极部第2导电型半导体层54和集电极层14能够同时注入受主，所设置的阴极部第2导电型半导体层54的从第2主面S2向第1主面S1的深度方向上的第2导电型的杂质浓度分布与集电极层14相同。
就实施方式5涉及的半导体装置而言，在续流动作时，注入从第1主面S1侧的各p型半导体层向阴极层55的空穴。通过在边界区域70的第2主面侧设置有从绝缘栅型双极晶体管区域10伸出的集电极层14，而且在边界部半导体层71的表层选择性地设置有载流子注入抑制层72，从而能够对从绝缘栅型双极晶体管区域10及边界区域70流入至二极管区域50的空穴进行抑制，能够使恢复动作时的破坏耐量提高。
<实施方式6>
使用图25至图27对实施方式6涉及的半导体装置的结构进行说明。图25及图26是表示实施方式6涉及的半导体装置的俯视图。图26是将图25所记载的P部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图26中省略了在半导体基板的第1主面的上侧设置的电极等的记载。图27是表示实施方式6涉及的半导体装置的剖视图。图27是图26所记载的Q-Q线处的剖视图。在图25至图27中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式6中，对与实施方式1至实施方式5中说明过的结构要素相同的结构要素标注相同标号并省略说明。
在实施方式1至实施方式5中，对在绝缘栅型双极晶体管区域和二极管区域之间具有边界区域的半导体装置进行了说明，但在实施方式6中，对在末端区域和二极管区域之间具有第2边界区域的半导体装置进行说明。
如图25所示，实施方式6涉及的半导体装置600在俯视观察时，具有将绝缘栅型双极晶体管区域10、二极管区域20、及边界区域70包围的末端区域9，而且在末端区域9和二极管区域20之间具有边界区域75。边界区域75在Y方向即与并列地配置多个栅极电极4a及栅极电极4d的方向正交的方向上，与二极管区域20及边界区域70相邻地配置。末端区域9与二极管区域20相邻地设置于半导体基板的外缘和二极管区域20之间。
如图26所示，边界区域75是横跨多个栅极电极4b而设置的。在边界区域75，在彼此相邻的栅极电极4b间的半导体基板的表层设置有载流子注入抑制层72及边界部接触层73。
在末端区域9的半导体基板的表层配置有受主的浓度比边界部半导体层71高的p型的末端部阱层601。沟槽2b、2c、2d的端部被末端部阱层601覆盖。
如图27所示，就从第1主面S1向第2主面S2的深度而言，末端部阱层601设置至比边界部半导体层71深的位置。通过将末端部阱层601设置至深的位置，能够对末端区域9处产生的电场的集中进行抑制。而且，还能够对图26中示出的在沟槽2b、2c、2d的端部的底部附近产生的电场的集中进行抑制，在该情况下，也可以设为如下构造，即，末端部阱层601设置至比沟槽2b、2c、2d深的位置，将沟槽2b、2c、2d的端部的底部覆盖。在末端区域9的第2主面S2侧的表层设置有受主的浓度比边界部半导体层71高的p型的末端部第2导电型半导体层602。末端部第2导电型半导体层602设置为从末端区域9伸出到边界区域75。末端部第2导电型半导体层602也可以以与图3所示的集电极层14相同的受主及相同的注入量形成。在该情况下，末端部第2导电型半导体层602和集电极层14可以同时注入受主，在该情况下，从第2主面S2向第1主面S1的深度方向上的末端部第2导电型半导体层602的杂质浓度分布与集电极层14相同。
对实施方式6涉及的半导体装置的恢复动作时的破坏耐量的提高效果进行说明。
图28是示意性地表示实施方式6涉及的半导体装置的续流动作时的空穴的移动的图。图28是示意性地表示图26中的Q-Q线处的剖视图中的续流动作时的空穴的移动的图。在续流动作时，空穴h从p型的半导体层即末端部阱层601、边界部半导体层71、边界部接触层73、阳极层21、及阳极接触层23注入至漂移层1，注入到漂移层1的空穴h向阴极层25移动。相比于远离与边界区域75的边界附近的二极管区域20的二极管区域20，空穴h的密度处于高的状态。
对实施方式6涉及的半导体装置的恢复动作进行说明。图29是示意性地表示实施方式6涉及的半导体装置的恢复动作时的空穴的移动的图。图29是示意性地表示图26中的Q-Q线处的剖视图中的恢复动作时的空穴的移动的图。在续流动作时向阴极层25移动的空穴h将移动方向变为向阳极层21的方向而移动。与远离边界区域75的二极管区域20的阳极层21及阳极接触层23相比，在续流动作时空穴h的密度高的与边界区域75的边界附近的二极管区域20的阳极层21及阳极接触层23流过更多的空穴h。另外，存在于末端区域9的空穴h的一部分经由末端部阱层601及第1电极6流出到半导体装置的外部，存在于边界区域75的空穴h的一部分经由边界部半导体层71、边界部接触层73、及第1电极6流出到半导体装置外部。
使用图28，对实施方式6涉及的半导体装置的抑制空穴注入的效果进行说明。
就实施方式6涉及的半导体装置而言，末端部第2导电型半导体层602从末端区域9伸出到边界区域75。由此，能够远离阴极层25地配置末端部阱层601，能够对从末端区域9流入至二极管区域20的空穴h进行抑制。
另外，在边界区域75的边界部半导体层71的表层设置有n型的载流子注入抑制层72。由于载流子注入抑制层72为n型，因此在续流动作时不向阴极层25注入空穴h。因此，能够对从边界区域75流入至二极管区域20的空穴h进行抑制。
由此，在实施方式6涉及的半导体装置中，能够对从末端区域9流入的空穴进行抑制，使恢复动作时的破坏耐量提高。
就实施方式6涉及的半导体装置而言，示出了在二极管区域20和绝缘栅型双极晶体管区域10之间设置了边界区域70的构造，但在以半导体装置的小型化为优先的情况下、或在与绝缘栅型双极晶体管区域10相比末端区域9的流入至二极管区域20的空穴的比率大的情况下等，也可以设为省略了二极管区域20和绝缘栅型双极晶体管区域10之间的边界区域70的构造。
<实施方式7>
使用图30至图32对实施方式7涉及的半导体装置的结构进行说明。图30及图31是表示实施方式7涉及的半导体装置的俯视图。图31是将图30所记载的R部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图31中省略了在半导体基板的第1主面的上侧设置的电极等的记载。图32是表示实施方式7涉及的半导体装置的剖视图。图32是图31所记载的S-S线处的剖视图。在图30至图32中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式7中，对与实施方式1至实施方式6中说明过的结构要素相同的结构要素标注相同标号并省略说明。
在实施方式7中，对在栅极信号接收区域和二极管区域之间具有第3边界区域的半导体装置进行说明。
如图30所示，实施方式7涉及的半导体装置700在俯视观察时，具有绝缘栅型双极晶体管区域10、二极管区域20、边界区域70、边界区域75，而且在栅极信号接收区域8和二极管区域20之间具有边界区域76。栅极信号接收区域8是在第1主面之上配置栅极信号接收焊盘的区域。边界区域76在Y方向即与并列地配置多个栅极电极4a及栅极电极4d的方向正交的方向上，与二极管区域20及边界区域70相邻地配置。
如图31所示，边界区域76是横跨多个栅极电极4b而设置的。在边界区域76，在相邻的栅极电极4b间的半导体基板的表层设置有载流子注入抑制层72及边界部接触层73。
在栅极信号接收区域8的半导体基板的表层配置有受主的浓度比边界部半导体层71高的p型的栅极信号接收部阱层701。沟槽2b、2c、2d的端部被栅极信号接收部阱层701覆盖。
如图32所示，就从第1主面S1向第2主面S2的深度而言，栅极信号接收部阱层701设置至比边界部半导体层71深的位置。通过将栅极信号接收部阱层701设置至深的位置，能够对栅极信号接收区域8处产生的电场的集中进行抑制。在末端区域9的第2主面S2侧的表层设置有受主的浓度比边界部半导体层71高的p型的栅极信号部第2导电型半导体层702。栅极信号部第2导电型半导体层702设置为从栅极信号接收区域8伸出到边界区域76。栅极信号部第2导电型半导体层702也可以以与图3所示的集电极层14相同的受主及相同的注入量形成。在该情况下，栅极信号部第2导电型半导体层702和集电极层14可以同时注入受主，从第2主面S2向第1主面S1的深度方向上的栅极信号部第2导电型半导体层702的杂质浓度分布与集电极层14相同。
对实施方式7涉及的半导体装置的恢复动作时的破坏耐量的提高效果进行说明。
图33是示意性地表示实施方式7涉及的半导体装置的续流动作时的空穴的移动的图。图33是示意性地表示图31中的S-S线处的剖视图中的续流动作时的空穴的移动的图。在续流动作时，空穴h从p型的半导体层即栅极信号接收部阱层701、边界部半导体层71、边界部接触层73、阳极层21、及阳极接触层23注入至漂移层1，注入到漂移层1的空穴h向阴极层25移动。就与边界区域76的边界附近的二极管区域20而言，由于从栅极信号接收区域8及边界区域76也流入空穴h，因此与远离边界区域76的二极管区域20相比，空穴h的密度处于高的状态。
对实施方式7涉及的半导体装置的恢复动作进行说明。图34是示意性地表示实施方式7涉及的半导体装置的恢复动作时的空穴的移动的图。图34是示意性地表示图31中的S-S线处的剖视图中的恢复动作时的空穴的移动的图。在续流动作时向阴极层25移动的空穴h将移动方向变为向阳极层21的方向而移动。与远离边界区域76的二极管区域20的阳极层21及阳极接触层23相比，在续流动作时空穴h的密度高的与边界区域76的边界附近的二极管区域20的阳极层21及阳极接触层23流过更多的空穴h。另外，存在于栅极信号接收区域8的空穴h的一部分经由栅极信号接收部阱层701及第1电极6流出到半导体装置的外部，存在于边界区域76的空穴h的一部分经由边界部半导体层71、边界部接触层73、及第1电极6流出到半导体装置外部。
使用图33，对实施方式7涉及的半导体装置的抑制空穴注入的效果进行说明。
就实施方式7涉及的半导体装置而言，栅极信号部第2导电型半导体层702从栅极信号接收区域8伸出到边界区域76。由此，能够远离阴极层25地配置栅极信号接收部阱层701，能够对从栅极信号接收区域8流入至二极管区域20的空穴h进行抑制。
另外，在边界区域76的边界部半导体层71的表层设置有n型的载流子注入抑制层72。由于载流子注入抑制层72为n型，因此在续流动作时不向阴极层25注入空穴h。因此，能够对从边界区域76流入至二极管区域20的空穴h进行抑制。
由此，在实施方式7涉及的半导体装置中，能够对从栅极信号接收区域8流入至二极管区域20的空穴进行抑制，使恢复动作时的破坏耐量提高。
此外，就实施方式7涉及的半导体装置而言，示出了在二极管区域20和绝缘栅型双极晶体管区域10之间设置了边界区域70的构造，但在以半导体装置的小型化为优先的情况下、或在与绝缘栅型双极晶体管区域10相比栅极信号接收区域8的流入至二极管区域20的空穴的比率大的情况下等，也可以设为省略了在二极管区域20和绝缘栅型双极晶体管区域10之间设置的边界区域70的构造。相同地，在与末端区域9相比栅极信号接收区域8的流入至二极管区域20的空穴的比率大的情况下等，也可以设为省略了在二极管区域20和末端区域9之间设置的边界区域75的构造。
对本发明的数个实施方式进行了说明，但这些实施方式是作为例子而提出的。在不脱离其主旨的范围内能够进行各种省略、替换、变更。另外，能够将各实施方式进行组合。
标号的说明
1 漂移层
2a 沟槽
2b 沟槽
2c 沟槽
2d 沟槽
3a 栅极绝缘膜
3b 栅极绝缘膜
4a 栅极电极
4b 栅极电极
5 层间绝缘膜
6 第1电极
7 第2电极
8 栅极信号接收区域
9 末端区域
10 绝缘栅型双极晶体管区域
11 基极层
12 发射极层
13 基极接触层
14 集电极层
20 二极管区域
21 阳极层
23 阳极接触层
25 阴极层
30 二极管区域
31 阳极层
40 二极管区域
41 阳极层
43 阳极接触层
50 二极管区域
54 阴极部第2导电型半导体层
55 阴极层
60 边界区域
61 边界部半导体层
62 载流子注入抑制层
63 边界部接触层
70 边界区域
71 边界部半导体层
72 载流子注入抑制层
73 边界部接触层
75 边界区域
76 边界区域
80 边界区域
82 载流子注入抑制层
83 边界部接触层
90 边界区域
91 边界部半导体层
100 半导体装置
200 半导体装置
300 半导体装置
400 半导体装置
500 半导体装置
600 半导体装置
601 末端部阱层
602 末端部第2导电型半导体层
700 半导体装置
701 栅极信号接收部阱层
702 栅极信号部第2导电型半导体层
S1 第1主面
S2 第2主面
W1 发射极层的宽度
W2 载流子注入抑制层的宽度。

Claims (13)

1.一种半导体装置，其具有：
半导体基板，其在第1主面和与所述第1主面相对的第2主面之间具有第1导电型的漂移层；
空穴注入区域，其具有第2导电型的空穴注入层及第2导电型的半导体层，该第2导电型的空穴注入层设置于所述半导体基板的所述第1主面侧的表层，该第2导电型的半导体层设置于所述第2主面侧的表层；
二极管区域，其具有第2导电型的阳极层、第2导电型的阳极接触层及第1导电型的阴极层，该第2导电型的阳极层设置于所述半导体基板的所述第1主面侧的表层，该第2导电型的阳极接触层选择性地设置于所述阳极层的所述第1主面侧的表层，杂质浓度比所述阳极层高，该第1导电型的阴极层设置于所述半导体基板的所述第2主面侧的表层，在所述阳极层的所述第2主面侧端部和所述第1主面之间没有第1导电型的半导体层；
边界区域，其设置于所述二极管区域和所述空穴注入区域之间，具有第2导电型的边界部半导体层、第1导电型的载流子注入抑制层、第2导电型的边界部接触层及在所述半导体基板的所述第2主面侧的表层从所述空穴注入区域伸出地设置的所述第2导电型的半导体层，该第2导电型的边界部半导体层设置于所述半导体基板的所述第1主面侧的表层，该第1导电型的载流子注入抑制层设置于所述边界部半导体层的表层，该第2导电型的边界部接触层设置于所述边界部半导体层的表层，杂质浓度比所述边界部半导体层高；以及
哑栅极电极，其设置于所述二极管区域和所述边界区域之间的所述半导体基板的所述第1主面侧，隔着栅极绝缘膜面向所述边界部半导体层及所述漂移层，该哑栅极电极不被施加栅极驱动电压。
2.根据权利要求1所述的半导体装置，其中，
所述空穴注入区域是绝缘栅型双极晶体管区域，
所述第2导电型的空穴注入层为第2导电型的基极层，所述第2导电型的半导体层为第2导电型的集电极层，
该绝缘栅型双极晶体管区域具有：
第1导电型的发射极层，其选择性地设置于所述基极层的所述第1主面侧的表层；以及
栅极电极，其设置于所述半导体基板的所述第1主面侧，在沿所述第1主面的方向上并列地配置多个，隔着栅极绝缘膜面向所述发射极层、所述基极层及所述漂移层。
3.根据权利要求2所述的半导体装置，其中，
所述栅极电极包含多个栅极电极，
所述边界区域的宽度比所述绝缘栅型双极晶体管区域的彼此相邻的所述栅极电极间的间隔宽。
4.根据权利要求2或3所述的半导体装置，其中，
从所述第1主面向所述第2主面的深度方向上的第1导电型的杂质浓度分布在所述发射极层和所述载流子注入抑制层是相同的。
5.根据权利要求2至4中任一项所述的半导体装置，其中，
在并列地配置多个所述栅极电极的方向上，所述载流子注入抑制层隔着所述栅极电极与所述基极接触层相邻。
6.根据权利要求2至5中任一项所述的半导体装置，其中，
所述绝缘栅型双极晶体管区域还具有基极接触层，该基极接触层设置于所述基极层的所述第1主面侧的表层，
所述边界部半导体层的第2导电型的杂质浓度比所述基极层的第2导电型的杂质浓度低。
7.根据权利要求2至6中任一项所述的半导体装置，其中，
所述阳极层的第2导电型的杂质浓度比所述基极层的第2导电型的杂质浓度低。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
所述空穴注入区域是末端区域，所述第2导电型的空穴注入层为第2导电型的末端部阱层，所述第2导电型的半导体层为第2导电型的末端部第2导电型半导体层，
所述末端区域与所述二极管区域相邻地设置于所述半导体基板的外缘和所述二极管区域之间。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述空穴注入区域是栅极信号接收区域，所述第2导电型的空穴注入层为第2导电型的栅极信号接收部阱层，所述第2导电型的半导体层为第2导电型的栅极信号接收部第2导电型半导体层，
在所述栅极信号接收区域的所述第1主面之上具有栅极信号接收焊盘。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
在所述边界区域，在沿所述半导体基板的所述第1主面侧的所述第1主面的方向，并列地配置多个第1哑栅极电极，
在所述二极管区域，在所述半导体基板的所述第1主面侧设置多个第2哑栅极电极，多个第2哑栅极电极在沿所述第1主面的方向上并列地配置，所述多个第2哑栅极电极各自隔着栅极绝缘膜面向所述阳极层及所述漂移层，所述多个第2哑栅极电极不被施加所述栅极驱动电压，
所述哑栅极电极包含所述多个第1哑栅极电极及所述多个第2哑栅极电极。
11.根据权利要求10所述的半导体装置，其中，
所述多个第2哑栅极电极中的彼此相邻的第2哑栅极电极间的配置有所述阳极接触层的面积的比率比所述多个第1哑栅极电极中的彼此相邻的第1哑栅极电极间的配置有所述边界部接触层的面积的比率高。
12.根据权利要求1至11中任一项所述的半导体装置，其中，
所述二极管区域还具有第2导电型的阴极部第2导电型半导体层，该第2导电型的阴极部第2导电型半导体层被所述阴极层夹着地设置于所述半导体基板的所述第2主面侧的表层。
13.根据权利要求12所述的半导体装置，其中，
从所述第2主面向所述第1主面的深度方向上的第2导电型的杂质浓度分布在所述集电极层和所述阴极部第2导电型半导体层是相同的。
CN202110297220.5A 2020-03-26 2021-03-19 半导体装置 Pending CN113451392A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020056271A JP7354897B2 (ja) 2020-03-26 2020-03-26 半導体装置
JP2020-056271 2020-03-26

Publications (1)

Publication Number Publication Date
CN113451392A true CN113451392A (zh) 2021-09-28

Family

ID=77659077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110297220.5A Pending CN113451392A (zh) 2020-03-26 2021-03-19 半导体装置

Country Status (4)

Country Link
US (1) US20210305241A1 (zh)
JP (1) JP7354897B2 (zh)
CN (1) CN113451392A (zh)
DE (1) DE102021104942A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7342742B2 (ja) * 2020-03-11 2023-09-12 三菱電機株式会社 半導体装置
JP2024075220A (ja) * 2022-11-22 2024-06-03 株式会社 日立パワーデバイス 半導体装置
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701361A (zh) * 2013-12-04 2015-06-10 株式会社东芝 半导体装置
CN109964317A (zh) * 2016-10-26 2019-07-02 株式会社电装 半导体装置
CN110164966A (zh) * 2018-02-14 2019-08-23 富士电机株式会社 半导体装置
US20190326424A1 (en) * 2018-04-24 2019-10-24 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
WO2020036015A1 (ja) * 2018-08-14 2020-02-20 富士電機株式会社 半導体装置および製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5052091B2 (ja) 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP4915481B2 (ja) * 2009-06-11 2012-04-11 トヨタ自動車株式会社 半導体装置
JP2013080796A (ja) 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
JP6805655B2 (ja) 2016-09-07 2020-12-23 富士電機株式会社 半導体装置
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP7067041B2 (ja) 2017-12-11 2022-05-16 株式会社デンソー 半導体装置
WO2019116748A1 (ja) 2017-12-14 2019-06-20 富士電機株式会社 半導体装置およびその製造方法
JP2020205408A (ja) 2019-06-17 2020-12-24 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701361A (zh) * 2013-12-04 2015-06-10 株式会社东芝 半导体装置
CN109964317A (zh) * 2016-10-26 2019-07-02 株式会社电装 半导体装置
CN110164966A (zh) * 2018-02-14 2019-08-23 富士电机株式会社 半导体装置
US20190326424A1 (en) * 2018-04-24 2019-10-24 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
CN110400839A (zh) * 2018-04-24 2019-11-01 三菱电机株式会社 半导体装置以及半导体装置的制造方法
WO2020036015A1 (ja) * 2018-08-14 2020-02-20 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
JP7354897B2 (ja) 2023-10-03
JP2021158198A (ja) 2021-10-07
DE102021104942A1 (de) 2021-09-30
US20210305241A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US10777548B2 (en) Method for manufacturing semiconductor device
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
CN108780809B (zh) Rc-igbt及其制造方法
JP5089191B2 (ja) 半導体装置およびその製造方法
CN108780814B (zh) 半导体装置及其制造方法
EP1065710B1 (en) Semiconductor device having a trench gate and method of manufacturing the same
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
CN110914996B (zh) 半导体器件
CN113451392A (zh) 半导体装置
JP7024626B2 (ja) 半導体装置、半導体装置の製造方法
KR100304716B1 (ko) 모스컨트롤다이오드및그제조방법
JP2023099104A (ja) 半導体装置
JP2016502270A (ja) 改善されたトレンチ保護を有するトレンチベースデバイス
US20110233607A1 (en) Semiconductor device and method for manufacturing same
CN113394279A (zh) 半导体装置
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
JP2024045595A (ja) 半導体素子、半導体装置
JP2022150530A (ja) 半導体装置及び半導体装置の製造方法
US11908954B2 (en) Semiconductor device with insulated gate bipolar transistor region and diode region provided on semiconductor substrate and adjacent to each other
CN114388612A (zh) 半导体装置及半导体装置的制造方法
CN114566537A (zh) 半导体装置
WO2023145071A1 (ja) 半導体装置および半導体装置の製造方法
US20240072152A1 (en) Method of manufacturing semiconductor device
CN116705604A (zh) 双沟槽mosfet器件及其提高耐压能力的制备方法
JP2024066107A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination