CN109964317A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109964317A
CN109964317A CN201780065823.4A CN201780065823A CN109964317A CN 109964317 A CN109964317 A CN 109964317A CN 201780065823 A CN201780065823 A CN 201780065823A CN 109964317 A CN109964317 A CN 109964317A
Authority
CN
China
Prior art keywords
mentioned
region
base layer
area
contact area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780065823.4A
Other languages
English (en)
Other versions
CN109964317B (zh
Inventor
村川浩一
住友正清
高桥茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN109964317A publication Critical patent/CN109964317A/zh
Application granted granted Critical
Publication of CN109964317B publication Critical patent/CN109964317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在IGBT区域(1a)与二极管区域(1b)之间、即与二极管区域(1b)邻接的位置，设置与IGBT区域(1a)相比高浓度P型层的形成比例较小的边界区域(1c)。由此，在复原时，能够抑制从IGBT区域(1a)向二极管区域(1b)的空穴注入，并且由于形成在边界区域(1c)中的高浓度P型层的形成比例较小，所以还能够使从边界区域(1c)的高浓度P型层的空穴注入量变少。因而，能够抑制复原时的最大逆向电流Irr的增加，并且能够使阴极侧的载流子密度变低而抑制尾电流的增大。由此，能够做成不仅能够降低开关损失、对于复原破坏也耐受性较高的半导体装置。

Description

半导体装置
本申请基于2016年10月26日提出申请的日本专利申请第2016－209803号主张优先权，这里引用其全部内容。
技术领域
本发明涉及具有形成有绝缘栅型场效应晶体管(以下称作IGBT(Insulated GateBipolar Transistor))的IGBT区域和形成有续流二极管(以下称作FWD(Free WheelingDiode))的二极管区域的半导体装置。
背景技术
以往，例如作为逆变器等的开关元件，使用具有将FWD与IGBT一起装备在1个芯片上的RC－IGBT(逆导通IGBT(Reverse－Conducting IGBT)的简称)构造的半导体装置。
在该RC－IGBT中，在复原动作时，过渡性地流过较大的逆向电流。特别是，在IGBT区域与二极管区域之间的边界部，如专利文献1所示，从形成在IGBT区域的表面侧的沟道等的高浓度的P型区域朝向形成在二极管区域的背面侧的N型的阴极层注入空穴。由于该空穴的注入导致复原时的最大逆向电流Irr的增加，所以希望抑制空穴的注入量。因此，在专利文献1所记载的半导体装置中，在二极管区域中的第1阳极层内具备使P型杂质浓度为一定值的第2阳极层。在通过一定程度提高该第2阳极层的P型杂质浓度来抑制闩锁(latch up)的同时，通过不使其过高来抑制空穴的注入量，能够进行高速开关而降低开关损失。
现有技术文献
专利文献
专利文献1：日本特开2015－109341号公报
发明内容
但是，在专利文献1的结构中，由于为IGBT区域与二极管区域邻接的配置，所以不能充分地抑制从形成在IGBT区域的表面侧的沟道等的高浓度的P型区域的空穴的注入。因此，不能充分地降低开关损失。此外，提高阴极侧的载流子密度带来尾电流的增大，也有可能导致复原破坏。
本发明的目的是提供一种在复原时能够进一步抑制从IGBT区域侧向二极管区域侧的载流子的注入的半导体装置。
本发明的1个技术方案的半导体装置使用半导体基板构成，所述半导体基板具有形成IGBT的IGBT区域和形成二极管的二极管区域、以及形成在IGBT区域与二极管区域之间的边界区域，包括第1导电型的漂移层、形成在漂移层的表层部的第2导电型的基极层、在IGBT区域及边界区域中形成在漂移层的与基极层侧相反侧的第2导电型的集电极层、以及在二极管区域中形成在漂移层的与基极层侧相反侧的第1导电型的阴极层。
在IGBT区域和二极管区域及边界区域中，形成有在多个沟槽内配置有栅极绝缘膜及栅极电极的沟槽栅极构造。此外，将IGBT区域中的基极层作为第1基极层，在被沟槽划分为多个的第1基极层中的至少一部分，形成有与沟槽接触而形成的第1导电型的发射极区域、和配置在第1基极层的与发射极区域不同的部分处的第1接触区域。进而，将二极管区域及边界区域中的基极层作为第2基极层，在二极管区域中，形成有形成在第2基极层的表层部、第2导电型杂质浓度比该第2基极层高的第2导电型的第2接触区域，以及在边界区域中，形成有形成在第2基极层的表层部、第2导电型杂质浓度比该第2基极层高的第2导电型的第3接触区域。并且，除了发射极区域以外，上部电极还与第1接触区域和第2接触区域及第3接触区域电气地连接，下部电极与集电极层及阴极层电气地连接。在这样的结构中，相对于半导体基板的表面的每单位面积的第2接触区域的形成面积，第3接触区域的形成面积较小。
这样，在IGBT区域与二极管区域之间、即与二极管区域邻接的位置，设置与IGBT区域相比高浓度第2导电型层的形成比例较小的边界区域。因此，在复原时，能够抑制从IGBT区域向二极管区域的载流子注入，并且由于形成在边界区域中的高浓度第2导电型层的形成比例较小，所以还能够使从边界区域的高浓度第2导电型层的载流子注入量变少。因而，能够做成在复原时能够进一步抑制从IGBT区域侧向二极管区域侧的载流子的注入的半导体装置。
附图说明
图1是有关第1实施方式的半导体装置的上表面布局图。
图2是将半导体基板以图1的II－II线切断的截面中的立体剖视图。
图3A是图2的IIIA－IIIA剖视图。
图3B是图2的IIIB－IIIB剖视图。
图4是表示有关第1实施方式的半导体装置的IGBT动作时的空穴的流动的图。
图5是表示有关第1实施方式的半导体装置和以往构造的半导体装置的逆向电流特性的图。
图6是构成有关第2实施方式的半导体装置的半导体基板的立体剖视图。
图7是构成有关第3实施方式的半导体装置的半导体基板的立体剖视图。
图8是构成有关第3实施方式的变形例的半导体装置的半导体基板的立体剖视图。
图9是构成有关第4实施方式的半导体装置的半导体基板的立体剖视图。
图10是构成有关第5实施方式的半导体装置的半导体基板的立体剖视图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式相互中，对于相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
对有关本发明的第1实施方式的半导体装置进行说明。有关本实施方式的半导体装置由在1个基板具备使电流沿基板厚度方向流动的纵型的IGBT和FWD的RC－IGBT构造构成。该半导体装置例如适合作为逆变器、DC/DC变换器等的在电源电路中使用的功率开关元件使用。具体而言，有关本实施方式的半导体装置如以下这样构成。
如图1所示，半导体装置具备单元区域1和将该单元区域1包围的外周区域2。
单元区域1如图1、图2、图3A及图3B所示，交替地形成了形成有IGBT元件的IGBT区域1a及形成有FWD的二极管区域1b。此外，为在IGBT区域1a与二极管区域1b之间形成有边界区域1c的结构。
具体而言，这些IGBT区域1a和二极管区域1b及边界区域1c如图2、图3A及图3B所示，通过形成在作为漂移层11发挥功能的N－型的半导体基板10而由1个芯片形成。IGBT区域1a和二极管区域1b及边界区域1c沿着半导体基板10的一面10a的一方向、就图1而言沿着纸面上下方向延伸设置。并且，IGBT区域1a和二极管区域1b在与延伸设置方向正交的方向上交替地反复形成，在其之间形成有边界区域1c。
在漂移层11之上即半导体基板10的一面10a侧，形成有P型的基极层12。并且，以将基极层12贯通而达到漂移层11的方式形成有多个沟槽13，由该沟槽13将基极层12分离为多个。
另外，在本实施方式中，多个沟槽13沿着半导体基板10的一面10a的面方向中的一方向，就图2而言沿着纸面进深方向延伸设置，在图的左右方向上等间隔地形成。此外，半导体基板10的一面10a由基极层12中的与漂移层11相反侧的一面等构成。
基极层12在IGBT区域1a和二极管区域1b及边界区域1c中改变了P型杂质浓度，在IGBT区域1a中，使P型杂质浓度比二极管区域1b及边界区域1c高。以下，将形成在IGBT区域1a中的基极层12称作第1基极层12a，将形成在二极管区域1b及边界区域1c中的基极层12称作第2基极层12b。
第1基极层12a作为沟道区域发挥功能，并且也作为体区域发挥功能。在该第1基极层12a的表层部，如图2及图3B所示，部分地形成了深度比第1基极层12a浅的N+型的发射极区域14。
发射极区域14由比漂移层11高杂质浓度构成，形成为，在第1基极层12a内截止并且与沟槽13的侧面接触。在本实施方式的情况下，发射极区域14在各沟槽13之间沿着沟槽13的长度方向等间隔地散布有多个。换言之，从相对于半导体基板10的一面10a的法线方向观察，发射极区域14以相对于多个沟槽13的长度方向交叉的方式、更详细地讲以正交的方式延伸设置。并且，位于多个沟槽13之间的各发射极区域14为与相邻的沟槽13的两方的侧面接触的状态。
另外，在相对于多个沟槽13的长度方向的垂直方向上，如果将相邻的各发射极区域14相连，则成为直线状，但由于被各沟槽13分断，所以各发射极区域14为矩形状。并且，各发射极区域14为配置在比沟槽13的长度方向两端靠内侧的状态。
此外，第1基极层12a在没有形成发射极区域14的部分中形成至半导体基板10的一面10a侧，该部分为与后述的上部电极19欧姆接触的第1接触区域15a。沟槽13的长度方向上的第1接触区域15a的宽度与例如同方向上的发射极区域14的宽度相等，它们的面积比为1：1。
第1接触区域15a由第1基极层12a的一部分构成，但也可以是部分地提高了表面浓度的区域。在本实施方式的情况下，从相对于半导体基板10的一面10a的法线方向观察，第1接触区域15a为与发射极区域14同样的上表面布局，不为发射极区域14的部分被作为第1接触区域15a。即，第1接触区域15a以相对于多个沟槽13的长度方向交叉的方式、更详细地讲以正交的方式延伸设置，位于多个沟槽13之间的各第1接触区域15a为与相邻的沟槽13的两方的侧面接触的状态。
另外，在相对于多个沟槽13的长度方向的垂直方向上，如果将相邻的各第1接触区域15a相连则成为直线状，但由于被各沟槽13分断，所以各第1接触区域15a为矩形状。
第2基极层12b构成为在二极管区域1b中作为阳极的一部分发挥功能的阳极层。在二极管区域1b中的第2基极层12b中，没有形成IGBT区域1a那样的发射极区域14，但形成了P型杂质浓度比第2基极层12b高、与后述的上部电极19欧姆接触的第2接触区域15b。在本实施方式的情况下，第2接触区域15b沿着沟槽13的长度方向散布有多个。换言之，从相对于半导体基板10的一面10a的法线方向观察，第2接触区域15b以相对于多个沟槽13的长度方向交叉、更详细地讲以正交的方式延伸设置。并且，为位于多个沟槽13之间的各第2接触区域15b与相邻的沟槽13的两方的侧面接触的状态。各第2接触区域15b的深度比第2基极层12b浅。此外，各第2接触区域15b的宽度即与沟槽13的长度方向同方向的尺寸是任意的，但在本实施方式的情况下为与第1接触区域15a相等。在此情况下，第2接触区域15b与第2基极层12b中的没有形成第2接触区域15b的部分的面积比为1：1。
进而，边界区域1c的第2基极层12b由于为构成IGBT区域1a和二极管区域1b的边界的部分，所以也可以不特别发挥功能。但是，由于形成边界区域1c，每单位面积的通电量减少，结果有可能通态电压Von增加而通态电阻上升。为了抑制该情况，在本实施方式中，使边界区域1c的第2基极层12b作为IGBT动作时的空穴穿过层发挥功能。对此在后面进行说明。
此外，在边界区域1c中的第2基极层12b中，也形成有P型杂质浓度比第2基极层12b高、与后述的上部电极19欧姆接触的第3接触区域15c。在本实施方式的情况下，第3接触区域15c沿着沟槽13的长度方向散布有多个。换言之，从相对于半导体基板10的一面10a的法线方向观察，第3接触区域15c以相对于多个沟槽13的长度方向交叉的方式、更详细地讲以正交的方式延伸设置。并且，成为位于多个沟槽13之间的各第3接触区域15c与相邻的沟槽13的两方的侧面接触的状态。各第3接触区域15c的深度为与第2接触区域15b相同的深度。此外，各第3接触区域15c的宽度即与沟槽13的长度方向相同方向的尺寸是任意的，但比第2接触区域15b窄。例如，这里设定第3接触区域15c的尺寸，以使第3接触区域15c与第2基极层12b中的没有形成第3接触区域15c的部分的面积比为1：2。
这样，在二极管区域1b及边界区域1c中，形成有第2接触区域15b或第3接触区域15c。并且，通过改变第2接触区域15b或第3接触区域15c的形成面积，改变了每单位面积的高浓度P型层的形成比例及欧姆接触面积比。这里，由于与第2接触区域15b相比使第3接触区域15c的宽度更窄，所以边界区域1c与二极管区域1b相比，每单位面积的高浓度P型层的形成比例及欧姆接触面积比较小。此外，与形成在IGBT区域1a中的第1基极层12a相比，边界区域1c的第2基极层12b其P型杂质浓度较低，进而第3接触区域15c的宽度也较窄。因此，边界区域1c与IGBT区域1a相比每单位面积的高浓度P型层的形成比例及欧姆接触面积比较少。
此外，各沟槽13内被以将各沟槽13的内壁表面覆盖的方式形成的栅极绝缘膜16、和形成在该栅极绝缘膜16之上的由多晶硅等构成的栅极电极17填埋。由此，构成沟槽栅极构造。
栅极电极17在IGBT区域1a中被控制为希望的栅极电压，在二极管区域1b中连接发射极。由此，在IGBT区域1a中，如果为了IGBT动作而作为栅极电压施加高电平电压，则在沟槽13的侧面形成沟道。此外，在二极管区域1b中，由于使栅极电极17为发射极电位，所以在IGBT动作时也不形成沟道，而进行规定的FWD动作。
进而，在本实施方式中，边界区域1c的栅极电极17被设为与IGBT区域1a的栅极电极17同电位，被控制为希望的栅极电压。因此，在边界区域1c中，也在沟槽13的侧面形成沟道，空穴容易经过该沟道而流动，并且被向沟道侧吸引的空穴也经过第2基极层12b而流动。因而，如上述那样，在边界区域1c中，第2基极层12b作为空穴穿过层发挥功能，能够抑制因存在边界区域1c带来的每单位面积的通电量的减少。因此，能够抑制通态电压Von的增加，能够抑制通态电阻的上升。
此外，如图3A及图3B所示，在半导体基板10的一面10a侧，在基极层12之上形成有由BPSG(硼磷硅玻璃)等构成的层间绝缘膜18。并且，在层间绝缘膜18中，在IGBT区域1a中，形成有使发射极区域14的一部分及第1接触区域15a露出的接触孔18a。此外，在层间绝缘膜18中，在二极管区域1b或边界区域1c中，形成有使第2基极层12b或第2接触区域15b及第3接触区域15c露出的接触孔18b、18c。
在层间绝缘膜18上形成有上部电极19。该上部电极19在IGBT区域1a中经由接触孔18a与发射极区域14及第1接触区域15a电气地连接。此外，上部电极19在二极管区域1b或边界区域1c中经由接触孔18b、18c与第2基极层12b或第2接触区域15b及第3接触区域15c电气地连接。即，上部电极19在IGBT区域1a中作为发射极电极发挥功能，在二极管区域1b中作为阳极电极发挥功能。此外，上部电极19在边界区域1c中也可以不特别发挥功能，但如上述那样，在本实施方式中在边界区域1c中将栅极电极17控制为与IGBT区域1a同样的栅极电压，所以作为空穴抽取电极发挥功能。
此外，上部电极19在二极管区域1b或边界区域1c中，与第2接触区域15b或第3接触区域15c欧姆接触，与第2基极层12b肖特基接触。因此，在从与IGBT区域1a邻接的边界区域1c至进一步远离的二极管区域1b之间，为欧姆接触面积比阶段性地变更的构造。即，为从IGBT区域1a经过欧姆接触面积比比较小的边界区域1c而达到二极管区域1b的布局。
另一方面，在漂移层11中的与基极层12侧相反侧、即半导体基板10的另一面10b侧，形成有N型杂质浓度比漂移层11高的电场终止(以下称作FS)层20。该FS层20不是必须的，但为了通过防止空乏层的扩大而实现耐压和恒常损失的性能提高、并且控制从半导体基板10的另一面10b侧注入的空穴的注入量而具备。
此外，在IGBT区域1a及边界区域1c中，在夹着FS层20的与漂移层11相反侧形成有P型的集电极层21，在二极管区域1b中，在夹着FS层20的与漂移层11相反侧形成有N型的阴极层22。即，在本实施方式中，IGBT区域1a及边界区域1c和二极管区域1b根据形成在半导体基板10的另一面10b侧的层是集电极层21还是阴极层22而划分。
进而，在半导体基板10的另一面10b，在集电极层21或阴极层22的表面形成有下部电极23。该下部电极23在IGBT区域1a及边界区域1c中作为集电极电极发挥功能，在二极管区域1b中作为阴极电极发挥功能。
通过这样构成，在IGBT区域1a中，构成以第1基极层12a为基极、以发射极区域14为发射极、以集电极层21为集电极的IGBT元件。此外，在二极管区域1b中，构成以第2基极层12b及第2接触区域15b为阳极、以漂移层11、阴极层22为阴极而PN接合的FWD元件。
对具有如以上这样构成的IGBT元件及FWD元件的半导体装置的作动及效果进行说明。
本实施方式的半导体装置关于形成在IGBT区域1a的IGBT，通过与以往同样控制对于栅极电极17的施加电压而进行导通截止动作，即，使电流流到发射极－集电极间或切断的开关动作。此外，关于形成在二极管区域1b中的FWD，通过随着IGBT的开关动作进行二极管动作，抑制开关时的浪涌发生。
在进行这样的动作时，在IGBT的导通中，如图4所示，由于边界区域1c的栅极电极17也被控制为与IGBT区域1a同样的栅极电压，所以在边界区域1c中的沟槽13的侧面形成沟道。因此，在边界区域1c中，也在沟槽13的侧面形成沟道，空穴容易经过该沟道而流动，并且被向沟道侧吸引的空穴也经过第2基极层12b而流动。因而，在边界区域1c中，第2基极层12b作为空穴穿过层发挥功能，能够抑制因存在边界区域1c带来的每单位面积的通电量的减少，所以能够抑制通态电压Von的增加，能够抑制通态电阻的上升。
此外，假如在邻接于二极管区域1b的位置，如果半导体基板10的一面10a侧的高浓度P型层的形成比例较大，则在将IGBT从截止切换为导通时的复原时，从高浓度P型层朝向阴极的空穴的注入量变多。由此，导致复原时的最大逆向电流Irr的增加。此外，由于阴极侧的载流子密度变高而使尾电流增大，还有可能导致复原破坏。
但是，在本实施方式的半导体装置中，在IGBT区域1a与二极管区域1b之间、即与二极管区域1b邻接的位置，设置有高浓度P型层的形成比例比IGBT区域1a小的边界区域1c。因此，在复原时，能够抑制从IGBT区域1a向二极管区域1b的空穴注入，并且由于形成在边界区域1c中的高浓度P型层的形成比例较小，所以也能够使从边界区域1c的高浓度P型层的空穴注入量也变少。因而，能够抑制复原时的最大逆向电流Irr的增加，并且能够使阴极侧的载流子密度变低而抑制尾电流的增大。由此，能够做成不仅能够降低开关损失、对于复原破坏也耐受性较高的半导体装置。
具体而言，对于以往构造和本实施方式的构造的半导体装置调查最大逆向电流Irr，得到了图5所示的结果。与在图中用虚线表示的以往构造的情况相比，在图中用实线表示的本实施方式的构造的情况下，能够使最大逆向电流Irr下降。并且，由于该图中的逆向电流Ir的积分值即电流值为负的区域的面积相当于复原损失Err，所以通过使最大逆向电流Irr下降，能够降低复原损失Err。
此外，在本实施方式中，不进行由He线或电子线照射生成寿命抑制剂。由于能够减小复原损失Err，所以以往通常进行寿命抑制剂的生成，但也有难以将He线或电子线照射区分打在可靠的位置而导致其他元件的特性恶化的情况。为了即使不进行由该He线或电子线照射生成寿命抑制剂也足够，可以考虑采取使漂移层11或基极层12的杂质浓度变低等的对策。但是，如果使杂质浓度变低，则相应地与杂质浓度较高的高浓度区域的PN结中的杂质浓度差变大，导致使尾电流增大或复原破坏。
相对于此，通过如本实施方式的半导体装置那样具备上述结构的边界区域1c，在复原时，能够抑制从IGBT区域1a向二极管区域1b的空穴注入，所以能够使漂移层11或基极层12的杂质浓度变低。因此，也可以不进行由He线或电子线照射生成寿命抑制剂，还能够抑制使其他元件的特性恶化。
(第2实施方式)
对第2实施方式进行说明。本实施方式相对于第1实施方式变更了边界区域1c的栅极电极17的连接形态，关于其他也与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
如图6所示，在本实施方式中，将边界区域1c的栅极电极17与二极管区域1b的栅极电极17同样地，进行发射极连接。这样，在将边界区域1c的栅极电极17进行发射极连接的情况下，当将IGBT导通时，由于在边界区域1c中在沟槽13的侧面没有形成沟道，所以穿过边界区域1c的空穴的穿过量减少。因此，不能得到对通态电压Von的增加的抑制效果或通态电阻的降低效果，但关于这以外能得到与第1实施方式同样的效果。
(第3实施方式)
对第3实施方式进行说明。本实施方式相对于第1实施方式变更了各部的上表面布局，关于其他也与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
如图7所示，将发射极区域14沿着沟槽13的长度方向以直线状布局。这里，将发射极区域14仅配置在沟槽13的一方的侧面、具体而言配置在相对于沟槽13在图中左侧的侧面，但也可以做成配置到两方的侧面的构造。此外，由于使发射极区域14为直线状，所以随之第1接触区域15a也为直线状的布局。
关于二极管区域1b及边界区域1c也是同样的，第2接触区域15b及第3接触区域15c沿着沟槽13的长度方向被以直线状布局。在本实施方式的情况下，将第2接触区域15b及第3接触区域15c仅配置在沟槽13的一方的侧面、具体而言配置在作为与形成有发射极区域14的侧面相反侧的侧面的图中右侧的侧面。但是，这也是一例，也可以将第2接触区域15b及第3接触区域15c配置在两方的侧面，或配置到与沟槽13隔开的位置。此外，由于使第2接触区域15b及第3接触区域15c为直线状，所以随之第2基极层12b中的与上部电极19肖特基接触的部分也为直线状的布局。
并且，在本实施方式中，也在二极管区域1b和边界区域1c中改变了第2接触区域15b和第3接触区域15c的形成面积、即每单位面积的高浓度P型层的形成比例及欧姆接触比。
在本实施方式的情况下，在二极管区域1b中，在多个沟槽13之间的全部的第2基极层12b形成有第2接触区域15b。相对于此，在边界区域1c中，不是在多个沟槽13之间的全部第2基极层12b形成第3接触区域15c，而是以在第2基极层12b的多个中形成1个、在图中中以2个中为1个的比例形成第3接触区域15c。
这样，除了发射极区域14及第1接触区域15a以外，也可以将第2接触区域15b或第3接触区域15c做成直线状的布局。作为这样的结构，也能够得到与第1实施方式同样的效果。
另外，这里将第1接触区域15a或第2接触区域15b及第3接触区域15c全部用相同宽度的直线状的区域构成，但也可以做成不同的宽度。此外，关于边界区域1c，也可以在多个沟槽13之间的全部的第2基极层12b形成第3接触区域15c，并且使第3接触区域15c的宽度比形成在二极管区域1b中的第2接触区域15b窄。
此外，在边界区域1c内，也能够使得第3接触区域15c的形成面积阶段性地变化。例如，如图8所示，随着从IGBT区域1a朝向二极管区域1b，使得作为形成第3接触区域15c的间隔的形成间距逐渐变小。如果这样，则能够使得IGBT区域1a侧与二极管区域1b侧相比，第3接触区域15c的形成面积较低。
另外，通过使第3接触区域15c的形成面积阶段性地变化，能够调整FWD的顺向电压下降Vf和复原损失Err的权衡的关系。例如，如果增大第3接触区域15c的间距，则顺向电压下降Vf变大，能够减小复原损失Err。相反，如果减小第3接触区域15c的间距，则顺向电压下降Vf变小，复原损失Err变大。因而，通过根据希望的特性来设定第3接触区域15c的间距，能够将顺向电压下降Vf和复原损失Err的权衡的关系调整为希望的关系。
(第4实施方式)
对第4实施方式进行说明。本实施方式相对于第1～第3实施方式，变更了二极管区域1b及边界区域1c中的另一面10b侧的结构，关于其他，与第1～第3实施方式是同样的，所以仅对与第1～第3实施方式不同的部分进行说明。另外，这里对关于第1实施方式的构造变更另一面10b侧的结构的情况进行说明，但关于第2、第3实施方式的构造也能够适用。
如图9所示，在本实施方式中，在二极管区域1b及边界区域1c中，在另一面10b侧部分地形成有由P型杂质层构成的P型离散层24。P型离散层24例如沿着沟槽13的长度方向延伸设置，以等间隔配置有多条。关于P型离散层24的P型杂质浓度是任意的，但在与集电极层21同时形成的情况下，为与集电极层21相同的浓度。
这样，也能够将P型离散层24形成在二极管区域1b或边界区域1c中。如果形成这样的P型离散层24，则能够使从IGBT区域1a的一面10a侧的高浓度P型层注入的空穴在到达P型离散层24时成为无效载流子。因此，能够进一步减少空穴，假设即便仅通过形成边界区域1c不能进行充分的抑制空穴注入、空穴注入量变多，也能够通过P型离散层24将空穴改变为无效载流子。因而，能够进一步提高在第1实施方式中说明的效果。
(第5实施方式)
对第5实施方式进行说明。本实施方式相对于第1～第4实施方式，变更了二极管区域1b及边界区域1c中的一面10a侧的结构，关于其他，与第1～第4实施方式是同样的，所以仅对与第1～第4实施方式不同的部分进行说明。另外，这里对关于第1实施方式的构造将一面10a侧的结构变更的情况进行说明，但关于第2～第4实施方式的构造也能够适用。
如图10所示，在本实施方式中，在二极管区域1b及边界区域1c中的一面10a侧，形成有由N型杂质层构成的N型离散层25。N型离散层25例如形成在第2基极层12b的表层部中的与第2接触区域15b及第3接触区域15c不同的位置。在本实施方式的情况下，在第2基极层12b的表层部中的没有形成第2接触区域15b及第3接触区域15c的部分的全域中形成有N型离散层25。关于N型离散层25的N型杂质浓度是任意的，但在与发射极区域14同时形成的情况下为与发射极区域14相同的浓度。
这样，通过在第2基极层12b的表层部形成N型离散层25，能够使上部电极19与N型离散层25欧姆接触。即，为了降低开关损失，想要降低二极管区域1b或边界区域1c中的第2基极层12b或第2接触区域15b及第3接触区域15c的P型杂质浓度，但在此情况下，可能与上部电极19成为肖特基接触。因此，通过形成N型离散层25而使其与上部电极19欧姆接触，能够更可靠地取得与上部电极19的接触。
(其他实施方式)
将本发明依据上述实施方式进行了记述，但并不限定于该实施方式，也包含各种各样的变形例或等价范围内的变形。除此以外，各种各样的组合或形态、进而在它们中仅包含一要素、其以上或其以下的其他的组合或形态也落入在本发明的范畴或思想范围中。
例如，在上述第1～第5实施方式中表示的IGBT或FWD的元件构造只不过是一例，也可以做成其他的构造。具体而言，关于IGBT，使第1基极层12a不仅作为沟道区域、也作为体区域发挥功能，但也可以仅作为沟道区域发挥功能，而除了第1基极层12a以外还形成体区域。在此情况下，例如可以做成在各沟槽栅极构造之间以与沟槽13接触的方式形成发射极区域14、在夹着发射极区域14的与沟槽13相反侧即远离沟槽13的位置形成P型的体区域的构造。并且，体区域的表面构成第1基极层12a中的第1接触区域15a。
此外，在上述第1～第5实施方式中，使二极管区域1b和边界区域1c的第2基极层12b的P型杂质浓度相同，但也可以是不同的浓度。
进而，关于在第1～第5实施方式中记载的IGBT区域1a、二极管区域1b及边界区域1c的构造，能够任意地组合。即，也可以将IGBT区域1a、二极管区域1b及边界区域1c的构造用不同的实施方式的结构进行组合。例如，也可以将如第1、第2实施方式那样使发射极区域14沿着沟槽13的长度方向散布的构造与如第3、第4实施方式那样使第2接触区域15b及第3接触区域15c为直线状的构造组合。相反，也可以将如第3、第4实施方式那样将发射极区域14沿着沟槽13的长度方向形成为直线状的构造与如第1、第2实施方式那样使第2接触区域15b及第3接触区域15c沿着沟槽13的长度方向散布的构造组合。
此外，在上述第4实施方式中，做成了将P型离散层24沿着沟槽13的长度方向延伸设置的构造，但也可以做成以希望的图案散布的构造等，形成为其他的上表面布局。
此外，将IGBT做成了在相邻的沟槽栅极构造之间的全部的第1基极层12a中形成发射极区域14的构造，但也可以具备不形成发射极区域14、不形成沟道的稀疏构造。此外，也可以在作为稀疏构造而没有形成沟道的部分中，在第1基极层12a形成空穴阻挡层。
此外，在上述各实施方式中，举具备使第1导电型为n型、使第2导电型为p型的n沟道型的IGBT的半导体装置为例进行了说明，但也可以做成使各构成要素的导电型反转的p沟道型的IGBT。

Claims (10)

1.一种半导体装置，具有IGBT及二极管，
该半导体装置具有：
半导体基板(10)，具有形成上述IGBT的IGBT区域(1a)和形成上述二极管的二极管区域(1b)、以及形成在上述IGBT区域与上述二极管区域之间的边界区域(1c)，包括第1导电型的漂移层(11)、形成在上述漂移层的表层部的第2导电型的基极层(12)、在上述IGBT区域及上述边界区域中形成在上述漂移层的与上述基极层侧相反侧的第2导电型的集电极层(21)、以及在上述二极管区域中形成在上述漂移层的与上述基极层侧相反侧的第1导电型的阴极层(22)；
沟槽栅极构造，形成在上述IGBT区域和上述二极管区域及上述边界区域中，在通过将一方向作为长度方向并形成得比上述基极层深而将上述基极层划分为多个的多个沟槽(13)内，配置有栅极绝缘膜(16)及栅极电极(17)；
第1导电型的发射极区域(14)，将上述IGBT区域中的上述基极层作为第1基极层(12a)，在被上述沟槽划分为多个的上述第1基极层中的至少一部分与上述沟槽接触而形成；
第1接触区域(15a)，配置在上述第1基极层中的与上述发射极区域不同的部分；
第2导电型的第2接触区域(15b)，将上述二极管区域及上述边界区域中的上述基极层作为第2基极层(12b)，在上述二极管区域中形成在上述第2基极层的表层部，第2导电型杂质浓度比该第2基极层高；
第2导电型的第3接触区域(15c)，在上述边界区域中形成在上述第2基极层的表层部，第2导电型杂质浓度比该第2基极层高；
上部电极(19)，除了上述发射极区域以外，还与上述第1接触区域和上述第2接触区域及上述第3接触区域电气地连接；以及
下部电极(23)，与上述集电极层及上述阴极层电气地连接；
相对于上述半导体基板的表面的每单位面积的上述第2接触区域的形成面积，上述第3接触区域的形成面积较小。
2.一种半导体装置，具有IGBT及二极管，
该半导体装置具有：
半导体基板(10)，具有形成上述IGBT的IGBT区域(1a)和形成上述二极管的二极管区域(1b)、以及形成在上述IGBT区域与上述二极管区域之间的边界区域(1c)，包括第1导电型的漂移层(11)、形成在上述漂移层的表层部的第2导电型的基极层(12)、在上述IGBT区域中形成在上述漂移层的与上述基极层侧相反侧的第2导电型的集电极层(21)、在上述二极管区域及上述边界区域中形成在上述漂移层的与上述基极层侧相反侧的第1导电型的阴极层(22)、以及部分地配置在该阴极层内的第2导电型离散层(24)；
沟槽栅极构造，形成在上述IGBT区域和上述二极管区域及上述边界区域中，在通过将一方向作为长度方向并形成得比上述基极层深而将上述基极层划分为多个的多个沟槽(13)内，配置有栅极绝缘膜(16)及栅极电极(17)；
第1导电型的发射极区域(14)，将上述IGBT区域中的上述基极层作为第1基极层(12a)，在被上述沟槽划分为多个的上述第1基极层中的至少一部分与上述沟槽接触而形成；
第1接触区域(15a)，配置在上述第1基极层中的与上述发射极区域不同的部分；
第2导电型的第2接触区域(15b)，将上述二极管区域及上述边界区域中的上述基极层作为第2基极层(12b)，在上述二极管区域中形成在上述第2基极层的表层部，第2导电型杂质浓度比该第2基极层高；
第2导电型的第3接触区域(15c)，在上述边界区域中形成在上述第2基极层的表层部，第2导电型杂质浓度比该第2基极层高；
上部电极(19)，除了上述发射极区域以外，还与上述第1接触区域和上述第2接触区域及上述第3接触区域电气地连接；以及
下部电极(23)，与上述集电极层及上述阴极层电气地连接；
相对于上述半导体基板的表面的每单位面积的上述第2接触区域的形成面积，上述第3接触区域的形成面积较小。
3.如权利要求1或2所述的半导体装置，
形成在上述边界区域中的上述栅极电极为与形成在上述IGBT区域中的上述栅极电极同电位。
4.如权利要求1或2所述的半导体装置，
形成在上述边界区域中的上述栅极电极为与形成在上述二极管区域中的上述栅极电极同电位。
5.如权利要求1～4中任一项所述的半导体装置，
形成在上述IGBT区域中的上述第1基极层与形成在上述二极管区域及上述边界区域中的上述第2基极层相比，第2导电型杂质较高；
由上述第1基极层的表面构成上述第1接触区域，并且上述第1基极层作为形成沟道的沟道区域发挥功能并且也作为体区域发挥功能。
6.如权利要求1～5中任一项所述的半导体装置，
上述发射极区域在多个上述沟槽之间沿着上述沟槽的长度方向配置有多个，与相邻的两方的上述沟槽的侧面接触。
7.如权利要求1～5中任一项所述的半导体装置，
上述发射极区域在多个上述沟槽之间沿着上述沟槽的长度方向延伸设置。
8.如权利要求1～7中任一项所述的半导体装置，
上述第2接触区域及上述第3接触区域在多个上述沟槽之间沿着上述沟槽的长度方向延伸设置；
上述第2接触区域形成在所有的配置于多个上述沟槽之间的上述第2基极层中；
上述第3接触区域以在多个配置在多个上述沟槽之间的上述第2基极层中有1个的比例形成。
9.如权利要求8所述的半导体装置，
作为形成上述第3接触区域的间隔的形成间距从上述IGBT区域朝向上述二极管区域阶段性地变化，随着从上述IGBT区域朝向上述二极管区域，上述形成间距逐渐变小。
10.如权利要求1～8中任一项所述的半导体装置，
在形成在上述二极管区域及上述边界区域中的上述第2基极层的表层部中的与上述第2接触区域及上述第3接触区域不同的位置，形成有第1导电型离散层(25)，上述上部电极与该第1导电型离散层欧姆接触。
CN201780065823.4A 2016-10-26 2017-10-19 半导体装置 Active CN109964317B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-209803 2016-10-26
JP2016209803A JP6589817B2 (ja) 2016-10-26 2016-10-26 半導体装置
PCT/JP2017/037893 WO2018079417A1 (ja) 2016-10-26 2017-10-19 半導体装置

Publications (2)

Publication Number Publication Date
CN109964317A true CN109964317A (zh) 2019-07-02
CN109964317B CN109964317B (zh) 2021-11-30

Family

ID=62023378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780065823.4A Active CN109964317B (zh) 2016-10-26 2017-10-19 半导体装置

Country Status (4)

Country Link
US (1) US10763345B2 (zh)
JP (1) JP6589817B2 (zh)
CN (1) CN109964317B (zh)
WO (1) WO2018079417A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451392A (zh) * 2020-03-26 2021-09-28 三菱电机株式会社 半导体装置
CN113921604A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置
WO2022037622A1 (zh) * 2020-08-19 2022-02-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6954333B2 (ja) * 2016-10-26 2021-10-27 株式会社デンソー 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
US11282948B2 (en) * 2018-08-02 2022-03-22 Mitsubishi Electric Corporation Wide band gap semiconductor device and power conversion apparatus
JP6996461B2 (ja) * 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
CN112868105B (zh) * 2018-10-18 2023-11-17 罗姆股份有限公司 半导体装置
WO2020162012A1 (ja) * 2019-02-07 2020-08-13 富士電機株式会社 半導体装置および半導体モジュール
CN112470288A (zh) 2019-02-27 2021-03-09 富士电机株式会社 半导体装置
JP7283287B2 (ja) * 2019-07-23 2023-05-30 株式会社デンソー 半導体装置
JP7172920B2 (ja) * 2019-09-04 2022-11-16 株式会社デンソー 半導体装置
JP7319601B2 (ja) * 2019-11-01 2023-08-02 株式会社東芝 半導体装置
JP7247930B2 (ja) * 2020-03-10 2023-03-29 株式会社デンソー 半導体装置
JP7342742B2 (ja) * 2020-03-11 2023-09-12 三菱電機株式会社 半導体装置
JP7459694B2 (ja) * 2020-07-08 2024-04-02 株式会社デンソー 半導体装置
JP7471192B2 (ja) * 2020-10-01 2024-04-19 三菱電機株式会社 半導体装置
JP7446198B2 (ja) * 2020-10-01 2024-03-08 三菱電機株式会社 半導体装置
JP7528743B2 (ja) * 2020-11-27 2024-08-06 三菱電機株式会社 半導体装置
JP7479315B2 (ja) 2021-03-08 2024-05-08 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2023045862A (ja) 2021-09-22 2023-04-03 株式会社東芝 半導体装置
JP2023139979A (ja) 2022-03-22 2023-10-04 株式会社東芝 半導体装置及び半導体回路
JP2024075220A (ja) * 2022-11-22 2024-06-03 株式会社 日立パワーデバイス 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148239A (zh) * 2010-02-05 2011-08-10 株式会社电装 绝缘栅极半导体器件
JP2013021240A (ja) * 2011-07-13 2013-01-31 Toyota Central R&D Labs Inc ダイオードおよび半導体装置
CN103311242A (zh) * 2012-03-15 2013-09-18 株式会社东芝 半导体器件
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
CN104701361A (zh) * 2013-12-04 2015-06-10 株式会社东芝 半导体装置
US20160148928A1 (en) * 2014-11-21 2016-05-26 Mitsubishi Electric Corporation Reverse conducting semiconductor device
JP2016136620A (ja) * 2015-01-16 2016-07-28 株式会社デンソー 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196606A (ja) 2000-01-11 2001-07-19 Mitsubishi Electric Corp ダイオード
JP5321669B2 (ja) 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
CN107068733B (zh) 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
CN105378931A (zh) * 2013-05-23 2016-03-02 丰田自动车株式会社 内置有二极管的igbt
CN105706238B (zh) * 2013-11-05 2019-03-12 丰田自动车株式会社 半导体装置
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6222702B2 (ja) 2014-09-11 2017-11-01 株式会社東芝 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6344483B2 (ja) * 2014-11-17 2018-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6384425B2 (ja) * 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
US10192978B2 (en) * 2016-01-19 2019-01-29 Mitsubishi Electric Corporation Semiconductor apparatus
JP7077648B2 (ja) * 2017-02-16 2022-05-31 富士電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148239A (zh) * 2010-02-05 2011-08-10 株式会社电装 绝缘栅极半导体器件
JP2013021240A (ja) * 2011-07-13 2013-01-31 Toyota Central R&D Labs Inc ダイオードおよび半導体装置
CN103311242A (zh) * 2012-03-15 2013-09-18 株式会社东芝 半导体器件
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
CN104701361A (zh) * 2013-12-04 2015-06-10 株式会社东芝 半导体装置
US20160148928A1 (en) * 2014-11-21 2016-05-26 Mitsubishi Electric Corporation Reverse conducting semiconductor device
JP2016100464A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 逆導通型半導体装置
JP2016136620A (ja) * 2015-01-16 2016-07-28 株式会社デンソー 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451392A (zh) * 2020-03-26 2021-09-28 三菱电机株式会社 半导体装置
CN113921604A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置
WO2022037622A1 (zh) * 2020-08-19 2022-02-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块

Also Published As

Publication number Publication date
US20190252534A1 (en) 2019-08-15
US10763345B2 (en) 2020-09-01
CN109964317B (zh) 2021-11-30
WO2018079417A1 (ja) 2018-05-03
JP6589817B2 (ja) 2019-10-16
JP2018073911A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
CN109964317A (zh) 半导体装置
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
US12021118B2 (en) Semiconductor device
CN106062964B (zh) 功率用半导体装置
US10186606B2 (en) Semiconductor device
CN109155334B (zh) 半导体装置
CN104952925B (zh) 沟槽晶体管器件
CN109891595A (zh) 半导体装置
JP2016082097A (ja) 半導体装置
CN109155332A (zh) 半导体装置
CN108649068B (zh) Rc-igbt器件及其制备方法
CN105122458A (zh) 半导体装置及其制造方法
CN102412289A (zh) 半导体器件
CN105900245A (zh) 半导体装置
CN109509789A (zh) 半导体装置
CN110400839A (zh) 半导体装置以及半导体装置的制造方法
JP2017195224A (ja) スイッチング素子
CN107833921B (zh) 开关器件和制造开关器件的方法
CN106783849A (zh) 半导体器件
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
US11289476B2 (en) Semiconductor device including carrier injection layers
JP6954333B2 (ja) 半導体装置
CN109904221B (zh) 一种超结双向开关
JP5151175B2 (ja) 半導体装置
JP2018182216A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant