CN109155334B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109155334B
CN109155334B CN201780029794.6A CN201780029794A CN109155334B CN 109155334 B CN109155334 B CN 109155334B CN 201780029794 A CN201780029794 A CN 201780029794A CN 109155334 B CN109155334 B CN 109155334B
Authority
CN
China
Prior art keywords
layer
carrier injection
drift
injection layer
fwd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780029794.6A
Other languages
English (en)
Other versions
CN109155334A (zh
Inventor
水上拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN109155334A publication Critical patent/CN109155334A/zh
Application granted granted Critical
Publication of CN109155334B publication Critical patent/CN109155334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在共通的半导体基板(10)上形成有具有IGBT元件(1a)的IGBT区域(1)和具有FWD元件(2a)的FWD区域(2)的半导体装置中，在阴极层(22)中，形成与第2电极(23)电连接并与场阻挡层(20)构成PN结的载流子注入层(24)。并且，从在FWD元件(2a)中流过正向电流的状态起将该电流切断时，FWD元件(2a)内的第1载流子穿过位于载流子注入层(24)上的场阻挡层(20)向阴极层(22)流动，由此从第2电极(23)经由载流子注入层(24)向漂移层(11)注入第2载流子。

Description

半导体装置
关联申请的相互参照
本申请基于2016年5月17日提出的日本专利申请第2016－98875号主张优先权，这里通过参照而引用其记载内容。
技术领域
本发明涉及在共通的半导体基板上形成有具有绝缘栅极构造的绝缘栅双极型晶体管元件(以下称作IGBT元件)和续流二极管元件(以下称作FWD元件)的半导体装置。
背景技术
以往，作为例如在逆变器等中使用的开关元件，提出了在共通的半导体基板上形成有具有IGBT元件的IGBT区域和具有FWD元件的FWD区域的半导体装置(例如，参照专利文献1)。
具体而言，在该半导体装置中，在构成N－型的漂移层的半导体基板的表层部形成有基底层，以将基底层贯通的方式形成有多个沟槽。并且，在各沟槽中，依次形成有栅极绝缘膜及栅极电极。此外，在基底层的表层部，以与沟槽接触的方式形成有N+型的发射极区域。在半导体基板的背面侧，形成有P+型的集电极层及N+型的阴极层。
并且，在半导体基板的表面侧，形成有与基底层及发射极区域电连接的上部电极。在半导体基板的背面侧，形成有与集电极层及阴极层电连接的下部电极。
在这样的半导体装置中，将在半导体基板的背面侧形成有集电极层的区域作为具有IGBT元件的IGBT区域，将形成有阴极层的区域作为具有FWD元件的FWD区域。另外，在FWD区域中，通过做成上述结构，由N型的阴极层及漂移层和P型的基底层构成具有PN结的FWD元件。
在上述半导体装置中，IGBT元件如果在上部电极上被施加比下部电极低的电压、并且在栅极电极上被施加规定电压，则在基底层中的与沟槽接触的部分上形成N型的反型层(即沟道)。并且，IGBT元件从发射极区域经由反型层向漂移层供给电子，并且从集电极层向漂移层供给空穴，通过电导率调制而漂移层的电阻值下降，成为导通状态。
此外，FWD元件如果在上部电极上被施加比下部电极高的电压，则从基底层向漂移层供给空穴并从阴极层向漂移层供给电子，成为导通状态。然后，FWD元件如果在下部电极上被施加比上部电极高的电压，则积蓄在FWD元件内的空穴被向上部电极拉近并且电子被向下部电极拉近，从而成为产生恢复(recovery)电流的恢复状态，在经过恢复状态后成为截止状态。
现有技术文献
专利文献
专利文献1：日本特许第5157201号公报
发明内容
但是，本发明者们发现，在这样的半导体装置中，在使FWD元件从导通状态成为截止状态时的恢复状态下，有以下的问题。即，在这样的半导体装置中，在恢复状态下，在漂移层与基底层之间构成的耗尽层向下部电极侧(即，半导体基板的背面侧)延伸，从而恢复时的浪涌峰值电压容易变大。并且，担心由于恢复时的浪涌峰值电压变大而半导体装置被破坏。
本发明的目的是提供一种能够降低恢复时的浪涌峰值电压的半导体装置。
根据本发明的一技术方案，在共通的半导体基板上形成有具有IGBT元件的IGBT区域和具有FWD元件的FWD区域的半导体装置中，具备：第1导电型的漂移层；第2导电型的基底层，形成在漂移层上；第1导电型的发射极区域，是基底层的表层部，夹着基底层而与漂移层隔开间隔地形成，被设为比漂移层高的杂质浓度；栅极绝缘膜，配置在位于发射极区域与漂移层之间的基底层的表面；栅极电极，配置在栅极绝缘膜上；第1导电型的场阻挡层，配置在夹着漂移层而与基底层相反的一侧，被设为比漂移层高的杂质浓度；第2导电型的集电极层，配置在夹着场阻挡层而与漂移层相反的一侧；第1导电型的阴极层，配置在夹着场阻挡层而与漂移层相反的一侧，并且与集电极层邻接；第1电极，与基底层及发射极区域电连接；以及第2电极，与集电极层及阴极层电连接；在阴极层上，在与集电极层分离的位置，形成有与第2电极电连接并且与场阻挡层构成PN结的第2导电型的载流子注入层；从在FWD元件中流过正向电流的状态起将该电流切断时，FWD元件内的第1载流子穿过位于载流子注入层上的场阻挡层向阴极层流动，由此从第2电极经由载流子注入层向漂移层注入第2载流子。
由此，在恢复时能够抑制在基底层与漂移层之间构成的耗尽层朝向第2电极侧延伸，能够降低恢复时的浪涌峰值电压。
附图说明
图1是半导体装置的另一面侧的平面示意图。
图2是沿着图1中的II－II线的剖视图。
图3是表示流过恢复电流时的电子的运动的示意图。
图4是表示恢复时的耗尽层的示意图。
图5是表示耗尽层的电场强度的图。
图6是表示恢复时的浪涌峰值电压与载流子注入层的宽度的关系的图。
图7是表示载流子注入层的所需最小宽度与场阻挡层的杂质浓度的关系的图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式相互中，对于相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照附图对第1实施方式进行说明。另外，本实施方式的半导体装置优选的是例如作为在逆变器、DC/DC变换器等的电源电路中使用的功率开关元件而被利用。
如图1所示，半导体装置是在相同的芯片内形成有具有IGBT元件1a的IGBT区域1和具有FWD元件2a的FWD区域2的RC(即，Reverse Conducting，逆导)－IGBT。
具体而言，如图2所示，半导体装置具有构成N－型的漂移层11的半导体基板10。另外，在本实施方式中，半导体基板10由硅基板构成。并且，在漂移层11上(即，半导体基板10的一面10a侧)形成有P型的基底层12。另外，基底层12例如通过在从半导体基板10的一面10a侧将P型的杂质进行离子注入后进行热处理而形成。
并且，在半导体基板10上，以将基底层12贯通而到达漂移层11的方式形成有多个沟槽13。由此，由沟槽13将基底层12分离为多个。在本实施方式中，多个沟槽13分别形成在IGBT区域1及FWD区域2中，沿着半导体基板10的一面10a的平面方向中的一方向(即，图2中的纸面垂直方向)等间隔地形成。
在基底层12的表层部(即，半导体基板10的一面10a侧)，分别形成有与漂移层11相比设为比高杂质浓度的N+型的发射极区域14、以及与基底层12相比设为高杂质浓度的P+型的接触区域15。具体而言，发射极区域14以在基底层12内使端部终止、并且与沟槽13的侧面接触的方式形成。此外，接触区域15与发射极区域14同样，以在基底层12内使端部终止的方式形成。
更详细地讲，发射极区域14设为如下构造，即：在沟槽13间的区域中，以沿着沟槽13的长度方向而接触在沟槽13的侧面上的方式以棒状延伸设置、在比沟槽13的前端靠内侧处使端部终止。此外，接触区域15被2个发射极区域14夹着而沿着沟槽13的长度方向(即，发射极区域14)以棒状延伸设置。另外，本实施方式的接触区域15以半导体基板10的一面10a为基准，形成得比发射极区域14深。
各沟槽13被栅极绝缘膜16和栅极电极17埋入，该栅极绝缘膜16以覆盖各沟槽13的壁面的方式形成，该栅极电极17形成在该栅极绝缘膜16之上，由多晶硅等构成。由此，构成沟槽栅极构造。另外，在本实施方式中，沟槽13的壁面中的位于发射极区域14与漂移层11之间的部分相当于位于发射极区域与漂移层之间的基底层的表面。
在半导体基板10的一面10a上，形成有由BPSG等构成的层间绝缘膜18。并且，在层间绝缘膜18上，形成有经由形成在层间绝缘膜18上的接触孔18a而与发射极区域14及接触区域15(即，基底层12)电连接的上部电极19。即，在层间绝缘膜18上，形成有在IGBT区域1中作为发射极电极发挥功能、在FWD区域2中作为阳极电极发挥功能的上部电极19。另外，在本实施方式中，上部电极19相当于第1电极。
在漂移层11中的与基底层12侧相反侧(即，半导体基板10的另一面10b侧)，形成有与漂移层11相比设为高杂质浓度的N型的场阻挡层(以下称作FS层)20。
并且，在IGBT区域1中，在夹着FS层20而与漂移层11相反侧，形成有P+型的集电极层21，在FWD区域2中，在夹着FS层20而与漂移层11相反侧，形成有N+型的阴极层22。即，在夹着FS层20而与漂移层11相反侧，邻接形成有集电极层21和阴极层22。并且，IGBT区域1和FWD区域2根据形成在半导体基板10的另一面10b侧的层是集电极层21还是阴极层22而被划分。即，在本实施方式中，集电极层21上的部分被设为IGBT区域1，阴极层22上的部分被设为FWD区域2。另外，阴极层22如图1所示，沿着半导体基板10的平面方向中的一个方向(即，图1中纸面上下方向)延伸设置。
此外，如图2所示，在夹着集电极层21及阴极层22而与漂移层11相反侧(即，半导体基板10的另一面10b)，形成有与集电极层21及阴极层22电连接的下部电极23。即，形成有在IGBT区域1中作为集电极电极发挥功能、在FWD区域2中作为阴极电极发挥功能的下部电极23。在本实施方式中，下部电极23相当于第2电极。
并且，通过如上述那样构成，在FWD区域2中，以基底层12及接触区域15为阳极，以漂移层11、FS层20、阴极层22为阴极，构成了PN结的FWD元件2a。
此外，阴极层22与下部电极23电连接并与FS层20构成PN结，在从集电极层21离开的位置处形成有P+型的载流子注入层24。具体而言，载流子注入层24如图1及图2所示，沿着阴极层22的延伸设置方向进行延伸设置，并且包含阴极层22的宽度方向上的中心，相对于该中心呈左右对称地形成。更详细地讲，载流子注入层24形成为，使该载流子注入层24的宽度方向上的中心与阴极层22的宽度方向上的中心一致。
另外，本实施方式的阴极层22的宽度方向，是与半导体基板10的平面方向平行的方向，是与阴极层22的延伸设置方向正交的方向(即，图2中纸面左右方向)。此外，本实施方式的载流子注入层24的宽度方向，是与半导体基板10的平面方向平行的方向，是与载流子注入层24的延伸设置方向正交的方向(即，图2中纸面左右方向)。
以上是本实施方式的半导体装置的结构。另外，在本实施方式中，N型、N+型、N－型相当于第1导电型，P型、P+型相当于第2导电型。接着，对上述半导体装置的动作进行说明。
首先，半导体装置中，如果下部电极23上被施加了比上部电极19高的电压，则形成在基底层12与漂移层11之间的PN结成为反向导通状态而形成耗尽层。并且，当栅极电极17上被施加了作为小于绝缘栅极构造的阈值电压Vth的低电位(例如0V)的电压时，在上部电极19与下部电极23之间不流过电流。
并且，为了使IGBT元件1a成为导通状态，在下部电极23上施加着比上部电极19高的电压的状态下，在栅极电极17上施加作为绝缘栅极构造的阈值电压Vth以上的、高电位的电压。由此，在基底层12中的、与配置有栅极电极17的沟槽13相接触的部分处，形成反型层。并且，IGBT元件1a中，电子经由反型层从发射极区域14向漂移层11供给，空穴从集电极层21向漂移层11供给，通过电导率调制，漂移层11的电阻值下降，由此成为导通状态。
此外，当将IGBT元件1a设为截止状态，将FWD元件2a设为导通状态(即，使FWD元件2a进行二极管动作)时，对向上部电极19和下部电极23施加的电压进行切换，在上部电极19上施加比下部电极23高的电压。并且，在栅极电极17上施加作为不到绝缘栅极构造的阈值电压Vth的、低电位(例如0V)的电压。由此，在基底层12中的与沟槽13接触的部分上不再形成反型层，通过被从基底层12供给空穴并且被从阴极层22供给电子，FWD元件2a进行二极管动作。
然后，当使FWD元件2a从导通状态成为截止状态时，进行在下部电极23上施加比上部电极19高的电压的反向电压施加。即，从在FWD元件2a中流过正向电流的状态起将该电流切断时，进行在下部电极23上施加比上部电极19高的电压的反向电压施加。由此，FWD元件2a成为恢复状态。即，基底层12中的空穴被向上部电极19侧拉近并且漂移层11中的电子被向下部电极23侧拉近，由此产生恢复电流，基底层12与漂移层11之间的耗尽层延伸。
此时，通过在载流子注入层24与FS层20之间构成的PN结的势垒(Potentialbarrier)，到达了载流子注入层24上的FS层20的电子不能经由载流子注入层24到达下部电极23。因此，如图3所示，到达了载流子注入层24上的FS层20的电子在FS层20中沿着半导体基板10的平面方向移动后，从邻接于载流子注入层24的阴极层22向下部电极23流动。因而，载流子注入层24上的FS层20的电位下降，由载流子注入层24和FS层20构成的PN结间的电压上升。
并且，如图4所示，如果由载流子注入层24和FS层20构成的PN结间的电压超过势垒(即，约0.7V)，则成为在载流子注入层24和FS层20上施加了正向电压的状态。由此，经由载流子注入层24向漂移层11注入空穴，漂移层11中的空间电荷密度上升。因此，与没有载流子注入层24的情况相比，耗尽层更不易向半导体基板10的另一面10b侧延伸。即，如图5所示，与没有载流子注入层24的情况相比，在FS层20侧，电场强度成为0的位置为从FS层20离开的位置。另外，在本实施方式中，电子相当于第1载流子，空穴相当于第2载流子。
此外，为了在恢复时从载流子注入层24向漂移层11注入空穴，如上述那样，需要由载流子注入层24和FS层20构成的PN结间的电压超过势垒。即，如果载流子注入层24的宽度过短，则载流子注入层24上的FS层20的电位不充分下降，由载流子注入层24和FS层20构成的PN结间的电压不充分上升。换言之，如果电子的FS层20沿半导体基板10的平面方向移动的距离过短，则载流子注入层24上的FS层20的电位不充分下降，由载流子注入层24和FS层20构成的PN结间的电压不充分上升。
例如，如图6所示，在载流子注入层24的宽度不到40μm时，恢复时的浪涌峰值电压较高，而如果载流子注入层24的宽度成为40μm以上，则恢复时的浪涌峰值电压急剧地下降。这是因为，在载流子注入层24的宽度不到40μm的情况下，在恢复时，由载流子注入层24和FS层20构成的PN结间的电压没有充分地上升，不从载流子注入层24注入空穴。此外，载流子注入层24的宽度为40μm以上、恢复时的浪涌峰值电压变低是为了，在恢复时，由载流子注入层24和FS层20构成的PN结间的电压充分上升，从载流子注入层24注入空穴。
另外，图6是在上述说明的半导体装置中、将FS层20的杂质浓度设为3.0×1016cm－3，将阴极层22的宽度(即，FWD区域2的宽度)设为一定，使载流子注入层24的宽度变化时的模拟结果。因此，在图6中，当载流子注入层24的宽度是20μm到40μm时及45μm到60μm时，通过载流子注入层24的宽度变长而恢复时的浪涌峰值电压逐渐变低是为了，通过使载流子注入层24的宽度变化，从而阴极层22的剩余的宽度相对地变化。即，是为了，当FWD元件2a是导通状态时，从阴极层22向漂移层11供给的电子的总量变化。
此外，即使为了在恢复时从载流子注入层24向漂移层11注入空穴而使不仅是载流子注入层24、连FS层20的杂质浓度也过高，载流子注入层24上的FS层20的电位也不充分下降。即，即使FS层20的电阻值过低，载流子注入层24上的FS层20的电位也不充分下降。
因而，本发明者们关于FS层20的杂质浓度与载流子注入层24的宽度的相关关系进行了专门研究，得到了图7所示的模拟结果。另外，图7是半导体基板10的厚度为75～85μm、电阻率为40～50Ω·m的800V耐压带(Breakdown voltage band)的半导体装置的模拟结果。此外，图7中的载流子注入层24的所需最小宽度是指，由载流子注入层24和FS层20构成的PN结间的电压超过势垒(即，约0.7V)所需要的载流子注入层24的最小宽度。
如图7所示，FS层20的杂质浓度和载流子注入层24的所需最小宽度处于比例关系，FS层20的杂质浓度越高，载流子注入层24的所需最小宽度越长。并且，本发明者们基于图7发现，如果将FS层20的杂质浓度设为Nfs[cm－3]，将载流子注入层24的所需最小宽度设为W[μm]，则通过满足下式，在恢复时，由载流子注入层24和FS层20构成的PN结间的电压成为势垒以上。
(数式1) W>6.8×10－16×Nfs+20
因而，在本实施方式中，载流子注入层24及FS层20构成为满足上述数式。
如以上说明的那样，在本实施方式中，在阴极层22中形成有载流子注入层24，在恢复时，从载流子注入层24向漂移层11注入空穴。因此，在恢复时，能够抑制在基底层12与漂移层11之间构成的耗尽层朝向半导体基板10的另一面10b侧延伸，能够降低恢复时的浪涌峰值电压。
此外，由于抑制了耗尽层朝向半导体基板10的另一面10b侧延伸，所以还能够为了实现低损失化而将半导体基板10的板厚减薄。进而，也能够，例如在为了抑制IGBT元件1a的跳回(snap-back)现象而将IGBT元件1a的宽度加宽，随之在将FWD元件2a的宽度加宽的半导体装置中应用本实施方式的载流子注入层24。由此，能够在抑制跳回现象的同时降低恢复时的浪涌峰值电压。
此外，载流子注入层24以包含阴极层22的宽度方向上的中心的方式配置。即，载流子注入层24配置于在恢复时电子密度容易成为最高的位置。因此，穿过载流子注入层24上的FS层20的电子密度变高。因而，FS层20的电位充分下降，由载流子注入层24和FS层20构成的PN结间的电压充分上升，能够容易地从载流子注入层24向漂移层11注入空穴。
进而，在本实施方式中，载流子注入层24及FS层20构成为，满足上述数式1。因此，在恢复时，能够抑制不从载流子注入层24向漂移层11注入空穴、恢复时的浪涌峰值电压不被降低的不良状况。
此外，载流子注入层24在阴极层22中仅配置1个。因此，还能够在减小恢复时的浪涌峰值电压的大小的同时，抑制FWD元件2a的导通电压变高。
即，如果举图6为例进行说明，则载流子注入层24如果宽度成为40μm以上，则在恢复时被注入空穴，恢复时的浪涌峰值电压的大小变小。即，在设置多个载流子注入层24的情况下，为了使得在恢复时从各载流子注入层24向漂移层11注入空穴，需要分别设为40μm以上。例如，在图6的例子中，在将1个载流子注入层24的宽度设为90μm的情况下，能得到50μm的宽度的减小效果。相对于此，例如在配置2个载流子注入层24的情况下，如果通过将2个载流子注入层24的宽度分别设为45μm而使整体上具有90μm的宽度，则在各个载流子注入层24中仅能得到5μm的宽度的减小效果。此外，在配置2个载流子注入层24的情况下，如果想要通过将2个宽度分别设为65μm而在各载流子注入层24中得到各25μm(即，整体上50μm)的减小效果，则载流子注入层24的整体的宽度成为130μm。在此情况下，当FWD元件2a是导通状态时从阴极层22注入的电子变少，导致FWD元件2a的导通电压变高。因而，通过如本实施方式那样仅配置1个载流子注入层24，能够在减小恢复时的浪涌峰值电压的大小的同时，抑制FWD元件2a的导通电压变高。
(其他实施方式)
将本发明依据实施方式进行了记述，但应理解的是本发明并不限定于该实施方式或构造。本发明也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合或形态、进而在它们中仅包含一个要素、其以上或其以下的其他的组合或形态也包含在本发明的范畴或思想范围中。
例如，在上述第1实施方式中，对将第1导电型设为N型、将第2导电型设为P型的例子进行了说明，但也可以将第1导电型设为P型，将第2导电型设为N型。
此外，在上述第1实施方式中，也可以不是沟槽栅极型的半导体装置，而是做成在半导体基板10的一面10a上配置栅极电极17的平面型的半导体装置。
进而，在上述第1实施方式中，载流子注入层24也可以不形成为包含阴极层22的宽度的中心。即使做成这样的半导体装置，也只要在恢复时从载流子注入层24向漂移层11注入空穴，就能够得到与上述第1实施方式同样的效果。另外，在载流子注入层24的宽度方向上的中心与阴极层22的宽度方向上的中心偏差的情况下，由于穿过载流子注入层24上的FS层20的电子密度减小，所以图7中的载流子注入层24的所需最小宽度向上方(即，变长的方向)平行移动。
此外，在上述第1实施方式中，也可以形成多个载流子注入层24。

Claims (2)

1.一种半导体装置，在共通的半导体基板(10)上形成有具有IGBT元件(1a)的IGBT区域(1)和具有FWD元件(2a)的FWD区域(2)，其中，
具备：
第1导电型的漂移层(11)；
第2导电型的基底层(12)，形成在上述漂移层上；
第1导电型的发射极区域(14)，是上述基底层的表层部，夹着上述基底层而与上述漂移层隔开间隔地形成，被设为比上述漂移层高的杂质浓度；
栅极绝缘膜(16)，配置在位于上述发射极区域与上述漂移层之间的上述基底层的表面；
栅极电极(17)，配置在上述栅极绝缘膜上；
第1导电型的场阻挡层(20)，配置在夹着上述漂移层而与上述基底层相反的一侧，被设为比上述漂移层高的杂质浓度；
第2导电型的集电极层(21)，配置在夹着上述场阻挡层而与上述漂移层相反的一侧；
第1导电型的阴极层(22)，配置在夹着上述场阻挡层而与上述漂移层相反的一侧，并且与上述集电极层邻接；
第1电极(19)，与上述基底层及上述发射极区域电连接；以及
第2电极(23)，与上述集电极层及上述阴极层电连接，
在上述阴极层上，在与上述集电极层分离的位置，形成有与上述第2电极电连接并且与上述场阻挡层构成PN结的第2导电型的载流子注入层(24)；
从在上述FWD元件中流过正向电流的状态起将该电流切断时，上述FWD元件内的第1载流子穿过位于上述载流子注入层上的上述场阻挡层向上述阴极层流动，从而从上述第2电极经由上述载流子注入层向上述漂移层注入第2载流子，
上述载流子注入层形成为，上述载流子注入层的宽度方向上的中心与上述阴极层的宽度方向上的中心一致。
2.如权利要求1所述的半导体装置，其中，
上述载流子注入层沿着上述半导体基板的平面方向上的一方向延伸设置，如果设上述场阻挡层的杂质浓度为Nfs[cm－3]，设上述载流子注入层的与延伸设置方向正交的方向且是沿着上述半导体基板的平面方向的方向的长度为宽度W[μm]，则满足W>6.8×10－16×Nfs+20。
CN201780029794.6A 2016-05-17 2017-04-20 半导体装置 Active CN109155334B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016098875A JP2017208413A (ja) 2016-05-17 2016-05-17 半導体装置
JP2016-098875 2016-05-17
PCT/JP2017/015874 WO2017199679A1 (ja) 2016-05-17 2017-04-20 半導体装置

Publications (2)

Publication Number Publication Date
CN109155334A CN109155334A (zh) 2019-01-04
CN109155334B true CN109155334B (zh) 2021-11-05

Family

ID=60325161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780029794.6A Active CN109155334B (zh) 2016-05-17 2017-04-20 半导体装置

Country Status (4)

Country Link
US (1) US11217580B2 (zh)
JP (1) JP2017208413A (zh)
CN (1) CN109155334B (zh)
WO (1) WO2017199679A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6935731B2 (ja) 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
CN110137249A (zh) 2018-02-09 2019-08-16 苏州东微半导体有限公司 Igbt功率器件及其制造方法
JP7010184B2 (ja) * 2018-09-13 2022-01-26 株式会社デンソー 半導体装置
WO2020174799A1 (ja) * 2019-02-27 2020-09-03 富士電機株式会社 半導体装置
JP7439825B2 (ja) * 2019-04-08 2024-02-28 住友電気工業株式会社 半導体装置
GB2584698B (en) * 2019-06-12 2022-09-14 Mqsemi Ag Non-punch-through reverse-conducting power semiconductor device and method for producing same
CN110797403B (zh) * 2019-10-18 2023-08-01 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
CN110797404B (zh) * 2019-10-18 2023-11-28 上海睿驱微电子科技有限公司 一种rc-igbt半导体器件
DE102020123847A1 (de) * 2020-09-14 2022-03-17 Infineon Technologies Ag Feldstoppgebiet enthaltende leistungs-halbleiterdiode
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法
CN117650165B (zh) * 2023-10-31 2024-05-31 海信家电集团股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
CN104916670A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5678469B2 (ja) 2010-05-07 2015-03-04 株式会社デンソー 半導体装置
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5321669B2 (ja) 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
JP5737021B2 (ja) * 2011-07-12 2015-06-17 トヨタ自動車株式会社 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2013235891A (ja) 2012-05-07 2013-11-21 Denso Corp 半導体装置
JP5981859B2 (ja) 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
WO2016098199A1 (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681665A (zh) * 2012-09-24 2014-03-26 株式会社东芝 半导体装置
CN104916670A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP2017208413A (ja) 2017-11-24
US20190081163A1 (en) 2019-03-14
WO2017199679A1 (ja) 2017-11-23
CN109155334A (zh) 2019-01-04
US11217580B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN109155334B (zh) 半导体装置
US11430784B2 (en) Semiconductor device
CN109964317B (zh) 半导体装置
CN107924942B (zh) 半导体装置
JP5787853B2 (ja) 電力用半導体装置
EP2003694B1 (en) Semiconductor device
JP5612256B2 (ja) 半導体装置
US9000479B2 (en) Semiconductor device
CN109509789B (zh) 半导体装置
JP6606007B2 (ja) スイッチング素子
US9502402B2 (en) Semiconductor device
JP2019079833A (ja) スイッチング素子とその製造方法
US20230037409A1 (en) Semiconductor device
TW201537750A (zh) 半導體裝置
US11289476B2 (en) Semiconductor device including carrier injection layers
CN114342087A (zh) 半导体装置
EP3712961A1 (en) Reverse conducting insulated gate power semiconductor device having low conduction losses
JP2009105219A (ja) 半導体装置
JP7326991B2 (ja) スイッチング素子
JP7156425B2 (ja) 半導体装置
US12068312B2 (en) Reverse conducting insulated gate power semiconductor device having low conduction losses
JP2011198993A (ja) 半導体装置およびｄｃ−ｄｃコンバータ
JP2021019155A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant