TW201537750A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201537750A
TW201537750A TW103125364A TW103125364A TW201537750A TW 201537750 A TW201537750 A TW 201537750A TW 103125364 A TW103125364 A TW 103125364A TW 103125364 A TW103125364 A TW 103125364A TW 201537750 A TW201537750 A TW 201537750A
Authority
TW
Taiwan
Prior art keywords
semiconductor region
region
electrode
semiconductor
semiconductor device
Prior art date
Application number
TW103125364A
Other languages
English (en)
Inventor
Tsuneo Ogura
Shinichiro Misu
Tomoko Matsudai
Norio Yasuhara
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201537750A publication Critical patent/TW201537750A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種恢復時間較短且恢復時之安全動作區域更廣之半導體裝置。 實施形態之半導體裝置包括：第1電極；第2電極；第1導電型之第1半導體區域，其設置於上述第1電極與上述第2電極之間，且與上述第1電極接觸；第2導電型之第2半導體區域，其設置於上述第1半導體區域與上述第2電極之間；絕緣區域，其自上述第2電極向上述第1半導體區域側延伸；及第1導電型之第3半導體區域，其設置於上述第2半導體區域與上述絕緣區域之間的至少一部分，且與第1半導體區域接觸。

Description

半導體裝置 [相關申請案]
本申請案享受以日本專利申請案2014-53320號(申請日：2014年3月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置。
近年來，作為用於反相器等電力轉換裝置之半導體裝置，使用IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極性電晶體)、二極體等。二極體通常與IGBT反向串聯地連接，被用作回流用二極體。因此，二極體亦被稱作FWD(Free Wheeling Diode，飛輪二極體)。
對於反相器等電力轉換裝置之特性改善，FWD之特性改善與IGBT之特性改善一併變得重要。作為FWD之重要特性，有導通電壓(即，導通狀態下之電壓下降)、恢復時間(即，恢復時之恢復電流之消失時間)、及恢復時之安全動作區域(即，即便於恢復電流流動之狀態下施加電壓亦不破壞之區域)等。又，更理想為恢復時之電流、電壓振動較少。尤其，一面縮短恢復時間一面擴寬恢復時之安全動作區域較為重要。
本發明提供一種可使恢復時間縮短化且使恢復時之安全動作區域擴大之半導體裝置。
實施形態之半導體裝置包括：第1電極；第2電極；第1導電型之第1半導體區域，其設置於上述第1電極與上述第2電極之間，且與上述第1電極接觸；第2導電型之第2半導體區域，其設置於上述第1半導體區域與上述第2電極之間；絕緣區域，其自上述第2電極向上述第1半導體區域側延伸；及第1導電型之第3半導體區域，其設置於上述第2半導體區域與上述絕緣區域之間的至少一部分，且與第1半導體區域接觸。
1A、1B、1C、1D、2A、2B、3A、4A‧‧‧半導體裝置
1u‧‧‧範圍
10‧‧‧陰極電極
11‧‧‧陽極電極
11a‧‧‧連接區域
11b‧‧‧延伸部
12、13‧‧‧絕緣區域
13c‧‧‧角部
13d‧‧‧下部
15‧‧‧電洞電流
16‧‧‧電子電流
17‧‧‧雪崩電流
18‧‧‧層
20、21、30、31、32‧‧‧半導體區域
21ch‧‧‧通道區域
28‧‧‧空乏層
30d‧‧‧下部
31a‧‧‧區域
50‧‧‧電極
51‧‧‧絕緣膜
52‧‧‧電極
53‧‧‧絕緣區域
80‧‧‧積層體
90‧‧‧光罩圖案
91‧‧‧溝槽
d1‧‧‧間隔
e‧‧‧電子
h‧‧‧電洞
圖1(a)係表示第1實施形態之半導體裝置之模式性剖面圖，圖1(b)係表示第1實施形態之半導體裝置之模式性俯視圖。
圖2(a)及圖2(b)係表示第1實施形態之半導體裝置之導通狀態之動作的模式性剖面圖，圖2(c)係表示第1實施形態及參考例之半導體裝置之導通狀態下之載子濃度分佈的圖。
圖3(a)及圖3(b)係表示第1實施形態之半導體裝置之恢復狀態之動作的模式性剖面圖。
圖4(a)~圖4(c)係表示第1實施形態之半導體裝置之製造過程之一例的模式性剖面圖。
圖5(a)及圖5(b)係表示第1實施形態之半導體裝置之製造過程之模式性剖面圖。
圖6係表示第1實施形態之第1變化例之半導體裝置之模式性剖面圖。
圖7(a)係表示第1實施形態之第2變化例之半導體裝置之模式性剖面圖，圖7(b)係表示其恢復狀態之動作之模式性剖面圖。
圖8(a)係表示第1實施形態之第3變化例之半導體裝置之模式性立體圖，圖8(b)係表示第1實施形態之第3變化例之半導體裝置之模式性俯視圖。
圖9(a)及圖9(b)係表示第2實施形態之半導體裝置之模式性剖面圖。
圖10(a)係表示第2實施形態之半導體裝置之電路圖之一例，圖10(b)係表示第2實施形態之半導體裝置之動作之時序圖。
圖11係表示第2實施形態之變化例之半導體裝置之模式性剖面圖。
圖12(a)係表示第3實施形態之半導體裝置之模式性剖面圖，圖12(b)係表示其動作之模式性剖面圖。
圖13係表示第4實施形態之半導體裝置之模式性剖面圖。
以下，一面參照圖式，一面對實施形態進行說明。以下說明中，對相同之構件標附相同之符號，對已說明過一次之構件等適當地省略其說明。
(第1實施形態)
圖1(a)係表示第1實施形態之半導體裝置之模式性剖面圖，圖1(b)係表示第1實施形態之半導體裝置之模式性俯視圖。
圖1(a)中，表示圖1(b)之A-A'剖面。圖1(a)所示之範圍1u係導體裝置1A之最小單元之範圍。半導體裝置1A以最小單元實現下述作用效果。
半導體裝置1A係pin(p-intrinsic-n)二極體之一種。半導體裝置1A例如用作反相器電路等之回流用二極體。
半導體裝置1A包括陰極電極10(第1電極)、及陽極電極11(第2電極)。於陰極電極10與陽極電極11之間，設置有n+型之半導體區域20。半導體區域20與陰極電極10接觸。半導體區域20與陰極電極10歐姆接觸。
於半導體區域20與陽極電極11之間，設置有n型之半導體區域 21。將半導體區域20與半導體區域21一併設為第1半導體區域。半導體區域21之雜質濃度低於半導體區域20之雜質濃度。
半導體區域21中所含之雜質元素之濃度亦可設定為低於半導體區域20與陰極電極10接觸之面之半導體區域20中所含之雜質元素之濃度。又，亦可於半導體區域21與半導體區域20之間設置n型之緩衝層(未圖示)。緩衝層之雜質濃度例如設定為半導體區域21中所含之雜質濃度與半導體區域20中所含之雜質濃度之間。
於半導體區域21與陽極電極11之間，設置有p型之半導體區域30(第2半導體區域)。半導體區域30與陽極電極11蕭特基接觸或歐姆接觸。半導體區域30之膜厚例如為0.5μm(微米)~10μm。
絕緣區域13在Y方向(第3方向)上於至少一部分之區域與半導體區域30隔開間隔d1而設置。即，於Y方向上，絕緣區域13與半導體區域30於至少一部分之區域分離。絕緣區域13自陽極電極11向半導體區域21側延伸。半導體區域21夾在絕緣區域13與半導體區域30之間。絕緣區域13與陽極電極11接觸。絕緣區域13與陰極電極10之間的距離短於半導體區域30與陰極電極10之間的距離。即，絕緣區域13之下部13d位於較半導體區域30之下部30d更低之位置。又，絕緣區域13設置有複數個，與上述絕緣區域13相鄰之絕緣區域13自陽極電極11貫通半導體區域30而到達半導體區域21。
於陽極電極11與半導體區域21及半導體區域30之間，設置有p+型之半導體區域31(第4半導體區域)。半導體區域31與陽極電極11及絕緣區域13接觸。半導體區域31之雜質濃度(或Z方向之雜質濃度分佈之最大值或平均值)高於半導體區域30之雜質濃度(或Z方向之雜質濃度分佈之最大值或平均值)。
半導體區域31與陽極電極11歐姆接觸。例如，半導體區域31與陽極電極11接觸之面之半導體區域31中所含之雜質元素之濃度高於半導 體區域30與陽極電極11接觸之面之半導體區域30中所含之雜質元素之濃度。半導體區域31之膜厚例如為0.1μm~5μm。
絕緣區域13、半導體區域30、及半導體區域31各者如圖1(b)所示般沿相對於自陽極電極11朝向陰極電極10之Z方向(第1方向)交叉之X方向(第2方向)延伸。
半導體區域20、21、30、31各者之主要成分例如為矽(Si)。作為n+型、n型等導電型(第1導電型)之雜質元素，例如應用磷(P)、砷(As)等。作為p+型、p型等導電型(第2導電型)之雜質元素，例如應用硼(B)等。又，半導體區域20、21、30、31各者之主要成分除矽(Si)以外，亦可為矽碳化物(SiC)、氮化鎵(GaN)等。
又，半導體區域20之雜質濃度之最大值大於3×1017cm-3，例如為1×1018cm-3以上。關於半導體區域21雜質濃度，亦可設定為隨著朝向陰極電極10而變高。半導體區域21之雜質濃度例如為1×1015cm-3以下，可根據元件之耐壓設計設定為任意之雜質濃度。半導體區域30之雜質濃度之最大值例如為1×1018cm-3以下。半導體區域31之雜質濃度之最大值高於3×1017cm-3，例如為1×1019cm-3以上。關於該等p型半導體區域之雜質濃度，亦可設定為隨著朝向陽極電極11而變高。
又，所謂上述「雜質濃度」係指有助於半導體材料之導電性之雜質元素之實效濃度。例如，於在半導體材料中含有成為施體之雜質元素與成為受體之雜質元素之情形時，將去除經活化之雜質元素中施體與受體之抵消量後之濃度設為雜質濃度。
又，實施形態中，只要未特別說明，以n+型、n型之順序表示n型雜質元素之濃度降低。又，以p+型、p型之順序表示p型雜質元素之濃度降低。又，於半導體裝置1A中，即便將p與n之導電型置換，亦可獲得同樣之效果。
又，只要未特別說明，所謂n+型半導體區域之雜質濃度高於n型 半導體區域之雜質濃度，係指n+型半導體區域之與陰極電極10接觸之面之n+型半導體區域之雜質濃度高於n型半導體區域之雜質濃度之情形亦包含於實施形態中。又，所謂p+型半導體區域之雜質濃度高於p型半導體區域之雜質濃度，係指p+型半導體區域之與陽極電極11接觸之面之p+型半導體區域之雜質濃度高於p型半導體區域之與陽極電極11接觸之面之p型半導體區域之雜質濃度之情形亦包含於實施形態中。
陰極電極10之材料及陽極電極11之材料例如為包含選自鋁(Al)、鈦(Ti)、鎳(Ni)、鎢(W)、金(Au)等之群中之至少1種之金屬。
對半導體裝置1A之動作進行說明。
圖2(a)及圖2(b)係表示第1實施形態之半導體裝置之導通狀態之動作的模式性剖面圖，圖2(c)係表示第1實施形態及參考例之半導體裝置之導通狀態之載子濃度分佈的圖。
首先，藉由圖2(a)，對自陰極側流向陽極側之電子電流進行說明。
於導通狀態下，對陰極-陽極間施加順向偏壓之電壓。即，以陽極電極11之電位高於陰極電極10之電位之方式對陰極-陽極間施加電壓。例如，陽極電極11為正極，陰極電極10為負極。
此處，半導體區域20與陰極電極10歐姆接觸。因此，大部分電子(e)自半導體區域20經由半導體區域21到達半導體區域30之正下方。
半導體裝置1A具有設置於半導體區域30與絕緣區域13之間的至少一部分之半導體區域21。本實施形態中，將夾在半導體區域30與絕緣區域13之間之半導體區域21稱作通道區域21ch(第3半導體區域)。通道區域21ch與半導體區域21接觸。亦可總括地將通道區域21ch與半導體區域21設為半導體區域21。
通道區域21ch為n型。因此，如圖2(a)所示，電子並未越過半導體區域21與半導體區域30之間的能量阻障，而經由電位較低之通道區域21ch流向陽極電極11。
再者，半導體區域30與陽極電極11電阻性接觸或蕭特基接觸。即，該接觸係藉由p型半導體與金屬之電阻性接觸或蕭特基接觸。因此，雖然半導體區域30與陽極電極11之間對於電洞(h)而言形成能量阻障，但對於電子(e)而言未形成能量阻障。藉此，電子經由半導體區域30被排出至陽極電極11。
如此，電子(e)經由半導體區域20、半導體區域21、通道區域21ch及半導體區域30流入陽極電極11。藉此，於陰極-陽極間，形成電子電流16。
繼而，將順向偏壓時之自陽極側流向陰極側之電洞電流之情況示於圖2(b)。
如上所述，半導體區域30與陽極電極11之間對於電子(e)而言未形成能量阻障。然而，對於電子(e)而言，作為p型高濃度層之半導體區域31與n型之半導體區域21之間成為能量阻障。因此，到達半導體區域31之正下方之電子(e)難以流入半導體區域31。此後，於半導體區域31之下方，沿橫向、即相對於Y方向大致平行之方向移動。
藉由該電子(e)之橫向移動，於半導體區域31之下方產生電壓下降。藉此，以與陽極電極11接觸之半導體區域31成為正極，位於半導體區域31之下方之半導體區域21及半導體區域30相對於半導體區域31成為負極之方式偏壓。
藉由該偏壓，於半導體區域31之下方，半導體區域21及半導體區域30與半導體區域31之間對於電洞之能量阻障變低。藉此，將電洞(h)自半導體區域31注入半導體區域21及半導體區域30。藉由該注入之電洞(h)形成電洞電流15。
半導體區域31之Y方向或X方向上之寬度、或半導體區域31與陽極電極11之接觸面積越大，電洞電流15越增大。換言之，藉由該寬度或該接觸面積來調整自陽極側之電洞之注入量。
半導體裝置1A中，電子經由通道區域21ch流入陽極電極11。即，電子難以自半導體區域30正下方之半導體區域21經由半導體區域30而流向陽極電極11。
於假設將電子自半導體區域21注入半導體區域30之情形時，會產生因該電子注入而引起之自半導體區域30向半導體區域21之電洞注入。半導體裝置1A中，藉由使電子經由通道區域21ch流向陽極電極11而確實地抑制該電洞注入。
將載子濃度分佈之情況示於圖2(c)。參考例例如設為自半導體裝置1將通道區域21ch去除後之裝置。與參考例相比，第1實施形態之陽極側之載子濃度降低。即，圖2(c)表示如下情況：第1實施形態中，由於自陰極側注入之電子經由n型通道區域21ch流向陽極電極11，因此，自半導體區域30之電洞注入減少。
以此方式，於導通狀態下，電洞自陽極側流向陰極側，電子自陰極側流向陽極側。於陽極側，相對於電洞自半導體區域31注入之情況，電洞自半導體區域30之注入量較少，半導體區域30主要有助於電子之排出。藉此，於半導體裝置1A中，使其恢復速度高速化。
繼而，對半導體裝置1A之恢復動作進行說明。
圖3(a)及圖3(b)係表示第1實施形態之半導體裝置之恢復狀態之動作之模式性剖面圖。
圖3(a)中，表示對陽極-陰極間施加順向偏壓之狀態至施加逆向偏壓時之恢復時之狀態。此處，以陽極電極11成為負極且陰極電極10成為正極之方式對陰極-陽極間施加電壓。
若自對陽極-陰極間施加順向偏壓之狀態對陽極-陰極間施加逆向 偏壓，則存在於半導體區域21之電洞(h)向陽極電極11側移動。又，存在於半導體區域21之電子(e)向陰極電極10側移動。
此處，電子(e)經由半導體區域20流入陰極電極10。另一方面，電洞(h)經由半導體區域31流入陽極電極11。
恢復時，於電子流向陰極電極10且電洞流向陽極電極11之狀態下，空乏層28以半導體區域30與半導體區域21之接合部或半導體區域31與半導體區域21之接合部為起點向半導體區域21、半導體區域30、及半導體區域31擴展。藉此，半導體裝置1A中之陽極電極11與陰極電極10之間的導通逐漸被遮斷。
此處，於Y方向之寬度較窄之通道區域21ch中，空乏層28以半導體區域30與半導體區域21之接合部及半導體區域31與半導體區域21之接合部為起點而擴展。因此，通道區域21ch被完全地空乏化。因此，半導體裝置1A中，於施加逆向偏壓時，逆向電流(漏電流)確實地得到抑制。再者，為了使通道區域21ch完全地空乏化，較理想為通道區域21ch之寬度充分地較窄，例如設為1μm以下。
但是，於pin二極體中，通常有如下情形：於恢復時在半導體晶片內之pn接合部之任一部位發生電場集中而引起雪崩。第1實施形態中，由於電洞(h)經由半導體區域31流入陽極電極11，因此，抑制因該雪崩而引起之弊害，擴大恢復時之安全動作區域。
圖3(b)中，表示半導體裝置1A之恢復狀態之動作。
例如，絕緣區域13具有位於半導體區域21之內部之角部13c。於恢復時，電場容易集中於該角部13c。藉此，角部13c之附近容易發生雪崩。將因雪崩而產生之電洞(h)之流動設為雪崩電流17。並且，雪崩電流17經由半導體區域31被排出至陽極電極11。因此，較理想為使絕緣區域13間之間隔1u充分地較窄，較佳為設為10μm以下。
又，角部13c(絕緣區域13)於半導體裝置1A設置有複數個。於半 導體裝置1A中，由於在複數個角部13c各者容易發生雪崩，因此發生雪崩之部位被分散。因此，雪崩電流亦於複數個角部13c各者附近被分散。繼而，雪崩電流經由複數個半導體區域31各者被排出至陽極電極11。藉此，恢復時之半導體裝置1A之破壞耐量增加。
再者，本構造具有作為p型高濃度層之半導體區域31，且未於與半導體區域31同樣之位置設置作為n型高濃度層之半導體區域。又，若不存在pn接合，則無法於斷開時對作為n型高濃度層之半導體區域與包含n型半導體層之通道區域21ch施加電場。本實施形態中，由於具有作為p型高濃度層之半導體區域31，因此可於斷開時施加電場，即便於切換時或靜態斷開時亦可具有耐壓，其為較大之特徵，該情形於本實施形態中首次揭示。
如上所述，根據第1實施形態之半導體裝置1A，可兼顧恢復速度之高速化、及恢復時之破壞耐量之增加、即安全動作區域之擴大。
圖4(a)~圖5(b)係表示第1實施形態之半導體裝置之製造過程之一例的模式性剖面圖。
首先，如圖4(a)所示，準備具有半導體區域20、半導體區域21、及半導體區域30之積層體80。此處，於半導體區域30上，選擇性地形成有半導體區域31。
繼而，如圖4(b)所示，於積層體80上形成光罩圖案90，對自光罩圖案90開口之積層體80實施蝕刻加工。藉此，形成自積層體80之表面到達半導體區域21之溝槽91。
繼而，如圖4(c)所示，向於溝槽91內露出之半導體區域30注入n型雜質元素(例如磷、砷等)。此處，使用沿圖4(b)之箭頭之方向注入n型雜質元素之斜向離子注入法。
繼而，對積層體80實施退火處理。藉此，如圖5(a)所示，沿溝槽91之一內壁形成通道區域21ch。此後，去除光罩圖案90。
繼而，如圖5(b)所示，於溝槽91內形成絕緣區域13。此後，如圖1(a)所示，形成陽極電極11、陰極電極10。
(第1實施形態之第1變化例)
圖6係表示第1實施形態之第1變化例之半導體裝置之模式性剖面圖。
通道區域21ch不限定於在Y方向上設置於半導體區域30之單側之構造。例如，亦可如圖6所示之半導體裝置1B般設置於半導體區域30之兩側。若為此種構造，則可進一步兼顧恢復速度之高速化、及恢復時之破壞耐量之增加、即安全動作區域之擴大。其原因在於：由於通道區域21ch之有效面積變大，因此可進一步減少注入載子而實現高速化，又，由於半導體區域31之有效面積變大，因此可容易地排出雪崩電流。
(第1實施形態之第2變化例)
圖7(a)係表示第1實施形態之第2變化例之半導體裝置之模式性剖面圖，圖7(b)係表示其恢復狀態之動作之模式性剖面圖。
圖7(a)所示之半導體裝置1C中，上述絕緣區域13之部分成為連接區域11a與絕緣區域12。連接區域11a與陽極電極11接觸。連接區域11a設置於陽極電極11與絕緣區域12之間。連接區域11a例如包含多晶矽。連接區域11a之材料為多晶矽，又，不限定於多晶矽，亦可為與陽極電極11相同之材料。
連接區域11a自陽極電極11向陰極電極10延伸。連接區域11a及絕緣區域12例如沿X方向延伸。連接區域11a及絕緣區域12例如沿Y方向排列。
又，由於在恢復時對連接區域11a施加與陽極電極11相同之負電位，因此，沿絕緣區域12誘發電洞濃度增加之層18(圖7(b))。該層18對於電洞(h)而言成為電阻較低之層。即，藉由形成低電阻之層18， 而電洞(h)被排出至陽極電極11之效率進一步上升。進而，藉此可使恢復時之破壞耐量增大。即，特徵為：藉由電洞濃度增加之層18，通道區域21ch之寬度變窄而施加電壓時之耐壓變得更加充分。
(第1實施形態之第3變化例)
圖8(a)係表示第1實施形態之第3變化例之半導體裝置之模式性立體圖，圖8(b)係表示第1實施形態之第3變化例之半導體裝置之模式性俯視圖。
於半導體裝置1D中，半導體區域31被分割為複數個區域31a。複數個區域31a各者沿X方向排列。即，半導體區域31於X方向上隔開間隔而配置。
半導體裝置1D中，於X方向上存在設置有半導體區域31之區域、及未設置半導體區域31之區域。藉此，半導體區域31與陽極電極11之接觸面積進一步減少。結果，半導體裝置1D中，自陽極側之電洞之注入量進一步得到抑制，其恢復速度變得更高速。
(第2實施形態)
圖9(a)及圖9(b)係表示第2實施形態之半導體裝置之模式性剖面圖。
圖9(a)所示之半導體裝置2A與半導體裝置1A同樣地具備陰極電極10、及陽極電極11。進而，半導體裝置2A具備半導體區域20、半導體區域21、半導體區域30、及半導體區域31。半導體區域31與陽極電極11及絕緣膜51接觸。
但是，於半導體裝置2A中，上述絕緣區域13之部分成為電極50及絕緣膜51(絕緣區域)。電極50經由絕緣膜51與半導體區域21、半導體區域30、及半導體區域31接觸。電極50與陽極電極11電性絕緣。電極50設置於絕緣膜51中。於半導體裝置2A中，可對陽極電極11施加正向偏壓而於電極50形成通道區域21ch。因此，本實施例之特徵之一 為可在製程上容易地製造。
例如，圖9(b)中表示對電極50施加有正電位(例如，+15V)之狀態。於此情形時，於半導體區域30沿絕緣膜51形成n型反轉層，實質上於半導體區域30與絕緣膜51之間形成通道區域21ch。即，半導體裝置2A中，於對電極50施加有正電位之狀態下，成為實質上與半導體裝置1A相同之構成。
因此，於半導體裝置2A中，亦可兼顧恢復速度之高速化、及恢復時之破壞耐量之增加、即安全動作區域之擴大。再者，於半導體裝置2A中，亦可將半導體區域31分割為複數個區域31a，且將複數個區域31a各者沿X方向排列。
再者，電極50之電位例如可經由電極端子並藉由在半導體晶片中與半導體裝置2A一同捆裝之IGBT之閘極驅動器進行控制，或者，亦可藉由FWD用之驅動器進行控制。
圖10(a)係第2實施形態之半導體裝置之電路圖之一例，圖10(b)係表示第2實施形態之半導體裝置之動作之時序圖。
圖10(a)中，作為一例，表示有升壓電路。半導體裝置2A被用作FWD。圖10(a)為單純之升壓電路，但可藉由將另一IGBT與FWD串聯地連接，將另一FWD與IGBT串聯地連接而構成雙向轉換器。所謂上述IGBT之驅動器，不僅指圖10(a)所示之IGBT，亦指與半導體裝置2A串聯地連接之IGBT(未圖示)之驅動器。
圖10(b)中所示之Vg、VQ為圖10(a)中所示之電壓，iL、iQ、ID為圖10(a)中所示之電流。再者，VDG為半導體裝置2A之電極50之電壓。電極50之電壓係以陽極電極11為基準。
如最下段之時序圖所示，第2實施形態中，於IGBT即將導通之前，即半導體裝置2A即將斷開之前，對電極50供給用以形成通道21ch之電位。藉此，半導體裝置2A可高速地切換。又，半導體裝置 2A之恢復動作一結束，便斷開電極50。此處，斷開電極50之時機可為半導體裝置2A斷開之期間中之任意時間，只要為半導體裝置2A導通之前即可。以此方式存在時機之寬度之原因在於：如上所述，本實施形態中，由於具有作為p型高濃度層之半導體區域31，因此可於斷開時施加電場，即便於切換時或靜態斷開時亦可具有耐壓，該情形於本實施形態中首次揭示。藉此，可形成導通電壓較低且切換損耗較小之二極體。此處，若將斷開電極50之時機設為半導體裝置2A之恢復動作剛結束後，則可實現具有高速之恢復動作，且由於導通時通道區域21ch消失而導通電壓較低之二極體，此為本實施例之特徵之一。
(第2實施形態之變化例)
圖11(a)係表示第2實施形態之變化例之半導體裝置之模式性剖面圖。
圖11所示之半導體裝置2B中，半導體區域31於Y方向上連續地延伸，與相鄰之絕緣膜51接觸。其他構造與圖9(a)相同。又，基本之動作亦相同。再者，由於半導體區域31與第2實施例相比橫寬較寬，而具有可降低導通電壓之優點。於半導體裝置2B中，亦可兼顧恢復速度之高速化、及恢復時之破壞耐量之增加、即安全動作區域之擴大。
(第3實施形態)
圖12(a)係表示第3實施形態之半導體裝置之模式性剖面圖，圖12(b)係表示其動作之模式性剖面圖。
半導體裝置3A將上述電極50配置為平面型。又，可使上述半導體裝置之構成要素複合於半導體裝置3A。圖12(a)所示之半導體裝置3A包括陰極電極10、陽極電極11、絕緣區域53、半導體區域20、及半導體區域21。半導體區域21設置於半導體區域20與陽極電極11及絕緣區域53之間。絕緣區域53與陽極電極11並排。陽極電極11設置於半導體區域31上及半導體區域32上。半導體區域32(第2半導體區域)為 與上述半導體區域30相同之導電型，且具有同樣之雜質濃度。
半導體區域32設置於半導體區域21與陽極電極11及絕緣區域53之間。半導體區域32之一部分與陽極電極11接觸。該一部分以外之部分之半導體區域32之一部分與絕緣區域53之間夾隔半導體區域21。半導體裝置3A中，該被夾著之半導體區域21之部分成為通道區域21ch。
半導體區域31設置於半導體區域32與陽極電極11及絕緣區域53之間。半導體區域31之一部分與半導體區域21接觸。該一部分以外之部分之半導體區域31之一部分與陽極電極11接觸。又，半導體裝置3A具備電極52，該電極52與半導體區域21之間夾隔絕緣區域53。再者，亦可使電極52與陽極電極11連接。
圖12(b)中表示半導體裝置3A之動作。
於導通狀態下，對陰極-陽極間施加順向偏壓之電壓。大部分電子(e)自半導體區域20經由半導體區域21到達半導體區域32之正下方。通道區域21ch為n型。因此，電子並未越過半導體區域21與半導體區域32之間的能量阻障，而經由電位較低之通道區域21ch流向陽極電極11。
再者，半導體區域32與陽極電極11電阻性接觸或蕭特基接觸。因此，半導體區域32與陽極電極11之間對於電子(e)而言未形成能量阻障。藉此，電子經由半導體區域32被排出至陽極電極11。
即，電子(e)經由半導體區域20、半導體區域21、通道區域21ch及半導體區域32流入陽極電極11。藉此，於陰極-陽極間形成電子電流16。
如此，半導體區域32與陽極電極11之間對於電子(e)而言未形成能量阻障。但是，對於電子(e)而言，作為p型高濃度層之半導體區域31與n型之半導體區域21之間形成能量阻障。因此，到達半導體區域31近前之電子(e)難以流入半導體區域31。此後，於半導體區域31之 下方沿橫向、即相對於Y方向大致平行之方向移動。
藉由該電子(e)之橫向移動，於半導體區域31之下方，產生電壓下降。藉此，以與陽極電極11接觸之半導體區域31成為正極，且位於半導體區域31之下方之半導體區域21及半導體區域32相對於半導體區域31成為負極之方式偏壓。
藉由該偏壓，於半導體區域31之下方，半導體區域21及半導體區域32與半導體區域31之間對於電洞之能量阻障變低。藉此，電洞(h)自半導體區域31注入半導體區域21及半導體區域32。藉由該注入之電洞(h)形成電洞電流15。
半導體區域31之Y方向或X方向上之寬度、或半導體區域31與陽極電極11之接觸面積越大，電洞電流15越增大。換言之，藉由該寬度或該接觸面積而調整自陽極側之電洞之注入量。
又，半導體裝置3A中，電子難以自半導體區域32正下方之半導體區域21經由半導體區域32流向陽極電極11。因此，自半導體區域32之電洞注入確實地得到抑制。又，於施加逆向偏壓時，於通道區域21ch中，空乏層以半導體區域32與半導體區域21之接合部及半導體區域31與半導體區域21之接合部為起點擴展。因此，通道區域21ch被完全地空乏化。因此，半導體裝置3A中，於施加逆方向之偏壓時，逆向電流確實地得到抑制。又，若對陽極電極15施加負電位，則於電極52中，通道區域21ch中之空乏層變得更加容易擴展。
如此，根據半導體裝置3A，可兼顧恢復速度之高速化、及恢復時之破壞耐量之增加、即安全動作區域之擴大。再者，半導體裝置3A係將第1實施例及第2實施例之通道區域21ch設為橫向者，上述變化例亦可同樣地應用，並實現同樣之效果。
(第4實施形態)
圖13係表示第4實施形態之半導體裝置之模式性剖面圖。
圖13所示之半導體裝置4A具有自上述半導體裝置1A之構造去除半導體區域31後之構造。
半導體裝置4A中，由於將半導體區域31去除，因此，於施加順向偏壓時，自陽極側之電洞注入進一步得到抑制。又，由於通道區域21ch之Y方向上之寬度窄至1μm以下，因此，於施加逆向偏壓時，通道區域21ch以半導體區域30與半導體區域21之接合部為起點被完全地空乏化。因此，半導體裝置4A中，於施加逆方向之偏壓時，逆向電流確實地得到抑制。因此，於半導體裝置4A中，亦可兼顧恢復速度之高速化、及恢復時之破壞耐量之增加、即安全動作區域之擴大。
上述實施形態中，所謂表達為「部位A設置於部位B之上」之情形時之「之上」，除部位A與部位B接觸而部位A設置於部位B之上之情形以外，亦存在以部位A未與部位B接觸而部位A設置於部位B之上方之情形之含義使用之情形。又，存在如下情況：亦將「部位A設置於部位B之上」應用於使部位A與部位B反轉而部位A位於部位B之下之情形、或部位A與部位B橫向排列之情形。其原因在於：即便將實施形態之半導體裝置旋轉，半導體裝置之構造於旋轉前後亦不改變。
以上，一面參照具體例一面對實施形態進行了說明。但是，實施形態不限定於該等具體例。即，只要具備實施形態之特徵，業者對該等具體例適當加以設計變更而成者亦包含於實施形態之範圍中。上述各具體例所具備之各要素及其配置、材料、條件、形狀、尺寸等不限定於所例示者，可適當地變更。
又，只要技術上可能，便可使上述各實施形態所具備之各要素複合，只要包含實施形態之特徵，組合該等而成者亦包含於實施形態之範圍內。此外，應瞭解於實施形態之思想之範疇內，只要為業者，便可想到各種變更例及修正例，該等變更例及修正例亦屬於實施形態之範圍。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示者，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態進行實施，可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1A‧‧‧半導體裝置
1u‧‧‧範圍
10‧‧‧陰極電極
11‧‧‧陽極電極
13‧‧‧絕緣區域
13d‧‧‧下部
20、21、30、31‧‧‧半導體區域
30d‧‧‧下部
d1‧‧‧間隔

Claims (13)

  1. 一種半導體裝置，其包括：第1電極；第2電極；第1導電型之第1半導體區域，其設置於上述第1電極與上述第2電極之間，且與上述第1電極接觸；第2導電型之第2半導體區域，其設置於上述第1半導體區域與上述第2電極之間；絕緣區域，其自上述第2電極向上述第1半導體區域側延伸；及第1導電型之第3半導體區域，其設置於上述第2半導體區域與上述絕緣區域之間的至少一部分，且與第1半導體區域接觸。
  2. 如請求項1之半導體裝置，其中上述第3半導體區域係上述第1半導體區域之一部分。
  3. 如請求項1之半導體裝置，其更包括第2導電型之第4半導體區域，其設置於上述第2電極與上述第1半導體區域及上述第2半導體區域之間，且與上述第2電極及上述絕緣區域接觸。
  4. 如請求項3之半導體裝置，其中上述第4半導體區域之雜質濃度大於上述第2半導體區域之雜質濃度。
  5. 如請求項3之半導體裝置，其中上述第4半導體區域於與自上述第1電極朝向上述第2電極之第1方向交叉之第2方向上被分割為複數個區域，上述複數個區域各者沿上述第2方向排列。
  6. 如請求項1至5中任一項之半導體裝置，其更包括連接區域，其與上述第2電極接觸，且設置於上述第2電極與上述絕緣區域之間。
  7. 如請求項1至5中任一項之半導體裝置，其更包括第3電極，其與上述第2電極電性絕緣，且設置於上述絕緣區域中；藉由對上述第1電極施加正向偏壓，而於上述第3電極形成上述第3半導體區域。
  8. 一種半導體裝置，其包括：第1電極；第2電極；第1導電型之第1半導體區域，其設置於上述第1電極與上述第2電極之間，且與上述第1電極接觸；第2導電型之第2半導體區域，其設置於上述第1半導體區域與上述第2電極之間；絕緣區域，其與上述第2電極並排，且與上述第2半導體區域接觸；及第1導電型之第3半導體區域，其設置於上述第2半導體區域與上述絕緣區域之間的至少一部分，且與上述第1半導體區域接觸。
  9. 如請求項8之半導體裝置，其中上述第3半導體區域係上述第1半導體區域之一部分。
  10. 如請求項8之半導體裝置，其更包括第2導電型之第4半導體區域，其設置於上述第2電極與上述第2半導體區域之間，且與上述第2電極及上述絕緣區域接觸。
  11. 如請求項10之半導體裝置，其中上述第4半導體區域之雜質濃度大於上述第2半導體區域之雜質濃度。
  12. 如請求項10之半導體裝置，其中上述第4半導體區域於與自上述第1電極朝向上述第2電極之第1方向交叉之第2方向上被分割為複數個區域，上述複數個區域之各者沿上述第2方向排列。
  13. 如請求項8至12中任一項之半導體裝置，其更包括第3電極，其與上述第2電極電性絕緣，且與上述第2半導體區域之間夾隔上述絕緣區域；藉由對上述第1電極施加正向偏壓而於上述第3電極形成上述第3半導體區域。
TW103125364A 2014-03-17 2014-07-24 半導體裝置 TW201537750A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053320 2014-03-17

Publications (1)

Publication Number Publication Date
TW201537750A true TW201537750A (zh) 2015-10-01

Family

ID=54069841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125364A TW201537750A (zh) 2014-03-17 2014-07-24 半導體裝置

Country Status (5)

Country Link
US (1) US20150263149A1 (zh)
JP (2) JP2015195366A (zh)
KR (1) KR20150108291A (zh)
CN (1) CN104934485A (zh)
TW (1) TW201537750A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174041A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6441192B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP6674395B2 (ja) * 2017-02-03 2020-04-01 株式会社東芝 半導体装置
JP7339908B2 (ja) * 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法
JP7476129B2 (ja) 2021-03-12 2024-04-30 株式会社東芝 半導体装置及び半導体回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085781B2 (ja) * 2002-11-01 2008-05-14 トヨタ自動車株式会社 電界効果型半導体装置
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
EP2109879A4 (en) * 2007-01-09 2011-05-18 Maxpower Semiconductor Inc SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5206096B2 (ja) * 2008-04-25 2013-06-12 トヨタ自動車株式会社 ダイオードとそのダイオードを備えている半導体装置
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
JP5418067B2 (ja) * 2009-08-25 2014-02-19 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP5922886B2 (ja) * 2011-07-13 2016-05-24 株式会社豊田中央研究所 ダイオードおよび半導体装置
US9520465B2 (en) * 2011-07-27 2016-12-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and MOSFET
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
JP6082314B2 (ja) * 2012-11-06 2017-02-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR20150108291A (ko) 2015-09-25
JP2015195366A (ja) 2015-11-05
US20150263149A1 (en) 2015-09-17
JP2019016804A (ja) 2019-01-31
JP6721648B2 (ja) 2020-07-15
CN104934485A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
US8816355B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
JP6721648B2 (ja) 半導体装置
US20160079369A1 (en) Semiconductor device
JP6441192B2 (ja) 半導体装置
JP2016115847A (ja) 半導体装置
JP6184352B2 (ja) 半導体装置
JP2017195224A (ja) スイッチング素子
US10141455B2 (en) Semiconductor device
US9698138B2 (en) Power semiconductor device with improved stability and method for producing the same
US9613951B2 (en) Semiconductor device with diode
JP6211933B2 (ja) 半導体装置
JP6089733B2 (ja) 半導体装置
JP2017157673A (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device
JP2014207460A (ja) 半導体装置および電力変換装置
JP7294004B2 (ja) 半導体装置
JP2016174041A (ja) 半導体装置
TW201535725A (zh) 半導體裝置
JP2019083354A (ja) 半導体装置
KR20150076815A (ko) 전력 반도체 소자