JP6721648B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6721648B2
JP6721648B2 JP2018181375A JP2018181375A JP6721648B2 JP 6721648 B2 JP6721648 B2 JP 6721648B2 JP 2018181375 A JP2018181375 A JP 2018181375A JP 2018181375 A JP2018181375 A JP 2018181375A JP 6721648 B2 JP6721648 B2 JP 6721648B2
Authority
JP
Japan
Prior art keywords
semiconductor region
region
electrode
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018181375A
Other languages
English (en)
Other versions
JP2019016804A (ja
Inventor
常雄 小倉
常雄 小倉
伸一郎 三須
伸一郎 三須
知子 末代
知子 末代
紀夫 安原
紀夫 安原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of JP2019016804A publication Critical patent/JP2019016804A/ja
Application granted granted Critical
Publication of JP6721648B2 publication Critical patent/JP6721648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
近年、インバータなどの電力変換装置に用いられる半導体装置としてＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオード等が用いられている。ダイオードは、一般にＩＧＢＴと逆並列に接続され、還流用ダイオードとして用いられる。このため、ダイオードは、ＦＷＤ（Free Wheeling Diode）と呼ばれることもある。
インバータなどの電力変換装置の特性改善には、ＩＧＢＴの特性改善と並行してＦＷＤの特性改善が重要になっている。ＦＷＤの重要な特性としては、オン電圧（すなわち、導通状態での電圧降下）、リカバリー時間（すなわち、リバースリカバリー時のリカバリー電流の消滅時間）およびリカバリー時の安全動作領域（すなわち、リカバリー電流が流れている状態で電圧が印加されても破壊しない領域）等がある。また、リカバリー時の電流・電圧振動は少ないほうがより望ましい。なかでも、リカバリー時間を短縮しつつ、リカバリー時の安全動作領域を広くすることは重要である。
特開２０１２−１５１４７０号公報
本発明が解決しようとする課題は、リカバリー時間の短縮化、及びリカバリー時の安全動作領域の拡大を可能とする半導体装置を提供することである。
実施形態に係る半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられ、前記第１電極に接する第１導電形の第１半導体領域と、前記第２電極に接し、前記第１電極から離隔し、全体が絶縁性である第１領域と、前記第１半導体領域と前記第２電極との間に設けられ、前記第２電極に接し、少なくとも一部が前記第１領域から離隔した第２導電形の第２半導体領域と、前記第１領域と前記第２半導体領域との間の一部に設けられ、前記第１半導体領域及び前記第２半導体領域に接した第１導電形の第３半導体領域と、前記第２電極、前記第１領域、前記第２半導体領域及び前記第３半導体領域に接し、第２導電形であり、不純物濃度が前記第２半導体領域の不純物濃度よりも高い第４半導体領域と、を備える。前記第４半導体領域の一部は前記第２電極と前記第３半導体領域との間に配置されており、前記第３半導体領域は前記第２電極から離隔している。前記第１領域から前記第２半導体領域に向かう第１方向において、前記第２半導体領域と前記第２電極との接触面の位置は、前記第３半導体領域と前記第４半導体領域との接触面の位置とは異なる。
図１（ａ）は、第１実施形態に係る半導体装置を表す模式的断面図であり、図１（ｂ）は、第１実施形態に係る半導体装置を表す模式的平面図である。 図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置のオン状態の動作を表す模式的断面図であり、図２（ｃ）は、第１実施形態および参考例に係る半導体装置のオン状態におけるキャリア濃度分布を表す図である。 図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。 図４（ａ）〜図４（ｃ）は、第１実施形態に係る半導体装置の製造過程の一例を表す模式的断面図である。 図５（ａ）および図５（ｂ）は、第１実施形態に係る半導体装置の製造過程を表す模式的断面図である。 図６は、第１実施形態の第１変形例に係る半導体装置を表す模式的断面図である。 図７（ａ）は、第１実施形態の第２変形例に係る半導体装置を表す模式的断面図であり、図７（ｂ）は、そのリカバリー状態の動作を表す模式的断面図である。 図８（ａ）は、第１実施形態の第３変形例に係る半導体装置を表す模式的斜視図であり、図８（ｂ）は、第１実施形態の第３変形例に係る半導体装置を表す模式的平面図である。 図９（ａ）および図９（ｂ）は、第２実施形態に係る半導体装置を表す模式的断面図である。 図１０（ａ）は、第２実施形態に係る半導体装置の回路図の一例であり、図１０（ｂ）は、第２実施形態に係る半導体装置の動作を表すタイムチャート図である。 図１１は、第２実施形態の変形例に係る半導体装置を表す模式的断面図である。 図１２（ａ）は、第３実施形態に係る半導体装置を表す模式的断面図であり、図１２（ｂ）は、その動作を表す模式的断面図である。 図１３（ａ）および図１３（ｂ）は、第４実施形態に係る半導体装置を表す模式的断面図である。 図１４（ａ）は、第５実施形態に係る半導体装置を表す模式的断面図であり、図１４（ｂ）は、第５実施形態に係る半導体装置を表す模式的平面図である。 図１５は、第５実施形態の変形例に係る半導体装置を表す模式的断面図である。 図１６は、第６実施形態に係る半導体装置を表す模式的断面図である。 図１７（ａ）〜図１７（ｃ）は、第７実施形態の第１例に係る半導体装置の製造過程の一例を表す模式的断面図である。 図１８は、第７実施形態の第２例に係る半導体装置の製造過程の一例を表す模式的断面図である。 図１９（ａ）〜図１９（ｂ）は、第７実施形態の第３例に係る半導体装置の製造過程の一例を表す模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置を表す模式的断面図であり、図１（ｂ）は、第１実施形態に係る半導体装置を表す模式的平面図である。
図１（ａ）には、図１（ｂ）のＡ−Ａ’断面が表されている。図１（ａ）に示す範囲１ｕは、半導体装置１Ａの最小ユニット１ｕの範囲である。最小ユニットをもって、半導体装置１Ａは、後述する作用効果を奏する。
半導体装置１Ａは、ｐｉｎ（p-intrinsic-n）ダイオードの一種である。半導体装置１Ａは、例えば、インバータ回路などの還流用ダイオードとして用いられる。
半導体装置１Ａは、カソード電極１０（第１電極）と、アノード電極１１（第２電極）と、を備える。カソード電極１０とアノード電極１１との間には、ｎ＋形の半導体領域２０が設けられている。半導体領域２０は、カソード電極１０に接している。半導体領域２０は、カソード電極１０にオーミック接触をしている。
半導体領域２０とアノード電極１１との間には、ｎ形の半導体領域２１が設けられている。半導体領域２０と半導体領域２１とをあわせて第１半導体領域とする。半導体領域２１の不純物濃度は、半導体領域２０の不純物濃度よりも低い。
半導体領域２１に含まれる不純物元素の濃度は、半導体領域２０がカソード電極１０に接する面における半導体領域２０に含まれる不純物元素の濃度よりも低く設定してもよい。また、半導体領域２１と半導体領域２０との間に、ｎ形のバッファ層を設けてもよい（不図示）。バッファ層の不純物濃度は、例えば、半導体領域２１に含まれる不純物濃度と半導体領域２０に含まれる不純物濃度との間に設定される。
半導体領域２１とアノード電極１１との間には、ｐ形の半導体領域３０（第２半導体領域）が設けられている。半導体領域３０は、アノード電極１１にショットキー接触をしているか、あるいは、オーミック接触をしている。半導体領域３０のＺ方向における厚さは、例えば、０．５μｍ（マイクロメータ）〜１０μｍである。
絶縁領域１３は、Ｙ方向（第１方向）において少なくとも一部の領域で半導体領域３０とは間隔ｄ１を隔てて設けられている。すなわち、Ｙ方向において絶縁領域１３と半導体領域３０とは少なくとも一部の領域で離れている。絶縁領域１３は、アノード電極１１の下部１１ｄに接し、アノード電極１１の側から半導体領域２１の側に延びている。後述するチャネル領域２１ｃｈ（第３半導体領域）は、絶縁領域１３と半導体領域３０とによって挟まれている。絶縁領域１３とカソード電極１０との間の距離は、半導体領域３０とカソード電極１０との間の距離よりも短く設定してもよい。絶縁領域１３の下部１３ｄは、半導体領域２１に接している。つまり、絶縁領域１３の下部１３ｄは、半導体領域３０の下部３０ｄよりも低い位置にあってもよい。また、絶縁領域１３は、複数設けられ、上述した絶縁領域１３に隣り合う絶縁領域１３は、アノード電極１１から半導体領域３０の少なくとも一部に接し、半導体領域２１にまで達している。
アノード電極１１と、チャネル領域２１ｃｈおよび半導体領域３０との間には、ｐ＋形の半導体領域３１（第４半導体領域）が設けられている。半導体領域３１は、アノード電極１１および絶縁領域１３に接している。半導体領域３１の不純物濃度（または、Ｚ方向における不純物濃度プロファイルの最大値もしくは平均値）は、半導体領域３０の不純物濃度（または、Ｚ方向における不純物濃度プロファイルの最大値もしくは平均値）よりも高い。
半導体領域３１は、アノード電極１１にオーミック接触をしている。例えば、半導体領域３１がアノード電極１１に接する面における半導体領域３１に含まれる不純物元素の濃度は、半導体領域３０がアノード電極１１に接する面における半導体領域３０に含まれる不純物元素の濃度よりも高い。半導体領域３１のＺ方向における厚さは、例えば、０．１μｍ〜５μｍである。
絶縁領域１３、半導体領域３０、および半導体領域３１のそれぞれは、図１（ｂ）に示すように、アノード電極１１からカソード電極１０に向かうＺ方向（第２方向）に対して交差するＸ方向（第３方向）に延在している。
半導体領域２０、２１、３０、３１、チャネル領域２１ｃｈのそれぞれの主成分は、例えば、ケイ素（Ｓｉ）である。ｎ＋形、ｎ形等の導電形（第１導電形）の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が適用される。ｐ＋形、ｐ形等の導電形（第２導電形）の不純物元素としては、例えば、ホウ素（Ｂ）等が適用される。また、半導体領域２０、２１、３０、３１のそれぞれの主成分は、ケイ素（Ｓｉ）のほか、シリコン炭化物（ＳｉＣ）、窒化ガリウム（ＧａＮ）等であってもよい。
また、半導体領域２０の不純物濃度の最大値は、３×１０１７ｃｍ−３よりも大きく、例えば、１×１０１８ｃｍ−３以上である。チャネル領域２１ｃｈおよび半導体領域２１の不純物濃度については、カソード電極１０に向かうにつれ、高く設定してもよい。チャネル領域２１ｃｈおよび半導体領域２１の不純物濃度は、例えば、１×１０１５ｃｍ−３以下であり、素子の耐圧設計により任意の不純物濃度に設定できる。半導体領域３０の不純物濃度の最大値は、例えば、１×１０１８ｃｍ−３以下である。半導体領域３１の不純物濃度の最大値は、３×１０１７ｃｍ−３よりも高く、例えば、１×１０１９ｃｍ−３以上である。これらｐ形半導体領域の不純物濃度については、アノード電極１１に向かうにつれて、高く設定してもよい。
また、上述した「不純物濃度」とは、半導体材料の導電性に寄与する不純物元素の実効的な濃度をいう。例えば、半導体材料にドナーとなる不純物元素とアクセプタとなる不純物元素とが含有されている場合には、活性化した不純物元素のうち、ドナーとアクセプタとの相殺分を除いた濃度を不純物濃度とする。ここで、実施形態に係る不純物濃度の高低は、Ｚ方向における不純物濃度プロファイルの最大値または平均値によって比較される。
また、実施形態では、特に断らない限り、ｎ＋形、ｎ形の順でｎ形不純物元素の濃度が低くなることを表す。また、ｐ＋形、ｐ形の順でｐ形不純物元素の濃度が低くなることを表す。また、半導体装置１Ａにおいて、ｐとｎの導電形を入れ替えても同様な効果が得られる。
また、特に断らない限り、ｎ＋形半導体領域の不純物濃度がｎ形半導体領域の不純物濃度よりも高いとは、ｎ＋形半導体領域のカソード電極１０に接する面におけるｎ＋形半導体領域の不純物濃度がｎ形半導体領域の不純物濃度よりも高い場合も実施形態に含まれる。また、ｐ＋形半導体領域の不純物濃度がｐ形半導体領域の不純物濃度よりも高いとは、ｐ＋形半導体領域のアノード電極１１に接する面におけるｐ＋形半導体領域の不純物濃度がｐ形半導体領域のアノード電極１１に接する面におけるｐ形半導体領域の不純物濃度よりも高い場合も実施形態に含まれる。
カソード電極１０の材料およびアノード電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）等の群から選ばれる少なくとも１つを含む金属である。また、ショットキー部のアノード電極材料とオーミック部のアノード電極材料とが異なってもよい。
半導体装置１Ａの動作について説明する。
図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置のオン状態の動作を表す模式的断面図であり、図２（ｃ）は、第１実施形態および参考例に係る半導体装置のオン状態におけるキャリア濃度分布を表す図である。
最初に、図２（ａ）により、カソード側からアノード側に流れる電子電流について説明する。
オン状態においては、カソード・アノード間に順バイアスの電圧が印加される。すなわち、カソード電極１０の電位よりも、アノード電極１１の電位の方が高くなるようにカソード・アノード間に電圧が印加される。例えば、アノード電極１１が正極、カソード電極１０が負極である。
ここで、半導体領域２０はカソード電極１０にオーミック接触をしている。従って、電子（ｅ）は、半導体領域２０から半導体領域２１を経由して半導体領域３０の直下にまで到達する。
半導体装置１Ａは、半導体領域３０と絶縁領域１３との間の少なくとも一部に設けられたチャネル領域２１ｃｈを有している。本実施形態では、半導体領域３０と絶縁領域１３とによって挟まれた領域をチャネル領域２１ｃｈ（第３半導体領域）とする。チャネル領域２１ｃｈは、半導体領域２１に接している。チャネル領域２１ｃｈを、半導体領域２１の一部と見なせば、チャネル領域２１ｃｈと半導体領域２１とを総括的に半導体領域２１としてもよい。
チャネル領域２１ｃｈは、ｎ形である。従って、図２（ａ）に示すように、電子は、半導体領域２１と半導体領域３０との間のエネルギー障壁を超えるよりも、ポテンシャルが低いチャネル領域２１ｃｈを経由して、アノード電極１１に流れる。
なお、半導体領域３０は、アノード電極１１に抵抗性接触あるいはショットキー接触をしている。すなわち、この接触は、ｐ形半導体と金属による抵抗性接触あるいはショットキー接触である。このため、ショットキー接触である場合でも半導体領域３０とアノード電極１１との間は、正孔（ｈ）にとってはエネルギー障壁となるものの、電子（ｅ）にとってはエネルギー障壁とはならない。これにより、電子は、半導体領域３０を経由してアノード電極１１に排出される。
このように、電子（ｅ）は、半導体領域２０、半導体領域２１、チャネル領域２１ｃｈおよび半導体領域３０を経由してアノード電極１１に流れ込む。これにより、カソード・アノード間には、電子電流１６が形成される。
次に、順バイアス時におけるアノード側からカソード側に流れる正孔電流の様子を図２（ｂ）に示す。
電子（ｅ）にとっては、ｐ形高濃度層である半導体領域３１と、ｎ形のチャネル領域２１ｃｈとの間がエネルギー障壁となる。従って、半導体領域３１の直下にまで到達した電子（ｅ）は、半導体領域３１には流れ込み難くなる。上述したように、半導体領域３０とアノード電極１１との間は、電子（ｅ）にとってはエネルギー障壁とはならないので、半導体領域３１の下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動し、アノード電極１１に流れる。
この電子（ｅ）の横方向移動により、半導体領域３１の下方では、電圧降下が生じる。これにより、アノード電極１１に接触した半導体領域３１は正極になり、半導体領域３１の下方に位置するチャネル領域２１ｃｈおよび半導体領域３０は、半導体領域３１に対して負極になるようにバイアスされる。
このバイアスによって、半導体領域３１の下方においては、チャネル領域２１ｃｈおよび半導体領域３０と半導体領域３１との間の正孔に対するエネルギー障壁が低くなる。これにより、半導体領域３１からチャネル領域２１ｃｈおよび半導体領域３０に正孔（ｈ）が注入される。この注入された正孔（ｈ）により正孔電流１５が形成される。
正孔電流１５は、半導体領域３１のＹ方向またはＸ方向における幅、もしくは半導体領域３１とアノード電極１１との接触面積が大きくなるほど増大する。換言すれば、その幅もしくはその接触面積によって、アノード側からの正孔の注入量が調整される。
半導体装置１Ａでは、電子がチャネル領域２１ｃｈを経由して、アノード電極１１に流れる。つまり、電子は、半導体領域３０直下の半導体領域２１から半導体領域３０を経由してアノード電極１１に流れ難くなっている。
仮に、半導体領域２１から半導体領域３０に電子が注入された場合は、この電子注入によって引き起こされる半導体領域３０から半導体領域２１への正孔注入が生じる。半導体装置１Ａでは、電子を、チャネル領域２１ｃｈを経由して、アノード電極１１に流すことにより、この正孔注入を確実に抑制している。
オン状態の半導体領域２１におけるキャリア濃度分布の様子を、図２（ｃ）に表す。参考例は、例えば、半導体装置１からチャネル領域２１ｃｈを除いた装置であるとする。アノード側でのキャリア濃度は、参考例に比べて、第１実施形態のほうが低減している。つまり、図２（ｃ）は、第１実施形態では、カソード側から注入された電子がｎ形チャネル領域２１ｃｈを経由してアノード電極１１に流れるので、半導体領域３０からの正孔注入が低減することを示している。
このように、オン状態では、アノード側からカソード側に正孔が流れ、カソード側からアノード側に電子が流れる。アノード側では、半導体領域３１から正孔が注入するのに対して、半導体領域３０からは正孔の注入量が少なく、半導体領域３０は、電子の排出に主として寄与する。これにより、半導体装置１Ａでは、そのリカバリー速度が高速化する。
次に、半導体装置１Ａのリカバリー動作を説明する。
図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。
図３（ａ）には、アノード・カソード間に順方向のバイアスを印加していた状態から、逆方向のバイアスを印加したリカバリー時の状態が表されている。ここでは、アノード電極１１が負極、カソード電極１０が正極となるように、カソード・アノード間に電圧が印加される。
アノード・カソード間に順方向のバイアスを印加していた状態から、アノード・カソード間に逆方向のバイアスを印加すると、半導体領域２１に存在する正孔（ｈ）は、アノード電極１１の側に移動する。また、半導体領域２１に存在する電子（ｅ）はカソード電極１０の側に移動する。
ここで、電子（ｅ）は、半導体領域２０を経由してカソード電極１０に流れ込む。一方、正孔（ｈ）は、半導体領域３１を経由してアノード電極１１に流れ込む。
リカバリー時には、電子がカソード電極１０に流れ、正孔がアノード電極１１に流れている状態で、半導体領域３０とチャネル領域２１ｃｈとの接合部、半導体領域３１とチャネル領域２１ｃｈとの接合部、絶縁領域１３とチャネル領域２１ｃｈとの接合部、および半導体領域３０と半導体領域２１との接合部を起点にして、空乏層２８がチャネル領域２１ｃｈ、半導体領域２１、半導体領域３０、および半導体領域３１に拡がる。これにより、半導体装置１Ａにおけるアノード電極１１とカソード電極１０との間の導通はしだいに遮断される。
ここで、Ｙ方向の幅が狭いチャネル領域２１ｃｈにおいては、半導体領域３０とチャネル領域２１ｃｈとの接合部、半導体領域３１とチャネル領域２１ｃｈとの接合部、および絶縁領域１３とチャネル領域２１ｃｈとの接合部を起点にして、空乏層２８が拡がる。このため、チャネル領域２１ｃｈは完全に空乏化される。従って、半導体装置１Ａでは、逆方向のバイアスを印加したときに逆方向電流（もれ電流）が確実に抑えられる。なお、チャネル領域２１ｃｈを完全に空乏化させるためには、チャネル領域２１ｃｈの幅ｄ１は、十分狭く例えば、最も狭い幅で、１μｍ以下にすることが望ましい。
但し、ｐｉｎダイオードにおいては、一般的にリカバリー時に半導体チップ内のｐｎ接合部のいずれかの箇所で電界集中が起こり、アバランシェが引き起こされる場合がある。第１実施形態では、正孔（ｈ）が半導体領域３１を経由してアノード電極１１に流れ込むため、このアバランシェによって引き起こされる破壊などの弊害を抑制して、リカバリー時の安全動作領域を拡大している。
図３（ｂ）に、半導体装置１Ａのリカバリー状態の動作を示す。
例えば、絶縁領域１３は、半導体領域２１の内部に位置する角部１３ｃを有している。この角部１３ｃにはリカバリー時に電界が集中し易くなる。これにより、角部１３ｃの付近でアバランシェが起き易くなる。アバランシェによって発生した正孔（ｈ）の流れをアバランシェ電流１７とする。そして、アバランシェ電流１７は、半導体領域３１を経由してアノード電極１１に排出される。ここで、範囲１ｕが広くなると、角部１３ｃの電界が大きくなりアバランシェ電流が大きくなる。このため、絶縁領域１３間の間隔１ｕを十分に狭くすることが望ましく、好ましくは、拡散長以下にするとよい。例えば、間隔１ｕは、１０μｍ以下にするとよい。
また、角部１３ｃ（絶縁領域１３）は、半導体装置１Ａに複数設けられている。半導体装置１Ａにおいては、複数の角部１３ｃのそれぞれでアバランシェが起き易くなるため、アバランシェが起きる箇所が分散される。従って、アバランシェ電流も、複数の角部１３ｃのそれぞれ付近で分散される。そして、アバランシェ電流は複数の半導体領域３１のそれぞれを経由してアノード電極１１に排出される。これにより、リカバリー時の半導体装置１Ａの破壊耐量は改善できる。
なお、本構造は、ｐ形高濃度層である半導体領域３１を有しており、ｎチャネル型ＭＯＳＦＥＴのように半導体領域３１と同様の位置にｎ形高濃度層である半導体領域を設けていない。ここで、ｎ形高濃度層が存在し、ｐｎ接合が存在しないと、ｎ形高濃度層である半導体領域とｎ形半導体層からなるチャネル領域２１ｃｈにオフ時に電界が印加できなきなくなる。本実施形態では、ｐ形高濃度層である半導体領域３１を有しているために、オフ時に電界が印加でき、スイッチング時や静的なオフ時においても耐圧を有することができる点が大きな特徴であり、これは本実施形態で初めて開示されるものである。
以上述べたように、第１実施形態に係る半導体装置１Ａによれば、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。
図４（ａ）〜図５（ｂ）は、第１実施形態に係る半導体装置の製造過程の一例を表す模式的断面図である。
まず、図４（ａ）に表すように、半導体領域２０、半導体領域２１、および半導体領域３０を有する積層体８０を準備する。ここで、半導体領域３０上には、選択的に半導体領域３１が形成されている。
次に、図４（ｂ）に表すように、積層体８０の上にマスクパターン９０を形成して、マスクパターン９０から開口された積層体８０にエッチング加工を施す。これにより、積層体８０の表面から半導体領域２１にまで達するトレンチ９１が形成される。
次に、図４（ｃ）に表すように、ｎ形不純物元素（例えば、リン、ヒ素等）をトレンチ９１内で露出する半導体領域３０に注入する。ここでは、図４（ｂ）の矢印の方向にｎ形不純物元素を注入する斜めイオン注入法が用いられる。
次に、積層体８０にアニール処理を施す。これにより、図５（ａ）に表すように、トレンチ９１の一方の内壁に沿ってチャネル領域２１ｃｈが形成される。この後、マスクパターン９０は除去される。
次に、図５（ｂ）に表すように、トレンチ９１内に絶縁領域１３を形成する。この後は、図１（ａ）に表すように、アノード電極１１、カソード電極１０を形成する。
（第１実施形態の第１変形例）
図６は、第１実施形態の第１変形例に係る半導体装置を表す模式的断面図である。
チャネル領域２１ｃｈにおいては、Ｙ方向において半導体領域３０の片側に設ける構造に限らない。例えば、図６に表す半導体装置１Ｂのように、半導体領域３０の両側に設けてもよい。このような構造であれば、よりリカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。チャネル領域２１ｃｈの有効面積が大きくなるので、より注入キャリアを低減でき高速化が図れ、また、半導体領域３１の有効面積が大きくなるので、アバランシェ電流を排出しやすくなるからである。さらに、半導体領域３１は、後述の図１１のようにＹ方向において連続に延び、隣り合う絶縁膜５１に接してもよい（不図示）。この場合には、Ｘ方向において、半導体領域３０とアノード電極１１が直接接触し、第１実施形態と同様に電子がチャネル領域２１ｃｈを経由して、アノード電極１１に流れる。つまり、電子は、半導体領域３０直下の半導体領域２１から半導体領域３０を経由してアノード電極１１に流れ難くなっている。
（第１実施形態の第２変形例）
図７（ａ）は、第１実施形態の第２変形例に係る半導体装置を表す模式的断面図であり、図７（ｂ）は、そのリカバリー状態の動作を表す模式的断面図である。
図７（ａ）に表す半導体装置１Ｃでは、上述した絶縁領域１３の部分が接続領域１１ａと絶縁領域１２とになっている。接続領域１１ａは、アノード電極１１に接している。接続領域１１ａは、アノード電極１１と絶縁領域１２との間に設けられている。接続領域１１ａの材料は、ポリシリコンであり、またポリシリコンに限らず、アノード電極１１と同じ材料であってもよい。絶縁領域１２の材料は、例えば、シリコン酸化物である。
接続領域１１ａは、アノード電極１１からカソード電極１０に向かって延びている。接続領域１１ａおよび絶縁領域１２は、例えば、Ｘ方向に延在している。接続領域１１ａおよび絶縁領域１２は、例えば、Ｙ方向に配列されている。
また、リカバリー時に接続領域１１ａには、アノード電極１１と同じ負の電位が印加されるので、絶縁領域１２に沿って、正孔濃度が増加した層１８が誘起される（図７（ｂ））。この層１８は、正孔（ｈ）にとっては、抵抗が低い層になる。つまり、低抵抗の層１８の形成によって、正孔（ｈ）がアノード電極１１に排出される効率がさらに上昇する。さらに、これにより、よりリカバリー時の破壊耐量を改善できる。また、正孔濃度が増加した層１８により、チャネル領域２１ｃｈの幅が狭くなり電圧印加時のリーク電流が少なくなり、より素子特性が改善されることが特徴である。
（第１実施形態の第３変形例）
図８（ａ）は、第１実施形態の第３変形例に係る半導体装置を表す模式的斜視図であり、図８（ｂ）は、第１実施形態の第３変形例に係る半導体装置を表す模式的平面図である。
半導体装置１Ｄにおいては、半導体領域３１は、複数の領域３１ａに分割されている。複数の領域３１ａのそれぞれは、Ｘ方向に並んでいる。つまり、半導体領域３１は、Ｘ方向に間引きされて配置されている。
半導体装置１Ｄでは、Ｘ方向において、半導体領域３１が設けられている領域と、設けられていない領域とがある。これにより、半導体領域３１とアノード電極１１との接触面積がさらに減少する。その結果、半導体装置１Ｄでは、アノード側からの正孔の注入量がさらに抑制されて、そのリカバリー速度がさらに高速になる。
（第２実施形態）
図９（ａ）および図９（ｂ）は、第２実施形態に係る半導体装置を表す模式的断面図である。
図９（ａ）に表す半導体装置２Ａは、半導体装置１Ａと同様に、カソード電極１０とアノード電極１１とを備える。さらに、半導体装置２Ａは、半導体領域２０と、半導体領域２１と、半導体領域３０と、半導体領域３１と、を備える。半導体領域３１は、アノード電極１１および絶縁膜５１に接している。
但し、半導体装置２Ａにおいては、上述した絶縁領域１３の部分が電極５０と絶縁膜５１（絶縁領域）とになっている。電極５０は、半導体領域２１、半導体領域３０、および半導体領域３１に、絶縁膜５１を介して接している。電極５０は、アノード電極１１と電気的に絶縁されている。電極５０は絶縁膜５１中に設けられている。半導体装置２Ａにおいては、電極５０にアノード電極１１に対して正バイアスを印加してチャネル領域２１ｃｈを形成することができる。このため、容易に製造することができることが本実施例の特徴の一つである。
例えば、図９（ｂ）に電極５０に正電位（例えば、＋１５Ｖ）を印加した状態を示す。この場合、半導体領域３０には、絶縁膜５１に沿ってｎ形反転層が形成され、実質的に半導体領域３０と絶縁膜５１との間にチャネル領域２１ｃｈが形成される。つまり、半導体装置２Ａでは、電極５０に正電位を印加した状態では、実質的に半導体装置１Ａと同じ構成になる。
従って、半導体装置２Ａにおいても、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。なお、半導体装置２Ａにおいては、半導体領域３１を複数の領域３１ａに分割し、複数の領域３１ａのそれぞれをＸ方向に配列してもよい。
なお、電極５０の電位は、例えば、電極端子を介して、半導体チップにおいて半導体装置２Ａと同梱されているＩＧＢＴのゲートドライバによって制御してもよく、または、ＦＷＤ用のドライバによって制御してもよい。
図１０（ａ）は、第２実施形態に係る半導体装置の回路図の一例であり、図１０（ｂ）は、第２実施形態に係る半導体装置の動作を表すタイムチャート図である。
図１０（ａ）には、一例として、昇圧回路が表されている。半導体装置２ＡはＦＷＤとして使用される。図１０（ａ）は単純な昇圧回路であるが、ＦＷＤと並列に別のＩＧＢＴを接続し、ＩＧＢＴと並列に別のＦＷＤを接続することにより、双方向コンバータを構成することができる。上述した、ＩＧＢＴのドライバとは、図１０（ａ）に表すＩＧＢＴではなく、半導体装置２Ａと並列に接続されたＩＧＢＴ（不図示）のドライバを意味している。
図１０（ｂ）に表すＶｇ、ＶＱは、図１０（ａ）に表す電圧であり、ｉＬ、ｉＱ、ＩＤは、図１０（ａ）に表す電流である。なお、ＶＤＧは、半導体装置２Ａの電極５０の電圧である。電極５０の電圧は、アノード電極１１を基準にしている。
最下段のタイムチャートに表すように、第２実施形態では、ＩＧＢＴがオンする直前に、すなわち半導体装置２Ａがオフになる直前に、チャネル領域２１ｃｈを形成するための電位を電極５０に供給する。これにより、半導体装置２Ａは高速にスイッチングできる。また、半導体装置２Ａのリカバリー動作が終わったら電極５０をオフする。ここで、電極５０をオフするタイミングは、半導体装置２Ａがオフしている期間中のいずれでもよく、半導体装置２Ａがオンする以前であればよい。このようにタイミングの幅があるのは、上述の様に、本実施形態では、ｐ形高濃度層である半導体領域３１を有しているために、オフ時に電界が印加でき、スイッチング時や静的なオフ時においても耐圧を有することができるからであり、これは本実施形態で初めて開示されるものである。これにより、オン電圧が低く、スイッチング損失の小さなダイオードを形成できる。ここで、電極５０をオフするタイミングを、半導体装置２Ａのリカバリー動作が終わった直後にすれは、高速のリカバリ動作を有し、導通時にはチャネル領域２１ｃｈが消滅するのでオン電圧の低いダイオードを実現できることが本実施例の特徴の一つである。
（第２実施形態の変形例）
図１１（ａ）は、第２実施形態の変形例に係る半導体装置を表す模式的断面図である。
図１１に表す半導体装置２Ｂでは、Ｙ方向において半導体領域３１が連続に延び、隣り合う絶縁膜５１に接している。ここで、半導体領域３１は、Ｘ方向において間引かれている（不図示）。これにより、第１実施形態と同様に電子がチャネル領域２１ｃｈを経由して、アノード電極１１に流れる。つまり、電子は、半導体領域３０直下の半導体領域２１から半導体領域３０を経由してアノード電極１１に流れ難くなっている。なお、半導体領域３１が、第２の実施例より横幅が広いのでオン電圧を低減できるという利点がある。半導体装置２Ｂにおいても、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。
（第３実施形態）
図１２（ａ）は、第３実施形態に係る半導体装置を表す模式的断面図であり、図１２（ｂ）は、その動作を表す模式的断面図である。
半導体装置３Ａは、上述した電極５０を、プレーナ型に配置している。また、半導体装置３Ａに、上述した半導体装置の構成要素を複合させることができる。図１２（ａ）に表す半導体装置３Ａは、カソード電極１０と、アノード電極１１と、絶縁領域５３と、半導体領域２０と、半導体領域２１と、を備える。半導体領域２１は、半導体領域２０と、アノード電極１１および絶縁領域５３と、の間に設けられている。絶縁領域５３は、アノード電極１１に並んでいる。絶縁領域５３は、半導体領域２１に接している。アノード電極１１は、半導体領域３１の上および半導体領域３２の上に設けられている。半導体領域３２（第２半導体領域）は、上述した半導体領域３０と同じ導電形であり、同様の不純物濃度を有している。
半導体領域３２は、半導体領域２１と、アノード電極１１および絶縁領域５３と、の間に設けられている。半導体領域３２の一部は、アノード電極１１に接している。この一部以外の部分の半導体領域３２の一部は、絶縁領域５３とによってチャネル領域２１ｃｈを挟んでいる。
半導体領域３１は、半導体領域３２と、アノード電極１１および絶縁領域５３と、の間に設けられている。半導体領域３１の一部は、チャネル領域２１ｃｈに接している。この一部以外の部分の半導体領域３１の一部がアノード電極１１に接している。また、半導体装置３Ａは、絶縁領域５３を、半導体領域２１とによって挟む電極５２を備えてもよい。なお、電極５２は、アノード電極１１に接続されてもよい。
図１２（ｂ）に半導体装置３Ａの動作を示す。
オン状態においては、カソード・アノード間に順バイアスの電圧が印加される。電子（ｅ）は、半導体領域２０から半導体領域２１を経由して半導体領域３２の直下にまで到達する。チャネル領域２１ｃｈは、ｎ形である。従って、電子は、チャネル領域２１ｃｈと半導体領域３２との間のエネルギー障壁を超えるよりも、ポテンシャルが低いチャネル領域２１ｃｈを経由して、アノード電極１１に流れる。
なお、半導体領域３２は、アノード電極１１に抵抗性接触あるいはショットキー接触をしている。このため、半導体領域３２とアノード電極１１との間は、電子（ｅ）にとってはエネルギー障壁とはならない。これにより、電子は、半導体領域３２を経由してアノード電極１１に排出される。
つまり、電子（ｅ）は、半導体領域２０、半導体領域２１、チャネル領域２１ｃｈおよび半導体領域３２を経由してアノード電極１１に流れ込む。これにより、カソード・アノード間には、電子電流１６が形成される。
このように、半導体領域３２とアノード電極１１との間は、電子（ｅ）にとってはエネルギー障壁とはならない。しかし、電子（ｅ）にとっては、ｐ形高濃度層である半導体領域３１と、ｎ形のチャネル領域２１ｃｈとの間がエネルギー障壁となる。従って、半導体領域３１の手前にまで到達した電子（ｅ）は、半導体領域３１には流れ込み難くなる。この後、半導体領域３１の下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動する。
この電子（ｅ）の横方向移動により、半導体領域３１の下方では、電圧降下が生じる。これにより、アノード電極１１に接触した半導体領域３１は正極になり、半導体領域３１の下方に位置するチャネル領域２１ｃｈおよび半導体領域３２は、半導体領域３１に対して負極になるようにバイアスされる。
このバイアスによって、半導体領域３１の下方においては、チャネル領域２１ｃｈおよび半導体領域３２と半導体領域３１との間の正孔に対するエネルギー障壁が低くなる。これにより、半導体領域３１からチャネル領域２１ｃｈおよび半導体領域３２に正孔（ｈ）が注入される。この注入された正孔（ｈ）により正孔電流１５が形成される。
正孔電流１５は、半導体領域３１のＹ方向またはＸ方向における幅、もしくは半導体領域３１とアノード電極１１との接触面積が大きくなるほど増大する。換言すれば、その幅もしくはその接触面積によって、アノード側からの正孔の注入量が調整される。
また、半導体装置３Ａでは、電子が半導体領域３２直下の半導体領域２１から半導体領域３２を経由してアノード電極１１に流れ難くなっている。従って、半導体領域３２からの正孔注入が確実に抑制される。また、逆バイアス印加時には、チャネル領域２１ｃｈにおいては、半導体領域３２とチャネル領域２１ｃｈとの接合部、半導体領域３１とチャネル領域２１ｃｈとの接合部、および絶縁領域５３とチャネル領域２１ｃｈとの接合部を起点にして、空乏層が拡がる。このため、チャネル領域２１ｃｈは完全に空乏化される。従って、半導体装置３Ａでは、逆方向のバイアスを印加したときに逆方向電流が確実に抑えられる。また、電極５２に、アノード電極１１に対して、負電位を印加すれば、チャネル領域２１ｃｈにおける空乏層はさらに拡がり易くなる。
このように、半導体装置３Ａによれば、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。なお、半導体装置３Ａは、第１実施例および第２実施例のチャネル領域２１ｃｈを横方向にしたものであり、上述の変形例も同様に適用でき、同様な効果を奏する。
（第４実施形態）
図１３（ａ）および図１３（ｂ）は、第４実施形態に係る半導体装置を表す模式的断面図である。
図１３（ａ）に表す半導体装置４Ａは、上述した半導体装置１Ａの構造から半導体領域３１を取り除いた構造を有する。
半導体装置４Ａでは、半導体領域３１を取り除いたため、順バイアス印加時には、さらにアノード側からの正孔注入が抑制される。また、チャネル領域２１ｃｈのＹ方向における幅が充分狭く、例えば、最も狭い幅で、１μｍ以下と狭くしてあるので、逆バイアス印加時には、半導体領域３０とチャネル領域２１ｃｈとの接合部、および絶縁領域１３とチャネル領域２１ｃｈの接合部を起点にして、チャネル領域２１ｃｈが完全に空乏化される。従って、半導体装置４Ａでは、逆方向のバイアスを印加したときに逆方向電流が確実に抑えられる。従って、半導体装置４Ａにおいても、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。
図１３（ｂ）に表す半導体装置４Ｂは、上述した半導体装置３Ａの構造から半導体領域３１が除かれている。半導体装置４Ｂにおいても、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。
（第５実施形態）
図１４（ａ）は、第５実施形態に係る半導体装置を表す模式的断面図であり、図１４（ｂ）は、第５実施形態に係る半導体装置を表す模式的平面図である。
図１４（ａ）には、図１４（ｂ）のＡ−Ａ’断面が表されている。
第５実施形態に係る半導体装置５Ａにおいては、カソード電極１０と、アノード電極１１と、間に第１半導体領域（半導体領域２０および半導体領域２１）が設けられている。半導体領域２０は、カソード電極１０に接している。半導体領域２１とアノード電極１１との間には、半導体領域３０が設けられている。
アノード電極１１には、接続領域１１ａが接続されている。接続領域１１ａは、アノード電極１１の側から半導体領域２１の側に延在している。接続領域１１ａとカソード電極１０との間の距離は、半導体領域３０とカソード電極１０との間の距離よりも短くしてもよい。例えば、接続領域１１ａの下部１１ａｄとカソード電極１０の上部１０ｕとの間の距離は、半導体領域３０の下部３０ｄとカソード電極１０の上部１０ｕとの間の距離よりも短くしてもよい。ここで、半導体領域３０の下部３０ｄは、半導体領域２１と半導体領域３０との境界を意味する。この境界は、半導体領域２１のｎ形不純物濃度と半導体領域３０のｐ形不純物濃度とが同じで、所謂ｐｎ接合となっている。
アノード電極１１と半導体領域３０との間には、半導体領域３１が設けられている。半導体領域３１は、アノード電極１１および絶縁領域１２に接している。接続領域１１ａと、半導体領域２１、半導体領域３０、および半導体領域３１と、の間には、絶縁領域１２が設けられている。ここで、半導体領域３０には、絶縁領域１２に沿ってｎ形反転層（ｎ形の第６半導体領域）が形成されている。第１実施形態の半導体装置１Ａでは、ｎ形不純物を半導体領域３０の横に導入して、半導体領域３０の横に、チャネル領域２１ｃｈを付加させている。これに対して、半導体装置５Ａにおいては、ｎ形不純物の導入によらず、半導体領域３０と絶縁領域１２との間に、実質的にチャネル領域２１ｃｈが形成されている。このようなチャネル領域２１ｃｈは、例えば、絶縁領域１２の内部または絶縁領域１２と半導体領域３０との界面に正電荷がある場合、または、半導体領域３０の不純物濃度が低い場合に形成される。
第５実施形態に係る半導体装置５Ａの動作を説明する。
半導体装置５Ａにおいては、オン状態で、カソード電極１０よりもアノード電極１１に対して高い電位が印加される。例えば、カソード電極１０に負電位が印加され、アノード電極１１に正電位が印加される。アノード電極１１と、接続領域１１ａとは同じ電位になるので、接続領域１１ａの電位は正電位になる。
半導体領域３０には、絶縁領域１２に沿ってｎ形反転層が形成されて、実質的に半導体領域３０と絶縁領域１２との間にチャネル領域２１ｃｈが形成されている。すなわち、半導体装置５Ａは、実質的に半導体装置１Ａと同じ構造を有している。
従って、半導体装置５Ａにおいても、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。なお、半導体装置５Ａにおいては、半導体領域３１を複数の領域３１ａに分割し、複数の領域３１ａのそれぞれをＸ方向に配列してもよい。
半導体装置５Ａにおいては、電極５０を設け、この電極５０を制御し、チャネル領域２１ｃｈを形成する必要がない。つまり、半導体装置５Ａは、半導体領域３０に絶縁領域１２に沿ってｎ形反転層であるチャネル領域２１ｃｈが形成されたダイオードになっている。
（第５実施形態の変形例）
図１５は、第５実施形態の変形例に係る半導体装置を表す模式的断面図である。
半導体装置５Ｂにおいては、半導体装置５Ａの構成の他に、ｐ形の半導体領域３３（第５半導体領域）を備える。半導体領域３３は、半導体領域３０とアノード電極１１との間に設けられている。半導体領域３３は、半導体領域３０と半導体領域３１との間に設けられている。半導体領域３３の不純物濃度は、半導体領域３０の不純物濃度よりも高く、半導体領域３１の不純物濃度よりも低い。半導体装置５Ａでは、ｎ形反転層が形成される半導体領域３０とｎ形反転層が形成されない半導体領域３３とがＺ方向に積層されている。半導体領域３３および半導体領域３０に含まれる不純物の濃度は、半導体領域３０から半導体領域３３に向けて少しずつ増加してもよい。
不純物濃度が半導体領域３０よりも高い半導体領域３３を、半導体領域３０とアノード電極１１との間に設けることで、リカバリー時において空乏層がアノード電極１１に接触してブレークダウンすることを防止できる。つまり、リカバリー時のパンチスルーが抑制される。これにより、半導体装置５Ｂのリカバリー時における耐圧は、半導体装置５Ａに比べてより充分に確保できる。
また、半導体領域３３の不純物濃度は、半導体領域３１の不純物濃度よりも低い。従って、半導体領域３３からは、半導体領域２１に正孔が注入し難くなっている。
（第６実施形態）
図１６は、第６実施形態に係る半導体装置を表す模式的断面図である。
半導体装置６は、上述したプレーナ型の半導体装置３Ａの電極５２をアノード電極１１に接続させた構造を有する。例えば、半導体装置６では、アノード電極１１が第１部１１１と第２部１１２とを有する。第１部１１１は、半導体装置３Ａのアノード電極１１に対応する。第２部１１２は、電極５２に対応する。
絶縁領域５３は、第１部１１１に並んでいる。絶縁領域５３は、半導体領域２１に接している。アノード電極１１は、半導体領域３１の上および半導体領域３４の上に設けられている。半導体領域３４は、上述した半導体領域３０と同じ導電形であり、同様の不純物濃度を有している。
半導体領域３４は、半導体領域２１と、アノード電極１１および絶縁領域５３と、の間に設けられている。半導体領域３４は、アノード電極１１に接している。半導体領域３４の上には、半導体領域３１が設けられている。
半導体領域３１は、半導体領域３４と、アノード電極１１および絶縁領域５３と、の間に設けられている。半導体領域３１の一部がアノード電極１１に接している。アノード電極１１の第２部１１２は、アノード電極１１の第１部１１１に接続されている。第２部１１２と半導体領域２１とは、絶縁領域５３を挟んでいる。ここで、半導体領域３４には、絶縁領域５３にそって、ｎ形反転層が形成されている。第３実施形態の半導体装置３Ａでは、ｎ形不純物を半導体領域３２の横に導入して、半導体領域３２の横に、チャネル領域２１ｃｈを付加させている。これに対して、半導体装置６においては、ｎ形不純物の導入によらず、半導体領域３４と絶縁領域５３との間に実質的にチャネル領域２１ｃｈが形成されている。このようなチャネル領域２１ｃｈは、例えば、絶縁領域５３の内部または絶縁領域５３と半導体領域３４との界面に正電荷がある場合、または、半導体領域３４の不純物濃度が低い場合に形成される。
半導体装置６においては、オン状態で、カソード電極１０よりもアノード電極１１に対して高い電位が印加される。例えば、カソード電極１０に負電位が印加され、アノード電極１１に正電位が印加される。
半導体領域３４には、絶縁領域５３に沿ってｎ形反転層が形成されているので、実質的に半導体領域３４と絶縁領域５３との間にチャネル領域２１ｃｈが形成される。すなわち、半導体装置６では、実質的に半導体装置３Ａと同じ構造になる。
従って、半導体装置６においても、リカバリー速度の高速化およびリカバリー時の破壊耐量の改善、すなわち、安全動作領域の拡大を両立させることができる。また、半導体装置６においては、ゲート電極を制御して、チャネル領域２１ｃｈを形成する必要がない。つまり、半導体装置６は、半導体領域３４に絶縁領域５３に沿ってｎ形反転層であるチャネル領域２１ｃｈが形成されたダイオードになっている。
（第７実施形態）
上述したチャネル領域２１ｃｈは、その幅が１μｍ以下になる場合もあり、狭くなっている。このような狭い領域は、製造過程において、高濃度の半導体領域３１からｐ形不純物が拡散されて、ｎ形領域からｐ形領域に変化する可能性がある。第７実施形態によれば、この可能性を確実に防止できる。
図１７（ａ）〜図１７（ｃ）は、第７実施形態の第１例に係る半導体装置の製造過程の一例を表す模式的断面図である。
例えば、図１７（ａ）に表すように、マスクパターン９２を半導体領域３０の上に形成し、マスクパターン９２から露出された半導体領域３０をＲＩＥ（Reactive Ion Etching）等によって除去する。これにより、半導体領域３０には、トレンチ９５が形成される。このＲＩＥでは、半導体領域２１の一部も除去されて、トレンチ底部９５ｂにおいて、半導体領域２１が露出される。
続いて、トレンチ９５内における半導体領域３０の側壁３０ｗ、半導体領域２１の側壁２１ｗ、およびトレンチ底部９５ｂ（以下、トレンチ内壁）に、ｎ形不純物をイオン注入により注入する。この状態を、図１７（ｂ）に示す。
第７実施形態の第１例では、所謂、ウェーハ面に対する垂直方向から所定の角度が設けられた斜めイオン注入が導入されている。この斜めイオン注入により、トレンチ内壁にｎ形不純物が注入される。図１７（ｂ）には、注入するｎ形不純物の向きが矢印で表されている。第７実施形態の第１例では、半導体領域３０の側壁３０ｗがｎ形領域になるまで、イオン注入が行われる。この後、必要に応じて、加熱処理が行われる。
これにより、半導体領域３０の横には、半導体領域３０に接するチャネル領域２１ｃｈが形成される。さらに、トレンチ底部９５ｂにおいて露出した半導体領域２１の表面には、ｎ形不純物濃度が高いｎ形領域２１ａが形成される。
この後は、図１７（ｃ）に表すように、半導体領域３１を、例えば、イオン注入によってチャネル領域２１ｃｈの上、および半導体領域３０の上に、選択的に形成する。ここで、半導体領域３１が形成される領域においては、ｎ形チャネル領域２１ｃｈの導電形が再びｐ形に反転するまで、ｐ形不純物が注入される。さらに、トレンチ９５内に絶縁領域１３を形成する。
第７実施形態の第１例では、半導体領域３１または半導体領域３０から、ｐ形不純物元素がチャネル領域２１ｃｈの側に拡散しても、チャネル領域２１ｃｈがｐ形領域に変化しない程度の量のｎ形不純物がチャネル領域２１ｃｈに注入される。さらに、高濃度の半導体領域３１は、チャネル領域２１ｃｈの形成の後に形成されるので、チャネル領域２１ｃｈは、所謂、半導体領域３１の熱履歴の影響を受け難い。従って、チャネル領域２１ｃｈが確実に形成される。
図１８は、第７実施形態の第２例に係る半導体装置の製造過程の一例を表す模式的断面図である。
第７実施形態の第２例では、トレンチ９５内にｎ形不純物をイオン注入する際のマスクパターン９２がトレンチ９５の一部を閉塞している。すなわち、マスクパターン９２は、トレンチ底部９５ｂからみて、庇状になっている。
このような状態で、トレンチ内壁にｎ形不純物の斜めイオン注入を行うと、チャネル領域２１ｃｈが形成される。さらに、マスクパターン９２近傍の半導体領域３０（矢印３０ｐで示す領域）には、マスクパターン９２の遮蔽によりｎ形不純物が注入され難くなる。つまり、矢印３０ｐで示す半導体領域３０の導電形は、チャネル領域２１ｃｈの形成後に、選択的にｐ形を維持する。この結果、ｐ＋形の半導体領域３１を形成する際には、半導体領域３１を形成する領域において、ｎ形チャネル領域２１ｃｈの導電形を再びｐ形に反転させる必要がなくなる。
このように、第７実施形態の第２例によれば、チャネル領域２１ｃｈが確実に形成される。さらに、ｐ＋形の半導体領域３１を形成する際には、ｎ形層をｐ形層に再び反転させるイオン注入が不要になる。すなわち、ｐ＋形の半導体領域３１を形成する制御性が増加する。
図１９（ａ）〜図１９（ｂ）は、第７実施形態の第３例に係る半導体装置の製造過程の一例を表す模式的断面図である。
例えば、図１９（ａ）に表すように、マスクパターン９４を半導体領域３０の上に形成し、マスクパターン９２から露出された半導体領域３０をＲＩＥによって除去する。これにより、半導体領域３０には、トレンチ９６が形成される。このＲＩＥでは、半導体領域２１の一部も除去されて、トレンチ底部９６ｂにおいて、半導体領域２１が露出される。
第７実施形態の第３例では、溝幅が半導体領域３０から半導体領域２１に向かうほど狭くなるテーパ型のトレンチ９６を形成する。
続いて、トレンチ９６内における半導体領域３０の側壁３０ｗ、半導体領域２１の側壁２１ｗ、およびトレンチ底部９６ｂ（以下、トレンチ内壁）に、ｎ形不純物をイオン注入により注入する。この状態を、図１９（ｂ）に示す。第７実施形態の第３変形例では、所謂、斜めイオン注入が導入され、トレンチ内壁に、ｎ形不純物が注入される。図１９（ｂ）には、注入するｎ形不純物の向きが矢印で表されている。第７実施形態では、半導体領域３０の側壁３０ｗがｎ形領域になるまで、イオン注入が行われる。この後、必要に応じて、加熱処理が行われる。
これにより、半導体領域３０に接するチャネル領域２１ｃｈが形成される。さらに、トレンチ底部９５ｂにおいて露出した半導体領域２１の表面には、ｎ形不純物濃度が高いｎ形領域２１ａが形成される。
第７実施形態の第３例では、トレンチ９６がウェーハ面に対する垂直方向から所定の角度を持ったテーパ型になっている。従って、マスクパターン９２近傍の半導体領域３０（矢印３０ｐで示す領域）よりも、矢印３０ｐで示す領域から下側のトレンチ内壁へのイオン注入量が増加する。つまり、矢印３０ｐで示す半導体領域３０の導電形は、選択的にｐ形を維持する。この結果、ｐ＋形の半導体領域３１を形成する際には、半導体領域３１を形成する領域において、ｎ形チャネル領域２１ｃｈの導電形を再びｐ形に反転させる必要がなくなる。
このように、第７実施形態の第３例によれば、チャネル領域２１ｃｈが確実に形成される。また、斜めイオン注入の角度を小さく、つまり、半導体領域３０にほぼ垂直な角度でイオン注入しても、確実にトレンチ側壁にチャネル領域２１ｃｈを形成することが可能となる。ほぼ垂直な角度でイオン注入可能となれば、トレンチの配置によらずチャネル領域２１ｃｈを形成することが可能となる。
上記の実施形態では、「ＡはＢの上に設けられている」と表現された場合の「の上に」とは、ＡがＢに接触して、ＡがＢの上に設けられている場合の他に、ＡがＢに接触せず、ＡがＢの上方に設けられている場合との意味で用いられる場合がある。また、「ＡはＢの上に設けられている」は、ＡとＢとを反転させてＡがＢの下に位置した場合や、ＡとＢとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１Ａ、１Ｂ、１Ｃ、１Ｄ、２Ａ、２Ｂ、３Ａ、４Ａ、４Ｂ、５Ａ、５Ｂ、６ 半導体装置、 １ｕ 最小ユニット、 １０ カソード電極、 １０ｕ 上部、 １１ アノード電極、 １１ａ 接続領域、 １１ａｄ 下部、 １１ｄ 下部 １２、１３ 絶縁領域、 １３ｃ 角部、 １３ｄ 下部、 １５ 正孔電流、 １６ 電子電流、 １７ アバランシェ電流、 １８ 層、 ２０、２１、３０、３１、３２、３３、３４ 半導体領域、 ２１ａ ｎ形領域、 ２１ｃｈ チャネル領域、 ２１ｗ 側壁、 ２８ 空乏層、 ３０ｄ 下部、 ３０ｗ 側壁、 ３１ａ 領域、 ５０ 電極、 ５１ 絶縁膜、 ５２ 電極、 ５３ 絶縁領域、 ８０ 積層体、 ９０、９２、９４ マスクパターン、 ９１、９５、９６ トレンチ、 ９５ｂ、９６ｂ トレンチ底部、 １１１ 第１部、 １１２ 第２部

Claims (8)

  1. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に設けられ、前記第１電極に接する第１導電形の第１半導体領域と、
    前記第２電極に接し、前記第１電極から離隔し、全体が絶縁性である第１領域と、
    前記第１半導体領域と前記第２電極との間に設けられ、前記第２電極に接し、少なくとも一部が前記第１領域から離隔した第２導電形の第２半導体領域と、
    前記第１領域と前記第２半導体領域との間の一部に設けられ、前記第１半導体領域及び前記第２半導体領域に接した第１導電形の第３半導体領域と、
    前記第２電極、前記第１領域、前記第２半導体領域及び前記第３半導体領域に接し、第２導電形であり、不純物濃度が前記第２半導体領域の不純物濃度よりも高い第４半導体領域と、
    を備え、
    前記第４半導体領域の一部は前記第２電極と前記第３半導体領域との間に配置されており、前記第３半導体領域は前記第２電極から離隔しており、
    前記第１領域から前記第２半導体領域に向かう第１方向において、前記第２半導体領域と前記第２電極との接触面の位置は、前記第３半導体領域と前記第４半導体領域との接触面の位置とは異なる半導体装置。
  2. 前記第１方向において、前記第３半導体領域の幅は１μｍ以下である請求項１に記載の半導体装置。
  3. 前記第４半導体領域は、前記第１方向において複数の領域に分割され、前記複数の領域のそれぞれは、前記第１方向に並んでいる請求項２に記載の半導体装置。
  4. ゲート電極を含まない請求項１〜３のいずれか１つに記載の半導体装置。
  5. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に設けられ、前記第１電極に接する第１導電形の第１半導体領域と、
    前記第２電極に接し、前記第１電極から離隔し、表面が絶縁性である第１領域と、
    前記第１半導体領域と前記第２電極との間に設けられ、前記第２電極に接し、少なくとも一部が前記第１領域から離隔した第２導電形の第２半導体領域と、
    前記第１領域と前記第２半導体領域との間の一部に設けられ、前記第１半導体領域及び前記第２半導体領域に接した第１導電形の第３半導体領域と、
    前記第２電極、前記第１領域、前記第２半導体領域及び前記第３半導体領域に接し、第２導電形であり、不純物濃度が前記第２半導体領域の不純物濃度よりも高い第４半導体領域と、
    前記第１領域内に設けられ、前記第２電極から電気的に絶縁された第３電極と、
    を備え、
    前記第４半導体領域の一部は前記第２電極と前記第３半導体領域との間に配置されており、前記第３半導体領域は前記第２電極から離隔しており、
    前記第１領域から前記第２半導体領域に向かう第１方向において、前記第２半導体領域と前記第２電極との接触面の位置は、前記第３半導体領域と前記第４半導体領域との接触面の位置とは異なり、
    前記第３半導体領域は、前記第３電極に前記第１電極に対して正バイアスを印加することにより形成される半導体装置。
  6. 前記第１領域は、前記第２電極から前記第１電極に向かう方向に延在する請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第１領域は、前記第１方向及び前記第１電極から前記第２電極に向かう第２方向を含む平面に対して交差した第３方向において、前記第２電極と並ぶ請求項１〜３のいずれか１つに記載の半導体装置。
  8. 前記第２電極に接続され、前記第１領域を前記第１半導体領域とによって挟む第３電極をさらに備えた請求項１〜３のいずれか１つに記載の半導体装置。
JP2018181375A 2014-03-17 2018-09-27 半導体装置 Active JP6721648B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014053320 2014-03-17
JP2014053320 2014-03-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015052706A Division JP2015195366A (ja) 2014-03-17 2015-03-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2019016804A JP2019016804A (ja) 2019-01-31
JP6721648B2 true JP6721648B2 (ja) 2020-07-15

Family

ID=54069841

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015052706A Pending JP2015195366A (ja) 2014-03-17 2015-03-16 半導体装置
JP2018181375A Active JP6721648B2 (ja) 2014-03-17 2018-09-27 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015052706A Pending JP2015195366A (ja) 2014-03-17 2015-03-16 半導体装置

Country Status (5)

Country Link
US (1) US20150263149A1 (ja)
JP (2) JP2015195366A (ja)
KR (1) KR20150108291A (ja)
CN (1) CN104934485A (ja)
TW (1) TW201537750A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174041A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6441192B2 (ja) 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP6674395B2 (ja) * 2017-02-03 2020-04-01 株式会社東芝 半導体装置
JP7339908B2 (ja) * 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法
JP7476129B2 (ja) 2021-03-12 2024-04-30 株式会社東芝 半導体装置及び半導体回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085781B2 (ja) * 2002-11-01 2008-05-14 トヨタ自動車株式会社 電界効果型半導体装置
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
EP2109879A4 (en) * 2007-01-09 2011-05-18 Maxpower Semiconductor Inc SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5206096B2 (ja) * 2008-04-25 2013-06-12 トヨタ自動車株式会社 ダイオードとそのダイオードを備えている半導体装置
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
JP5418067B2 (ja) * 2009-08-25 2014-02-19 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP5922886B2 (ja) * 2011-07-13 2016-05-24 株式会社豊田中央研究所 ダイオードおよび半導体装置
US9520465B2 (en) * 2011-07-27 2016-12-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and MOSFET
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP5620421B2 (ja) * 2012-02-28 2014-11-05 株式会社東芝 半導体装置
JP6082314B2 (ja) * 2012-11-06 2017-02-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
KR20150108291A (ko) 2015-09-25
TW201537750A (zh) 2015-10-01
JP2015195366A (ja) 2015-11-05
US20150263149A1 (en) 2015-09-17
JP2019016804A (ja) 2019-01-31
CN104934485A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
JP6721648B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP2015213141A (ja) 縦型半導体装置およびその製造方法
US20160079369A1 (en) Semiconductor device
JP6441192B2 (ja) 半導体装置
JP2015177010A (ja) 半導体装置およびその製造方法
WO2018037701A1 (ja) 半導体装置
US10141455B2 (en) Semiconductor device
US9224844B2 (en) Semiconductor device
JP2017103456A (ja) 半導体装置
US11699744B2 (en) Semiconductor device and semiconductor apparatus
JP2014112625A (ja) 電力半導体素子およびその製造方法
JP5865860B2 (ja) 半導体装置
JP2019087730A (ja) 半導体装置
JP6739659B2 (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device
JP2017157673A (ja) 半導体装置
WO2016001182A2 (en) Semiconductor device
US9741872B2 (en) Semiconductor device
JP7294004B2 (ja) 半導体装置
US20140159106A1 (en) Power semiconductor device and method for manufacturing the same
JP2004266298A (ja) 縦型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200618

R150 Certificate of patent or registration of utility model

Ref document number: 6721648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150