CN104701361A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104701361A
CN104701361A CN201410305483.6A CN201410305483A CN104701361A CN 104701361 A CN104701361 A CN 104701361A CN 201410305483 A CN201410305483 A CN 201410305483A CN 104701361 A CN104701361 A CN 104701361A
Authority
CN
China
Prior art keywords
layer
mentioned
type
electrode
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410305483.6A
Other languages
English (en)
Inventor
小仓常雄
三须伸一郎
下条亮平
安原纪夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104701361A publication Critical patent/CN104701361A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供能够实现高速化的半导体装置。实施方式的半导体装置具备重复配置有晶体管的晶体管区域和配置有二极管的二极管区域，所述晶体管具有：集电极电极；发射极电极；第1导电型半导体的集电极层；第2导电型半导体的基极层；第1导电型半导体的第一体层；第2导电型半导体的发射极层；与第一体层相比第1导电型杂质浓度更高的第1导电型半导体的第二体层；栅极电极；以及栅极绝缘膜；所述二极管具有：阴极电极；阳极电极；第1导电型半导体的第一阳极层；以及与第一阳极层相比第1导电型杂质浓度更高的第1导电型半导体的第二阳极层。并且，第二体层的第1导电型杂质的杂质量比第二阳极层的第1导电型杂质的杂质量多。

Description

半导体装置
本申请主张以日本专利申请2013－251350号(申请日：2013年12月4日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在电力变换装置中使用的逆变器电路等中有时采用将IGBT(InsulatedGate Bipolar Transistor：绝缘栅双极型晶体管)和FWD(Free WheelingDiode：续流二极管)反并联连接的结构。与IGBT反并联连接的FWD作为防止在IGBT中流过逆电流且保护IGBT的回流二极管发挥功能。
为了逆变器电路等的小型化，提出了将IGBT和FWD形成于同一半导体基板的半导体装置、即所谓的逆导通型IGBT(RC－IGBT)。为了提高逆导通型IGBT的动作特性，需要提高在同一半导体基板上形成的IGBT和FWD各自的动作特性。
发明内容
本发明要解决的课题在于，提供一种可实现高速化的半导体装置。
实施方式的半导体装置具备重复配置有晶体管的晶体管区域和配置有二极管的二极管区域，所述晶体管具有：集电极电极；发射极电极；第1导电型半导体的集电极层，设置在上述集电极电极与上述发射极电极之间；第2导电型半导体的基极层，设置在上述集电极层与上述发射极电极之间；第1导电型半导体的第一体层，设置在上述基极层与上述发射极电极之间；第2导电型半导体的发射极层，设置在上述第一体层与上述发射极电极之间；第1导电型半导体的第二体层，设置在上述第一体层与上述发射极电极之间，与上述第一体层相比第1导电型杂质浓度更高；栅极电极；以及栅极绝缘膜，设置在上述基极层、上述第一体层以及上述发射极层与上述栅极电极之间；所述二极管具有：阴极电极；阳极电极，设置为该阳极电极与上述阴极电极之间夹着上述基极层；第1导电型半导体的第一阳极层，设置在上述基极层与上述阳极电极之间；以及第1导电型半导体的第二阳极层，设置在上述第一阳极层与上述阳极电极之间，与上述第一阳极层相比第1导电型杂质浓度更高；上述晶体管区域的被上述晶体管的重复间距和与上述晶体管的重复方向垂直的方向上的规定长度所包围的第一区间内的上述第二体层的第1导电型杂质的杂质量，比上述二极管区域的与上述第一区间尺寸相同的第二区间内的上述第二阳极层的第1导电型杂质的杂质量多。
附图说明
图1是第一实施方式的半导体装置的主要部分的示意图。
图2是第二实施方式的半导体装置的主要部分的示意剖面图。
图3是第三实施方式的半导体装置的主要部分的示意剖面图。
图4是第四实施方式的半导体装置的主要部分的示意剖面图。
图5是第五实施方式的半导体装置的主要部分的示意剖面图。
图6是第六实施方式的半导体装置的主要部分的示意剖面图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，在以下的说明中，对同一部件等附加同一符号，对一度说明过的部件等适宜省略说明。
本说明书中，n+型、n型、n－型的标记表示n型的杂质浓度以n+型、n型、n－型的顺序变低。此外，p+型、p型、p－型的标记表示p型的杂质浓度以p+型、p型、p－型的顺序变低。
本说明书中，“杂质浓度”表示对半导体的导电性做出贡献的杂质元素的有效的浓度。例如，在半导体含有成为施主的n型杂质元素和成为受主的p型杂质元素的情况下，将另一方的元素引起的抵消量除去而得到的一方的杂质元素的浓度被定义为“杂质浓度”。此外，关于半导体层或半导体区域的杂质浓度，只要没有特别声明，则表示各半导体层或各半导体区域的最大杂质浓度。
(第一实施方式)
本实施方式的半导体装置具备将晶体管重复配置而成的晶体管区域，该晶体管具有：集电极电极；发射极电极；第1导电型半导体的集电极层，设置在集电极电极与发射极电极之间；第2导电型半导体的基极层，设置在集电极层与发射极电极之间；第1导电型半导体的第一体层，设置在基极层与发射极电极之间；第2导电型半导体的发射极层，设置在第一体层与发射极电极之间；第1导电型半导体的第二体层，设置在第一体层与发射极电极之间，与第一体层相比第1导电型杂质浓度更高；栅极电极；以及栅极绝缘膜，设置在基极层、第一体层以及发射极层与栅极电极之间。进而，本实施方式的半导体装置具备配置有二极管的二极管区域，该二极管具有：阴极电极；阳极电极，设置为该阳极电极与阴极电极之间夹着基极层；第1导电型半导体的第一阳极层，设置在基极层与阳极电极之间；以及第1导电型半导体的第二阳极层，设置在第一阳极层与阳极电极之间，与第一阳极层相比第1导电型杂质浓度更高。并且，晶体管区域的、被晶体管的重复间距和与重复方向垂直的方向上的规定长度所包围的第一区间内的第二体层的第1导电型杂质的杂质量，比二极管区域的、与第一区间相同尺寸的第二区间内的第二阳极层的第1导电型杂质的杂质量多。
图1是本实施方式的半导体装置的主要部分的示意图。图1(a)是主要部分的示意剖面图，图1(b)是主要部分的示意平面图。图1(a)是图1(b)的AA剖面。图1(b)中，未表示出在图1(a)中图示的发射极电极、阳极电极。
本实施方式的半导体装置是在同一半导体基板上形成了IGBT和FWD的逆导通型IGBT。以下，以第1导电型为p型、第2导电型为n型的情况为例进行说明。
如图1(a)、图1(b)所示，本实施方式的逆导通型IGBT在同一半导体基板上具备将IGBT在X方向上重复配置而成的IGBT区域(晶体管区域)、和将FWD在X方向上重复配置而成的FWD区域(二极管区域)。
图1(a)、图1(b)中，用虚线的矩形α表示的区域是IGBT(晶体管)的重复单位。此外，图1(a)、图1(b)中，用虚线的矩形β表示的区域是FWD(二极管)的重复单位。
这里，例示出IGBT与FWD以同一重复单位在同一方向上以同一重复间距配置的情况。但是，IGBT与FWD不一定必须是同一重复单位。此外，重复方向、重复间距也不一定必须相同。此外，例如，FWD也可以是不重复的单一的二极管。
本实施方式的IGBT具备将集电极电极10、p+型的集电极层12、n型的缓冲层14、n－型的基极层16、p型的第一体层18、发射极电极20依次层叠的层结构。在第一体层18与发射极电极20之间，具备n+型的发射极层22和p+型的第二体层24。
此外，本实施方式的IGBT设有栅极电极28，在栅极电极28与n－型的基极层16、p型的第一体层18以及n+型的发射极层22之间夹着栅极绝缘膜26。栅极电极28形成在沟槽30内。
沟槽30从发射极电极20朝向集电极电极10延伸，一端位于发射极层22，另一端位于基极层16。沟槽30如图1(a)所示那样，在半导体基板内沿Z方向延伸。
本实施方式的IGBT是在沟槽内设有栅极电极的结构的所谓沟槽IGBT。由n－型的基极层16、p型的第一体层18、n+型的发射极层22、栅极绝缘膜26以及栅极电极28形成MISFET(Metal Insulator SemiconductorField Effect Transistor：金属绝缘半导体场效应晶体管)结构。
本实施方式的FWD具备将阴极电极10、n+型的阴极层32、n型的缓冲层14、n－型的基极层16、p型的第一阳极层34、阳极电极20依次层叠的层结构。在第一阳极层34与阳极电极20之间，具备p+型的第二阳极层36。
此外，在FWD区域中，在沟槽30内隔着绝缘膜37设有沟槽电极38。在沟槽30内设置的结构与IGBT区域相同。沟槽电极38例如被固定为与阳极电极20相同的电位。
本实施方式中，IGBT的集电极电极10与FWD的阴极电极10被共通化。此外，IGBT的发射极电极20与FWD的阳极电极20被共通化。
本实施方式的FWD是PiN二极管。
设置有IGBT区域和FWD区域的半导体基板例如是以(100)面为主面的单晶硅基板。
p+型的集电极层12、n型的缓冲层14、n－型的基极层16、p型的第一体层18、n+型的发射极层22、p+型的第二体层24、n+型的阴极层32、p型的第一阳极层34、p+型的第二阳极层36是含有p型杂质或n型杂质的半导体。半导体例如是单晶硅(Si)。并且，p型杂质例如是B(硼)，n型杂质例如是磷(P)或砷(As)。
构成IGBT的集电极电极10例如是从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)等的组中选择的金属。
在集电极电极10上设置有p+型的集电极层12。集电极电极10与p+型的集电极层12的接触优选为欧姆接触。p+型的集电极层12的p型杂质浓度例如大于等于1×1019atoms/cm3且小于等于1×1021atoms/cm3。
在p+型的集电极层12上设置有n型的缓冲层14。n型的缓冲层14的n型杂质浓度比n－型的基极层16的n型杂质浓度高。在IGBT的导通动作时，n型的缓冲层14具有抑制从集电极电极10注入的空穴的量的功能。此外，在IGBT的截止动作时，具有抑制耗尽层的延伸的功能。n型的缓冲层14的n型杂质浓度例如大于等于1×1017atoms/cm3且小于等于1×1019atoms/cm3。
在n型的缓冲层14上设置有n－型的基极层16。n－型的基极层16作为IGBT的漂移层发挥功能。n－型的基极层16的n型杂质浓度例如大于等于1×1014atoms/cm3且小于等于1×1015atoms/cm3。
在n－型的基极层16上设置有p型的第一体层18。p型的第一体层18作为IGBT的沟道区域发挥功能。此外，具备在截止动作时保持耐压的功能。因而，p型的第一体层18主要根据IGBT的阈值控制以及耐压维持的观点而被优化。p型的第一体层18的p型杂质浓度例如大于等于1×1016atoms/cm3且小于等于1×1018atoms/cm3。
在p型的第一体层18与发射极电极20之间设置有n+型的发射极层22。n+型的发射极层22与p型的第一体层18相接设置。n+型的发射极层22的n型杂质浓度例如大于等于1×1019atoms/cm3且小于等于1×1021atoms/cm3。
在p型的第一体层18与发射极电极20之间设置有p+型的第二体层24。p+型的第二体层24作为空穴排斥用的杂质层发挥功能。p+型的第二体层24与p型的第一体层18相比p型杂质浓度更高。p+型的第二体层24的p型杂质浓度例如大于等于1×1019atoms/cm3且小于等于1×1021atoms/cm3。
p+型的第二体层24与p型的第一体层18相接设置。p+型的第二体层24与p型的第一体层18之间的边界例如用在p+型的第二体层24与p型的第一体层18之间p型杂质的浓度分布图的倾斜度变得最陡峭的位置来定义。
通过设置高浓度的p+型的第二体层24，抑制在导通动作时因流过体层的空穴电流而体层与n+型的发射极层22之间的势垒降低从而该pn结正偏这一情况。由此，能够防止IGBT发生闩锁。
从提高闩锁抑制效果的观点来看，优选的是，p+型的第二体层24与p型的第一体层18之间的边界如图1(a)所示那样潜入n+型的发射极层22的底部。换言之，优选的是，p型的第一体层18的深度比n+型的发射极层22深，p+型的第二体层24与p型的第一体层18之间的边界比半导体基板表面处的p+型的第二体层24与n+型的发射极层22之间的边界更靠沟槽30侧。
此外，p+型的第二体层24降低发射极电极20的接触电阻。由此，IGBT的导通电压降低。
在沟槽30内，与n－型的基极层16、p型的第一体层18以及n+型的发射极层22相接设置的栅极绝缘膜26例如是硅氧化膜。栅极绝缘膜26还能够采用硅氮化膜、硅氮氧化膜等其他绝缘材料。此外，栅极绝缘膜26还能够采用不同的2种以上的绝缘材料的层叠膜。
在沟槽30内，与栅极绝缘膜26相接设置的栅极电极28例如是含有n型杂质的多晶硅。栅极电极28还能够采用多晶硅以外的导电性材料。
在n+型的发射极层22和p+型的第二体层24之上设置有发射极电极20。发射极电极20例如是从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)等的组中选择的金属。发射极电极20与n+型的发射极层22及p+型的第二体层24之间的接触优选为欧姆接触。
构成FWD的阴极电极10例如是从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)等的组中选择的金属。
在阴极电极10上设置有n+型的阴极层32。阴极电极10与n+型的阴极层32的接触优选为欧姆接触。n+型的阴极层32的n型杂质浓度例如大于等于1×1019atoms/cm3且小于等于1×1021atoms/cm3。
在n+型的阴极层32上设置有n型的缓冲层14。n型的缓冲层14的n型杂质浓度比n－型的基极层16的n型杂质浓度高。n型的缓冲层14具备在FWD的截止动作时抑制耗尽层的延伸的功能。n型的缓冲层14的n型杂质浓度例如大于等于1×1017atoms/cm3且小于等于1×1019atoms/cm3。
在n型的缓冲层14上设置有n－型的基极层16。n－型的基极层16作为FWD的漂移层发挥功能。n－型的基极层16的n型杂质浓度例如大于等于1×1014atoms/cm3且小于等于1×1015atoms/cm3。
在n－型的基极层16上设置有p型的第一阳极层34。p型的第一阳极层34具备在FWD的截止动作时维持耐压的功能。对p型的第一阳极层34能够适用与IGBT区域的p型的第一体层18相同或不同的杂质分布图中的任一种。p型的第一阳极层34的p型杂质浓度例如大于等于1×1016atoms/cm3且小于等于1×1018atoms/cm3。
在p型的第一阳极层34与阳极电极20之间设置有p+型的第二阳极层36。p+型的第二阳极层36作为空穴注入用的杂质层发挥功能。p+型的第二阳极层36与p型的第一阳极层34相比p型杂质浓度更高。p+型的第二阳极层36的p型杂质浓度例如大于等于1×1019atoms/cm3且小于等于1×1021atoms/cm3。
p+型的第二阳极层36与p型的第一阳极层34相接设置。p+型的第二阳极层36与p型的第一阳极层34之间的边界例如用在p+型的第二阳极层36与p型的第一阳极层34之间p型杂质的浓度分布图的倾斜度变得最陡峭的位置来定义。
p+型的第二阳极层36降低阳极电极20的接触电阻。由此，有可能增加FWD的正向电流。
在p型的第一阳极层34和p+型的第二阳极层36之上设置有阳极电极20。阳极电极20例如是从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)等的组中选择的金属。阳极电极20与p+型的第二阳极层36之间的接触优选为欧姆接触。阳极电极20与p型的第一阳极层34之间的接触例如是肖特基接触。
本实施方式的逆导电型IGBT中，IGBT区域(晶体管区域)的、被IGBT(晶体管)的重复间距和与IGBT(晶体管)的重复方向垂直的规定长度(图中W)包围的第一区间内(图中P)的p+型的第二体层24的p型杂质的杂质量，比FWD区域(二极管区域)的、与上述第一区间尺寸相同的第二区间(图中Q)内的p+型的第二阳极层36的p型杂质的杂质量多。
这里，第一区间内(图中P)的p+型的第二体层24的p型杂质的杂质量是指在第一区间内(图中P)存在的全部的p+型的第二体层24所含的p型杂质的总量。其中，设同一p+型的第二体层24所含的n型杂质的量抵消。
同样，第二区间(图中Q)内的p+型的第二阳极层36的p型杂质的杂质量是指在第二区间内(图中Q)存在的全部的p+型的第二阳极层36所含的p型杂质的总量。其中，设同一p+型的第二阳极层36所含的n型杂质的量抵消。
IGBT的p+型的第二体层24的形状以及杂质浓度主要根据闩锁抑制和发射极电极20的接触电阻的降低的观点而被优化。根据闩锁抑制的观点，优选在深度方向上提高p型杂质浓度且低电阻化。并且，优选的是，以不对IGBT的阈值带来影响的程度，使第二体层24潜入到n+型的发射极层22的底部而低电阻化。因而，优选的是，增大并加深p+型的第二体层24的幅度，并在整体上使p型杂质浓度为高浓度。并且，根据接触电阻降低的观点，优选的是，尤其是在与发射极电极20之间的界面处p型杂质浓度为高浓度。
另一方面，FWD的p+型的第二阳极层36主要根据用于实现FWD的高速化的空穴注入量抑制、和阳极电极20的接触电阻降低的观点而被优化。根据空穴注入量抑制的观点，优选的是，维持一定程度的p型杂质浓度，并且抑制p+型的第二阳极层36的幅度或深度。p+型的第二阳极层36中的p型杂质量越多，则来自p+型的第二阳极层36的空穴注入量越多，p+型的第二阳极层36中的p型杂质量越少，则来自p+型的第二阳极层36的空穴注入量越少。根据阳极电极20的接触电阻降低的观点，优选的是，尤其是在与阳极电极20之间的界面处p型杂质浓度为高浓度。
如上述那样，IGBT的p+型的第二体层24和FWD的p+型的第二阳极层36的形状以及杂质浓度根据不同的观点而被优化。定性地讲，尤其是根据闩锁抑制的观点，优选的是使IGBT的p+型的第二体层24的p型杂质量增多，将大区域低电阻化。另一方面，尤其是根据抑制空穴注入量而提高开关速度的观点，优选的是限制FWD的p+型的第二阳极层36的p型杂质量。
因而，通过使IGBT区域的、被IGBT的重复间距和与IGBT的重复方向垂直的方向(Y方向)上的规定长度(图中W)包围的第一区间内(图中P)的p+型的第二体层24的p型杂质的杂质量多于FWD区域的、与上述第一区间尺寸相同的第二区间(图中Q)内的p+型的第二阳极层36的p型杂质的杂质量，能够优化IGBT的特性以及FWD的特性这两者。即，在将XY平面上的同一大小的区间内包含的p+型的第二体层24的p型杂质的总量设为NIGBT、将p+型的第二阳极层36的p型杂质的总量设为NFWD的情况下，通过满足NIGBT＞NFWD的关系，能够优化IGBT的特性以及FWD的特性这两者。
另外，与IGBT的重复方向垂直的方向(Y方向)上的规定长度(图中W)没有特别限定，只要区间P、Q的大小是能够反映IGBT区域的p+型第二体层24的平均分布以及FWD区域的p+型第二阳极层36的平均分布的大小即可。例如，能够设成大于等于IGBT的重复间距的长度。
如图1(a)所示，优选的是，阳极电极20与p型的第一阳极层34以及p+型的第二阳极层36双方相接。根据该结构，在FWD的导通动作时，主要从p+型的第二阳极层36注入空穴。因而，与仅使p+型的第二阳极层36与阳极电极20相接的情况相比，抑制空穴的注入量。由此，FWD更加高速化。
此外，如图1(a)所示那样，优选的是，p+型的第二体层24的深度比p+型的第二阳极层36的深度深。这里，“深度”是指各自的杂质层的Z方向的长度。根据该结构，IGBT的闩锁抑制效果提高，并由于空穴注入量降低而FWD实现高速化。
此外，如图1(a)所示那样，优选的是，各个p+型的第二体层24的幅度比各个p+型的第二阳极层36的幅度大。这里，“幅度”是指半导体基板表面的XY平面中的各自的杂质层的最小长度。根据该结构，IGBT的闩锁抑制效果提高，并且由于空穴注入量降低而FWD实现高速化。
此外，如图1(a)所示那样，优选的是，区间P内的p+型的第二体层24的幅度的总和比区间Q内的p+型的第二阳极层36的幅度的总和大。根据该结构，IGBT的闩锁抑制效果提高，并且由于空穴注入量降低而FWD实现高速化。
根据本实施方式的半导体装置，能够兼顾IGBT的闩锁抑制、以及FWD的开关速度提高而带来的高速化，能够提高逆导通型IGBT的动作特性。
(第二实施方式)
本实施方式的半导体装置，除了二极管的阴极层被分割为多个区域并在分割后的阴极层之间具备第1导电型的载流子控制层这一点以外，与第一实施方式相同。因而，对于与第一实施方式重复的内容将部分描述省略。
图2是本实施方式的半导体装置的主要部分的示意剖面图。本实施方式的半导体装置如图2所示，FWD区域的n+型的阴极层32被分割为多个区域，在分割后的n+型的阴极层32之间设有p+型的载流子控制层40。p+型的载流子控制层40与n+型的阴极层32一起被夹在阴极电极10与n型的缓冲层14之间。
p+型的载流子控制层40的p型杂质浓度例如大于等于1×1019atoms/cm3且小于等于1×1021atoms/cm3。
在FWD的导通动作时，由于p+型的载流子控制层40夹在n+型的阴极层32之间，所以空穴流过p+型的载流子控制层40并退向阴极电极10。因此，抑制从阴极电极10向n－型的基极层16注入的电子的量。因而，FWD的开关速度提高而能够进一步实现高速化。
(第三实施方式)
本实施方式的半导体装置，除了在二极管区域的基极层与第一阳极层之间还具有与基极层相比第2导电型杂质浓度更高的第2导电型半导体的阻挡层以外，与第一实施方式相同。因而，对于与第一实施方式重复的内容将部分描述省略。
图3是本实施方式的半导体装置的主要部分的示意剖面图。本实施方式的半导体装置如图3所示，在FWD的n－型的基极层16与p型的第一阳极层34之间，设有与n－型的基极层16相比n型杂质浓度更高的n型的阻挡层42。n型的阻挡层42还设置在IGBT的n－型的基极层16与p型的第一体层18之间。
n型的阻挡层42的n杂质浓度例如大于等于1×1016atoms/cm3且小于等于1×1017atoms/cm3。
在IGBT的导通动作时，n型的阻挡层42对空穴的排出进行抑制，因此能够降低导通电压。此外，在FWD的导通动作时，n型的阻挡层42抑制向n－型的基极层16的空穴注入，因此开关速度提高而能够实现高速化。
尤其是，根据对FWD设置p型杂质浓度高的p+型的第二阳极层36的结构，从p型的第一阳极层34向n－型的基极层16的空穴注入被抑制。另一方面，能够确保来自p+型的第二阳极层36的空穴注入。因而，容易实现空穴注入量的优化。
另外，也可以做成仅在FWD区域设置n型的阻挡层42而在IGBT区域省略的结构。
(第四实施方式)
本实施方式的半导体装置除了在二极管区域的第一阳极层与阳极电极之间具备第2导电型的载流子控制层这一点以外，与第一实施方式相同。因而，对于与第一实施方式重复的内容将部分描述省略。
图4是本实施方式的半导体装置的主要部分的示意剖面图。本实施方式的半导体装置如图4所示，在FWD的p型的第一阳极层34与阳极电极20之间设有n+型的载流子控制层44。n+型的载流子控制层44设置为被夹在相邻的2个p+型的第二阳极层36之间。n+型的载流子控制层44与阳极电极20接触。
n+型的载流子控制层44的n杂质浓度例如大于等于1×1019atoms/cm3且小于等于1×1021atoms/cm3。
在FWD的导通动作时，通过在p型的第一阳极层34与阳极电极20之间设置n型的载流子控制层44，促进电子向阳极电极20的排出。因而，开关速度提高而能够实现高速化。
(第五实施方式)
本实施方式的半导体装置除了在FWD区域不具备沟槽结构以外，与第一实施方式相同。因而，对于与第一实施方式重复的内容将部分描述省略。
图5是本实施方式的半导体装置的主要部分的示意剖面图。本实施方式的逆导电型IGBT如图5所示，在FWD区域不具备沟槽结构。
根据本实施方式的半导体装置，也与第一实施方式同样地，能够兼顾IGBT的闩锁抑制、以及FWD的开关速度提高带来的高速化，能够提高动作特性。
(第六实施方式)
本实施方式的半导体装置除了IGBT不是沟槽IGBT并且在FWD区域不具备沟槽结构以外，与第一实施方式相同。因而，对于与第一实施方式重复的内容将部分描述省略。
图6是本实施方式的半导体装置的主要部分的示意剖面图。
本实施方式的IGBT是所谓的平面型的IGBT。如图6所示，不是在沟槽内而是在半导体基板表面设置栅极绝缘膜26以及栅极电极28。并且，在栅极电极28与发射极电极20之间设置层间绝缘膜46。此外，在FWD区域不具备沟槽结构。
图6中，用虚线的矩形γ表示的区域是IGBT(晶体管)的重复单位。
根据本实施方式的半导体装置，也与第一实施方式同样地，能够兼顾IGBT的闩锁抑制、以及FWD的开关速度提高带来的高速化，能够提高动作特性。
以上，在实施方式中，以第1导电型是p型、第2导电型是n型的情况为例进行了说明，但也可以采用第1导电型是n型、第2导电型是p型的结构。
此外，在实施方式中，作为半导体基板以及半导体，以硅(Si)为例进行了说明，但除了硅(Si)以外，还能应用碳化硅(SiC)、GaN类半导体等。
此外，在实施方式中，以IGBT的集电极电极与FWD的阴极电极、IGBT的发射极电极与FWD的阳极电极在物理上被共通化的情况为例进行了说明，但它们也可以采用在物理上独立设置的结构。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意欲限定发明的范围。这些新的实施方式能够以其他各种形态实施，在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。例如，可以将一个实施方式的构成要素与其他实施方式的构成要素替换或进行变更。这些实施方式及其变形包含在发明的范围及主旨中，并包含在权利要求所记载的发明及其同等范围内。

Claims (5)

1.一种半导体装置，其特征在于，
具备重复配置有晶体管的晶体管区域和配置有二极管的二极管区域，
所述晶体管具有：
集电极电极；
发射极电极；
第1导电型半导体的集电极层，设置在上述集电极电极与上述发射极电极之间；
第2导电型半导体的基极层，设置在上述集电极层与上述发射极电极之间；
第1导电型半导体的第一体层，设置在上述基极层与上述发射极电极之间；
第2导电型半导体的发射极层，设置在上述第一体层与上述发射极电极之间；
第1导电型半导体的第二体层，设置在上述第一体层与上述发射极电极之间，与上述第一体层相比，上述第二体层的第1导电型杂质浓度更高；
栅极电极；以及
栅极绝缘膜，设置在上述基极层、上述第一体层以及上述发射极层与上述栅极电极之间；
所述二极管具有：
阴极电极；
阳极电极，设置为该阳极电极与上述阴极电极之间夹着上述基极层；
第1导电型半导体的第一阳极层，设置在上述基极层与上述阳极电极之间；以及
第1导电型半导体的第二阳极层，设置在上述第一阳极层与上述阳极电极之间，与上述第一阳极层相比，上述第二阳极层的第1导电型杂质浓度更高；
上述晶体管区域的、被上述晶体管的重复间距和与上述晶体管的重复方向垂直的方向上的规定长度所包围的第一区间内的上述第二体层的第1导电型杂质的杂质量，比上述二极管区域的、与上述第一区间尺寸相同的第二区间内的上述第二阳极层的第1导电型杂质的杂质量多。
2.如权利要求1记载的半导体装置，其特征在于，
上述栅极电极从上述发射极电极朝向上述集电极电极延伸，一端形成在上述发射极层，另一端形成在位于上述基极层的沟槽内。
3.如权利要求1或2记载的半导体装置，其特征在于，
上述阳极电极与上述第一阳极层以及上述第二阳极层相接。
4.如权利要求1或2记载的半导体装置，其特征在于，
上述第二体层的深度比上述第二阳极层的深度深。
5.如权利要求1或2记载的半导体装置，其特征在于，
在上述二极管区域的上述基极层与上述第一阳极层之间还具有第2导电型半导体的阻挡层，该阻挡层与上述基极层相比，第2导电型杂质浓度更高。
CN201410305483.6A 2013-12-04 2014-06-30 半导体装置 Pending CN104701361A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-251350 2013-12-04
JP2013251350A JP6158058B2 (ja) 2013-12-04 2013-12-04 半導体装置

Publications (1)

Publication Number Publication Date
CN104701361A true CN104701361A (zh) 2015-06-10

Family

ID=53265968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410305483.6A Pending CN104701361A (zh) 2013-12-04 2014-06-30 半导体装置

Country Status (3)

Country Link
US (1) US9159722B2 (zh)
JP (1) JP6158058B2 (zh)
CN (1) CN104701361A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122970A (zh) * 2016-11-30 2018-06-05 瑞萨电子株式会社 半导体器件、rc-igbt和制造半导体器件的方法
CN109964317A (zh) * 2016-10-26 2019-07-02 株式会社电装 半导体装置
CN110071043A (zh) * 2019-04-24 2019-07-30 贵州芯长征科技有限公司 一种功率半导体器件的制备方法
CN110797404A (zh) * 2019-10-18 2020-02-14 上海睿驱微电子科技有限公司 一种rc-igbt半导体器件
CN112054022A (zh) * 2019-06-07 2020-12-08 英飞凌科技股份有限公司 半导体器件以及包括半导体器件的半导体装置
CN113451392A (zh) * 2020-03-26 2021-09-28 三菱电机株式会社 半导体装置
CN113921604A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6158123B2 (ja) 2014-03-14 2017-07-05 株式会社東芝 半導体装置
US9318587B2 (en) * 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
JP2016058654A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
JP6445952B2 (ja) 2015-10-19 2018-12-26 株式会社東芝 半導体装置
JP6616691B2 (ja) * 2016-01-18 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6954333B2 (ja) * 2016-10-26 2021-10-27 株式会社デンソー 半導体装置
JP6598756B2 (ja) * 2016-11-11 2019-10-30 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
DE102016125879B3 (de) 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP6674395B2 (ja) 2017-02-03 2020-04-01 株式会社東芝 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7334407B2 (ja) * 2017-12-28 2023-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7055056B2 (ja) * 2018-04-24 2022-04-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7027287B2 (ja) * 2018-09-19 2022-03-01 株式会社東芝 半導体装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
CN112470291A (zh) * 2019-02-07 2021-03-09 富士电机株式会社 半导体装置以及半导体模块
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
DE102019125007B4 (de) * 2019-09-17 2022-06-30 Infineon Technologies Ag RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
JP7342742B2 (ja) * 2020-03-11 2023-09-12 三菱電機株式会社 半導体装置
JP7339908B2 (ja) * 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法
JP7528687B2 (ja) 2020-09-30 2024-08-06 三菱電機株式会社 半導体装置
JP7438080B2 (ja) * 2020-10-30 2024-02-26 三菱電機株式会社 半導体装置
JP2023045783A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置
JP2023045862A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置
CN115117152A (zh) * 2022-08-26 2022-09-27 深圳芯能半导体技术有限公司 一种逆导型igbt器件及制备方法
CN118156264A (zh) * 2022-12-05 2024-06-07 华为数字能源技术有限公司 一种功率半导体器件及功率转换电路、制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置
US20130075784A1 (en) * 2011-09-28 2013-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
CN103311242A (zh) * 2012-03-15 2013-09-18 株式会社东芝 半导体器件
JP2013222798A (ja) * 2012-04-16 2013-10-28 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893609B2 (ja) 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置
US20130075784A1 (en) * 2011-09-28 2013-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
CN103311242A (zh) * 2012-03-15 2013-09-18 株式会社东芝 半导体器件
JP2013222798A (ja) * 2012-04-16 2013-10-28 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109964317A (zh) * 2016-10-26 2019-07-02 株式会社电装 半导体装置
CN109964317B (zh) * 2016-10-26 2021-11-30 株式会社电装 半导体装置
CN108122970A (zh) * 2016-11-30 2018-06-05 瑞萨电子株式会社 半导体器件、rc-igbt和制造半导体器件的方法
CN110071043A (zh) * 2019-04-24 2019-07-30 贵州芯长征科技有限公司 一种功率半导体器件的制备方法
CN112054022A (zh) * 2019-06-07 2020-12-08 英飞凌科技股份有限公司 半导体器件以及包括半导体器件的半导体装置
CN110797404A (zh) * 2019-10-18 2020-02-14 上海睿驱微电子科技有限公司 一种rc-igbt半导体器件
CN110797404B (zh) * 2019-10-18 2023-11-28 上海睿驱微电子科技有限公司 一种rc-igbt半导体器件
CN113451392A (zh) * 2020-03-26 2021-09-28 三菱电机株式会社 半导体装置
US12068310B2 (en) 2020-03-26 2024-08-20 Mitsubishi Electric Corporation Semiconductor device
CN113451392B (zh) * 2020-03-26 2024-10-18 三菱电机株式会社 半导体装置
CN113921604A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20150155277A1 (en) 2015-06-04
JP2015109341A (ja) 2015-06-11
US9159722B2 (en) 2015-10-13
JP6158058B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
CN104701361A (zh) 半导体装置
US10573732B2 (en) Semiconductor device
CN109891595B (zh) 半导体装置
JP5787853B2 (ja) 電力用半導体装置
US7755138B2 (en) Semiconductor device
CN109638069A (zh) 半导体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
CN104916670A (zh) 半导体装置
US11349020B2 (en) Semiconductor device and semiconductor device manufacturing method
US20150187877A1 (en) Power semiconductor device
CN111081770A (zh) 半导体装置
US20180226398A1 (en) Semiconductor device
CN104916663A (zh) 半导体装置
JPWO2012131768A1 (ja) 炭化珪素半導体装置およびその製造方法
US9613951B2 (en) Semiconductor device with diode
JP2014067763A (ja) 半導体装置
JP2019057573A (ja) 半導体装置
CN111668212A (zh) 半导体装置
KR20150069117A (ko) 전력 반도체 소자
US9209287B2 (en) Power semiconductor device
US20150144993A1 (en) Power semiconductor device
KR20150031668A (ko) 전력 반도체 소자
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
KR20150061973A (ko) 전력 반도체 소자
CN116344615A (zh) 一种集成沟道二极管的沟槽型4H-SiC MOSFET器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150610