CN105706238B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105706238B
CN105706238B CN201380080749.5A CN201380080749A CN105706238B CN 105706238 B CN105706238 B CN 105706238B CN 201380080749 A CN201380080749 A CN 201380080749A CN 105706238 B CN105706238 B CN 105706238B
Authority
CN
China
Prior art keywords
region
area
diode
semiconductor substrate
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380080749.5A
Other languages
English (en)
Other versions
CN105706238A (zh
Inventor
堀内佑树
龟山悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105706238A publication Critical patent/CN105706238A/zh
Application granted granted Critical
Publication of CN105706238B publication Critical patent/CN105706238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Abstract

本发明提供一种在绝缘栅双极性晶体管与二极管区域被形成在同一半导体基板上的半导体装置中进一步减少损耗的技术。该半导体装置具备半导体基板，该半导体基板形成有至少一个绝缘栅双极性晶体管区域和至少一个二极管区域。在对半导体基板进行俯视观察时，绝缘栅双极性晶体管区域与二极管区域在预定的方向上相互邻接。在对半导体基板进行俯视观察时，集电区与阴极区邻接的第一边界面相对于在半导体基板的表面侧绝缘栅双极性晶体管区域与二极管区域邻接的第二边界面，向从阴极区朝向集电区的方向或从集电区朝向阴极区的方向中的任意一个方向偏移。

Description

半导体装置
技术领域
本说明书所公开的技术涉及一种半导体装置。
背景技术
在日本特开2008-053648号公报中，公开了一种多个IGBT(Insulated GateBipolar Transistor：绝缘栅双极性晶体管)区域与多个二极管区域被形成在一个半导体基板上的半导体装置(所谓的RC-IGBT)。在IGBT区域中，在半导体基板的表面侧形成有IGBT的表面结构，在背面侧形成有集电区。在二极管区域中，在半导体基板的表面侧形成有二极管的表面结构，在背面侧形成有阴极区。IGBT区域与二极管区域在预定的方向上交替地邻接。在对该半导体基板进行俯视观察时，IGBT的表面结构和二极管的表面结构之间的边界面位于与集电区和阴极区之间的边界面相同的位置。
发明内容
发明所要解决的课题
一般情况下，在于一个半导体基板上形成有IGBT与二极管的半导体装置中，会产生IGBT与二极管相互干涉的问题。即，由二极管导致IGBT导通电压(以下，也称为“Von”)增加，或者由IGBT导致二极管的正向电压(以下，也称为“Vf”)增加，从而使半导体装置的损耗增大。
在上述的半导体装置中，在对半导体基板进行俯视观察时，以使IGBT的表面结构和二极管的表面结构之间的边界面位于与集电区和阴极区之间的边界面相同的位置的方式而形成有IGBT区域与二极管区域。由此，能够抑制IGBT的Von以及二极管的Vf的增加。但是，在上述的半导体装置的结构中，Von以及Vf的增加的抑制并不能说是充分的，因此期待能够进一步减少损耗的技术。
在本说明书中，提供一种在IGBT区域与二极管区域被形成在同一半导体基板上的半导体装置中进一步减少损耗的技术。
用于解决课题的方法
本说明书所公开的半导体装置具备半导体基板，所述半导体基板形成有至少一个IGBT区域与至少一个二极管区域。IGBT区域具备：发射区，其为第一导电型，并被配置在面对半导体基板的表面的范围内；基区，其为第二导电型，并包围发射区且与发射区相接；第一漂移区，其为第一导电型，并相对于基区而位于半导体基板的背面侧，并且通过基区而与发射区分离；栅电极，其被配置在贯穿基区并延伸至第一漂移区的沟槽内，并且与将发射区和第一漂移区分离的范围内的基区对置；绝缘体，其被配置在栅电极与沟槽的内壁之间；集电区，其为第二导电型，并被配置在面对半导体基板的背面的范围内。二极管区域具备：阳极区，其为第二导电型，并被配置在面对半导体基板的表面的范围内；第二漂移区，其为第一导电型，并相对于阳极区而位于半导体基板的背面侧；阴极区，其为第一导电型，并被配置在面对半导体基板的背面的范围内。在对半导体基板进行俯视观察时，IGBT区域与二极管区域相互邻接，在对半导体基板进行俯视观察时，集电区与阴极区邻接的第一边界面相对于在半导体基板的表面侧IGBT区域与二极管区域邻接的第二边界面，向从阴极区朝向集电区的方向或从集电区朝向阴极区的方向中任意一个方向偏移。
在该半导体装置中，在对半导体基板进行俯视观察时，第一边界面与第二边界面未处于相同的位置处。根据该结构，与在对半导体基板进行俯视观察时，第一边界面和第二边界面处于相同的位置处的结构相比，能够将第一边界面以及第二边界面设定在可适当地抑制IGBT与二极管的相互干涉的位置处，从而能够进一步适当地减少由Von与Vf导致的损耗之和。因此，能够在IGBT区域与二极管区域被形成在同一半导体基板上的半导体装置中，进一步减少损耗。
附图说明
图1为实施例1的半导体装置的俯视图。
图2为图1的Ⅱ-Ⅱ线的纵剖视图。
图3为半导体基板的背面中的由图1的双点划线所表示的位置的局部放大图。
图4为模式化地表示阴极区的突出宽度与由Von导致的损耗、由Vf导致的损耗以及由Von和Vf导致的损耗之和之间的关系的曲线图。
图5为实施例2的半导体装置的纵剖视图。
图6为模式化地表示集电区的突出宽度与由Von导致的损耗、由Vf导致的损耗以及由Von和Vf导致的损耗之和之间的关系的曲线图。
图7为实施例3的半导体装置的纵剖视图。
图8为实施例4的半导体基板的俯视图。
具体实施方式
对在下文中所说明的实施例的主要的特征进行列述。另外，在下文中所记载的技术要素为各自独立的技术要素，并且为通过单独或各种组合来发挥技术上的有用性的技术要素，且并不限定于申请时权利要求所记载的组合。
在本说明书所公开的半导体装置中，可以采用如下方式，即，在对半导体基板进行俯视观察的情况下，当IGBT区域的面积与二极管区域的面积相比较宽时，第一边界面相对于第二边界面而向从阴极区朝向集电区的方向偏移，在对半导体基板进行俯视观察的情况下，当二极管区域的面积与IGBT区域的面积相比较大时，第一边界面相对于第二边界面而向从集电区朝向阴极区的方向偏移。以下，IGBT区域是指，在对半导体基板进行俯视观察时，在半导体基板的表面侧形成有IGBT的表面结构的范围。同样，二极管区域是指，在对半导体基板进行俯视观察时，在半导体基板的表面侧形成有二极管的表面结构的范围。在上述的半导体装置中，在对半导体基板进行俯视观察的情况下，当IGBT区域的面积与二极管区域的面积相比较大时，第一边界面位于IGBT区域内。即，当对半导体基板进行俯视观察时，阴极区的面积与二极管区域的面积相比较大。根据该结构，在IGBT与二极管之间的边界面处，IGBT对二极管的干涉会减少，从而Vf会降低。此时，虽然相反地Von会增加，但由于Vf的降低量超过Von的增加量，因此作为结果，能够适当地减少Von与Vf双方。另一方面，在对半导体基板进行俯视观察的情况下，当二极管区域的面积与IGBT区域的面积相比较大时，第一边界面位于二极管区域内。即，当对半导体基板进行俯视观察时，集电区的面积与IGBT区域的面积相比较大。根据该结构，在IGBT与二极管的边界面处，二极管对IGBT的干涉会减少，从而Von会降低。此时，虽然相反地Vf会增加，但由于Von的降低量超过Vf的增加量，因此作为结果，能够适当地减少由Von与Vf导致的损耗之和。
在本说明书所公开的半导体装置中，也可以采用如下方式，即，在对半导体基板进行俯视观察时，IGBT区域与二极管区域呈矩形形状，IGBT区域与二极管区域在预定的方向上相互邻接。也可以采用如下方式，即，第一边界面与第二边界面在与上述的预定的方向正交的方向上延伸。也可以采用如下方式，即，在预定的方向上的IGBT区域的宽度与预定的方向上的二极管区域的宽度相比较大的情况下，第一边界面相对于第二边界面而向从阴极区朝向集电区的方向偏移第一预定的宽度，在预定的方向上的二极管区域的宽度与预定的方向上的IGBT区域的宽度相比较大的情况下，第一边界面相对于第二边界面而向从集电区朝向阴极区的方向偏移第二预定的宽度。根据该结构，与在对半导体基板进行俯视观察时，第一边界面位于与第二边界面相同的位置处的结构相比，能够更加适当地减少由Von和Vf导致的损耗之和。
在本说明书所公开的半导体装置中，也可以采用如下方式，即，在对半导体基板进行俯视观察时，IGBT区域与二极管区域呈矩形形状，IGBT区域与二极管区域在预定的方向上相互邻接。也可以采用如下方式，即，第一边界面与第二边界面在与上述的预定的方向正交的方向上延伸。也可以采用如下方式，即，在预定的方向上的IGBT区域的宽度与预定的方向上的二极管区域的宽度相等的情况下，第一边界面相对于第二边界面而向从集电区朝向阴极区的方向偏移第三预定的宽度。一般情况下，在预定的方向上的IGBT区域的宽度与二极管区域的宽度相等的情况下，Von与Vf相比较大。因此，根据上述的结构，在IGBT与二极管之间的边界面处，二极管对IGBT的干涉会减少，从而Von会降低。因此，虽然相反地Vf会增加，但由于Von的降低量超过Vf的增加量，因此作为结果，能够适当地减少由Von与Vf导致的损耗之和。
在本说明书所公开的半导体装置中，也可以采用如下方式，即，IGBT区域与二极管区域在预定的方向上相互邻接。也可以采用如下方式，即，在预定的方向上的IGBT区域的宽度与二极管区域的宽度之比为3:1的情况下，第一边界面相对于第二边界面而向从阴极区朝向集电区的方向偏移二极管区域的宽度的3％～30％的长度量。通过适当地设定二极管区域的宽度，从而能够实现由Von与Vf导致的损耗之和成为最小的半导体装置。
实施例1
对本实施例的半导体装置10进行说明。在半导体基板11中，形成有元件区域15和包围元件区域15的非元件区域17。在下文中，对元件区域15进行说明，并且由于非元件区域17为现有公知的结构因此省略其说明。另外，虽然在本实施例中，半导体基板11使用Si基板，但并不限定于此，也可以使用由其他材料构成的基板(例如SiC基板)。
如图1所示，在半导体基板11中形成有三个元件区域15。虽然在本实施例中，三个元件区域15各自具有相同的结构，但并不限定于此，各个元件区域15也可以具有不同的元件结构。在元件区域15的表面上形成有发射极46。在元件区域15中形成有三个IGBT区域12和三个二极管区域14。当对半导体基板11进行俯视观察时，三个IGBT区域12均为矩形形状，并具有大致相同的大小。同样，三个二极管区域14均为矩形状，并且具有大致相同的大小。IGBT区域12与二极管区域14在y方向上交替地邻接。在本实施例中，以对半导体基板进行观察时的IGBT区域12与二极管区域14的面积比成为3:1的方式来形成各个区域。IGBT区域12与二极管区域14的x方向上的长度大致相同。因此，y方向上的IGBT区域12的宽度与二极管区域14的宽度之比成为3:1。在下文中，在没有特别记载的情况下，“区域的面积”是指对半导体基板11进行俯视观察时的各个区域的面积，而“区域的宽度”是指在y方向上的各个区域的宽度。这些在其他的实施例中也同样如此。在半导体基板11上形成有栅极衬垫13。栅极衬垫13经由栅极配线(省略图示)而与栅电极16(后文所述)电连接。另外，y方向相当于“预定的方向”的一个示例。
接下来，参照图2来对IGBT区域12以及二极管区域14进行说明。另外，本实施例中的IGBT区域12是指，在对半导体基板11进行俯视观察时，在半导体基板11的表面侧形成有IGBT的表面结构的范围。同样，二极管区域14是指，在对半导体基板11进行俯视观察时，在半导体基板11的表面侧形成有二极管的表面结构的范围。详细内容将在后文进行叙述。
首先，对IGBT区域12进行说明。在IGBT区域12中，于面对半导体基板11的表面的区域中，形成有n+型的发射区40与p+型的接触区38。虽然在本实施例中，接触区38以与发射区40的侧面相接的方式而形成，但并不限定于此，接触区38也可以以与发射区40分离的方式而形成。
在发射区40与接触区38的下侧形成有p-型的基区36。基区36的杂质浓度被设为与接触区38的杂质浓度相比较低。基区36与发射区40的下表面以及接触区38的下表面相接。因此，发射区40被基区36以及接触区38包围。另外，在接触区38以与发射区40分离的方式而形成的情况下，基区36露出于半导体基板11的表面，并且也被配置于发射区40与接触区38之间。即，基区36也与发射区40的侧面以及接触区38的侧面相接。
在基区36的下侧还形成有n-型的漂移区32a。漂移区32a通过基区36而与发射区40以及接触区38分离。漂移区32a的杂质浓度被设为与发射区40的杂质浓度相比较低。漂移区32a相当于“第一漂移区”的一个示例。
在IGBT区域12中，在半导体基板11上形成有在x方向上延伸的栅极沟槽24。栅极沟槽24从半导体基板11的表面贯穿发射区40以及基区36，并且其下端延伸至漂移区32a。在栅极沟槽24内形成有栅电极16。栅电极16以其下端与基区36的下表面相比略深的方式而形成。在栅极沟槽24的壁面与栅电极16之间(即，栅电极16的侧方以及下方)填充有绝缘体26。因此，栅电极16隔着绝缘体26而与基区36以及发射区40对置。但是，如图2所示，在栅电极16之中，具有栅电极16的两个侧面隔着绝缘体26而与基区36以及发射区40对置的栅电极和仅栅电极16的一个侧面隔着绝缘体26而与基区36以及发射区40对置的栅电极。在下文中，特别地将形成有后者的栅电极16的栅极沟槽24称为端部栅极沟槽24a。在栅电极16的表面上形成有盖绝缘膜45。虽然绝缘体26使用例如SiO2、SiN或Al2O3，但并不限定于此。
通过发射区40、接触区38、基区36、栅极沟槽24(包括端部栅极沟槽24a(后文所述))、栅电极16以及绝缘体26而形成了IGBT的表面结构。严格地说，IGBT的表面结构的y方向侧的端面位于端部栅极沟槽24a的宽度方向(y方向)上的中央处。虚线B表示在端部栅极沟槽24a的y方向上的中央处沿z方向将半导体基板11切断的线。即，虚线B为沿着各IGBT的表面结构的y方向侧的端面的线。通过虚线B而被划分的区域中的包含上述的发射区40的区域为IGBT区域12。
在漂移区32a的下侧形成有n型的缓冲区30a。缓冲区30a的杂质浓度被设为与漂移区32a的杂质浓度相比较高，且与发射区40的杂质浓度相比较低。缓冲区30a通过漂移区32a而与基区36分离。
在IGBT区域12的y方向上的中央部处，于面对半导体基板11的背面的范围内，形成有p+型的集电区42。集电区42的杂质浓度被设为与基区36的杂质浓度相比较高。集电区42与缓冲区30a的下表面相接。集电区42通过缓冲区30a而与漂移区32a分离。此外，在IGBT区域12的y方向上的两端部处，于面对半导体基板11的背面的范围内，形成有n+型的阴极区44(后文所述)。
接着，对二极管区域14进行说明。在二极管区域14中，于面对半导体基板11的表面的区域内，形成有p+型的接触区50。在面对半导体基板11的表面的区域内，还形成有p-型的阳极区60。阳极区60的杂质浓度被设为与接触区50的杂质浓度相比较低。阳极区60与接触区50的侧面以及下表面相接，并且包围接触区50。阳极区60与基区36既可以通过同一工序而一体地形成，也可以分别形成。
在阳极区60的下侧形成有n-型的漂移区32b。漂移区32b与阳极区60的下表面相接，并通过阳极区60而与接触区50分离。另外，漂移区32b与IGBT区域12的漂移区32a被一体地形成。此外，漂移区32a、32b被形成在半导体基板11的元件区域15的整个面上。在下文中，也存在将漂移区32a与漂移区32b统称为漂移区32的情况。另外，漂移区32b相当于“第二漂移区”的一个示例。
在二极管区域14中，在半导体基板11上形成有于x方向上延伸的沟槽54。沟槽54从半导体基板11的表面贯穿阳极区60，并且其下端延伸至漂移区32b。在沟槽54内形成有导电体52。导电体52的下端以与阳极区60的下表面相比略深的方式而形成。在沟槽54的壁面与导电体52之间(即，导电体52的侧方以及下方)填充有绝缘体56。虽然在本实施例中，沟槽54、导电体52以及绝缘体56与IGBT区域12的栅极沟槽24、栅电极16以及绝缘体26通过同一工序而形成，但并不限定于此，也可以分别形成。此外，也可以不形成导电体52。
通过接触区50、阳极区60、沟槽54、导电体52以及绝缘体56而形成了二极管的表面结构。严格地说，二极管的表面结构的y方向侧的端面位于端部栅极沟槽24a的宽度方向(y方向)上的中央处。即，也能够将虚线B称为沿着各二极管的表面结构的y方向侧的端面的线。通过虚线B而被划分的区域中的不包含发射区40的区域为二极管区域14。
在漂移区32b的下侧形成有n型的缓冲区30b。缓冲区30b的杂质浓度被设为与漂移区32b的杂质浓度相比较高。缓冲区30b通过漂移区32b而与阳极区60分离。另外，缓冲区30b与IGBT区域12的缓冲区30a被一体地形成。此外，缓冲区30a、30b被形成在半导体基板11的元件区域15的整个面上。
在二极管区域14中，于面对半导体基板11的背面的范围内形成有n+型的阴极区44。阴极区44的杂质浓度被设为与缓冲区30b的杂质浓度相比较高。阴极区44与缓冲区30b的下表面相接。阴极区44通过缓冲区30b而与漂移区32b分离。阴极区44的y方向上的两端部位于IGBT区域12内。即，阴极区44不仅形成在二极管区域14内，还形成在IGBT区域12内。
在半导体基板11的表面上形成有发射极46。发射极46被形成在半导体基板11的元件区域15的整个面上。发射极46与发射区40、接触区38、接触区50以及阳极区60欧姆接触。发射极46通过盖绝缘膜45而与栅电极16绝缘。另一方面，在半导体基板11的背面上形成有集电极28。集电极28被形成在半导体基板11的整个面上。集电极28与集电区42以及阴极区44欧姆接触。
接着，参照图2、3来对IGBT的表面结构与二极管的表面结构之间的边界面(在下文中，也称为表面侧边界面20)、集电区42与阴极区44之间的边界面(在下文中，也称为背面侧边界面22)的位置关系进行具体说明。另外，在图3中，为了便于观察附图而省略了被形成在半导体基板11的背面上的集电极28的图示。另外，表面侧边界面20相当于“第二边界面”的一个示例，背面侧边界面22相当于“第一边界面”的一个示例。
图2、3的虚线20表示半导体基板11的表面侧边界面20的位置。如图3所示，表面侧边界面20以及背面侧边界面22在x方向上延伸。即，表面侧边界面20以及背面侧边界面22在与IGBT区域12和二极管区域14交替地邻接而形成的方向(y方向)正交的方向上延伸。
如上所述，在本实施例中，IGBT区域12的面积与二极管区域14的面积相比较大。在这种情况下，以在对半导体基板11进行俯视观察的状态下，背面侧边界面22位于IGBT区域12内的方式而形成集电区42以及阴极区44。具体而言，背面侧边界面22相对于表面侧边界面20而向从阴极区44朝向集电区42的方向(即，将阴极区44的宽度在y方向上延长的方向)偏移宽度w1。更详细而言，一个阴极区44的-y方向侧的背面侧边界面22相对于二极管的表面结构的-y方向侧的表面侧边界面20而向-y方向侧偏移宽度w1。此外，该阴极区44的y方向侧的背面侧边界面22相对于该二极管的表面结构的y方向侧的表面侧边界面20而向y方向侧偏移宽度w1。由此，阴极区44的宽度与二极管区域14的宽度相比长出2×w1。反过来说，集电区42的宽度与IGBT区域12的宽度相比短了2×w1。如上所述，各个区域的x方向上的长度大致相同。因此，阴极区44的面积与二极管区域14的面积(即，二极管的表面结构的面积)相比较大。反过来说，集电区42的面积与IGBT区域12的面积(即，IGBT的表面结构的面积)相比较小。由此，阴极区44的相对于集电区42的面积比与二极管区域14的相对于IGBT区域12的面积比相比较大。另外，从上述的结构可知，在对半导体基板11进行俯视观察的状态下，二极管区域14位于阴极区44内，此外，无需赘言，集电区42位于IGBT区域12内。另外，宽度w1相当于“第一预定的宽度”的一个示例。
其次，对IGBT的动作进行说明。首先，集电极28与电源电位连接，并且发射极46与接地电位连接。在被施加于栅极衬垫13上的电位小于阈值电位的情况下，半导体装置10断开。另一方面，在被施加于栅极衬垫13上的电位成为阈值电位以上时，半导体装置将10导通。即，施加在栅极衬垫13上的电位通过未图示的栅极配线而被施加在栅电极16上。当被施加于栅电极16上的电位成为阈值电位以上时，在与绝缘体26相接的范围内的基区36中将形成沟道。由此，电子从发射极46穿过发射区40、基区36的沟道、漂移区32a、缓冲区30a以及集电区42而流向集电极28。即，电流从形成有集电区42的范围内的集电极28流向形成有IGBT的表面结构的范围内的发射极46。另外，IGBT区域12内的阴极区44不作为IGBT而发挥作用。即，在本实施例中，请注意区别IGBT区域12和IGBT。
接着，对二极管的动作进行说明。当将正电压施加于发射极46上时，由阳极区60和阴极区44形成的二极管将导通。于是，电流从形成有二极管的表面结构的范围内的发射极46流向形成有阴极区44的范围内的集电极28。在本实施例中，阴极区44不仅形成在二极管区域14内，还形成在IGBT区域12内。因此，在IGBT区域12内，存在有作为二极管而发挥功能的区域。即，在本实施例中，请注意区别二极管区域14和二极管。
现有的半导体装置(即，表面侧边界面20与背面侧边界面22在对半导体基板11进行俯视观察的状态下处于相同的位置的半导体装置)中，IGBT与二极管之间的边界面处的相互干涉变得显著。相互干涉是指如下的现象，即，在一个半导体基板11内IGBT与二极管以邻接的方式而形成的情况下，由于IGBT的存在而使二极管的Vf增加，此外，由于二极管的存在而使IGBT的Von增加的现象。在本实施例中，使背面侧边界面22相对于表面侧边界面20而在y方向(严格而言为±y方向)上偏移了宽度w1。由此，能够减少由于边界面处的相互干涉而引起的半导体装置10的损耗。
在本实施例中，IGBT区域12的面积与二极管区域14的面积相比较大。在该情况下，使背面侧边界面22相对于表面侧边界面20而向从阴极区44朝向集电区42的方向突出。由此，与现有的半导体装置相比，阴极区44的面积变大。因此，当二极管导通时，流入阴极区44的电流的电流密度降低，作为结果，能够使Vf降低。即，能够减少IGBT对二极管的干涉。此处，IGBT区域12与二极管区域14的面积之和同集电区42与阴极区44的面积之和大致相同。因此，当阴极区44的面积变大时，集电区42的面积将减小相应的量。由此，二极管对IGBT的干涉反而增加，从而与现有的半导体装置相比，Von增加。但是，在IGBT区域12的面积与二极管区域14的面积相比较大的情况下，由于使背面侧边界面22向上述的方向突出而引起的由Vf导致的损耗的降低量与由Von导致的损耗的增加量相比较大。因此，能够减少由Von与Vf导致的损耗之和，从而与现有技术相比能够将少半导体装置的损耗。
尤其在本实施例中，IGBT区域12与二极管区域14在x方向上的长度大致相同。因此，IGBT区域12和二极管区域14的面积比与IGBT区域12和二极管区域14的y方向上的宽度之比相等。此外，在本实施例中，在对半导体基板11进行俯视观察时，背面侧边界面22与表面侧边界面20相互平行。因此，背面侧边界面22相对于表面侧边界面20的突出宽度(在下文中，也称为阴极区44的突出宽度)在整个x方向上相等。因此，IGBT对二极管的干涉在整个x方向上等同地减少。
此处，参照图4的曲线图，来对阴极区44的突出宽度与由IGBT的Von导致的损耗、由二极管的Vf导致的损耗以及由Von与Vf导致的损耗之和(即，半导体装置10的损耗)之间的关系进行说明。如曲线图所示，由Vf导致的损耗随着增大阴极区44的突出宽度而降低。由Vf导致的损耗的降低量随着阴极区44的突出宽度变大而逐渐地变小，并最终饱和。另一方面，由Von导致的损耗随着增大阴极区44的突出宽度而指数性地增加。因此，由Von与Vf导致的损耗之和随着增大阴极区44的突出宽度而逐渐地减少，并且当超过某个固定值w1时会逐渐增加。根据该曲线图，能够求出阴极区44的适当的突出宽度w1。模拟的结果为，在本实施例中，在使阴极区44突出阴极区44的宽度的12％的长度时，由Von与Vf导致的损耗之和成为最小。
该固定值w1根据IGBT区域12与二极管区域14的宽度之比而不同。此外，即使在各个区域12、14的宽度之比相等的情况下，固定值w1也会根据各个区域12、14的面积值而不同。例如，在本实施例中，各个区域12、14的宽度之比被设为3:1。在该情况下，各个区域12、14的宽度被形成为较长时，固定值w1的值更小。这能够以如下方式进行说明。即，相互干涉为在IGBT与二极管之间的边界面处产生的现象。因此，在IGBT区域12的y方向上的中央部分处，IGBT不会受到由二极管造成的影响。同样，在二极管区域14的y方向上的中央部分处，二极管不会受到由IGBT造成的影响。因此，当各个区域12、14的宽度被形成为较长时，y方向上的中央部分的长度也变长，从而不会受到由二极管或IGBT造成的干涉的区域变大。在该情况下，仅通过使阴极区44稍微突出，由Von与Vf导致的损耗之和便成为最小。
另一方面，在各个区域12、14的宽度被形成为较短的情况下，由于各个区域12、14的y方向上的中央部分的长度也较短，因此不会受到由二极管或IGBT造成的干涉的区域变小。在该示例中，由于二极管区域14与IGBT区域12相比宽度较小(面积较小)，因此尤其是二极管会更加受到由IGBT造成的干涉。因此，如果不使阴极区44在某种程度上较大地突出，则Von与Vf的损耗之和不会成为最小。
本发明人基于当前所假设的各个区域12、14的面积值的范围，而实施了求取固定值w1的模拟。从该结果可知，在各个区域12、14的宽度之比为3:1的情况下，固定值w1取二极管区域14的宽度的3～30％的范围。从上述的说明可知，各个区域12、14取当前所假设的最大的面积值的情况下的固定值w1相当于二极管区域14的宽度的3％的值。并且，各个区域12、14取当前所假设的最小的面积值的情况下的固定值w1相当于二极管区域14的宽度的30％的值。另外，固定值w1相对于二极管区域14的宽度的比例优选为取4.8％～12％的范围。另外，各个区域12、14的宽度之比并不限定于3:1。例如，在各个区域12、14的宽度之比为2:1的情况下，固定值w1取二极管区域14的宽度的3～20％的范围。此外，在各个区域12、14的宽度之比为4:1的情况下，固定值w1取二极管区域14的宽度的3～40％的范围。此外，在各个区域12、14的宽度之比为5:1的情况下，固定值w1取二极管区域14的宽度的3～50％的范围。可知，虽然通过使阴极区44突出而实现的半导体装置10的损耗的减少率根据各个区域12、14的面积比、面积值以及半导体基板11的厚度等而不同，但最大成为大约20％。
此外，为了使阴极区44向从阴极区44朝向集电区42的方向突出固定的宽度，只需变更用于分别制作集电区42与阴极区44的光刻机(aligner)用掩膜即可。因此，无需变更制造工序或增加工序数量，能够容易地减少半导体装置10的损耗。
此外，一般情况下，在元件区域15内，分散地形成有多个IGBT区域12与多个二极管区域14。由此，存在一方的区域局部性地集中形成的情况，从而能够使半导体装置10的发热部分散。但是，当IGBT区域12以及二极管区域14分别形成有多个时，IGBT与二极管之间的边界面的数量也增加。因此，存在由于边界面附近的相互干涉而使半导体装置10的损耗增加的可能。在本实施例中，通过在对半导体基板11进行俯视观察的状态下使背面侧边界面22相对于表面侧边界面20而偏移，从而减少了由边界面附近的相互干涉而引起的半导体装置10的损耗。由此，能够在使半导体装置10的发热部分散的同时，减少半导体装置10的损耗。
实施例2
接下来，参照图5、6来对实施例2进行说明。以下，只对与实施例1不同的点进行说明，而对与实施例1相同的结构则省略其详细的说明。在其他的实施例中也同样如此。
实施例2的半导体装置110在接下来的方面与实施例1的半导体装置10不同。即，二极管区域14的宽度与IGBT区域12的宽度相比较长。此外，背面侧边界面22相对于表面侧边界面20而向从集电区42朝向阴极区44的方向突出宽度w2。另外，宽度w2相当于“第二预定的宽度”的一个示例。
如上所述，阴极区44与漂移区32均为相同的导电型。因此，在形成有阴极区44的范围内，漂移区32与集电极28之间会短路。因此，在现有的半导体装置中，存在如下问题，即，在IGBT处于导通状态时，从表面侧边界面20附近的发射区40放出的电子优先流入二极管区域14的阴极区44中的问题。即，存在从表面侧边界面20附近的发射区40起穿过沟道而进入到漂移区32a内的电子不流入被形成在该发射区40的下方的集电区42内，而是越过IGBT与二极管之间的边界面流入阴极区44的趋势。因此，在背面侧边界面22附近的集电区42与缓冲区30a之间不易产生电位差，从而不易发生向漂移区32a的空穴注入。其结果为，在IGBT与二极管之间的边界面附近发生回扫(snap-back)现象而使IGBT的Von增加(二极管对IGBT的干涉)。
在本实施例中，二极管区域14的宽度与IGBT区域12的宽度相比较长。在该情况下，使背面侧边界面22相对于表面侧边界面20而向从集电区42朝向阴极区44的方向突出宽度w2。通过使集电区42在与电子通常流动的方向(z方向)交叉的方向(y方向)上突出，从而从发射区40放出的电子无法容易地流入阴极区44内。换句话说，从表面侧边界面20附近的发射区40放出的电子易于流入集电区42内。因此，空穴被适当地从集电区42向漂移区32a注入，从而通过电导率调制而使漂移区32a的电阻大幅度降低。作为结果，能够使Von降低。即，能够减少二极管对IGBT的干涉。此时，集电区42的宽度变长时，阴极区44的宽度将缩短相应的量(阴极区44的面积将变小)。由此，流过二极管的电流的电流密度将增加，因此Vf反而会增加。但是，在二极管区域14的宽度与IGBT区域12的宽度相比较大的情况下，由于使背面侧边界面22向上述的方向突出而引起的Von的损耗的降低量与Vf的损耗的增加量相比较大。因此，能够减少Von与Vf的损耗之和，从而减少半导体装置的损耗。
此处，参照图6的曲线图来对集电区42的突出宽度与由Von导致的损耗、由Vf导致的损耗以及由Von与Vf导致的损耗之和之间的关系进行说明。如曲线图所示，由Von导致的损耗随着增大集电区42的突出宽度而降低。Von的损耗的降低量随着增大集电区42的突出宽度而逐渐变小，并最终饱和。另一方面，由Vf导致的损耗随着增大阴极区44的突出宽度而指数性地增加。因此，由Von与Vf导致的损耗之和随着增大集电区42的突出宽度而逐渐减少，并且当超过某个固定值w2时将逐渐增加。根据该曲线图，能够求出集电区42的适当的突出宽度w2。
实施例3
接着，参照图7来对实施例3进行说明。实施例3的半导体装置210在接下来的方面与实施例1的半导体装置10不同。即，IGBT区域12的宽度与二极管区域14的宽度相等。此外，背面侧边界面22相对于表面侧边界面20而向从集电区42朝向阴极区44的方向突出宽度w3。另外，宽度w3相当于“第三预定的宽度”的一个示例。
一般情况下，在IGBT区域的宽度与二极管区域的宽度相等的情况下，Von的损耗与Vf的损耗相比较大。根据上述的结构，在IGBT与二极管之间的边界面处，二极管对IGBT的干涉将减少，从而Von的损耗将降低。此时，虽然相反地Vf的损耗将增加，但由于Von的损耗的降低量超过Vf的损耗的增加量，因此作为结果，能够减少Von与Vf的损耗之和。
如实施例1至3所示，使半导体装置的损耗(Von与Vf的损耗之和)成为最小的阴极区44或集电区42的突出宽度w1～w3根据IGBT区域12与二极管区域14的面积比(换句话说，宽度之比)、面积值、半导体基板的厚度等而不同。通过使背面侧边界面22相对于表面侧边界面20而偏移突出宽度w1～w3的长度，从而能够减少IGBT与二极管中的一方对另一方的干涉。此时，另一方对一方的干涉反而会增大。即，由Von导致的损耗与由Vf导致的损耗相互处于此消彼长的关系。本发明人得出如下观点，即，通过使背面侧边界面22相对于表面侧边界面20而偏移，从而Von的损耗与Vf的损耗分别以不同的变化量而增加或降低。本说明书所公开的技术为利用该观点的技术，仅通过改变阴极区44或集电区42的宽度便能够容易地减少半导体装置的损耗。
实施例4
接着，参照图8来对实施例4进行说明。在实施例4的半导体基板311中形成有元件区域15、包围元件区域15的非元件区域17。在元件区域15中形成有IGBT区域12与二极管区域14。IGBT区域12以包围二极管区域14的外周的方式而形成，并且双方邻接。IGBT区域12的面积被设为与二极管区域14的面积相比较大。半导体基板311的表面侧的IGBT区域12与二极管区域14之间的边界为表面侧边界面20。另一方面，在半导体基板311的背面上形成有集电区42与阴极区44。集电区42以包围阴极区44的外周的方式而形成。虚线表示背面侧边界面22的位置。如图8所示，背面侧边界面22位于IGBT区域12内。另外，在本实施例中，在对半导体基板311进行俯视观察时，集电区42的外周端部位于与IGBT区域12的外周侧的边界面(即，元件区域15的外周端部)相同的位置处。
在本实施例中，IGBT区域12的面积与二极管区域14的面积相比较大。在该情况下，使背面侧边界面22相对于表面侧边界面20而向从阴极区44朝向集电区42的方向偏移。根据该结构，也能够发挥与实施例1相同的作用效果。
虽然以上对本说明书所公开的技术的实施例进行了详细说明，但这些只不过是例示，本说明书所公开的半导体装置包括对上述的实施例进行了各种改变、变更的技术。例如，本说明书所公开的技术也可以应用于IGBT与二极管的组合以外的半导体元件的组合中。此外，在二极管区域14中也可以不形成沟槽。此外，虽然在上述的实施例中将第一导电型设为n型，将第二导电型设为p型，但并不限定于此，也可以将第一导电型设为p型，将第二导电型设为n型。
虽然以上对本发明的具体例进行了详细说明，但这些只不过是例示，并不对权利要求书进行限定。在权利要求书所记载的技术中，包括对上文所例示的具体例进行了各种改变、变更的技术。此外，在本说明书或附图中所说明的技术要素通过单独或各种组合的方式而发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图所例示的技术同时达成多个目的，并且达成其中一个目的本身便具有技术上的有用性。

Claims (2)

1.一种半导体装置，其特征在于，具备：
半导体基板，其形成有第一绝缘栅双极性晶体管区域、第二绝缘栅双极性晶体管区域和至少一个二极管区域，
所述第一绝缘栅双极性晶体管区域和所述第二绝缘栅双极性晶体管区域分别具备：
发射区，其为第一导电型，并被配置在面对所述半导体基板的表面的范围内；
基区，其为第二导电型，并包围所述发射区且与所述发射区相接；
第一漂移区，其为第一导电型，并相对于所述基区而位于所述半导体基板的背面侧，并且通过所述基区而与所述发射区分离；
栅电极，其被配置在贯穿所述基区并延伸至所述第一漂移区的沟槽内，并且与将所述发射区和所述第一漂移区分离的范围内的所述基区对置；
绝缘体，其被配置在所述栅电极与所述沟槽的内壁之间；
集电区，其为第二导电型，并被配置在面对所述半导体基板的背面的范围内，
所述二极管区域具备：
阳极区，其为第二导电型，并被配置在面对所述半导体基板的表面的范围内；
第二漂移区，其为第一导电型，并相对于所述阳极区而位于所述半导体基板的背面侧；
阴极区，其为第一导电型，并被配置在面对所述半导体基板的背面的范围内，
在对所述半导体基板进行俯视观察时，所述第一绝缘栅双极性晶体管区域与所述二极管区域相互邻接，所述第二绝缘栅双极性晶体管区域与所述二极管区域相互邻接，
所述第一绝缘栅双极性晶体管区域与所述二极管区域中的一个二极管区域邻接，
所述第二绝缘栅双极性晶体管区域从所述第一绝缘栅双极性晶体管区域的相反侧与所述二极管区域中的所述一个二极管区域邻接，
在对所述半导体基板进行俯视观察时，所述第一绝缘栅双极性晶体管区域、所述二极管区域中的所述一个二极管区域以及所述第二绝缘栅双极性晶体管区域进行排列的第一方向上的所述第一绝缘栅双极性晶体管区域的表面侧的结构的宽度以及所述第二绝缘栅双极性晶体管区域的表面侧的结构的宽度，分别与所述二极管区域中的所述一个二极管区域的表面侧的结构的所述第一方向上的宽度相比较大，
所述第一绝缘栅双极性晶体管区域的所述集电区与所述二极管区域中的所述一个二极管区域的所述阴极区之间的第一边界面相对于在所述半导体基板的表面侧所述第一绝缘栅双极性晶体管区域与所述二极管区域中的所述一个二极管区域之间的第二边界面，向从所述二极管区域中的所述一个二极管区域的所述阴极区朝向所述第一绝缘栅双极性晶体管区域的所述集电区的方向偏移，
所述第二绝缘栅双极性晶体管区域的所述集电区与所述二极管区域中的所述一个二极管区域的所述阴极区之间的第三边界面相对于在所述半导体基板的表面侧所述第二绝缘栅双极性晶体管区域与所述二极管区域中的所述一个二极管区域之间的第四边界面，向从所述二极管区域中的所述一个二极管区域的所述阴极区朝向所述第二绝缘栅双极性晶体管区域的所述集电区的方向偏移。
2.如权利要求1所述的半导体装置，其特征在于，
在所述第一方向上的所述第一绝缘栅双极性晶体管区域的表面侧的结构的宽度与所述二极管区域的表面侧的结构的宽度之比为3:1的情况下，所述第一边界面相对于所述第二边界面而向从所述二极管区域中的所述一个二极管区域的所述阴极区朝向所述第一绝缘栅双极性晶体管区域的所述集电区的方向偏移所述二极管区域的表面侧的结构的所述宽度的3％～30％的长度量。
CN201380080749.5A 2013-11-05 2013-11-05 半导体装置 Active CN105706238B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/079895 WO2015068203A1 (ja) 2013-11-05 2013-11-05 半導体装置

Publications (2)

Publication Number Publication Date
CN105706238A CN105706238A (zh) 2016-06-22
CN105706238B true CN105706238B (zh) 2019-03-12

Family

ID=53041011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380080749.5A Active CN105706238B (zh) 2013-11-05 2013-11-05 半导体装置

Country Status (5)

Country Link
US (1) US9960165B2 (zh)
JP (1) JP6056984B2 (zh)
CN (1) CN105706238B (zh)
DE (1) DE112013007576B4 (zh)
WO (1) WO2015068203A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6428503B2 (ja) * 2015-06-24 2018-11-28 株式会社デンソー 半導体装置
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
DE102015111371B4 (de) 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6414090B2 (ja) * 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6507112B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
JP2018046249A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 半導体装置
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP2018092968A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6958011B2 (ja) * 2017-06-15 2021-11-02 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
JP7067041B2 (ja) * 2017-12-11 2022-05-16 株式会社デンソー 半導体装置
JP6992476B2 (ja) * 2017-12-14 2022-01-13 富士電機株式会社 半導体装置
DE112018006404T5 (de) 2017-12-14 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2019159657A1 (ja) 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管
DE112019003399T5 (de) 2019-02-27 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN113632238A (zh) 2019-04-01 2021-11-09 三菱电机株式会社 半导体装置
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP7296907B2 (ja) * 2020-03-10 2023-06-23 株式会社東芝 半導体装置
DE102020107277A1 (de) * 2020-03-17 2021-09-23 Infineon Technologies Austria Ag Rc-igbt
JP7410900B2 (ja) 2021-03-17 2024-01-10 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136405A (zh) * 2006-08-28 2008-03-05 三菱电机株式会社 绝缘栅型半导体装置及其制造方法
CN101764139A (zh) * 2008-12-24 2010-06-30 株式会社电装 包括绝缘栅极双极晶体管和二极管的半导体器件
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
CN103208492A (zh) * 2012-01-16 2013-07-17 丰田自动车株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153942A (ja) 1993-12-01 1995-06-16 Matsushita Electron Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP4761644B2 (ja) * 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
JP2008235405A (ja) * 2007-03-19 2008-10-02 Denso Corp 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP2010135646A (ja) 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP4957840B2 (ja) 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5737102B2 (ja) * 2011-09-19 2015-06-17 株式会社デンソー 半導体装置
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136405A (zh) * 2006-08-28 2008-03-05 三菱电机株式会社 绝缘栅型半导体装置及其制造方法
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
CN101764139A (zh) * 2008-12-24 2010-06-30 株式会社电装 包括绝缘栅极双极晶体管和二极管的半导体器件
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
CN103208492A (zh) * 2012-01-16 2013-07-17 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
JP6056984B2 (ja) 2017-01-11
US20160247808A1 (en) 2016-08-25
US9960165B2 (en) 2018-05-01
CN105706238A (zh) 2016-06-22
DE112013007576T5 (de) 2016-08-18
WO2015068203A1 (ja) 2015-05-14
DE112013007576B4 (de) 2022-02-03
JPWO2015068203A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
CN105706238B (zh) 半导体装置
CN104051534B (zh) 垂直dmos晶体管
CN106133889B (zh) 半导体装置
CN104916670B (zh) 半导体装置
TWI449175B (zh) 雙通道溝槽ldmos電晶體和bcd方法
CN104221153B (zh) 半导体装置
CN104254920B (zh) 半导体装置及半导体装置的制造方法
CN110190125A (zh) 碳化硅半导体器件
CN104952925B (zh) 沟槽晶体管器件
US20100096692A1 (en) Semiconductor device
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
CN106067480B (zh) 一种双通道rc-ligbt器件及其制备方法
CN105474402B (zh) 碳化硅半导体器件及其制造方法
CN109891595A (zh) 半导体装置
CN107078159A (zh) 半导体装置
CN107026163A (zh) 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
CN108292676A (zh) 碳化硅半导体装置
CN109962111A (zh) 半导体器件及其制造方法
CN109509789A (zh) 半导体装置
CN103477437A (zh) 功率半导体装置
CN106549035A (zh) 半导体装置
CN104835836B (zh) 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN204102904U (zh) 半导体装置
CN110383489A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN207183281U (zh) 一种可调节开关速度的沟槽栅超结半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200413

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.