CN107026163A - 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件 - Google Patents

具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件 Download PDF

Info

Publication number
CN107026163A
CN107026163A CN201710057036.7A CN201710057036A CN107026163A CN 107026163 A CN107026163 A CN 107026163A CN 201710057036 A CN201710057036 A CN 201710057036A CN 107026163 A CN107026163 A CN 107026163A
Authority
CN
China
Prior art keywords
transistor unit
contact structures
semiconductor devices
source segment
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710057036.7A
Other languages
English (en)
Other versions
CN107026163B (zh
Inventor
S.加梅里特
F.希尔勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN107026163A publication Critical patent/CN107026163A/zh
Application granted granted Critical
Publication of CN107026163B publication Critical patent/CN107026163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件。半导体器件包括晶体管单元区（610）和过渡区（650）。晶体管单元区（610）包括超结结构（180）的第一部分和电连接第一负载电极（310）与晶体管单元（TC）的第一源极区段（111）的第一接触结构（315）。所述第一源极区段（111）形成在第一接触结构（315）的相对侧上。过渡区（650）直接邻接于晶体管单元区（610）并包括超结结构（180）的第二部分和电连接所述第一负载电极（310）与第二源极区段（112）的第二接触结构（316）。第二源极区段（316）仅在被定向到所述晶体管单元区（610）的第二接触结构（316）的侧面处形成。

Description

具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构 的半导体器件
背景技术
功率半导体器件在低接通电阻Rdson下传导负载电流并在正向偏置状态下承受高阻断电压。在超结半导体器件中，在超结结构的相反掺杂的第一和第二区中的电荷载流子彼此抵消，以便甚至在超结结构的第一和第二区中的高掺杂剂浓度下可实现高阻断能力。在反向偏置状态下，注入到半导体管芯中的电荷载流子扩散到半导体管芯的终止区中。当被施加在半导体管芯两端的电压从反向偏置改变到正向偏置时，从半导体管芯排出所注入的电荷载流子。
提高超结半导体器件的开关特性是所期望的。
发明内容
用独立权利要求的主题来实现目的。从属权利要求指代另外的实施例。
根据实施例，半导体器件包括具有超结结构的第一部分的晶体管单元区。第一接触结构电连接第一负载电极与晶体管单元的第一源极区段，其中第一源极区段形成在第一接触结构的相对侧上。过渡区直接邻接于晶体管单元区并包括超结结构的第二部分。第二接触结构电连接第一负载电极与第二源极区段。第二源极区段仅在被定向到晶体管单元区的第二接触结构的侧面处形成。
本领域技术人员在阅读下面的详细描述时并在查看附图时将认识到额外的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解并被并入本说明书中并构成本说明书的一部分。附图不一定是按比例的，图示本发明的实施例，并且连同描述一起用于解释本发明的原理。本发明的其它实施例和预期优点将容易被领会到，因为它们通过参考下面的详细描述而变得更好理解。
图1A是根据实施例的包括具有下述晶体管单元的过渡区的半导体器件的一部分的示意性垂直横截面视图：该晶体管单元具有仅在被定向到晶体管单元区的接触结构的一侧处形成的非对称源极区段。
图1B是根据另一实施例的包括具有下述晶体管单元的过渡区的半导体器件的一部分的示意性垂直横截面视图：该晶体管单元具有两个非对称源极区段。
图2是图示在漂移区段中的少数电荷载流子密度以用于图示实施例效果的示意图。
图3A是具有在晶体管单元区和没有到第一负载电极的接触结构的终止区之间形成的过渡区的、根据实施例的半导体器件的一部分的示意性垂直横截面视图。
图3B是具有在晶体管单元区和没有到第一负载电极的接触结构的终止区之间形成的过渡区的、根据另一实施例的半导体器件的一部分的示意性垂直横截面视图。
图3C是具有在衬底表面上终止的接触结构的、根据实施例的半导体器件的一部分的示意性垂直横截面视图。
图3D是具有沟槽栅极结构和邻接非对称掺杂区的最外面的接触结构的、根据实施例的半导体器件的一部分的示意性垂直横截面视图。
图3E是具有沟槽栅极结构和邻接非对称掺杂区的最外面的接触结构的、根据另一实施例的半导体器件的一部分的示意性垂直横截面视图。
图4A是根据与条形晶体管单元有关的实施例的、具有如在图3A中所图示的垂直横截面的半导体器件的示意性平面图。
图4B是根据与近似方形晶体管单元有关的实施例的、具有如在图3A中所图示的垂直横截面的半导体器件的示意性平面图。
图5是根据另一实施例的半导体器件的边缘部分的示意性横截面视图。
图6A是根据涉及过渡区的实施例的半导体器件的一部分的示意性平面图，该过渡区包括具有与在晶体管单元区中的晶体管单元的纵向延伸正交的纵向延伸。
图6B是沿着线B-B的图6A的半导体器件部分的示意性垂直横截面视图。
图6C是沿着线C-C的图6A的半导体器件部分的示意性垂直横截面视图。
图7是根据涉及在晶体管单元区和终止区之间的过渡区的实施例的半导体器件的拐角部分的示意性平面图。
图8A是根据涉及在晶体管单元区和栅极区之间的过渡区的实施例的、接近栅极焊盘的半导体器件的一部分的示意性平面图。
图8B是具有不连续晶体管单元的、根据另一实施例的接近栅极焊盘的半导体器件的一部分的示意性平面图。
具体实施方式
在下面的详细描述中，参考形成描述的一部分的附图，并且在附图中通过图示的方式示出其中可实践本发明的特定实施例。要理解的是，在不脱离本发明范围的情况下，可利用其它实施例且可做出结构或逻辑改变。例如，针对一个实施例图示或描述的特征可在其它实施例上使用或结合其它实施例使用，以又产生另一实施例。意图是本发明包括这样的修改和变化。使用特定语言描述了示例，这不应被解释为限制所附权利要求的范围。附图不是按比例的且仅为了说明目的。对应的元件在不同的附图中由相同的参考符号指定，如果没有另外陈述的话。
术语“具有”、“含有”、“包含”、“包括”等等是开放式的，并且该术语指示所陈述的结构、元件或特征的存在，而不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚地指示。
术语“电连接的”描述在电连接的元件之间的永久低欧姆连接，例如在有关元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合的”包括：可在电耦合的元件之间提供适合于信号传输的一个或多个介入元件，例如，可控制来暂时在第一状态下提供低欧姆连接和在第二状态下提供高欧姆电去耦的元件。
附图通过紧邻掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
图1A和1B示出包括多个相同的FET（场效应晶体管）单元TC的超结半导体器件500。半导体器件500可以是或可包括IGFET，例如在通常意义上的MOSFET（金属氧化物半导体FET），作为示例包括具有金属栅极的FET以及具有半导体栅极的FET或RC-IGBT（反向传导绝缘栅极双极晶体管）。半导体器件500基于来自以下材料的半导体主体100：单晶半导体材料，诸如硅（Si）、锗（Ge）、硅锗晶体（SiGe）、碳化硅（SiC）、氮化镓（GaN）、砷化镓（GaAs）或任何其它AIIIBV半导体。
在前侧处，半导体主体100具有第一表面101，第一表面101可以是近似平面的，或可由被共面表面部段（section）跨越的平面给定。在半导体主体100的背部上的平面型第二表面102平行于第一表面101。在第一和第二表面101、102之间的最小距离被选择成实现半导体器件500的特定电压阻断能力。外部横向表面连接第一和第二表面101、102。
在垂直于横截面平面的平面中，半导体主体100可以具有矩形形状，该矩形形状具有在几毫米或几厘米的范围内的边长。第一表面101的法线定义垂直方向，并且正交于垂直方向的方向是水平方向。
半导体主体100包括漂移结构120以及在漂移结构120和第二表面102之间的接触层130。
沿着第二表面102的在接触层130中的掺杂剂浓度足够高，以形成与直接邻接于第二表面102的金属的欧姆接触。在半导体主体100基于硅Si的情况下，沿着第二表面102，在n型接触层130中的掺杂剂浓度可以是至少1E18 cm-3，例如至少5E19 cm-3。在p型接触层130中的掺杂剂浓度是至少1E16 cm-3，例如至少5E17 cm-3。
在半导体器件500是IGFET的情况下，接触层130和漂移结构120可形成单极同质结。在半导体器件500是RC-IGBT的情况下，接触层130包括p型区段和n型区段两者，并交替地形成单极同质结和pn结。
漂移结构120包括超结结构180，该超结结构180有效地作为补偿结构并包括第一导电类型的第一区181和互补的第二导电类型的第二区182。第一和第二区181、182沿着一个水平方向或沿着两个正交的水平方向交替。
可通过将包含掺杂剂的材料沉积到暂时在漂移结构120中形成的沟槽中并将掺杂剂部分地向外扩散到原始漂移结构120的剩余部分中而形成第一和第二区181、182，其中连接在第一和第二区181、182中的相等掺杂剂浓度的点的表面可以没有起伏，并可近似平行于原始沟槽的轮廓而延伸，使得连接相等掺杂剂浓度的点的表面没有示出凹凸部分。根据其它实施例，第一和第二区181、182可由多外延/多注入过程引起，其中连接在第一和第二区181、182中的相等掺杂剂浓度的点的表面可以是起伏的，并可示出多个凹凸部分。
在第一和第二区181、182中的掺杂剂浓度可被彼此调整，例如掺杂剂浓度可近似相等，使得包括超结结构180的漂移结构120的一部分在半导体器件500的阻断状态下被均匀地耗尽。
在包括超结结构180的第一部分的晶体管单元区610中，晶体管单元TC沿着第一表面101在半导体主体100的前侧处形成。在晶体管单元区610中的晶体管单元TC包括第二导电类型的主体区段115，该主体区段115与第一区181形成第一 pn结。分配到在晶体管单元区610中的晶体管单元TC的第一源极区段111与主体区段115形成第二pn结pn2。主体区段115可以是从第一表面101延伸到半导体主体100中的阱并使第一源极区段111与第一区181分离。第一源极区段111可以是从第一表面101延伸到主体区段115中的阱。
晶体管单元TC的栅极结构150包括导电栅极电极155，该导电栅极电极155可包括重掺杂多晶硅层或含金属层或由重掺杂多晶硅层或含金属层构成。栅极电介质151使栅极电极155与半导体主体100分离并将栅极电极155电容性地耦合到主体区段115的沟道部分。栅极电介质151可包括下述各项或由下述各项构成：半导体氧化物例如热生长或沉积的氧化硅、半导体氮化物例如沉积的氮化硅、半导体氮氧化物例如氮氧化硅或其组合。根据所示实施例，栅极结构150是沿着第一表面101在半导体主体100之外形成的平面栅极。根据另一实施例，栅极结构150是从第一表面101延伸到半导体主体100中的沟槽栅极。
在前侧处，第一接触结构315将第一负载电极310电连接到第一源极区段111和晶体管单元TC的主体区段115，其中第一接触结构315直接邻接于主体区段115的重掺杂主体接触区115a。第一负载电极310形成第一负载端子L1，或可以电连接或耦合到第一负载端子L1，该第一负载端子L1可以是IGFET的源极端子或RC-IGBT的发射极端子。栅极电极155电连接到控制电极330，该控制电极330可形成栅极端子G，或可电连接或耦合到栅极端子G。
接触层130与第二负载电极320形成欧姆接触，该第二负载电极320可形成第二负载端子L2，或可电连接或耦合到第二负载端子L2，第二负载端子L2可以是IGFET的漏极端子或RC-IGBT的集电极端子。
在正向偏置状态下，晶体管单元TC是可控制的，以让负载电流的一部分在接通状态下在第一源极区段111和第一区181之间穿过主体区段115而通过，并在断开状态下阻断穿过的主体区段115的负载电流。在反向偏置状态下，主体区段115将空穴注入且接触层130将电子注入到漂移结构120中。
直接邻接于晶体管单元区610的过渡区650包括超结结构180的第二部分。过渡区650可使晶体管单元区610与没有与第一负载电极310的直接连接的闲置器件区（例如终止区、栅极区或嵌入式感测区）分离。
过渡区650可包括闲置单元IC、晶体管单元TC或两者。闲置单元IC包括晶体管单元TC的一些或所有结构特征。除了晶体管单元TC以外，闲置单元IC不是以穿过闲置单元的电流可被接通和断开的方式而可控制的。
图1A示出过渡区650，该过渡区650包括紧邻晶体管单元区610的晶体管单元TC以及在过渡区650的所示部段的其余部分中没有与第一区181的漏极侧连接的闲置单元IC。
图1B示出具有由闲置单元IC分离的两个晶体管单元TC的过渡区650。
闲置单元IC可包括具有与在晶体管单元区610中的栅极结构150相同的结构配置的闲置栅极159。闲置栅极159的栅极电极155可以电连接到控制电极330，或可以不电连接到控制电极330。
主体延伸区段116可直接邻接于第一表面101，并可使超结结构180的第二部分的第一区181与第一表面101分离，并可连接超结结构180的第二部分的第二区182中的相邻区。主体延伸区段116和主体区段115可由同一注入过程引起，使得主体延伸区段116和主体区段115是同一主体注入区的不同部分。
在晶体管单元区610中，第一接触结构315直接邻接于相邻晶体管单元TC的主体区段115和第一源极区段111，并与相邻晶体管单元TC的主体区段115和第一源极区段111形成欧姆接触。第一源极区段111关于中间的第一接触结构315的中心轴是对称的，其中中心轴平行于在晶体管单元区610和过渡区650之间的界面延伸。在所示实施例中，两个第一源极区段111在晶体管单元区610中的第一接触结构315的相对侧处形成。
在过渡区650中，第二接触结构316直接邻接于对称的第二源极区段112，其中第二接触结构316使第二源极区段112与第一负载电极310电连接。第二源极区段112仅仅在被定向到晶体管单元区610的侧面处形成。第二源极区段112关于第二接触结构316的中心轴是非对称的，其中中心轴平行于在晶体管单元区610和过渡区650之间的界面延伸。没有源极区段的部分形成在背离晶体管单元区610的第二接触结构316的相对侧处。
根据实施例，与第一源极区段111相对的侧面可完全来自与源极区段111、112的导电类型相反的导电类型。根据另一实施例，在与第二源极区段112相对的第二接触结构316的侧面处形成的掺杂区可具有与源极区段112相同的导电类型，但平均净掺杂剂剂量至多是第二源极区段112的掺杂剂剂量的三分之一，例如至多是第二源极区段112的掺杂剂剂量的十分之一。
在所示实施例中且对于下面的描述，第一导电类型是n型并且第二导电类型是p型。如下面所概述的类似的考虑因素适用于其中第一导电类型是p型并且第二导电类型是n型的实施例。
当在正向偏置状态下、即在第二负载端子L2和第一负载端子L1之间有正电压降时，施加到栅极端子G的电压超过预设阈值电压，电子积累在直接邻接于栅极电介质151的主体区段115的沟道部分中并形成反向沟道，从而使第一和第二pn结pn1和pn2对电子透明，使得电子电流穿过半导体器件500从第一负载电极310流到第二负载电极。
在反向偏置状态下（在第一负载端子L1和第二负载端子L2之间有正电压降），第一pn结pn1是正向偏置的。空穴穿过第一和第二接触结构315、316注入到漂移结构120中。电子穿过接触层130注入到漂移结构120中。所得到的高电荷载流子密度导致半导体器件500的主体二极管的低正向电阻。
当施加在半导体器件500两端的电压将极性从反向偏置改变回到正向偏置时或在雪崩击穿的情况下，电子401穿过接触层130排出到第二负载电极320。空穴402穿过主体延伸区段116和主体区段115从漂移结构120排出到第一和第二接触结构315、316，第一和第二接触结构315、316使主体延伸区段116和主体区段115与第一负载电极310电连接。电荷载流子也从过渡区650和闲置区排出，在该闲置区中没有形成到第一负载电极310的接触结构。作为结果，空穴402的一部分穿过主体延伸区段116或穿过第一区段181和图1A的正向偏置的第一pn结p1流动，或在图1B的情况下在更向内布置的第二接触结构316的方向上平行于第一表面101流动。空穴402沿着连接到第一负载电极310的n掺杂区的流动可导致沿着对n掺杂区的界面在主体区段115中的正电压降，使得寄生npn BJT（双极结晶体管）接通，该寄生npn BJT由n掺杂区、主体区段115或主体延伸区段116和超结结构180的n型第一区181形成。一旦被接通，BJT就可以局部地产生高集电极电流。由于在半导体主体100中的负温度系数，电流密度可局部地增加且不可逆地损坏半导体主体100的晶格。
由于这个原因，通常根本没有源极区段在过渡区650中形成。但在反向偏置模式中，省略源极区段增加空穴到过渡区650中的半导体主体100中的注入且也增加空穴到终止区690中的扩散。
通过在过渡区650中仅在被定向到晶体管单元区610的接触结构的侧面处形成第二源极区段112，在晶体管单元区610之外的电荷载流子等离子体密度可降低而没有下述风险：在换向或雪崩击穿的情况下，空穴402沿着源极区段的流动使寄生BJT接通。沿着非对称第二源极区段112、沿着第二pn结pn2的电压降相对于在第二接触结构316处的电位是负的且不使寄生BJT接通。
不同于在没有超结结构的半导体器件中，在换向的情况下，超结结构180的p掺杂区跨漂移结构120的几乎整个垂直延伸部均匀地排出空穴。结果，起源于晶体管单元区610的换向电流的部分突然下降，并且在半导体主体100两端的电压上升，而空穴仍然存在于终止区690中。因此，在超结器件中，从终止区690排出空穴发生在较高电压下且是更关键的。雪崩击穿更强，并可局部地诱发临界量的热能。
在图2中，点线411以任意单位示意性示出：针对没有第二源极区段的参考器件，作为到在背离晶体管单元区610的侧面上的第二接触结构316的距离dx的函数的空穴密度Np。连续线412示出：作为到第二接触结构316的距离的函数的在半导体主体100中的空穴密度Np，该第二接触结构316具有在被定向到晶体管单元区610的侧面处的非对称第二源极区段。非对称第二源极区段112的存在使最大空穴密度降低大于10%。
通常，第一源极区段111由覆盖闲置区（例如终止区）并暴露晶体管单元区610的光刻掩模限定。通过对掩模的轻微和非关键修改，可在过渡区650中限定一侧非对称的第二源极区段112，而没有额外的努力且没有器件可靠性的损失。
在图3A中，半导体器件500是具有n+掺杂的第一和第二源极区段111、112、n+掺杂接触层130、p掺杂主体区段115和p掺杂主体延伸区段116的n-FET。漂移结构120可包括在超结结构180和第二表面102之间的漂移区段121。根据实施例，在漂移区段121中的掺杂剂浓度可以是近似均匀的，在从5E12 cm-3到1E16 cm-3的范围内，例如在从5E13 cm-3到5E14 cm-3的范围内。
与漂移区段121形成单极同质结的场停止层129可使漂移区段121与接触层130分离。在场停止层129中的平均掺杂剂浓度可以是在第一区181中的平均掺杂剂浓度的至少20%和在接触层130中的最大掺杂剂浓度的至多五分之一。
夹层电介质210可以使栅极电极155与第一负载电极310绝缘。作为示例，夹层电介质210可包括来自以下各项的一个或多个电介质层：氧化硅、氮化硅、氮氧化硅、掺杂或非掺杂的硅酸盐玻璃例如BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅酸盐玻璃）。
第一和第二接触结构315、316穿过夹层电介质210中的开口延伸并通过重掺杂接触区电连接第一负载电极310与主体区段115、与主体延伸区段116以及与第一和第二源极区段111、112。第一负载电极310可以形成n-FET的源极端子S，或可以电连接到n-FET的源极端子S。直接邻接于第二表面102和接触层130的第二负载电极320可以形成漏极端子D或可以电连接到漏极端子D。
第一和第二负载电极310、320中的每个可由以下各项构成或包含以下各项作为（一个或多个）主要成分：铝（Al）、铜（Cu）或铝或铜的合金例如AlSi、AlCu或AlSiCu。根据其它实施例，第一和第二负载电极310、320中的至少一个可包含镍（Ni）、钛（Ti）、钨（W）、钽（Ta）、钒（V）、银（Ag）、金（Au）、铂（Pt）和/或钯（Pd）作为（一个或多个）主要成分。例如，第一和第二负载电极310、320中的至少一个可包括两个或更多个子层，其中每个子层包含Ni、Ti、V、Ag、Au、Pt、W和Pd中的一个或多个作为（一个或多个）主要成分，例如硅化物、氮化物和/或合金。
半导体器件500包括具有晶体管单元TC和第一接触结构315的晶体管单元区610以及具有晶体管单元TC、闲置单元IC和第二接触结构316的过渡区650，如参考图1详细描述的。
此外，半导体器件500包括直接邻接于过渡区650的终止区690，使得过渡区650夹在晶体管单元区610和终止区690之间。终止区690完全没有晶体管单元TC和闲置单元IC以及在第一负载电极310和半导体主体100之间的接触结构。
终止区690可以包括超结结构180的另一部分，或可以不包括超结结构180的另一部分。当半导体器件500从反向偏置改变到正向偏置且空穴穿过第一和第二接触结构315、316排出到第一负载电极310时，在半导体主体100中从终止区690流到第一和第二接触结构315、316的方向中的第一空穴402a不通过这样的n掺杂区，该掺杂区连接到第一负载电极310的电位并包含足够的净掺杂剂浓度，针对该净掺杂剂浓度沿着在n掺杂区和主体延伸区段116之间的界面的所得到的电压降打开由n掺杂区、主体延伸区段116和n掺杂第一区181形成的寄生BJT。
可在晶体管单元区610的方向上通过第二源极区段112的第二空穴402b产生沿着第二源极区段112相对于第二接触结构316的负电压降。负电压降不使由第二源极区段112、主体延伸区段116和n型第一区181形成的寄生BJT接通。在另一方面，第二源极区段112的存在减小在反向偏置模式中在过渡区650中的空穴发射极效率，使得较少的电荷载流子被注入到终止和过渡区690、650中。
在图3B中所示的半导体器件500与在图3A中的半导体器件的不同之处在于，具有比第二源极区段112更低的净掺杂剂浓度（即更低的n型剂量）的n掺杂区113在被定向到终止区690的第二接触结构316的侧面处形成。由于在n掺杂区113中的较低的掺杂剂浓度，第一空穴402a通过掺杂区113流到相应的第二接触结构316的方向中不足以接通由n掺杂区113、主体延伸区段116和n型第一区181形成的寄生BJT。n掺杂区113可进一步减小空穴注入到过渡区650中。
晶体管单元TC和闲置单元IC可以是条形的，其中晶体管单元TC形成有规律地布置的条纹或更确切地说是点形的图案，其中晶体管单元TC和闲置单元IC布置成行和列。
第一和第二接触结构315、316可延伸到半导体主体100中，如在图3A和3B中所示的。
在图3C中，第一和第二接触结构315、316是直接接触半导体主体100的第一表面101而不延伸到半导体主体100中的平面接触部。晶体管单元TC的主体接触区115a可在相对的第一和第二源极区段111、112之间和在相邻栅极结构150之间的接触开口的中心部分中直接邻接第一表面101。闲置单元IC的主体接触区115a可从中心延伸到在被定向到终止区690的侧面处的栅极结构150，如针对在左边的闲置单元IC所示的，或可仅仅在接触开口的中心中形成，如针对在右边的闲置单元IC所示的。
图3D和3E涉及半导体器件500，半导体器件500的栅极结构150是沟槽栅极结构，该沟槽栅极结构在超结结构180的第一区181的垂直突出部中从第一表面101延伸到半导体主体100中。沟槽栅极结构的垂直延伸可大于主体区段115的垂直延伸，使得沟槽栅极结构延伸到第一区181中。主体延伸区段116的垂直延伸可大于最外面的沟槽栅极结构的垂直延伸，使得主体延伸区段116使最外面的沟槽栅极结构与漂移结构120分离。关于进一步的细节，参考图3A到3C的描述。
至少一个第二接触结构316在最外面的沟槽栅极结构和终止区690之间穿过夹层电介质210延伸到半导体主体100。直接邻接于第二接触结构316的第二源极区段112主要形成在被定向到晶体管单元区610的接触开口的一半中。主体接触区115a可直接邻接于在第二源极区段112和终止区690之间的第二接触结构316。第二源极区段112可与最外面的沟槽栅极结构分离。
在图3E中，第二源极区段112直接邻接于最外面的沟槽栅极结构。可省略第一源极区段111，该第一源极区段111在直接邻接于被定向到晶体管单元区610的侧面处的一个、两个或更多个最外面的沟槽栅极结构。在所示实施例中，没有第一源极区段形成在被定向到晶体管单元区610的最外面的沟槽栅极结构的侧面处。
图4A示出在条形栅极结构150、条形晶体管单元TC和闲置单元IC的条形闲置栅极159的情况下的图3A的示意性平面图，其中沿着栅极结构150的纵轴的水平尺寸是沿着它们的横轴的水平延伸的十倍或更多倍。条形第一和第二接触结构315、316在相邻栅极结构150之间延伸。根据其它实施例，接触结构315、316可以分别是多个分离的接触结构的线。在晶体管单元区610中，第一源极区段111关于平行于在晶体管单元区610和过渡区650之间的界面的中心轴与中间的第一接触结构315对称。在过渡区650中，第二源极区段112 仅仅形成在被定向到晶体管单元区610的第二接触结构316的该侧面处。在被定向到终止区690的相对侧面处，第二接触结构316可直接邻接于主体延伸区段116。
图4B指代在具有带有在相同数量级内的两个正交的水平尺寸的点形晶体管单元TC的布局的情况下的图3A的平面图。在晶体管单元区610中，第一接触结构315可在所有水平方向上完全被第一源极区段111围绕。栅极结构150可被连接并可形成网格。网格的网孔的水平横截面可以是正多边形，例如具有或不具有圆角或倒角的六边形或正方形、椭圆形或圆形。图4A和4B的布局也可与图3B的实施例组合。
终止区690直接邻接过渡区650，并且既不包括晶体管单元TC，也不包括闲置单元IC，也不包括使第一负载电极310与半导体主体100电连接的任何接触结构。
在图5中，终止区690包括超结结构180的第三部分和主体延伸区段116的导电类型的结终止延伸部117，其中结终止延伸部117直接邻接主体延伸区段116。结终止延伸部117可以比主体延伸区段116更浅并可直接邻接于第一表面101或可通过相反掺杂的区段与第一表面101分离。
终止区690从过渡区650延伸到半导体主体100的外部横向表面103，其中外部横向表面103连接第一表面101和第二表面102。接触层130的导电类型的重掺杂连接区段190可沿着外部横向表面103形成，并可从第一表面101延伸到场停止层129或到场停止层129中，或者延伸到接触层130或到接触层130中。外部电极325可通过n+掺杂区或p掺杂区电连接到在前侧处的连接区段190，并可形成漏极端子D或可直接连接到漏极端子D。关于进一步的细节，参考图1到4B的描述。
通常，终止区690的横向宽度大于漂移结构120的垂直延伸，且大量移动电荷载流子可在半导体器件500是反向偏置的情况下溢出终止区690。在反向偏置模式中，在过渡区650中的一侧、非对称的第二源极区段112减小连接到第二接触结构316的主体接触区115a的空穴注入效率，并有助于降低在终止区690中的电荷载流子等离子体密度。在第二接触结构316的相对侧处不存在重n掺杂区防止寄生BJT接通，使得与具有在过渡区650中的对称源极区段的器件相比，器件可靠性增强。
图6A到6C指代下述实施例：第一接触结构315具有沿着第一水平方向的纵向延伸以及第二接触结构316具有在正交于第一水平方向和第一接触结构315的第二水平方向上的纵向延伸。第二源极区段112关于第二接触结构316的横向中心轴被非对称地形成，其中横向中心轴平行于在晶体管单元区610和过渡区650之间的界面并平行于第一接触结构315的纵向延伸。第二源极区段112仅仅形成在被定向到晶体管单元区610的第二接触结构316的侧面处，并至少在背离晶体管单元区610的第二接触结构316的侧面结束处不存在。第二区段112可以仅仅沿着第二接触结构316的纵向侧形成，或也可包括在被定向到晶体管单元区610的窄侧处的一部分。第二源极区段112可沿着第二接触结构316的纵向延伸部的至多90%，例如至多75%或至多50%延伸。
在背离晶体管单元区610并被定向到外部横向表面103的侧面处，第二接触结构316可直接邻接于具有主体区段115的导电类型的掺杂区段的部分，例如邻接于主体区段的部分、主体延伸区段116的部分或结终止延伸部。
可以不仅在晶体管单元区610和终止区690之间而且在晶体管单元区610和没有有源晶体管单元的半导体器件的其它区之间（例如在栅极金属化的垂直突出部例如栅极焊盘、栅极流道或栅极指状物中）沿着逻辑块的界面并沿着嵌入式传感器结构的界面形成第二接触结构316和闲置单元IC。
在图7中，晶体管单元区610包括连续条形晶体管单元TC，其中第一接触结构315形成连续的线。根据另一实施例，多个分离的晶体管单元TC可沿着具有不连续的第一接触结构315的多个晶体管线中的每个形成，其中在被分配到同一晶体管线的晶体管单元TC之间的分离区中，相邻晶体管单元TC的第一接触结构315彼此分离，以及其中分离区没有源极区段。过渡区650包括具有圆的片段的形状的外角部分652。在外角部分652中，不同长度的第一组条形第二接触结构316a正交于不同长度的第二组条形第二接触结构316b而延伸。外角部分652可夹在晶体管单元区610和闲置区的内角之间，闲置区可以是栅极区或如所示的终止区690。在过渡区650中，第二源极区段112与被定向到闲置区的条形第二接触结构316a、316b的那些窄侧间隔开。根据另一实施例，第二源极区段112可与两个窄侧间隔开，其中到被定向到晶体管单元区610的窄侧的距离小于到被定向到闲置区的窄侧的距离。
在沿着被定向到闲置区的第二接触结构316的那些窄侧的过渡区650的闲置部分653中，没有源极区段形成。替代地，p掺杂区115z例如主体区段115的部分、主体延伸区段116或结终止延伸部可直接邻接第一表面。闲置部分653可形成圆的条形片段。
图8A示出夹在晶体管单元区610和栅极区692之间的过渡区650，栅极区692没有有源晶体管单元。栅极区692是在栅极金属化的垂直突出部（例如栅极焊盘、栅极指状物或栅极流道）中的半导体主体100的一部分。
过渡区650可包括具有与晶体管单元TC的纵轴平行的纵轴的第一组条形第二接触结构316a以及具有与晶体管单元TC的纵轴正交的纵轴的第二组条形第二接触结构316b。该布置减小栅极导体电阻，因为栅极导体可在第二接触结构316a、316b之间延伸。在相邻第二接触结构316a、316b之间的中心到中心距离可小于在相邻条形第一接触结构315之间的中心到中心距离。第二源极区段112可具有到被定向到栅极区692的第二接触结构316a、316b的窄侧的至多1µm、2µm、5µm或10µm的距离，例如第二接触结构316的纵向延伸的至多20% 的距离，且主要形成在被定向到晶体管单元区610的第二接触结构316的一侧处。第二源极区段112也可不存在于被定向到晶体管单元区610的第二接触结构316的窄侧处的另外的闲置区654中。
在图8B中的半导体器件500包括沿着具有不连续的第一接触结构315的多个晶体管线中的每个形成的多个分离的晶体管单元TC。分离区615分离被分配到同一晶体管线的晶体管单元TC，使得第一源极区段111与第一接触结构315的两个窄侧间隔开。
虽然在本文中图示和描述了特定实施例，但是本领域普通技术人员将领会到，在不脱离本发明的范围的情况下，各种替代和/或等价实现可代替所示和所述的特定实施例。该申请旨在涵盖本文中讨论的特定实施例的任何改编或变化。因此，意图是本发明仅由权利要求及其等价物限制。

Claims (18)

1.一种半导体器件，包括：
晶体管单元区（610），包括超结结构（180）的第一部分和电连接第一负载电极（310）与晶体管单元（TC）的第一源极区段（111）的第一接触结构（315），其中所述第一源极区段（111）形成在所述第一接触结构（315）的相对侧上；
过渡区（650），直接邻接于所述晶体管单元区（610）并包括所述超结结构（180）的第二部分和电连接所述第一负载电极（310）与第二源极区段（112）的第二接触结构（316），其中所述第二源极区段（112）仅在被定向到所述晶体管单元区（610）的所述第二接触结构（316）的侧面处形成。
2.如权利要求1所述的半导体器件，其中
所述过渡区（650）将所述晶体管单元区（610）与没有晶体管单元（TC）的闲置区分离。
3.如权利要求2所述的半导体器件，其中
所述闲置区包括终止区（690），所述终止区（690）围绕所述晶体管单元区（610）和直接邻接于所述半导体器件（500）的半导体主体（100）的外部横向表面（103）。
4.如权利要求2或3中的任一项所述的半导体器件，其中
所述闲置区包括在栅极金属化的垂直突出部中的栅极区（692）。
5.如权利要求1到4中的任一项所述的半导体器件，其中
在所述晶体管单元区（610）中的所述第一源极区段（111）分别围绕在所述晶体管单元区（610）中的所述第一接触结构（315）。
6.如权利要求1到5中的任一项所述的半导体器件，其中
所述第二接触结构（316）是条形的，以及其中所述第二源极区段（112）与所述第二接触结构（316）的两个窄侧间隔开且关于所述第二接触结构（316）的横向中心轴是不对称的。
7.如权利要求1到6中的任一项所述的半导体器件，其中
所述过渡区（650）没有掺杂区，所述掺杂区（i）具有所述第一源极区段（111）的导电类型并（ii）在背离所述晶体管单元区（610）的侧面处直接邻接于所述第二接触结构（316）。
8.如权利要求1到6中的任一项所述的半导体器件，其中
所述过渡区（650）包括掺杂区（113），所述掺杂区（113）（i）具有所述第一源极区段（111）的导电类型，（ii）在背离所述晶体管单元区（610）的侧面处直接邻接于所述第二接触结构（316），以及（iii）具有至多是所述第一源极区段（111）的平均净掺杂剂剂量的三分之一的净掺杂剂剂量。
9.如权利要求1到8中的任一项所述的半导体器件，其中
在所述过渡区（650）中，所述第二接触结构（316）中的至少两个形成在正交于在所述晶体管单元区（610）和所述过渡区（650）之间的界面的直线上。
10.如权利要求1到9中的任一项所述的半导体器件，其中
所述第二源极区段（112）嵌在相反的导电类型的主体延伸区段（116）中，所述主体延伸区段（116）在所述过渡区（650）中将所述超结结构的第一区（181）与所述半导体主体（100）的第一表面（101）分离。
11.如权利要求1到10中的任一项所述的半导体器件，其中
所述第二接触结构（316）相对于所述第一表面（101）在所述超结结构（180）的第二区（182）的垂直突出部中，所述第二区（182）与所述晶体管单元TC的主体区段（115）形成单极同质结。
12.如权利要求1到11中的任一项所述的半导体器件，其中
在所述晶体管单元区（610）中的晶体管单元（TC）是条形的，并包括具有平行于第一水平方向的纵轴的条形栅极结构（150）。
13.如权利要求12所述的半导体器件，其中
在所述过渡区（650）中的晶体管单元（TC）包括具有平行于与所述第一水平方向正交的第二水平方向的纵轴的条形闲置栅极结构（159）。
14.如权利要求1到13中的任一项所述的半导体器件，其中
所述第二源极区段（112）的最小纵向延伸是少于10 µm的所述第二接触结构316的长度。
15.如权利要求1到14中的任一项所述的半导体器件，包括：
正交于第二组条形第二接触结构（316b）而延伸的第一组条形第二接触结构（316a）。
16.如权利要求15所述的半导体器件，其中：
所述第二源极区段（112）到被定向到所述晶体管单元区（610）的所述第二接触结构（316a, 316b）的第一窄侧的距离小于所述第二源极区段（112）到被定向到所述终止区（690）的所述第二接触结构（316a, 316b）的第二窄侧的距离。
17.如权利要求1到16中的任一项所述的半导体器件，其中
所述晶体管单元（TC）布置在晶体管线中，每个晶体管线包括具有第一接触结构（315）并具有与所述第一接触结构（315）的两个窄侧间隔开的第一源极区段（111）的多个分离的晶体管单元（TC）。
18.如权利要求1到17中的任一项所述的半导体器件，其中
每个第一接触结构（315）直接邻接第一源极区段（111），并且每个第二接触结构（316）直接邻接第二源极区段（112）。
CN201710057036.7A 2016-01-29 2017-01-26 半导体器件 Active CN107026163B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016101647.0 2016-01-29
DE102016101647.0A DE102016101647A1 (de) 2016-01-29 2016-01-29 Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich

Publications (2)

Publication Number Publication Date
CN107026163A true CN107026163A (zh) 2017-08-08
CN107026163B CN107026163B (zh) 2020-10-02

Family

ID=59385662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710057036.7A Active CN107026163B (zh) 2016-01-29 2017-01-26 半导体器件

Country Status (3)

Country Link
US (1) US9954056B2 (zh)
CN (1) CN107026163B (zh)
DE (1) DE102016101647A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943281A (zh) * 2018-09-24 2020-03-31 恩智浦美国有限公司 馈送结构、包括馈送结构的电气部件以及模块
CN114496994A (zh) * 2022-04-07 2022-05-13 江苏长晶科技股份有限公司 一种集成电流采样功能的超结器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps
CN109994549B (zh) * 2017-12-29 2020-12-11 苏州东微半导体有限公司 半导体功率器件
CN109994470A (zh) * 2017-12-29 2019-07-09 苏州东微半导体有限公司 一种半导体功率器件
CN109994468B (zh) * 2017-12-29 2020-11-17 苏州东微半导体有限公司 半导体超结功率器件
CN109994538A (zh) * 2017-12-29 2019-07-09 苏州东微半导体有限公司 一种半导体超结功率器件
US11189698B2 (en) 2017-12-29 2021-11-30 Suzhou Oriental Semiconductor Co., Ltd Semiconductor power device
DE102018106992B3 (de) * 2018-03-23 2019-07-04 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
US11164813B2 (en) * 2019-04-11 2021-11-02 Cree, Inc. Transistor semiconductor die with increased active area
KR20220015695A (ko) * 2020-07-31 2022-02-08 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
JP7287998B2 (ja) * 2021-03-31 2023-06-06 本田技研工業株式会社 ＢｉＭＯＳ半導体装置
JP7285277B2 (ja) * 2021-03-31 2023-06-01 本田技研工業株式会社 ＢｉＭＯＳ半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US20070013000A1 (en) * 2005-07-12 2007-01-18 Masaki Shiraishi Semiconductor device and manufacturing method of the same, and non-isolated DC/DC converter
CN103794640A (zh) * 2012-10-31 2014-05-14 英飞凌科技奥地利有限公司 包括单元区域和边缘区域的超结半导体器件
CN104103691A (zh) * 2013-04-15 2014-10-15 英飞凌科技奥地利有限公司 具有补偿区的半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035680B (zh) * 2012-05-08 2015-10-14 上海华虹宏力半导体制造有限公司 超级结器件
US8866221B2 (en) 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
CN203659877U (zh) * 2013-10-30 2014-06-18 英飞凌科技奥地利有限公司 超结器件和包括所述超结器件的半导体结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US20070013000A1 (en) * 2005-07-12 2007-01-18 Masaki Shiraishi Semiconductor device and manufacturing method of the same, and non-isolated DC/DC converter
CN103794640A (zh) * 2012-10-31 2014-05-14 英飞凌科技奥地利有限公司 包括单元区域和边缘区域的超结半导体器件
CN104103691A (zh) * 2013-04-15 2014-10-15 英飞凌科技奥地利有限公司 具有补偿区的半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943281A (zh) * 2018-09-24 2020-03-31 恩智浦美国有限公司 馈送结构、包括馈送结构的电气部件以及模块
CN110943281B (zh) * 2018-09-24 2024-03-12 恩智浦美国有限公司 馈送结构、包括馈送结构的电气部件以及模块
CN114496994A (zh) * 2022-04-07 2022-05-13 江苏长晶科技股份有限公司 一种集成电流采样功能的超结器件
CN114496994B (zh) * 2022-04-07 2022-07-01 江苏长晶科技股份有限公司 一种集成电流采样功能的超结器件

Also Published As

Publication number Publication date
US20170221989A1 (en) 2017-08-03
DE102016101647A1 (de) 2017-08-17
US9954056B2 (en) 2018-04-24
CN107026163B (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
CN107026163A (zh) 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
CN105097906B (zh) 半导体器件和有形成在半导体台面源区绝缘栅双极晶体管
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN102420249B (zh) 功率半导体装置
CN110190125A (zh) 碳化硅半导体器件
CN104716168B (zh) 带有复合区的半导体器件
CN103972282B (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN106328596B (zh) 包括直接邻接台面区段和场电极的接触结构的半导体器件
CN106784008A (zh) 一种集成肖特基二极管的SiC MOSFET器件
CN104134684B (zh) 基于填充结构、含补偿层的补偿结构的超级结半导体器件
CN104867925A (zh) 半导体器件及有与背面电极直接邻接区的rc-igbt
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
CN102683408A (zh) 超结高压功率器件结构
JP5687582B2 (ja) 半導体素子およびその製造方法
CN207183281U (zh) 一种可调节开关速度的沟槽栅超结半导体器件
CN105609487B (zh) 半导体器件和绝缘栅双极晶体管
CN104103691B (zh) 具有补偿区的半导体器件
CN104064461A (zh) 半导体器件的制造方法
US11469316B2 (en) Semiconductor device
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN112768518A (zh) 半导体管芯、半导体器件以及绝缘栅双极晶体管模块
CN105990412A (zh) 半导体装置
CN100456480C (zh) 横向绝缘栅双极型晶体管
CN107134478A (zh) 功率半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant