CN104134684B - 基于填充结构、含补偿层的补偿结构的超级结半导体器件 - Google Patents

基于填充结构、含补偿层的补偿结构的超级结半导体器件 Download PDF

Info

Publication number
CN104134684B
CN104134684B CN201410179436.1A CN201410179436A CN104134684B CN 104134684 B CN104134684 B CN 104134684B CN 201410179436 A CN201410179436 A CN 201410179436A CN 104134684 B CN104134684 B CN 104134684B
Authority
CN
China
Prior art keywords
section
super junction
ribbon structure
compensation layer
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410179436.1A
Other languages
English (en)
Other versions
CN104134684A (zh
Inventor
S.加梅里特
F.希尔勒
H.韦伯
A.维尔梅罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104134684A publication Critical patent/CN104134684A/zh
Application granted granted Critical
Publication of CN104134684B publication Critical patent/CN104134684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

公开了一种基于填充结构、含补偿层的补偿结构的超级结半导体器件。超级结半导体器件包括在从单元区域中的基底区段突出的各台面区之间的条带结构。每个条带结构包括具有在填充结构的相对的侧上倒转地提供的第一区段和第二区段的补偿结构。每个区段包括第一导电类型的第一补偿层和互补的第二导电类型的第二补偿层。所述条带结构延伸到单元区域周围的边缘区域中。所述条带结构在边缘区域中包括端部区段。可以修改所述端部区段以增强击穿电压特性、雪崩耐量和换相行为。

Description

基于填充结构、含补偿层的补偿结构的超级结半导体器件
技术领域
本发明涉及一种超级结结构半导体器件，特别是涉及一种基于填充结构和包括补偿层的补偿结构的超级结结构半导体器件。
背景技术
基于沟槽概念的超级结器件的超级结结构可以包括在平行于在超级结器件的导通状态下在一种类型的互补掺杂层中流动的接通状态或前向电流的流动方向的物质中延伸的两对或更多对互补掺杂补偿层。在反向阻断模式下，互补掺杂层对被耗尽，以使得器件能够甚至在承载接通状态或前向电流的掺杂层中的相当高的杂质浓度下适配高的反向击穿电压。想要改进超级结半导体器件的可靠性。
发明内容
根据实施例，一种超级结半导体器件的半导体部分，包括在从单元区域中的基底区段突出的各台面区之间的条带结构。每个条带结构包括具有在填充结构的相对的侧上倒转地提供的第一区段和第二区段的补偿结构。每个区段包括第一导电类型的第一补偿层和互补的第二导电类型的第二补偿层。条带结构延伸到单元区域周围的边缘区域中。在边缘区域中条带结构包括端部区段。
根据另一实施例，一种超级结半导体器件的半导体部分，包括在从基底区段突出的各台面区之间的条带结构。每个条带结构包括具有在填充结构的相对侧上倒转地提供的第一区段和第二区段的补偿结构。每个区段包括第一导电类型的第一补偿层和互补的第二导电类型的第二补偿层。条带结构是闭合环路。
在阅读下面的详细描述并且查看随附的附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
随附的附图被包括以提供本发明的进一步理解，并且附图被合并到本说明书中并构成本说明书的一部分。附图图解本发明的实施例，并且连同描述一起用来解释本发明的原理。随着参照下面的详细描述而变得更好地理解本发明的其它实施例以及意图有的优点，将容易地领会这些实施例和优点。
图1A是依照实施例的提供延伸到边缘区域中的条带结构的超级结半导体器件的一部分示意性横截面视图。
图1B是示出图1A的超级结半导体器件的竖向电场分布的示意性图。
图1C示出图1A的半导体器件在与半导体部分的第一表面平行的平面上的示意性平面横截面视图。
图2A是根据实施例的提供具有由台面区分段的端部区段的条带结构的超级结半导体器件的示意性平面横截面视图。
图2B是根据实施例的提供具有由辅助条带结构分段的端部区段的条带结构的超级结半导体器件的示意性平面横截面视图。
图3A是依照实施例的提供不同长度的条带结构的超级结半导体器件的示意性平面横截面视图。
图3B是依照实施例的提供具有圆形杂质结构的边缘区域的超级结半导体器件的示意性平面横截面视图。
图3C是根据实施例的提供连接到最外部条带结构的正交辅助条带结构的超级结半导体器件的示意性平面横截面视图。
图3D是根据实施例的提供与最外部条带结构分离的正交辅助条带结构的超级结半导体器件的示意性平面横截面视图。
图3E是根据实施例的在边缘区域中提供不同长度的条带结构以及圆形杂质结构的超级结半导体器件的示意性平面横截面视图。
图4A是依照实施例的在边缘区域中提供具有变化的宽度的条带结构的超级结半导体器件的示意性平面横截面视图。
图4B是依照实施例的提供具有沿着竖向方向变化的尺寸的条带结构的超级结半导体器件的部分的示意性平面横截面视图。
图5A是根据实施例的提供形成环路的条带结构的超级结半导体器件的示意性平面横截面视图。
图5B是根据实施例的提供形成连续结构的条带结构的超级结半导体器件的示意性平面横截面视图。
图6是依照实施例的在条带结构的终止部分中提供补偿度的校正的基于条带结构的超级结半导体器件的示意性平面横截面视图。
图7A是根据实施例的提供利用注入区带的校正的超级结半导体器件的示意性平面横截面视图。
图7B是根据实施例的提供利用矩形终止部分的校正的超级结半导体器件的示意性平面横截面视图。
图7C是根据实施例的提供利用圆形终止部分的校正的示意性平面横截面视图。
图7D是根据实施例的提供利用尖状终止部分的校正的超级结半导体器件的示意性平面横截面视图。
图8是根据实施例的在单元区域的第一部分中提供第一标称击穿电压并且在单元区域的第二部分中提供第二标称击穿电压的超级结半导体器件的示意性平面横截面视图。
图9A是依照实施例的在单元区域的第一部分中提供缓冲结构的超级结半导体器件的示意性横截面视图。
图9B是依照实施例的提供在单元区域的第一部分中具有第一竖向尺寸并且在第二部分中具有第二竖向尺寸的条带结构的超级结半导体器件的一部分的示意性横截面视图。
图9C是依照实施例的在单元区域的第一部分中提供分段的条带结构的超级结半导体器件的示意性平面横截面视图。
图9D是依照实施例的在单元区域的不同部分中提供不同杂质数量的超级结半导体器件的一部分的示意性横截面视图。
图10A是依照实施例的在单元区域中提供形成同心环路的条带结构的超级结半导体器件的示意性平面横截面视图。
图10B是依照实施例的提供形成相邻环路的条带结构的超级结半导体器件的示意性平面横截面视图。
图11A是依照实施例的在半导体部分外部提供具有栅极电极的平面晶体管的超级结半导体器件的控制部分的示意性横截面视图。
图11B是依照实施例的提供具有掩埋栅极电极并且具有在补偿沟槽的竖向投影中提供的源极区带的竖向晶体管的超级结半导体器件的控制部分的示意性横截面视图。
图11C是依照实施例的提供具有掩埋栅极电极并且具有在台面区中提供的源极区带的竖向晶体管的超级结半导体器件的控制部分的示意性横截面视图。
具体实施方式
在下面的详细描述中参照随附的附图，附图形成在此的描述的一部分，并且在附图中以图解的方式示出其中可以实施本发明的具体实施例。应理解可以利用其它实施例，并且可以在不脱离本发明的范围的情况下作出结构或逻辑上的改变。例如，针对一个实施例图解或描述的特征可以用在其它实施例上或与其它实施例结合，以得出又一进一步的实施例。意图由本发明包括这样的修改和变化。使用不应被看作是对所附权利要求的范围进行限制的具体语言来描述示例。附图并非是成比例的并且仅用于例示的目的。为了清楚，如果并未另外声明，则在不同的附图中由相对应的标号来指明相同的元件。
术语“具有‌”、“‌包含”、“包括”和“‌‌含有”等是开放式的，这些术语指示所声明的结构、要素或特征的存在但是不排除附加的要素或特征。除非上下文另外清楚地指示，否则数量词和代词“‌一个”、‌“某个”以及“这个”意图包括复数以及单数。
术语“电连接”描述电连接的元件之间的恒定低欧姆连接，例如所关注的各元件之间的直接接触或经由金属和/或高掺杂的半导体的低欧姆连接。术语“电耦接”包括可以在电耦接的各元件（例如可控制为暂时地以第一状态提供低欧姆连接而以第二状态提供高欧姆电去耦的元件）之间提供被适用于信号传输的一个或更多个的（多个）中间元件。
各图通过挨着掺杂类型“n”或“p”指示“-”或“+”来图解相对掺杂浓度。例如，“n-”表示比“n”掺杂区的掺杂浓度更低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
图1A示出具有半导体部分100的超级结半导体器件500，半导体部分100具有第一表面101以及与第一表面101平行的第二表面102。从单晶半导体材料（例如硅Si、碳化硅SiC、锗Ge、硅锗晶体SiGe、氮化镓GaN或砷化镓GaAs）提供半导体部分100。第一表面101与第二表面102之间的距离至少是40μm（例如至少175μm）。半导体部分100可以具有带有范围在若干毫米内的边缘长度的矩形形状。第一表面101和第二表面102的法线限定竖向方向，与法线方向正交的方向是横向方向。
半导体部分100可以包括第一导电类型的杂质层130。杂质层130可以沿着半导体部分100的与第二表面102平行的整个横截面平面延伸。在半导体器件500是IGFET（绝缘栅场效应晶体管）的情况下，杂质层130直接邻接第二表面102，并且杂质层130中的平均净杂质浓度相当高（例如至少5×1018cm-3）。在半导体器件500是IGBT（绝缘栅双极型晶体管）的情况下，与第一导电类型相对的第二导电类型的集电极层被布置在杂质层130与第二表面102之间，并且以举例子的方式，杂质层130中的平均净杂质浓度可以在5×1012cm-3与5×1016cm-3之间。例如，p型集电极层可以代替图1A中的n型杂质层130。
半导体部分100进一步包括在第一表面101与杂质层130之间的漂移层120。漂移层120包括超级结结构180，并且可以包括在超级结结构180与杂质层130之间的第一导电类型的基座层128。根据其它实施例，超级结结构180可以直接邻接杂质层130。
超级结结构180基于条带结构140，条带结构140可以在从半导体部分100的基底区段151突出的各台面区150之间沿着第一横向方向行进。基底区段151可以包括杂质层130的至少一部分、整个杂质层130或者杂质层130和漂移层120的一部分。条带结构140和台面区150可以是以若干微米的规则距离交替地布置的平行条带。
台面区150可以是本征的或者可以是均匀掺杂的。根据其它实施例，台面区150中的杂质浓度沿着竖向方向改变，以使得补偿度可以例如从p负载的到n负载的逐渐地或步进地改变，或反之亦然。根据所图解的实施例，超级结结构180的定向到第一表面101的第一区段181是轻p负载的，而定向到第二表面102的第二区段182和第三区段183是轻n负载的。根据实施例，台面区150中或p负载区段和n负载区段181、182、183中的平均净杂质浓度是最多2×1014cm-3（例如最多1×1014cm-3）。
每个条带结构140包括填充结构170以及具有至少第一区段160a和第二区段160b的补偿结构160。第一区段160a和第二区段160b被倒转地提供在中间填充结构170的相对的各侧上，其中，补偿结构160的被分层的部件被关于填充结构170镜面反转地布置。
补偿结构160和补偿结构160的每个区段至少包括第一导电类型的第一补偿层161和第二导电类型的第二补偿层162。根据实施例，第二补偿层162比第一补偿层161更靠近填充结构170。根据另一实施例，第一补偿层161比第二补偿层162更靠近填充结构170。补偿结构160可以进一步包括第一导电类型和第二导电类型的层或本征层（例如第一补偿层161与第二补偿层162之间的初始本征的相互扩散层，或者进一步的成对互补掺杂补偿层161、162）。
补偿结构160至少衬连（line）台面区150的台面侧壁，其中，台面侧壁例如在竖向方向上倾斜延伸到第一表面101。补偿层161、162之间的界面平行或近似平行于补偿结构160与半导体部分100的材料之间的界面。
补偿结构160可以排它地衬连台面侧壁的笔直部分。根据所图解的实施例，补偿结构160包括衬连各台面区150之间的基底区段151的各部分并且连接第一部分160a和第二部分160b的掩埋的第三部分160c。第三部分160c可以弯曲或近似为平面。进一步的实施例可以提供补偿结构160的覆盖相邻补偿结构160之间的台面区150的顶面的进一步的部分。
补偿层161、162分别近似地是具有一般来说均匀厚度的共形（conformal）层，并且可以是通过外延生长的、具有配准于半导体部分100的单晶半导体材料的晶格而生长的晶格的单晶半导体层。根据另一实施例，可以使用局部有效加热处理通过所沉积的半导体材料（例如无定形或多晶硅）的重新结晶来形成补偿层161、162。可以在外延生长期间原位掺杂第一补偿层161和第二补偿层162。根据其它实施例，可以通过倾斜注入、等离子体掺杂或气相掺杂将第一导电类型和第二导电类型的杂质引入到补偿层161、162中。
以举例子的方式，第一补偿层161的厚度可以是至少50nm并且至多3μm。以举例子的方式，第二补偿层162的厚度可以是至少50nm并且至多3μm。第一补偿层161和第二补偿层162可以具有相同厚度或可以具有不同厚度。根据实施例，第一补偿层161的厚度在200nm到1.5μm的范围中，并且第二补偿层162的厚度在200nm至1.5μm的范围中。在竖向区段单元中，第一补偿层161中的杂质的总量可以基本上与第二补偿层162中的杂质的总量对应。例如，补偿层161、162两者都可以具有相同厚度和例如在大约2×1015cm-3至3×1017cm-3的范围中的相同平均净杂质浓度（掺杂水平）。
填充结构170可以包括介电衬层171，介电衬层171覆盖并且密封补偿结构160，并且钝化半导体表面。介电衬层171可以由一个单独的层构成，或可以包括从二氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝有机电介质（例如聚酰亚胺）或硅酸盐玻璃（例如BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅酸盐玻璃））提供的两个或更多个子层。介电衬层171可以完全填充补偿结构160的第一区段160a与第二区段160b之间的空间。根据其它实施例，介电衬层171仅衬连补偿结构160，并且填充结构170包括包含填充材料（例如本征单晶或多晶半导体材料）或空气间隙179的进一步的部分。合适的填充材料或空气间隙的存在避免了作为进入周围半导体材料的完全沟槽填充的结果而可能被另外地引发的机械应力。
半导体器件500进一步包括控制结构200，控制结构200用于控制通过第一表面101与第二表面102之间的半导体部分100的电流流动。控制结构200包括形成或掩埋在半导体部分100中的导电结构、绝缘结构或杂质区带，并且同样可以包括半导体部分100外部的导电结构和绝缘结构。
在第一表面101侧，第一电极结构310可以电连接到控制结构200，第一电极结构310在半导体器件500是IGFET的情况下可以电耦接到源极端子S，在半导体器件500是IGBT的情况下可以电耦接到发射极端子，或者在半导体器件500是半导体二极管的情况下可以电耦接到阳极端子。第一电极结构310电连接到接通状态或前向电流在半导体器件500的导通状态下流过的控制结构200的杂质区带。
第二电极结构320直接邻接半导体部分100的第二表面102。根据与超级结IGFET或半导体二极管有关的实施例，第二电极结构320直接邻接杂质层130。根据与超级结IGBT有关的实施例，第二导电类型的集电极层可以形成在杂质层130与第二电极结构320之间。第二电极结构320可以在半导体器件500是IGFET的情况下电耦接到漏极端子D，在半导体器件500是IGBT的情况下电耦接到集电极端子，或在半导体器件500是半导体二极管的情况下电耦接到阴极端子。
第一电极结构310和第二电极结构320中的每一个可以由铝Al、铜Cu、或铝或铜的合金（例如AlSi、AlCu或AlSiCu）作为（多个）主要成分而构成，或者包含铝Al、铜Cu、或铝或铜的合金（例如AlSi、AlCu或AlSiCu）作为（多个）主要成分。根据其它实施例，第一电极结构310和第二电极结构320之一或这两者可以包含具有镍Ni、钛Ti、银Ag、金Au、钨W、铂Pt和/或钯Pd作为（多个）主要成分的一个或更多个层。例如，第一电极结构310和第二电极结构320中的至少一个包括两个或更多个子层，所述子层中的至少一个包含作为（多个）主要成分的Ni、Ti、Ag、Au、W、Pt和Pd中的一个或更多个或其硅化物和/或合金。
图1B示出在施加阻断电压的情况下图1A的半导体器件500中的电场分布。实质上，电场在距第一表面101距离d3处的重掺杂杂质层130与在距离d1处的控制结构200中的相对应重掺杂区带之间延伸。该场仅穿透控制结构200和重掺杂杂质层130的一小部分。电场强度可以从两侧直到距第一表面101距离dm处增加，在距第一表面101距离dm处补偿度的符号改变且电场强度达到最大值Emax。
电场强度的斜率取决于补偿度的值，并且在补偿度高处斜率高，在补偿度低处斜率低。结果，若是雪崩机制已经被触发，则电场强度足够高以生成移动电荷载流子的峰值区域仅很小。所生成的流动到电极的载流子减小电场的斜率。Emax附近的峰值确保Emax的位置对于达到想要的雪崩电流的电流而言被稳定，从而确保跨半导体器件500的电压不立即击穿。
根据图1C，条带结构140跨过单元区域610并且延伸到包围单元区域610并且将单元区域610与连接第一表面101和第二表面102的半导体部分100的外表面103分离的边缘区域690。在单元区域610中，图1A所示的第一电极结构310电连接到控制结构200中的承载半导体器件500的导通状态下的电流的杂质区带，例如，在半导体器件500是半导体二极管的情况下电连接到阳极区带，或者在半导体器件500是n-IGFET或n-IGBT的情况下电连接到晶体管结构的源极区带。
在边缘区域690中，第一电极结构310缺失或者/以及承载导通状态下的接通状态或前向电流的杂质区带（例如半导体二极管的阳极区带或n-IGFET和n-IGBT的源极区带）缺失，不电连接到第一电极结构310或者出于其它原因而不操作。接通状态或前向电流在第一表面101与第二表面102之间在近似竖向方向上在单元区域610中占优地流动。在靠近第二表面102的区中的边缘部分690中可能只有接通状态或前向电流的可忽略部分可被检测到。对于具有提供前向阻断电压的横向适配的边缘区域690的竖向半导体器件500而言，等电势线实质上与单元区域610中的第一表面101和第二表面102平行，并且可以弯转或可以在边缘区域690中竖向地行进。
条带结构140延伸到边缘区域690中。结果，单元区域610免于负载对于条带结构140的终止固有的非一致性。进一步地，在边缘区域690中，条带结构140可以包括具有与得自条带结构140到边缘区域690中的线性投影并且分别以近似半圆形终止部分终止端部区段的端部区段的均匀配置不同的配置的端部区段149。
根据实施例，端部区段149的平均长度是条带结构140的间距的至少两倍（例如至少四倍），其中，所述间距是两个相邻条带结构140的纵向中心线之间的距离。可以通过对控制结构200内的主体区带的最后接触的外部边缘来标记单元区域610与边缘区域690之间的边界线。
图1C示意性示出包括端部区段149的终止部分并且与得自条带结构到边缘区域690中的线性投影的简单终止结构以及与以半圆形终止部分终止所有端部区段149不同的终止结构190。终止结构190允许负载的竖向或横向变化（即p型杂质的区域浓度或剂量减去n型杂质的区域浓度或剂量的横向变化）。通过举例子的方式，横向或竖向负载的局部修改可以用于增加击穿电压、雪崩耐量或换相耐量（commutation ruggedness）。
由于在半圆形终止部分中，用于第一补偿层161和第二补偿层162的不同曲率半径导致根据具有更大曲率半径的第一补偿层161的导电类型而被负载并且限制用于进行负载的处理窗口的终止部分。终止结构190对于至少部分地校正针对半圆或圆形终止部分固有的负载而言可能是有效的。
根据该实施例以及下面图解的实施例，第一导电类型是n型，第二导电类型是p型，第一电极结构310是源极电极，并且第二电极结构320是漏极电极。根据其它实施例，第一导电类型是p型并且第二导电类型是n型，第一电极可以是阳极或发射极电极并且第二电极可以是阴极或集电极电极。
根据另一实施例，超级结结构180具有跨其整个竖向延伸的第二导电类型的负载。例如，第二补偿层162可以在相等杂质浓度处比第一补偿层161更厚，或者第二补偿层162中的杂质浓度比第一补偿层161中杂质浓度更高，或者这二者都成立。台面区150可以是本征的。
此外，可以在条带结构140的掩埋边缘处增强根据第二导电类型的负载。例如，第二导电类型的杂质可以例如通过在提供补偿结构160之前注入到补偿结构160的各层中的一层中或注入到半导体部分100的直接邻接底部部分的区中而在提供填充结构170之前引入到或靠近于补偿结构160的底部部分。在条带结构140的掩埋边缘处的增强负载提供在超级结结构180的掩埋边缘处的电场分布中的显著峰值，这增加雪崩和换相耐量。
可以设置端部区段149的形状和尺寸，以使得在边缘区域690中，实现近似完美的补偿，并且标称击穿电压在边缘区域690中甚至比在单元区域610中更高。例如，掩模（诸如氧化物插塞）可以在在单元区域610中提供想要的负载的注入期间覆盖终止部分。
图2A至图2B提及其中条带结构140的端部区段149被沿着第一横向方向分段的实施例。
在图2A中，进一步的台面区152对条带结构140的端部区段149进行分段。由于被分段的端部区段149提供具有更长的总弧长度的更大曲率，因此根据具有更大曲率半径的第一补偿层161和第二补偿层162之一的导电类型的负载可以在边缘区域690中局部地增加。
图2B的半导体器件500包括在第二横向方向上延伸并且在边缘区域690中与端部区段149相交的辅助条带结构140x。在每个交点处，带有具有比第二补偿层162更小的曲率半径的第一补偿层161的四个角部部分局部地增加根据第二补偿层162的杂质类型的负载。
图3A的半导体器件500提供包括在长度上不同的端部区段149x、149y的终止结构190。端部区段149x、149y是由以举例子的方式具有半圆形、矩形或多边形形状的终止部分149a终止的线性条带结构140的线性投影。通过修改条带长度，由并非被完全补偿的端部区段149x、149y引发的负载可以被局部地调制。
根据另一实施例，半导体部分100或补偿结构160的半导体材料可以包含导致意图有的负载的过量的p型或n型杂质以使得条带部分140的长度的变化附加地局部改变边缘区域690中的负载。
结果，边缘区域690可以被提供有与单元区域610中的标称击穿电压不同的标称击穿电压。例如，边缘区域690中的标称击穿电压可以设置得比单元区域610中的标称击穿电压更高，以使得雪崩占优地发生在单元区域610的限定部分中，并且可以减少适配在靠近边缘区域690的单元区域610的一部分中由雪崩引发的电流的破坏性电流丝带（filaments）的出现。结果，可以改进雪崩耐量。
条带结构140的延伸可以以常规方式在两个、三个或更多个不同长度之间改变。例如，相邻条带结构140的端部区段149x、149y的长度在长度不同的第一长度与第二长度之间交替。
图3B的超级结半导体器件500提供边缘区域690中的圆形杂质结构192。圆形杂质结构192可以从如图1A所示的第一表面101延伸到半导体部分100中。圆形杂质结构192可以具有第二导电类型，并且可以至少部分地补偿得自条带结构140的终止部分149a中的第一补偿层161的更大曲率半径的第一导电类型的局部增加的负载。
圆形杂质结构192可以由一个单独同心环构成或者可以包括两个或更多个空间分离的分段。例如，圆形杂质结构192包括彼此空间分离的第一同心环192a和第二同心环192b。其它实施例可以提供由进一步的台面区分离的一个或更多个分段的环。
图3C和图3D示出具有在与第一横向方向垂直的第二横向方向上延伸的辅助条带结构140y、140z的边缘区域690。辅助条带结构140y、140z可以具有与条带结构140相同的尺寸和相同的配置，并且为边缘区域690的进一步的部分690b提供至少与条带结构140延伸到的部分690a相似的配置。利用辅助条带结构140y、140z，由端部区段149引发的负载可以沿着边缘区域690的整个圆周更为均匀。
图3C中图解的辅助条带结构140y在结构上与最外部条带结构140连接，而进一步的台面区153将图3D的辅助条带结构140z与最外部条带结构140在空间上分离。
图3E将提供不同长度条带结构140的实施例与可以由一个同心环构成并且可以补偿得自端部区段149中的补偿层161、162的不同曲率半径的第一导电类型的局部负载的圆形杂质结构192进行组合。
图4A的半导体器件500包括带有具有可变宽度的端部区段149的条带结构140。虽然在锥形部分的开始和结束处的补偿的不对称性可以近似地彼此抵消，但是终止部分149a具有得自用于第一补偿层和第二补偿层的不同曲率半径的更小的直径和更少的负载。与由包括台面区150的半导体部分100的背景掺杂引发的意图有的负载组合，端部区段149的宽度的变化给出用于通过调制边缘区域690中的电场分布来改进器件参数的进一步的自由度。
图4B的横截面平面沿着第一横向方向切割条带结构140。条带结构140包括沿着竖向方向改变尺寸的端部区段149。端部区段149的各部分具有与不同于单元区域610中的条带结构140的竖向延伸的横向方向垂直的竖向延伸。例如，端部区段149的至少一部分可以具有比单元区域610中的条带结构140的第一竖向延伸t1更大或更小的第二竖向延伸t2。竖向延伸的变化可以与条带结构140的宽度变化组合，以在更宽的沟槽中在RIE（反应离子束蚀刻）期间运用更高的蚀刻速率，以使得可以在针对单元区域610中的条带结构140和端部区段149这两者都提供沟槽的同一蚀刻处理期间实现深度变化。
补偿结构160的掩埋的第三区段160c可以是圆形并且产生第一补偿层161的导电类型的局部负载。在与意图有的负载组合的情况下，局部负载到第一表面101的距离可以在边缘区域690中被控制，以调整器件参数（以举例子的方式，如击穿电压、雪崩耐量和换相耐量）。
根据实施例，单元区域610可以包括在边缘区域690中缺失的第一导电类型的缓冲结构126。
在图5A和图5B中，相邻条带结构140的端部区段149在结构上彼此连接，其中，所连接的条带结构140的第一补偿层161形成连续层，并且所连接的条带结构140的第二补偿层162形成连续层。由于实施例利用分配给圆形终止部分149a的更少的体积而实现，因此对于圆形终止部分149a而言固有的第一补偿层161的导电类型的负载被减少。
图5A的半导体器件500提供连接区段148，连接区段148可以具有条带结构140的尺寸和/或内部配置。连接区段148在端部区段149的端部处将各对相邻条带结构140的两个端部区段149彼此连接。每对条带结构140形成所图解的闭合环路。
类似地，图5B的半导体器件500为条带结构140提供可以具有条带结构140的尺寸和/或内部配置的连接区段148。两个连接区段148在第一侧处将条带结构140之一的一个端部区段149连接到条带结构140的邻接条带结构的端部区段149，并且在与第一侧相对的第二侧处将同一条带结构140的另一端部区段149连接到条带结构140的邻接条带结构的端部区段149。一些或所有条带结构140可以彼此连接，并且形成所图解那样的曲折条带结构。
在图6中，半导体器件500提供具有分配给每个单个端部区段149的空间分离的终止部分149a的终止结构190。设置终止部分149a的配置，以使得在条带结构140的相同宽度和竖向延伸，与半圆形终止部分中的补偿度相比终止部分149a中的补偿度从终止部分149a外部的补偿度偏离得更少。对于半圆形终止部分而言固有的第一补偿层161的导电类型的负载可以被减少。
图7A示出在具有第一导电类型的第一补偿层161的区段中具有作为第二补偿层162的导电类型的第二导电类型的注入区带162a的终止部分149a。注入区带162减少或补偿终止部分149a的固有负载。
在提供介电衬层171之前，可以通过与第一横向方向平行的成角度注入来提供注入区带162a。根据其它实施例，可以在第二补偿层162中提供注入区带162a，以局部地增加第二补偿层162中的杂质浓度。更一般地，注入区带162可以形成在补偿结构160或邻接终止部分149a的半导体部分100的区中。注入掩模（例如半导体氧化物）可以对于倾斜注入屏蔽各台面区150之间的底部部分以及台面顶部区。
在图7B中，终止部分149a包括在与条带结构140垂直的横向方向上行进的侧壁部分149b，以减少对于半圆形终止部分而言固有的负载。可以考虑半导体部分100中的晶体平面的定向，通过蚀刻处理来提供侧壁部分149b。
根据另一实施例，通过在先前沉积的本征半导体层中引入杂质来提供补偿层161、162，在引入杂质的处理期间掩模可以覆盖终止部分149a并且暴露终止部分149a外部的本征半导体层，以使得掺杂补偿层161、162不形成在终止部分149a中。
图7C示出带有具有比具有由终止部分149a外部的填充结构170的宽度给定的直径的半圆形更大的弧长度的圆形部分的终止部分149a。归因于更高的弧长度，归因于第一补偿层161和第二补偿层162的不同曲率半径的固有负载可以增加。
图7D的终止部分149a包括对于第一横向方向倾斜而行进并且以一定角度会合的两个会合部分。会合部分可以彼此相交，或者可以通过进一步的部分（例如具有比填充结构170的宽度更小的长度并且与第一横向方向垂直而行进的部分）而连接。
由于外延生长可以提供取决于晶体定向的生长速率，或者可以在窄的或尖状的角部提供更快的生长速率，因此第二补偿层162可以以由第一补偿层161窄化的角度更快地生长，以使得局部地更厚的第二补偿层162可以补偿用于第一补偿层161的更大曲率半径的效应。
图8中的超级结半导体器件在单元区域610的第一部分611中具有第一标称击穿电压，在单元区域610的第二部分612中具有比第一标称击穿电压更低的第二标称击穿电压。
单元区域610或其一部分的击穿电压是超级结结构的杂质分布和几何形状参数的已知函数。单元区域610或其一部分的标称击穿电压是得自用于超级结结构的目标几何形状参数和目标杂质分布的击穿电压。归因于处理引发的非一致性，单元区域610的任意部分的实际击穿电压可能从标称击穿电压偏离。
当在常规器件中已经触发受控制的雪崩击穿（例如在未钳位的感应切换环境中）时，雪崩击穿在单元区域610中出现的位置取决于几何形状参数和杂质数量的一致性。如果一致性高，则所生成电荷载流子以及关断状态电流可以均匀地分布在整个单元区域610上，并且热应力在相当大的区域上分散。如果一致性低，则所生成的电荷载流子和关断状态电流聚集在很少的点处，导致在相当窄的区域中的高的热应力。局部热应力可能损坏单元区域610的一部分而使得器件特性逐渐地或突然地劣化。结果，雪崩耐量经常取决于无法完全以经济方式被控制的处理参数。
利用超级结半导体器件500，雪崩击穿发生的区域在由良好限定的第二部分612所限定的物质中。根据实施例，第一部分611和第二部分612之间的标称击穿电压的差比第一部分611中的实际击穿电压的估计变化更高。例如，第二标称击穿电压是第一标称击穿电压的至多90%。结果，近似地没有雪崩效应发生在第一部分611中。
可以选择第一标称击穿电压与第二标称击穿电压之间的差，以使得在第二部分612中生成在雪崩击穿中所生成的移动电荷载流子的至少50%。第二部分612可以覆盖单元区域610至少5%和至多80%（例如近似10%至20%）。邻近效应或负载效应引起靠近单元区域610的边缘的几何波动。例如，外表面103附近缺少蚀刻剂可能导致靠近外表面103所蚀刻的沟槽和通过填充所蚀刻的沟槽而获得的区域与在半导体主体100的中心部分中相比更窄和/或更浅。根据实施例，第二部分612可以与单元区域610的边缘间隔开。结果，在第二部分612中，几何形状参数和杂质分布更均匀，并且雪崩效应在第二部分612中均匀地分散。
第二部分612的横截面区域可以明显比单元区域610更窄（例如单元区域610的至多15%）。由于与在更宽的区域中相比在更窄的区域中发生更少的处理非一致性，并且邻近效应和负载效应归因于类似的邻近物而减少，因此更耐受雪崩行为。第二部分612的横截面区域可以是单元区域610的至少2%以使得在雪崩击穿中电荷载流子生成和关断状态电流在足够大的区域上延伸，以避免过度加热的点。
可以在最佳地耗散热能的单元区域610的部分中提供第二部分612。根据实施例，第二部分612具有在第一表面和第二表面上提供的金属电极的中心部分的竖向投影中的单个分区。例如，可以在边缘区域690的远处在单元区域610或半导体主体100的中心部分中提供第二部分612，以使得可以耗散更高的功率量而不会不可逆地损坏晶体管单元。可以避免邻近效应。
其它实施例可以例如在接触区段（例如接合焊盘）的竖向投影中和/或接触区段的竖向投影附近提供具有两个或更多个在空间上间隔开的分段的被分段的第二部分612，其中，引线被接合到超级结半导体器件500的金属结构。将雪崩效应聚集在具有足够热耗散的区中进一步改进雪崩耐量。第二部分612的横截面可以是圆形、椭圆形、卵形、六边形或矩形（例如正方形）。
图9A提及具有包括直接邻接与第一表面101相对的第二表面102的第一导电类型的杂质层130的半导体部分100的半导体器件500。在第二部分612中，在条带结构140与杂质层130之间提供缓冲结构127，缓冲结构127可以是连续或分段的结构，并且具有第一导电类型。缓冲结构127在第一部分611中缺失。缓冲结构127进一步使半导体部分100的n负载的区段中的n型负载失谐，并且与第一部分611中的标称击穿电压相比局部地减少第二部分612中的标称击穿电压。在另一实施例中，缓冲结构127提供场截止，并且与漂移层120相比被更高地掺杂。
图9B提及提供具有在单元区域610的第一部分611中的第一竖向延伸以及在第二部分612中的不同的第二竖向延伸的条带结构140的实施例。例如，条带结构140在第二部分612中更浅，并且可能得自漂移层120的对应区段中的背景杂质或者得自不平衡的补偿结构160的局部n负载增加，并且标称击穿电压被局部地减小。
在图9C的半导体器件500的第二部分612中，附加的台面区151c对条带结构140进行分段以局部地增加与条带结构140的掩埋边缘对应的漂移层120的竖向区段中的n型负载，以局部地减少标称击穿电压。
图9D的半导体器件500在第一部分611中提供第一台面区150a并且在第二部分612中提供第二台面区150b，其中，第一台面区150a与第二台面区150b相比在竖向区段中包含更多的第一导电类型或第二导电类型的杂质。例如，在第一台面区150a和第二台面区150b具有定向到第一表面101的第一轻p负载区段以及定向到第二表面102的第二轻n负载区段的情况下，第二台面区150b可以在第一区段中具有更高的p负载，或者在第二区段中具有更高的n负载。在另一实施例中，取决于整体负载情况，第二台面区150b可以比第一台面区150a更宽或更窄。
在图10A和图10B中，半导体器件500包括具有在从单元区域161中的基底区段突出的各台面区150之间布置的条带结构140的半导体部分100。每个条带结构140包括具有在填充结构的相对侧上倒转地提供的第一区段和第二区段的补偿结构。填充结构可以包括轻掺杂硅或空气间隙。每个区段至少包括第一导电类型的第一补偿层161和互补的第二导电类型的第二补偿层162。条带结构140可以是布置在单元区域610内的闭合环路。条带结构140可以在边缘区域690中缺失。
第一电极结构被布置在定向到台面区150的半导体部分100的一侧处。在单元区域610中，第一电极结构电连接到电流在半导体器件500的导通状态下流过的杂质区带。在边缘区域690中，电流在导通状态下流过的第一电极结构和/或杂质区带可能出于其它原因缺失、未连接或者不起作用，以使得在边缘区域690中在靠近与第一表面相对的第二表面102的区中只流过可忽略的电流。
成环路的条带结构140避免得自在终止部分处的不对称性的局部负载。在可以是四分之一圆周的弯转区段中，第一补偿层161在轮廓处具有比第二补偿层162更大的曲率半径，而沿着内部线路第二补偿层162具有更大的曲率半径以使得不对称负载至少部分地彼此抵消。
图10A在单元区域610中排它地提供条带结构140。边缘区域690可以包括或可以不包括可以具有第二导电类型的同心圆形杂质结构192。圆形杂质结构192可以是从第一表面延伸到半导体部分100中的第二导电类型的浅阱。根据另一实施例，边缘区域192可以包括一个或更多个进一步的条带结构140，条带结构140可以形成连续的或分段的同心环路。
图10B提及在单元区域610中形成相邻环或环路的条带结构140。环路可以在单元区域610的各个部分中具有不同的尺寸以局部地调制标称击穿电压。可以在没有成环路的条带结构140的情况下、在圆周条带结构的情况下或在具有与单元区域610中的条带结构140相同或不同的尺寸的成环路的条带结构140的情况下提供边缘区域690。
图11A至图11C图解半导体器件500的控制结构200的实施例。控制部分200基于具有形成相应IGFET单元的漏极结构部分的补偿结构160的第一补偿层161的IGFET单元。
图11A示出包括具有在半导体部分100的外部提供的栅极电极210的平面FET的控制结构200。半导体部分100包括从第一表面101延伸到半导体部分100中的第二导电类型的主体区带115。主体区带115可以形成于提供在补偿沟槽170的在补偿沟槽170与第一表面101之间的竖向投影中的半导体主体中。例如，可以通过凭借外延生长或凭借例如通过使用激光器对所沉积的半导体层进行退火来填充或过度生长先前所形成的补偿沟槽170而形成半导体主体。
主体区带115可以具有至少1×1015cm-3和至多1×1018cm-3的平均净杂质浓度。每个主体区带115可以在结构上连接到分配给在各半导体台面150之间行进的多个条带结构140中的一个的补偿结构160的第二补偿层162。在每个主体区带115中，第一导电类型的一个或两个源极区带110被形成并且嵌入在主体区带115中，并从第一表面101延伸到基底区带115中。重掺杂的接触区带117可以在相邻的各源极区带110之间延伸到主体区带115中，以用于提供第一电极结构310与主体区带115之间的欧姆接触。
在每个IGFET单元中，栅极电介质205以电容方式将栅极电极210与主体区带115的沟道部分耦接，以使得施加到栅极电极210的电势控制可以沿着第一表面101在半导体台面150中形成并且可以在结构上与第一补偿层161连接的、在源极区带110与第一导电类型的链接区带121之间的沟道部分中的电荷载流子分布。链接区带121可以直接邻接第一表面101，以使得在IGFET单元的接通状态下，在沿着栅极电介质205的主体区带115中形成的导通沟道通过链接区带121将源极区带110与第一补偿层161连接。
介电结构220包封栅极电极210，并且将栅极电极210与第一电极结构310介电绝缘。第一电极结构310通过各绝缘栅极电极结构210之间的开孔电连接到源极区带110和接触区带117。
根据另一实施例，源极区带110和主体区带115形成在半导体台面150中，其中，具有第一导电类型的第一补偿层161可以比具有第二导电类型的第二补偿层162更靠近填充结构170。例如，对于具有形成在半导体台面150中的横向IGFET单元的n-FET或n-IGBT而言，n型第一补偿层161可以比p型第二补偿层162更靠近填充结构170。
图11B关于在补偿沟槽170的竖向投影中在半导体层中形成主体区带115、接触区带117和源极区带110与图11A的控制结构200对应。与图11A相比差别在于掩埋栅极电极210形成于在各相邻条带结构140之间延伸到半导体部分100中的栅极沟槽中。栅极沟槽可以具有与各条带结构140之间的台面区150相同的宽度。沟道部分沿着竖向栅极电介质205在竖向方向上延伸通过主体区带115。在每个IGFET单元中，沟道可以形成在源极区带110与第一补偿层161之间或形成在源极区带110与链接区带之间，链接区带具有第一导电类型并且在结构上与第一补偿层161连接。
第一介电结构222将栅极电极210与第一电极结构310介电绝缘，并且第二介电结构224将栅极电极210与台面区150介电绝缘。
图11C图解形成在各条带结构140之间的台面区150中的、具有栅极电极210、主体区带115和源极区带110的控制结构200。栅极电极210形成在从第一表面101延伸到台面区150中的栅极沟槽中。对于每个IGFET单元，第一介电结构222将栅极电极210与从第一表面101沿着栅极沟槽延伸到台面区150中的源极区带110分离。第二介电结构224将栅极电极210与形成在台面区150中并且在结构上连接到第一补偿层161的第一导电类型的链接区带121分离。主体区带110形成在与栅极电极210的竖向延伸对应的台面区150的竖向区段中，并且在结构上连接到第二补偿层162。
第三介电结构226将第一电极结构310与台面区150介电绝缘，并且可以在条带结构140的最上部分中形成插塞。每个插塞密封形成在填充结构170的中心部分中的空气间隙179，并且保护直接邻接条带结构140的主体区带115的侧壁。根据另一实施例，可以替代插塞在半导体台面150的外部提供栅极电极210或在插塞内提供栅极电极210。
图11A至图11C的控制结构200中的每一个以及其它可以与如在先前的图中图解的半导体器件500组合。
虽然已经在此图解并且描述了具体实施例，但是本领域普通技术人员将领会在不脱离本发明的范围的情况下，可以由多种替换和/或等同的实现来代替所示出并且描述的具体实施例。本申请意图覆盖在此所讨论的具体实施例的任何改动和变形。因此，意图仅由权利要求及其等同物来限制本发明。

Claims (28)

1.一种超级结半导体器件，包括：
半导体部分，包括在从单元区域中的基底区段突出的各台面区之间的条带结构，每个条带结构包括包含在填充结构的相对的侧上倒转地提供的第一区段和第二区段的补偿结构，每个区段包括第一导电类型的第一补偿层和互补的第二导电类型的第二补偿层，其中，
所述条带结构在横向方向上延伸到单元区域周围的边缘区域中，所述条带结构在边缘区域中包括具有终止部分的端部区段；所述终止部分在具有第一导电类型的第一补偿层的区段中具有作为第二补偿层的导电类型的第二导电类型的注入区带。
2.如权利要求1所述的超级结半导体器件，进一步包括：
第一电极结构，被提供在所述半导体部分的被定向到台面区的一侧处，并且在单元区域中电连接到接通状态或前向电流在半导体器件的导通状态下流过的杂质区带。
3.如权利要求1所述的超级结半导体器件，其中，所述填充结构包括空气间隙。
4.如权利要求1所述的超级结半导体器件，其中：
所述条带结构是在第一横向方向上延伸通过单元区域的线性条带；以及
所述端部区段的配置与得自线性条带结构到与半圆形终止部分组合的边缘区域中的投影的配置不同。
5.如权利要求4所述的超级结半导体器件，其中，所述端部区段被沿着所述第一横向方向分段。
6.如权利要求5所述的超级结半导体器件，其中，进一步的台面区沿着所述第一横向方向在空间上分离每个端部区段的分段。
7.如权利要求5所述的超级结半导体器件，进一步包括：
辅助条带结构，在边缘区域中与所述条带结构相交。
8.如权利要求1所述的超级结半导体器件，其中，相邻的条带结构的端部区段具有沿着所述第一横向方向的不同的长度。
9.如权利要求1所述的超级结半导体器件，其中，所述端部区段具有不同于单元区域中的所述条带结构的竖向延伸的与横向方向垂直的竖向延伸。
10.如权利要求9所述的超级结半导体器件，其中，单元区域包括第一导电类型的缓冲区，所述缓冲区至少在边缘区域的一部分中缺失。
11.如权利要求1所述的超级结半导体器件，其中，相邻的条带结构的端部区段在结构上彼此连接，所连接的条带结构的所述第一补偿层形成第一连续层，并且所连接的条带结构的所述第二补偿层形成第二连续层。
12.如权利要求11所述的超级结半导体器件，其中，所述补偿结构的连接区段将各对相邻的条带结构的两个端部区段彼此连接。
13.如权利要求11所述的超级结半导体器件，其中，所述补偿结构的连接区段在第一侧处将所述条带结构中的一个的一个端部区段连接到所述条带结构的邻接条带结构的端部区段，并且在与所述第一侧相对的第二侧处将所述条带结构的另一端部区段连接到所述条带结构的邻接条带结构的端部区段。
14.如权利要求1所述的超级结半导体器件，其中，对于所述条带结构中的每一个，与半圆形终止部分中的补偿度相比，终止部分中的补偿度从所述终止部分外部的补偿度偏离得更少。
15.如权利要求14所述的超级结半导体器件，其中，所述终止部分和/或邻接所述终止部分的所述半导体部分的区包括更靠近所述填充结构的补偿层的导电类型的所述注入区带。
16.如权利要求14所述的超级结半导体器件，其中，所述终止部分包括在与所述条带结构垂直的横向方向上行进的侧壁部分。
17.如权利要求14所述的超级结半导体器件，其中，所述终止部分包括具有比所述终止部分外部的所述填充结构的宽度更大的直径的圆形部分。
18.如权利要求14所述的超级结半导体器件，其中，所述终止部分包括对于所述条带结构倾斜而行进的两个会合部分。
19.如权利要求1所述的超级结半导体器件，其中，所述超级结半导体器件在单元区域的第一部分中具有第一标称击穿电压，并且在单元区域的第二部分中具有比所述第一标称击穿电压更低的第二标称击穿电压。
20.如权利要求19所述的超级结半导体器件，其中，所述半导体部分包括直接邻接与第一表面相对的第二表面的第一导电类型的杂质层，以及在所述第二部分中的在所述条带结构与所述杂质层之间的第一导电类型的缓冲结构，所述缓冲结构在所述第一部分中缺失。
21.如权利要求19所述的超级结半导体器件，其中，所述条带结构在所述第一部分中具有沿着与所述第一表面垂直的竖向方向的第一竖向尺寸并且在所述第二部分中具有不同的第二竖向尺寸。
22.如权利要求19所述的超级结半导体器件，其中，在所述第二部分中，附加的台面区将所述条带结构分段。
23.如权利要求19所述的超级结半导体器件，其中，所述第一部分和所述第二部分中的一个之中的台面区包含比所述第一部分和所述第二部分中的另一个更多的第一导电类型或第二导电类型的杂质。
24.一种超级结半导体器件，包括：
半导体部分，包括在从基底区段突出的各台面区之间的条带结构，每个条带结构包括包含在填充结构的相对的侧上倒转地提供的第一区段和第二区段的补偿结构，每个区段包括第一导电类型的第一补偿层和互补的第二导电类型的第二补偿层，其中，
所述条带结构是闭合环路并且包括终止部分，所述终止部分在具有第一导电类型的第一补偿层的区段中具有作为第二补偿层的导电类型的第二导电类型的注入区带。
25.如权利要求24所述的超级结半导体器件，进一步包括：
第一电极结构，被提供在所述半导体部分的被定向到台面区的一侧处，并且在单元区域中电连接到电流在半导体器件的导通状态下流过的杂质区带。
26.如权利要求24所述的超级结半导体器件，其中，所述填充结构包括空气间隙。
27.如权利要求24所述的超级结半导体器件，进一步包括：
在单元区域周围的边缘区域中的同心圆形杂质结构。
28.如权利要求24所述的超级结半导体器件，其中，所述条带结构是相邻的环路。
CN201410179436.1A 2013-05-01 2014-04-30 基于填充结构、含补偿层的补偿结构的超级结半导体器件 Active CN104134684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/874,965 US9117694B2 (en) 2013-05-01 2013-05-01 Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US13/874965 2013-05-01

Publications (2)

Publication Number Publication Date
CN104134684A CN104134684A (zh) 2014-11-05
CN104134684B true CN104134684B (zh) 2017-06-13

Family

ID=51727573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410179436.1A Active CN104134684B (zh) 2013-05-01 2014-04-30 基于填充结构、含补偿层的补偿结构的超级结半导体器件

Country Status (3)

Country Link
US (2) US9117694B2 (zh)
CN (1) CN104134684B (zh)
DE (1) DE102014105986A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627328B2 (en) 2014-10-09 2017-04-18 Infineon Technologies Americas Corp. Semiconductor structure having integrated snubber resistance
JP2017054959A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
DE102016100519B4 (de) * 2016-01-13 2023-05-17 Infineon Technologies Austria Ag Halbleitervorrichtungen, die eine Randkonstruktion mit geraden Abschnitten und Eckabschnitten umfassen
US9768247B1 (en) * 2016-05-06 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device having improved superjunction trench structure and method of manufacture
DE102016115805B4 (de) * 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit
US9972681B2 (en) * 2016-08-30 2018-05-15 Power Integrations, Inc. High voltage vertical semiconductor device with multiple pillars in a racetrack arrangement
US10727326B2 (en) 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)
EP3916761A1 (en) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Method for producing a superjunction device
CN111384155A (zh) * 2020-05-29 2020-07-07 电子科技大学 一种超级结器件
CN112447826B (zh) * 2020-11-24 2023-03-24 北京工业大学 平面型igbt结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284585A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 電界効果トランジスタ
CN101673764A (zh) * 2008-09-08 2010-03-17 半导体元件工业有限责任公司 具有竖直电荷补偿结构和次表面连接层的半导体装置以及方法
CN102082168A (zh) * 2009-10-30 2011-06-01 万国半导体股份有限公司 交错柱超级结
CN102194882A (zh) * 2010-03-15 2011-09-21 瑞萨电子株式会社 半导体器件

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
WO2000038242A1 (de) 1998-12-18 2000-06-29 Infineon Technologies Ag Leistungshalbleiterbauelement
US6546516B1 (en) 1999-11-22 2003-04-08 International Business Machines Corporation Method and apparatus for measuring timing characteristics of message-oriented transports
DE10057612B4 (de) 2000-11-21 2012-03-08 Infineon Technologies Ag Vertikales Halbleiterbauelement mit vertikalem Randabschluss
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP4728508B2 (ja) 2001-06-11 2011-07-20 株式会社東芝 縦型電力用半導体素子の製造方法
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6576516B1 (en) 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
DE102004037153B4 (de) 2004-07-30 2011-09-15 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauteils
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
JP4923416B2 (ja) 2005-03-08 2012-04-25 富士電機株式会社 超接合半導体装置
JP5072221B2 (ja) * 2005-12-26 2012-11-14 株式会社東芝 半導体装置及びその製造方法
JP4696986B2 (ja) * 2006-03-17 2011-06-08 トヨタ自動車株式会社 スーパージャンクション構造を有する半導体装置の製造方法
DE102006025218B4 (de) 2006-05-29 2009-02-19 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
US7411266B2 (en) 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
KR101279574B1 (ko) 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
US20080203470A1 (en) 2007-02-28 2008-08-28 Infineon Technologies Austria Ag Lateral compensation component
JP4564509B2 (ja) 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
DE102007030755B3 (de) 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
IT1397574B1 (it) * 2008-12-29 2013-01-16 St Microelectronics Rousset Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo
US7943989B2 (en) 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US8390058B2 (en) * 2009-06-12 2013-03-05 Aplha and Omega Semiconductor Incorporated Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions
US7910486B2 (en) 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8373208B2 (en) 2009-11-30 2013-02-12 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US7892924B1 (en) 2009-12-02 2011-02-22 Alpha And Omega Semiconductor, Inc. Method for making a charge balanced multi-nano shell drift region for superjunction semiconductor device
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284585A (ja) * 2000-03-31 2001-10-12 Shindengen Electric Mfg Co Ltd 電界効果トランジスタ
CN101673764A (zh) * 2008-09-08 2010-03-17 半导体元件工业有限责任公司 具有竖直电荷补偿结构和次表面连接层的半导体装置以及方法
CN102082168A (zh) * 2009-10-30 2011-06-01 万国半导体股份有限公司 交错柱超级结
CN102194882A (zh) * 2010-03-15 2011-09-21 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
DE102014105986A1 (de) 2014-11-06
CN104134684A (zh) 2014-11-05
US9117694B2 (en) 2015-08-25
US20140327070A1 (en) 2014-11-06
US20150325641A1 (en) 2015-11-12
US9627471B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
CN104134684B (zh) 基于填充结构、含补偿层的补偿结构的超级结半导体器件
US10692861B2 (en) Method of manufacturing a semiconductor device
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
JP6200938B2 (ja) ストライプ状トレンチゲート構造、トランジスタメサおよびダイオードメサを有する半導体素子
KR101749408B1 (ko) 셀 영역의 규칙적으로 배열된 필드 전극 구조체들 및 에지 영역의 종단 구조체들을 갖는 반도체 디바이스
CN105097906B (zh) 半导体器件和有形成在半导体台面源区绝缘栅双极晶体管
US20170309711A1 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing same
CN102782845B (zh) 半导体装置
US20160372538A1 (en) Method of Manufacturing a Semiconductor Device Having a Charge Compensation Region Underneath a Gate Trench
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
US20170221989A1 (en) Semiconductor Device with Superjunction Structure and Transistor Cells in a Transition Region Along a Transistor Cell Region
CN104009084A (zh) 在单元区域中带有额定击穿电压的超级结半导体器件
US10115795B2 (en) Semiconductor device and method of manufacturing same
US11133378B2 (en) Semiconductor device including trench contact structure and manufacturing method
CN104851915B (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
CN104134685A (zh) 具有带有补偿层和介电层的超级结结构的半导体器件
US20220246744A1 (en) Transistor device and method of manufacturing
JP7443304B2 (ja) 半導体装置
US20180331181A1 (en) Wide-Bandgap Semiconductor Device Including Gate Fingers Between Bond Pads
US11810912B2 (en) Semiconductor devices having asymmetric integrated gate resistors for balanced turn-on/turn-off behavior
EP3640996B1 (en) Semiconductor device
US20170200791A1 (en) Semiconductor Device Including an Edge Construction with Straight Sections and Corner Sections
KR102176701B1 (ko) 전력 반도체 소자
WO2024055049A2 (en) Termination structures for mosfets
CN111739888A (zh) 晶体管器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant