CN104851915B - 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 - Google Patents
槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 Download PDFInfo
- Publication number
- CN104851915B CN104851915B CN201510184598.9A CN201510184598A CN104851915B CN 104851915 B CN104851915 B CN 104851915B CN 201510184598 A CN201510184598 A CN 201510184598A CN 104851915 B CN104851915 B CN 104851915B
- Authority
- CN
- China
- Prior art keywords
- compound semiconductor
- semiconductor power
- groove
- region
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 150000001875 compounds Chemical class 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000015556 catabolic process Effects 0.000 title claims abstract description 21
- 210000000746 body region Anatomy 0.000 claims abstract description 11
- 238000009826 distribution Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种槽栅型化合物半导体功率VDMOS器件及提高其击穿电压的方法，通过在沟槽型化合物半导体功率VDMOS器件的沟槽下方引入与Body区域具有相同电势的分布式同型掺杂区域，当在功率器件的源区施加一定的反向电压后，在沟槽下方形成连续的耗尽区，避免了沟槽型化合物半导体功率VDMOS器件最薄弱的绝缘介质层击穿问题，制作工艺简单，并可有效提高其耐压能力。
Description
【技术领域】
本发明涉及半导体制造领域，特别是涉及一种提高槽栅型化合物半导体功率VDMOS器件击穿电压的方法。
【背景技术】
功率VDMOS器件是进行功率处理的多数载流子半导体器件，通常可分为平面栅型VDMOS以及槽栅型VDMOS器件。其中槽栅型VDMOS器件因为具有较低的导通电阻，在工业界具有较广泛的应用。第一代功率器件的核心材料为硅，其外延工艺、高浓度定向掺杂技术，高温扩散技术及表面平整化工艺等均已十分成熟，以硅为核心材料的槽栅型功率VDMOS器件应用于我们生活中的各个方面。典型的槽栅型功率VDMOS器件如图1所示(以NMOS为例，下同)，其中；反型层沟道11仅在器件开启时形成，源区电子经由此处汇集到漏区。
随着新材料技术的发展，基于氮化镓(GaN)、碳化硅(SiC)等的化合物半导体材料，因与硅(Si)材料器件相比具有能带宽、热导率大、电子饱和漂移速率高、抗辐射能力强等优异的物理化学以及电学特性，在超高频、大功率、高电迁移率等方面表现出优越的性能，相比目前成熟的半导体硅器件，在高压、高温、高速、高集成度等各种苛刻环境条件下获得广泛应用。
相比于成熟的硅加工设备与工艺技术，化合物半导体因其材料本身的物理及化学特性性质，在诸多方面仍有较大局限性；在使用传统的沟槽型技术制备化合物半导体功率器件时，因漏区(Drain)与栅区(Gate)之间绝缘层击穿电压较低，无法体现其固有的材料的高耐压性能。以最常用的SiO2作为栅区介质层为例，其雪崩击穿电场强度约为10MV/Cm，对常用的功率半导体VDMOS器件，为保证开启电压在2～4V之间，典型的SiO2介质层厚度为600～1000A左右，对应击穿电压约为60～100V，远远小于化合物半导体功率VDMOS器件所需的1200～6500V耐压需求，如图2所示；栅极绝缘层介质承受最大电场强度，电场强度极高。
中国专利公开第CN 1056018A号公开了一种可有效缓解高耐压与低导通电阻矛盾的方法，通过一种用两种导电类型材料间接排列的复合缓冲层结构，替代通常的一种导电类型的漂移区；当复合缓冲层内两种电荷总量仿佛时，绝大部分电场互相抵消，使得该器件可以承受较高的源漏电压，这种技术被称为超结技术(Super Junction)。超结技术需要用不同掺杂的区域贯穿源漏区，加工工艺极其困难，不适合于化合物半导体槽栅器件的大规模低成本制作。同时超结技术未从根本上解决槽栅型化合物半导体功率VDMOS绝缘层抗压能力较低的问题。如图3至图5所示，分别为(以平面VDMOS为例，槽栅型仅在Gate区结构不同，超结工艺结构类似)。
中国专利公开第CN 10164791A号公开了另一种超结功率半导体器件。该器件通过局部加厚槽栅内多晶硅与导电区域绝缘层厚度，并设计特殊形状(尽量少的尖角以平缓电场分布)的漂移区连接槽栅底部与漏极，对超结技术进行了局部的优化；但该专利所应用的器件主要为中压应用(50～100V)，在保持器件集成度前提下(槽栅宽度不变)，对绝缘层击穿问题无根本性改善，如图6所示。
【发明内容】
本发明的目的提供一种槽栅型化合物半导体功率VDMOS器件及提高其击穿电压的方法，在对化合物半导体功率器件的开启性能不产生较大的影响下，大幅度提高沟槽型化合物半导体器件的反向耐压性能；该方法与目前化合物半导体功率器件加工工艺具有非常高的兼容性，易于加工与实现。
为了实现上述目的，本发明采用如下技术方案：
槽栅型化合物半导体功率VDMOS器件及提高其击穿电压的方法，在槽栅型化合物半导体功率VDMOS器件的沟槽正下方的漂移区中引入若干不连续的分布式掺杂区域，所述不连续的分布式掺杂区域与该槽栅型化合物半导体功率VDMOS器件的Body区域具有同样类型的掺杂并通过金属层连接以保持同样的电势。
所述不连续的分布式掺杂区域的个数大于或等于3。
不连续的分布式掺杂区域的掺杂类型与漂移区掺杂类型相反。
不连续的分布式掺杂区域的掺杂区域浓度为漂移区域掺杂浓度的0.01-100倍。
该槽栅型化合物半导体功率VDMOS器件在开启状态时，载流子(对NMOS为电子，对PMOS器件为空穴，下同)经由分布式区域的间隙汇集到漏区；该槽栅型化合物半导体功率VDMOS器件处于反向偏压时，通过分布式掺杂区域与漂移区之间形成的耗尽层包围沟槽下部，使得沟槽型化合物半导体器件的击穿不发生在栅区域下方。
所述分布式掺杂区域通过多层外延技术制备。
一种槽栅型化合物半导体功率VDMOS器件，该栅型化合物半导体功率VDMOS器件的沟槽正下方的漂移区中设有若干不连续的分布式掺杂区域，所述不连续的分布式掺杂区域与该槽栅型化合物半导体功率VDMOS器件的Body区域具有同样类型的掺杂并通过金属层区域互联。
所述不连续的分布式掺杂区域的个数大于或等于3。
不连续的分布式掺杂区域的掺杂类型与漂移区掺杂类型相反。
不连续的分布式掺杂区域的掺杂区域浓度为漂移区域掺杂浓度的0.01-100倍。
相对于现有技术，本发明具有以下有益效果：本发明通过在沟槽型化合物半导体功率VDMOS器件的沟槽下方引入与Body区域具有相同电势的分布式同型掺杂区域，当在功率器件的源区施加一定的反向电压后，在沟槽下方形成连续的耗尽区，避免了沟槽型化合物半导体功率VDMOS器件最薄弱的绝缘介质层击穿问题，制作工艺简单，并可有效提高其耐压能力。
【附图说明】
图1为典型的槽栅型功率VDMOS器件示意图；
图2为槽栅型化合物半导体功率VDMOS器件示意图；
图3为纵向Super Junction结构的槽栅型化合物半导体功率VDMOS器件示意图；
图4为Semi-Super Junction结构的槽栅型化合物半导体功率VDMOS器件示意图；
图5为横向Super Junction结构的槽栅型化合物半导体功率VDMOS器件示意图；
图6为一种对槽栅型功率VDMOS器件进行绝缘层介质厚度、绝缘层介质形貌及临近区域掺杂方式优化的工艺结构示意图；
图7为本发明位于沟槽正下方的分布式Body掺杂原理，其中器件正向导通；
图8为本发明位于沟槽正下方的分布式Body掺杂原理，其中器件反向偏置；
图9a为在施加50V反向偏压时，传统器件的电势分布示意图；
图9b为在施加50V反向偏压时，本发明器件的电势分布示意图；
其中，1为Draim漏区电极引出端；2为N+掺杂区域；3为N-漂移区；4为P Body区域；5为N+源区；6为源区电极引出端；7为栅区电极引出端；8为可导电沟槽填充区域；9为栅绝缘层介质；10为分布式P型掺杂区域；11为反型层沟道；12为PN结耗尽层。
【具体实施方式】
请参阅图7所示，本发明一种提高槽栅型化合物半导体功率VDMOS器件击穿电压的方法，通过在槽栅型化合物半导体功率器件的沟槽正下方的漂移区中引入3个以上不连续的分布式掺杂区域，该不连续的分布式掺杂区域与该功率器件Body区域具有同样类型的掺杂并保持同样的电势(各分布式掺杂区域与Body区域通过金属层区域互联)，其掺杂区域浓度可以通过工艺进行调整，通常与器件漂移区域浓度相差在2个数量级以内(不连续的分布式掺杂区域的掺杂区域浓度为漂移区域掺杂浓度的0.01-100倍)但掺杂类型相反；请参阅图7所示，该分布式区域在功率器件开启状态(对NMOS器件，栅压为正向，通常为2～4伏特)，载流子(对NMOS为电子，对PMOS器件为空穴，下同)经由分布式区域的间隙汇集到漏区(Drain)，对器件的开启特性影响有限。
请参阅图8所示，在该功率器件处于反向偏压时，通过新引入的不连续的分布式掺杂区域，使得该分布式掺杂区域与漂移区之间形成的耗尽层包围沟槽下部，使得沟槽型化合物半导体器件的击穿不发生在传统器件的栅区域下方，从而可大幅提高该类型功率器件的耐压性能指标；有效的规避了栅绝缘层介质击穿的问题。
本发明通过在槽栅型化合物半导体功率器件的沟槽正下方的漂移区中引入3个以上不连续的分布式掺杂区域，各分布式掺杂区域与Body区域通过金属层区域互联，保持同样电势；各分布式掺杂区域保持一定距离，在器件开启(栅极加电压实现Body区域反型)状态时多数载流子(电子或空穴)经由各掺杂区域空隙处汇集至漏极，实现器件开启；当器件处于关闭状态(栅极无外加电压)时，在漏极电压达到槽栅底角处绝缘层击穿电场强度之前(如对SiO2介质层，击穿电场强度<10MV/Cm)，实现各分布式掺杂区域的耗尽层连接并承当主要的压降，提高器件整体耐压性能。
因化合物半导体材料能带间隙较大，注入与扩散工艺具有难度，通常采用MOCVD外延工艺来实现不同掺杂类型及杂质数量的薄膜；本发明所描述的化合物半导体器件结构中，分布式掺杂区域通过多层外延技术来实现。假设该分布式掺杂区域在纵向位于N个不同的高度，可以轻易得知，采用符合要求的<N道外延工艺，随之以光刻及刻蚀，仅保留选定区域，以此类推即可实现分布式反型掺杂器件结构，获得器件击穿电压。
以下基于45umx5um尺寸的GaN材料的沟槽类VDMOS器件为例，其N漂移区/P-Body区域/N+区域浓度分别为N型掺杂4E15Cm-3/P型掺杂1E16Cm-3/N型掺杂1E17Cm-3；栅氧化层厚度为2000A，其对应击穿电压<200V；采用新的器件结构时选用的分布式P型掺杂浓度为P型掺杂1E16Cm-3。
在施加正向偏压VD＝1.0V时，本发明新的器件的正向导通性能仅受较小的影响；在施加50V反向偏压时，本发明新型器件的电势分布变缓，如下图9b所示，栅氧化层处电场得到有效降低。
Claims (10)
1.提高槽栅型化合物半导体功率VDMOS器件击穿电压的方法，其特征在于，在槽栅型化合物半导体功率VDMOS器件的沟槽正下方的漂移区中引入若干不连续的分布式掺杂区域，所述不连续的分布式掺杂区域与该槽栅型化合物半导体功率VDMOS器件的Body区域具有同样类型的掺杂并保持同样的电势。
2.根据权利要求1所述的方法，其特征在于，所述不连续的分布式掺杂区域的个数大于或等于3。
3.根据权利要求1所述的方法，其特征在于，不连续的分布式掺杂区域的掺杂类型与漂移区掺杂类型相反。
4.根据权利要求1所述的方法，其特征在于，不连续的分布式掺杂区域的掺杂区域浓度为漂移区域掺杂浓度的0.01-100倍。
5.根据权利要求1所述的方法，其特征在于，该槽栅型化合物半导体功率VDMOS器件在开启状态时，载流子经由分布式区域的间隙汇集到漏区；该槽栅型化合物半导体功率
VDMOS器件处于反向偏压时，通过分布式掺杂区域与漂移区之间形成的PN结耗尽层包围沟槽下部，使得沟槽型化合物半导体器件的击穿不发生在栅区域下方。
6.根据权利要求1所述的方法，其特征在于，所述分布式掺杂区域通过多层外延技术制备。
7.一种槽栅型化合物半导体功率VDMOS器件，其特征在于，该栅型化合物半导体功率VDMOS器件的沟槽正下方的漂移区中设有若干不连续的分布式掺杂区域，所述不连续的分布式掺杂区域与该槽栅型化合物半导体功率VDMOS器件的Body区域具有同样类型的掺杂并通过金属层区域互联。
8.根据权利要求7所述的槽栅型化合物半导体功率VDMOS器件，其特征在于，所述不连续的分布式掺杂区域的个数大于或等于3。
9.根据权利要求7所述的槽栅型化合物半导体功率VDMOS器件，其特征在于，不连续的分布式掺杂区域的掺杂区域浓度为漂移区域掺杂浓度的0.01-100倍。
10.根据权利要求7所述的槽栅型化合物半导体功率VDMOS器件，其特征在于，不连续的分布式掺杂区域的掺杂类型与漂移区掺杂类型相反。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510184598.9A CN104851915B (zh) | 2015-04-17 | 2015-04-17 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510184598.9A CN104851915B (zh) | 2015-04-17 | 2015-04-17 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104851915A CN104851915A (zh) | 2015-08-19 |
| CN104851915B true CN104851915B (zh) | 2018-04-17 |
Family
ID=53851417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510184598.9A Active CN104851915B (zh) | 2015-04-17 | 2015-04-17 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104851915B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6530361B2 (ja) * | 2016-10-07 | 2019-06-12 | トヨタ自動車株式会社 | 半導体装置 |
| CN107731922B (zh) * | 2017-09-02 | 2019-05-21 | 西安交通大学 | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 |
| CN109244136B (zh) * | 2018-09-19 | 2021-07-27 | 电子科技大学 | 槽底肖特基接触SiC MOSFET器件 |
| CN109256427A (zh) * | 2018-09-19 | 2019-01-22 | 电子科技大学 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN114597251B (zh) * | 2022-03-03 | 2023-05-26 | 电子科技大学 | 一种抗总剂量辐射加固的屏蔽栅vdmos |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723355A (zh) * | 2012-06-29 | 2012-10-10 | 电子科技大学 | 槽栅半导体功率器件 |
| CN103887173A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050161A (ja) * | 2008-08-19 | 2010-03-04 | Nec Electronics Corp | 半導体装置 |
-
2015
- 2015-04-17 CN CN201510184598.9A patent/CN104851915B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723355A (zh) * | 2012-06-29 | 2012-10-10 | 电子科技大学 | 槽栅半导体功率器件 |
| CN103887173A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104851915A (zh) | 2015-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11177354B2 (en) | Method of manufacturing silicon carbide semiconductor devices | |
| CN108735817B (zh) | 具有沟槽底部中的偏移的SiC半导体器件 | |
| CN105140270B (zh) | 一种增强型hemt器件 | |
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| US20180197852A1 (en) | Method of Producing a Semiconductor Device | |
| US8890280B2 (en) | Trench-type semiconductor power devices | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN104851915B (zh) | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 | |
| CN103872099B (zh) | 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN104134686B (zh) | 基于补偿结构的超结结构半导体器件 | |
| CN104576737B (zh) | 半导体器件 | |
| CN108962749A (zh) | 绝缘栅双极晶体管器件和半导体器件 | |
| CN105428412A (zh) | AlGaN/GaN异质结场效应晶体管及其制备方法 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN104134684A (zh) | 基于填充结构、含补偿层的补偿结构的超级结半导体器件 | |
| CN106531617A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN108198857A (zh) | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| US20140103439A1 (en) | Transistor Device and Method for Producing a Transistor Device | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN106298898B (zh) | 垂直导电功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |