CN104134686B - 基于补偿结构的超结结构半导体器件 - Google Patents

基于补偿结构的超结结构半导体器件 Download PDF

Info

Publication number
CN104134686B
CN104134686B CN201410183352.5A CN201410183352A CN104134686B CN 104134686 B CN104134686 B CN 104134686B CN 201410183352 A CN201410183352 A CN 201410183352A CN 104134686 B CN104134686 B CN 104134686B
Authority
CN
China
Prior art keywords
super
compensation
layer
junction
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410183352.5A
Other languages
English (en)
Other versions
CN104134686A (zh
Inventor
A·威尔梅洛斯
M·施密特
W·凯因德尔
H·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104134686A publication Critical patent/CN104134686A/zh
Application granted granted Critical
Publication of CN104134686B publication Critical patent/CN104134686B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种形成于超结结构器件中半导体部分中的超结结构。该超结结构包括具有第一导电型的第一补偿层和具有互补的第二导电型的第二补偿层的补偿结构。该补偿结构对补偿沟槽的至少侧壁部分加衬，补偿沟槽沿垂直于该半导体部分的第一表面的垂直方向延伸。在该超结结构和邻接该超结结构的基座层中，横向补偿率的符号沿该垂直方向变化导致局部垂直电场梯度峰值并从而改进雪崩强度。

Description

基于补偿结构的超结结构半导体器件
技术领域
本发明属于半导体领域，尤其是一种基于具有补偿层且具有补偿率梯度的补偿结构的超结结构半导体器件。
背景技术
基于沟槽概念的超结n-FET(场效应晶体管)的半导体部分通常包括平行于开启状态电流方向而延伸的互补掺杂层。在反向阻断模式中，该互补掺杂层在该半导体部分内产生一个宽的耗尽区，从而使得即使互补掺杂层中的掺杂浓度相对较高，也可实现高反向击穿电压。提高超结半导体器件的雪崩强度是所期望的。
发明内容
根据一个实施例，一种超结半导体器件包括超结结构，该超结结构形成于半导体部分中。该超结结构包括具有第一导电类型的第一补偿层和互补的第二导电型的第二补偿层的补偿结构。该补偿结构对补偿沟槽的至少侧壁部分加衬，补偿沟槽沿垂直于该半导体部分的第一表面的垂直方向在半导体台面之间延伸。在该超结结构中，横向补偿率的符号沿该超结结构内的垂直方向而变化。
根据另一个实施例，一种超结半导体器件包括超结结构，该超结结构形成于半导体部分中。该超结结构包括具有第一导电类型的第一补偿层和互补的第二导电类型的第二补偿层的补偿结构。该补偿结构对补偿沟槽的至少侧壁部分加衬，补偿沟槽沿垂直于该半导体部分的第一表面的垂直方向在半导体台面之间延伸。在该半导体部分中，该第一导电类型的基座层直接邻接该超结结构。在包含该超结结构和基座层的垂直部分中，横向补偿率的符号沿该垂直方向变化。
通过阅读下面的详细描述并查看附图，本领域技术人员将认识到额外的特点和优势。
附图说明
附图提供对本发明的进一步理解，并构成说明书的一部分。附图示意了本发明的实施例，连同描述，有助于解释本发明的原理。参照下面的详细描述，本发明的其他实施例和预期优势将易于理解。
图1A是根据一个实施例中的半导体器件的部分的示意剖视图；
图1B是图1A中该半导体部分的该垂直电场分布示意图；
图2A是根据一个在半导体部分外部提供具有栅电极的平面晶体管的实施例的半导体器件的晶体管部分的示意剖视图；
图2B是根据一个在补偿沟槽垂直投影中提供具有埋入栅电极和源区的垂直晶体管的实施例的半导体器件的晶体管部分的示意剖视图；
图2C是根据一个在半导体平台中提供具有埋入栅电极和源区的垂直晶体管的实施例的半导体器件的晶体管部分的示意剖视图；
图3A是根据一个提供具有垂直图案化的补偿结构的补偿沟槽的实施例的半导体器件的部分的示意剖视图；
图3B是根据一个提供部分填充非本征半导体插头的补偿沟槽的实施例的半导体器件的部分的示意剖视图；
图3C是根据一个提供部分填充本征半导体插头的补偿沟槽的实施例中的半导体器件的部分的示意剖视图；
图4是根据一个在补偿沟槽垂直投影中提供包括柱状杂质结构的超结结构的实施例中的半导体器件的部分的示意剖视图；
图5A是根据一个提供具有不同导电型的部分的半导体台面的实施例的半导体器件的部分的示意剖视图；
图5B是图5A中半导体部分中补偿率的垂直梯度的示意图；
图5C是图5A中半导体器件的垂直电场分布的示意图；
图6A是根据一个提供具有氢照射的部分的半导体台面的实施例的半导体器件的部分的示意剖视图；
图6B是图6A中半导体部分的补偿率的垂直梯度的示意图；
图6C是图6A中半导体器件的垂直电场分布的示意图；
图7A是根据一个提供具有垂直梯度杂质分布的半导体台面的实施例的半导体器件的部分的示意剖视图；
图7B是图7A中半导体部分的补偿率的垂直梯度的示意图；
图7C是图7A中半导体器件的垂直电场分布的示意图；
图8A是根据一个提供具有倾斜侧壁的补偿沟槽的实施例的半导体器件的部分的示意剖视图；
图8B是图8A中半导体部分的补偿率的垂直梯度的示意图；
图8C是图8A中半导体器件的垂直电场分布的示意图；
图9A是根据一个提供不同深度的补偿沟槽的实施例中的半导体器件的部分的示意剖视图；
图9B是图9A中半导体部分的补偿率的垂直梯度的示意图；
图9C是图9A中半导体器件的垂直电场分布的示意图；
图10A是根据一个提供具有重掺杂部分的半导体台面的实施例，中的半导体器件的部分的示意剖视图；
图10B是图10A中半导体部分的补偿率的垂直梯度的示意图；
图10C是图10A中半导体器件的垂直电场分布的示意图；
图11A是根据一个在一个超结结构和基座层之间的界面提供最大电场的实施例的半导体器件的部分的示意剖视图；
图11B是图11A中半导体部分的补偿率的垂直梯度的示意图；
图11C是图11A中半导体器件的垂直电场分布的示意图；
图12A是根据一个在基座层中提供最大电场强度的实施例的半导体器件的部分的示意剖视图；
图12B是图12A中半导体部分的补偿率的垂直梯度的示意图；
图12C是图12A中半导体器件的垂直电场分布的示意图；
图13是根据一个提供垂直图案化的补偿结构的实施例的半导体器件的部分的示意剖视图。
具体实施方式
在下面的详细描述中，涉及构成本发明的一部分的附图，并且在附图中通过具体的可实施本发明的实施例示出。可以理解的是，在不脱离本发明的范围前提下，可以使用其它实施例，并且可以进行结构或逻辑的变化。例如，一个实施例中的所示或所述的特征，可以被使用在其他实施例上或与其他实施例结合从而产生进一步的实施例。也就是说，本发明包括了这些修改和变更。使用特定的语言描述例子，不应该被解释为限制附加的权利要求的范围。附图并非按比例示出，仅供说明用途。为清楚起见，如果不是另有说明，相同元素指定在不同附图中的对应引用。
术语“具有(having)”，“包含(containing)”、“包括(including)”或“包括(comprising)”及其类似的术语是开放的，并且这些术语表示所声明的结构、元素或特征的存在，但不排除其他元素或特征。冠词“一个”和“该”的目的是包括复数及单数，除非上下文另有明确的指示。术语“电连接(electrically coupled)”描述了电连接元件之间的永久性低电阻的连接，例如有关元素之间的直接接触或通过金属和/或高度掺杂半导体形成的低电阻连接。术语“电耦合”包括在该电耦合元件之间，可提供一个或多个中间元件，其可调整以用于信号传输，例如可控用于在第一状态中暂时提供低电阻连接和在第二状态暂时提供高电阻去耦的元件。
图1A显示了具有半导体部分100的超结半导体器件500，半导体部分100具有第一表面101和平行于该第一表面101的第二表面102。该半导体部分100由单晶半导体材料提供，例如硅Si、碳化硅SiC、锗Ge、硅锗晶体SiGe、氮化镓GaN或砷化镓GaAs。该第一和第二表面101、102之间的距离至少是40μm，例如至少175μm。该半导体部分100可以是边长为几毫米内的长方形，或直径为几毫米的圆形。第一和第二表面101、102的法线定义了一个垂直方向，并且正交于该法线方向的方向是横向方向。
该半导体部分100可以包括第一导电型的杂质层130。该杂质层130可以沿着平行于该第二表面102的该半导体部100的完全横截面而延伸。在该半导体器件500是IGFET(绝缘栅场效应晶体管)的情况下，该杂质层130直接邻接该第二表面102，并且该杂质层130中的平均净杂质浓度较高，举例来说，至少是5×1018cm-3。在该半导体器件500是IGBT(绝缘栅双极型晶体管)的情况下，在该杂质层130和该第二表面102之间设置有与第一导电型相反的第二导电型的集电极层，且该杂质层130中的平均净杂质浓度可在约5×1014cm-3到约5×1016cm-3的范围内，举例来说。该半导体部分100还包括在该第一表面101和该杂质层130之间的漂移层120。该漂移层120包括超结结构180，并且在该超结结构180和该杂质层130之间，可包括第一导电类型的基座层128。根据另一实施例，该超结结构180可以直接邻接该杂质层130。
该超结结构180包括补偿结构160，其包括至少一个第一导电型的第一补偿层161和一个第二导电型的第二补偿162层。补偿结构160可包括第一和第二导电型的更多层或本征层，例如在该第一和第二补偿层161、162之间的中间本征层165。该补偿结构160对补偿沟槽170的至少侧壁部分加衬，补偿沟槽在该漂移层120内沿垂直方向延伸。补偿结构160的层161、162、165之间的界面平行或近似平行于该补偿结构160和该半导体部分100的材料之间的界面。在该补偿沟槽170之间的半导体部分的单晶半导体材料的部分，形成半导体台面150。
该补偿结构160仅对倾斜于第一表面101的侧壁的直线部分加衬。根据另一个实施例，该补偿结构160另外对连接该侧壁的底部加衬，其中该底部可以是弯曲的或近似平面。
根据所描述的实施例，该补偿结构160完全加衬该补偿沟槽170。其它实施例可允许从该补偿沟槽170的底部移除该补偿结构160，从而形成仅沿着补偿沟槽170侧壁的补偿结构160。
该补偿结构160的层161、162、165各自具有基本上均匀厚度的共形层。层161、162、165可以是外延生长的单晶半导体层，具有生长半导体层的与半导体部分100的单晶半导体的晶格重合(in registry with)生长的晶格，或采用局部有效热处理，由沉积半导体材料再结晶如多晶硅而形成，。该第一和第二补偿层161、162可在外延生长期间原位掺杂。根据另一实施例，第一和第二导电型的杂质可以用倾斜注入物分别引入到各层。
该补偿沟槽170可以是以规整的距离排列的平行条纹。根据其它实施例，平行于第一表面101的补偿沟槽170的横截面可以是圆、椭圆、卵形或带或不带圆角的矩形，例如方形。因此，在该补偿沟槽170之间的该半导体台面150可以是条纹或可以形成嵌入该补偿沟槽170的网格。
第一补偿层161的厚度可以为至少10nm至多250nm，通过示例。该第二补偿层162的厚度可以为至少10nm至多250nm，其中该第一和第二补偿层161、162可以具有相同的厚度或不同的厚度。根据一个实施例，该第一补偿层161的厚度为50nm，该第二补偿层162的厚度为50nm，且该内在层165约为100nm厚。在一个垂直的部分单位中，该第一补偿161层中的杂质总量可以基本上相当于该第二补偿层162中的杂质总量。例如，两个层161、162可以具有相同的厚度和相同的约为2×1017cm-3的平均净杂质浓度(掺杂水平)。
在该补偿沟槽170中，介电衬垫171可以覆盖和密封该补偿结构160。该介电衬垫171可以由一个单一层组成或可以包括两个或更多的由氧化硅，氮化硅，氮氧化硅，有机介质提供的子层，例如聚酰亚胺，或硅酸盐玻璃，例如BSG(硼硅酸盐玻璃)、PSG(磷硅酸盐玻璃)或BPSG(硼磷硅酸盐玻璃)。介电衬垫171、补偿结构160可以完全填充补偿沟槽170。根据其它实施例，该介电衬垫171对补偿结构160加衬并在每个补偿沟槽170的中央部分留有气隙179。该气隙的存在避免了机械应变，否则完全填充沟槽可能导致周围半导体材料机械应变。
该半导体器件100还包括具有场效应晶体管结构的控制结构200，用于控制在该第一表面和第二表面101、102之间的、响应于施加至栅极端子G的信号的经过半导体部100的电流流动。该控制结构200包括导电结构、绝缘结构和在该半导体部分100中形成的或埋入的掺杂区，并且还可包括在该半导体部100外部的导电和绝缘结构。
该第一电极结构310可以电连接至第一表面101边上的控制结构200，在该半导体器件500是IGFET的情况下，第一电极结构310可电耦合到源端S，在该半导体器件500是IGBT的情况下，第一电极结构310可电耦合到发射端，或在该半导体器件500是半导体二极管的情况下，第一电极结构310可电耦合到阳极端。
第二电极结构320直接邻接该半导体部分100的该第二表面102。根据关于超结IGFET的实施例，该第二电极结构320直接邻接杂质层130。根据关于超结IGBT的实施例，第二导电型的集电极层可以形成于杂质层130和第二电极结构320之间。在该半导体器件500是IGFET的情况下，该第二电极结构320可以电耦合到漏极端D，在该半导体器件500是IGBT的情况下，该第二电极结构320可以电耦合到集电极端子，或在该半导体器件500是半导体二极管的情况下，该第二电极结构320可以电耦合到阴极端。
第一和第二电极结构310、320中的每一个均可以包括或包含，铝、铜、或铝或铜合金作为主要成分，例如AlSi、AlCu和AlSiCu。根据其它实施例，第一和第二电极结构310、320之一或全部都可以包含一层或多层，该层以镍Ni、钛Ti、银Ag、金Au、铂Pt、钨W和/或钯Pd为主要成分。例如，该第一和第二电极结构310、320中的至少一个包括两个或多个子层，这些子层中的至少一个包含Ni、Ti、Ag、Au、Pt、W和Pd中的一个或多个作为主要成分，或包含硅化物和/或合金。
根据所述的实施例，该第一导电型是n型，该第二导电型是p型，该第一电极结构310是源电极且该第二电极结构320是漏电极。根据另一实施例，第一导电型是p型且该第二导电型是n型。
图1A中的半导体器件100中，横向补偿率的符号沿由超结结构180定义的该漂移层120的垂直部分中的垂直方向变化，其中该超结结构120具有随与第一表面101的距离变化而变化的杂质分布。
沿超结结构120的垂直延伸的垂直部分的补偿率，可由该第二导电型的杂质量和该第一导电型的杂质量之差定义，并与两个值中较大值相关。该第一导电型的杂质总量由该补偿结构(例如，第一补偿层161)中的杂质和该半导体台面150中同一垂直部分的杂质的总量决定。该第二导电型的杂质总量是补偿结构(即该第二补偿层162)中的杂质和半导体台面150的同一垂直部分中的相应杂质之和。
为了完全补偿，与该垂直延伸的任意截面相关的数量是相等的，且垂直部分中的补偿率等于0。当第一导电型是n型且第二导电型是p型时，当在该第二补偿层162和该半导体台面150的垂直部分中的p型杂质含量两倍于该第一补偿层161和该半导体台面150对应部分中的n型杂质含量时，该补偿率为+0.5。当在该第二补偿层162和该半导体台面150的垂直部分中的p型杂质含量是在该第一补偿层161和该半导体台面150的相应部分中的n型杂质量的一半时，补偿率为-0.5。
根据所述的实施例，该半导体台面150在该超结结构180的定向至该第一表面101的第一部分181中有p型杂质浓度p1，且在定向至该第二表面102的第二部分181中有n型杂质浓度n1。在该第一和第二补偿层161、162的相等的横截面并且该半导体台面层150的横向宽度是层厚度的20倍时，该第一部分181的补偿率是(20*p1+p-n)/(20*p1+p)且该第二部分182的补偿率是(p-(n+20*n1))：(n+20*n1)。
随反向电压的增加，耗尽区在横向方向生长直到该第一和第二补偿层161、162中移动电荷载流子完全耗尽。在具有完全补偿的超结器件中，残余载流子的电荷完全地相互补偿，使得该电场强度的在该超结结构的完全垂直延伸上不变化。当对第一和第二电极结构的310、320之间的电场强度进行积分，可以给出该半导体装置能够承受的电压，并且当这个区域是最大时，可以获得高额定击穿电压。
相比之下，在该超结器件500中，其补偿率的符号沿该超结结构180的垂直延伸而变化，该第一导电型杂质在定向至该第二表面102的该第二部分182中稍微过度补偿该第二导电型杂质，且该第二导电型杂质在定向至第一表面101的该第一部分181中稍微过度补偿该第一导电型杂质。该过度补偿可以通过改变在该半导体台面150中或在该第一和第二补偿层161、162中的掺杂浓度，和/或通过改变在该补偿结构160中的和/或该半导体台面150中的至少一层的横截面而实现。
在该超结结构180中的该第一和第二部分181、182的每个中，该补偿率可以沿垂直方向逐渐或逐步地变化。
在该超结结构180的定向至第一表面101的第一部分181中，横向补偿率的符号是正的。在该超结结构180的定向至该第二表面102的第二部分182中，该补偿率是负的。
该第一部分181具有过量的该第二导电型杂质。该第二部分182具有过量的该第一导电型杂质。该超结结构180可以包括另外部分，例如由该补偿沟槽170的底部定义的过渡段183。该第二导电型杂质在该第一部分181中占主导地位且该第一导电型杂质在该第二部分182中占主导地位。因此，该补偿率的符号沿该超结结构180的垂直延伸而变化一次。该第一和第二部分181、182可以分别延伸出该完全垂直延伸的至少三分之一。根据一个实施例，该第一部分181在该超结结构180的垂直延伸的40％至60％之上延伸，且该第二部分182在该超结结构180剩余部分之上延伸。
在反向模式中，在该超结结构180耗尽移动电荷载体后，固定电荷不能互相补偿。因此，在该超结结构180中，该电场强度从该超结结构180的两端增加，并且在该补偿率的符号变化处的界面达到浅峰值，如图1B所示。
根据一个实施例，在该超结结构的第一和第二垂直部分中的该补偿率的量至多是0.5。虽然随着与完美补偿，即离补偿率等于0的偏差增加，但是该半导体装置500在反向模式中可承受的电压降低，可以获得足够高的击穿电压。该电场强度的浅峰值定义了雪崩击穿被触发时产生移动电荷载流子的区域。在第一和第二部分的补偿量可以是至少0.02，例如至少0.1，这样的峰值范围，其中电场强度高到在雪崩效应被触发的情况下足够产生载流子，是充分地小以充分地限制生成的电荷载体的数量并确保跨越该半导体器件500的电压不会立即击穿。
所产生的该电场分配(分布)具有大约在该超结结构的垂直延伸的中间的浅峰值。电子和空穴在击穿和雪崩的情况下均会影响该电场的分布。这两种类型的载流子都有稳定作用，因为它们从生成处流入补偿该固定电荷载体的主要过剩电荷的区域，。因此，从p型荷载到n型荷载的补偿率的具有连续稳定的范围。
图1B示意了图1A中该半导体器件500在被施加反向电压且没有触发雪崩效应情况下的电场分布。该电场基本上在离该第一表面101距离为dz的重掺杂杂质层130和在控制结构200中对应的重掺杂区之间延伸，。电场强度自两边开始增大直至离第一表面101的距离dm，当离该第一表面101距离dm时，该补偿率的符号变化且该电场强度达到最大值Emax。
该电场强度的斜率取决于该补偿率的值，且在补偿率高的地方高和在补偿率低的地方低。因此，峰面积是小的，其中该电场强度高到在雪崩机制已被触发的情况下足以产生移动电荷载流子，这样产生的电荷载流子数目是有限的。Emax附近的浅峰确保跨越该半导体装置500的电压不立即击穿。在该第一和第二部分的该补偿率的量最多是0.5，这样在反向模式中，该半导体器件500可以容纳足够高的击穿电压，例如至多0.1。
图2A～2C描述了该半导体器件500的该控制结构200的实施例。该控制部分200基于IGFET单元，其具有补偿结构160的第一补偿层161，形成该各IGFET单元的漏极结构。
图2A示意了控制结构200，其包括具有位于半导体部分100外的栅电极210的平面FET。该半导体部分100包括从第一表面101延伸进入半导体部分100的第二导电型的体区115。该体区115可在半导体本体内形成，该半导体本体在补偿沟槽170和第一面101之间的补偿沟槽170的垂直投影处给出。例如，通过外延或对沉积半导体层退火(例如通过激光)，该半导体本体可以通过之前形成的补偿沟槽170的过度生长而形成。
该体区115可以具有至少1×1015cm-3和至多1×1018cm-3的平均净杂质浓度。每个体区115可以在结构上连接到分配给补偿槽170的补偿结构160的第二补偿层162。在每个体区115中，一个或两个第一导电型的源区110形成并嵌入该体区115，并从第一表面101延伸到体区115。重掺杂接触区117可以在相邻的源区110之间延伸到体区115，以提供第一电极结构310和体区115之间的欧姆接触。
在每个IGFET单元中，栅介质205电容性地连接栅电极210与体区115的沟道部分，使得施加到栅电极210的电压可以控制源区110和该第一导电型连接区121之间的沟道部分中的载流子分布，连接区121可以在该半导体台面151中沿该第一表面101形成且其可以在结构上连接该第一补偿层161。该连接区121可直接邻接该第一表面101，使得在IGFET单元打开的状态下，在体区115中沿栅介质205形成的导电通道连接源区110与穿过该连接区121的第一补偿层161。
介电结构220封装该栅电极210且从第一电极结构310介电绝缘该栅电极210。该第一电极结构310通过在该绝缘栅电极结构210之间的开孔电连接到该源区110和该接触区117。
图2B对应于图2A中的该控制结构200，关于在补偿沟槽170的垂直投影中的半导体层中体区115、接触区域117和源区110的形成。对比图2A，埋栅电极210形成于相邻沟槽170之间延伸进入半导体部100的栅极沟槽中。该栅极沟槽可以与该补偿沟槽170之间的该半导体台面150同宽。沟道部分在沿垂直栅介质205的垂直方向延伸通过该体区115。在每个IGFET单元中，该沟道可以在该源区110和该第一补偿层161之间或在该源区110和连接层之间形成，其具有该第一导电型且其结构连接该第一补偿层161。
第一介电结构222将栅电极210与第一电极结构310介电绝缘，且第二介电结构224将栅电极210与该半导体台面150介电绝缘该。
图2C示意了具有栅电极210、体区115和源区110的控制结构200，其形成于该半导体台面150中的补偿沟槽170之间。该栅电极210形成于从该第一表面101延伸进入该半导体台面150的栅极沟槽中。每个IGFET单元，第一介电结构222将源区110与栅电极210分开，其中从第一表面101沿栅极沟槽延伸进入半导体台面150。第二介电结构224将第一导电型连接层121与该栅电极分离，其形成于该半导体台面150中并且在结构上连接至第一补偿层161。体区110在形成于对应于栅电极210的垂直延伸的半导体台面150的垂直部分中，并且在结构上连接到第二补偿层162。
第三介电结构226将第一电极结构310与半导体台面150介电隔离，并且可以在该补偿沟槽170的最上部分中形成插头。每个插头密封在对应的该补偿沟槽170的中央部分形成的气隙179，并且保护体区115侧壁直接邻接补偿沟槽170。
图2A－2C中的每个控制结构200均可如前后图片所述地与半导体器件500相结合。
图3A示意了一个通过补偿结构160沿垂直方向的补偿层161、162中的一个的变化以实现补偿率的符号变化的实施例。半导体器件500的半导体部分100可以包括第一导电型基座层128和基于具有基本垂直的侧壁的补偿沟槽170的超结结构180。补偿结构160是沿该补偿沟槽170的大致垂直的侧壁专门形成的。在该超结结构180的定向至第一表面101的第一部分181中，第二补偿层162包括第一子层162a和第二子层162b。在定向至第二表面102的该第二部分182中，该第二补偿层162只包括该第一子层162a，而在该第二部分182中没有第二子层162b。该补偿沟槽170之间的该半导体台面150可以是本征的、轻n型掺杂或轻p型掺杂。
在该第一部分181的任意垂直子部分中，第二补偿层162中的杂质总量大于该第一补偿层161中的杂质总量，而在该第二部分182的任意垂直子部分中，该第二补偿层162中杂质总量低于该第一补偿层161中的杂质总量。例如，该第一和第二子层162a、162b可以和第一补偿层161有相同的杂质浓度，该第一子层162a比第一补偿层161薄，且该第一和第二子层162a、162b的总厚度大于该第一补偿层161。根据另一实施例，该第一子层162a和该第一补偿161层同厚且比第一补偿层161的杂质浓度低，以及该第一和第二子层162a、162b的杂质超过该第一补偿层161中的杂质。
在该第一部分181中，该第二补偿层162的垂直部分的杂质总量大于该第一补偿层161的相应的垂直部分的杂质总量，从而导致随着与第一表面101距离的增加，电场梯度为正。在该超结结构180的该第二部分182中，该第二补偿层162的垂直部分的杂质总量低于该第一补偿层161的相应的垂直部分的杂质总量，导致随着与该第一表面101距离的增加，电场梯度为负。在形成该第一子层162a之后和在形成该第二子层162b之前，在该第一部分181中提供本征半导体插头178。
图3B中的半导体器件500不同于图3A中的半导体器件的地方在于第二部分182中的半导体插头178具有第一导电型。第一补偿层161的杂质总量小于第二补偿层162中的杂质总量，从而使得在第一部分181中该第二补偿层162的导电型占主导地位。选择相应的半导体插头178中的杂质总量，使得在该第二部分182中第一补偿层161导电类型占主导地位，其是第一导电型，从而使得垂直电场分布与图1B所示的类似。
图3C示意了在该第一部分181中具有宽部，在该第二部分182中具有窄部的补偿沟槽170。半导体插头178，其可以是本征插头，可以完全填充该窄部。在该宽部中，补偿结构160的第二补偿层162包括在窄部中不存在的第二子层162b，从而使得补偿率梯度可调整，以获得如图1B所示的垂直电场分布。
以下，该第一导电型被假定为n型，该第二导电型为p型。具有n型结构的互补型结构实施例可以用p型结构替代，具有p型结构的也可以用n型结构替代。
图4中，半导体器件500的超结结构180包括在第一部分181中的补偿结构160和在第二部分182中的柱状结构。该补偿结构160包括至少一个n型第一补偿层161和一个p型第二补偿层162，且对补偿槽170的垂直侧壁加衬。该补偿结构160可以包括另外的层，例如在该第一和第二补偿层161、162之间的本征层165。介电衬垫171可以覆盖该补偿结构160并可以密封在每个补偿沟槽170中央形成的空隙。该柱状结构包括在该半导体台面150的垂直投影中的n型柱状的第一补偿区191以及在该补偿沟槽170的垂直投影中的p型柱状的第二补偿区192。
在结构上该n型第一补偿区191连接该补偿结构160的该第一补偿层161。在结构上该p型第二补偿区192连接该补偿结构160的该第二补偿层162。
该半导体台面150可以是本征的或轻p型掺杂。该第一和第二补偿层161、162的厚度、该台面部分150的宽度以及补偿结构160和半导体台面150中的杂质浓度是可选的，从而使得该第一部分181是本征的或p型荷载且补偿率为零或正。在该第二部分182中，该第一和第二补偿区191、192的横向尺寸和杂质浓度是可选的，从而使得在该第一部分是p型荷载的情况下该第二部分181是n型荷载或本征的，或是在该第一部分是本征的情况下，第二部分181是n型荷载。
在第二部分182中的该柱状结构可以通过重复至少一遍以下步骤而形成，包括(i)生长形成一个本征子层或一个第一导电型子层，(ii)在该已生长的半导体子层的暴露表面上形成注入掩膜，(iii)通过该注入掩膜的开口向已生长的半导体子层注入第二、互补导电型杂质，和(iv)去除该注入掩膜，其中在下一个生长的子层上任意进一步的掩膜上的开口与该先前注入物垂直对齐。该方法为该半导体器件500的导通电阻、最大击穿电压和垂直电场分布的调节留下了更多余地。
图5A－5C中的半导体器件500包括具有第一表面101、超结结构180和第一导电型杂质层130的半导体部分100。杂质层130直接邻接该半导体部分100的第二表面102，该第二表面102平行于第一表面101且距离为dy，通常为至少40μm。根据一个实施例，第一导电型的基座层128形成于该超结结构180和该杂质层130之间。根据另一实施例，该超结结构180可以直接邻接该杂质层130。控制结构200的部分可以形成于该第一表面101和该超结结构180之间。该控制结构200的另外部分可以沿该第一表面101设置于该半导体部分100之外。
该超结结构180包括包括了第一补偿层161和第二补偿层162的补偿结构160。根据一个实施例中，该补偿结构160可以由该第一和第二补偿层161、162组成。根据其他实施例，该补偿结构160还可以包括其他层，例如可位于该第一和第二补偿层161、162之间的本征层165。该补偿结构160覆盖在该控制结构200与该基座层128之间延伸的或在该控制结构200和在该杂质层130之间延伸的补偿沟槽170垂直侧壁部分。该补偿结构160可以仅部分填充该补偿沟槽170，从而使得在每个补偿沟槽170的中央部分留下气隙。
介电衬垫171可以相对于该气隙179钝化补偿结构160。该介电衬垫171可专门提供在该补偿结构160上或可在该补偿沟槽170的底部同时覆盖该补偿结构160和该半导体部分100的半导体材料部分。在补偿结构160中，该第一补偿层161定向至形成于相邻的补偿沟槽170之间的半导体台面150，而第二补偿层162定向至该补偿沟槽170的内部，例如气隙179。
该补偿结构160可以包括其他层，例如其他本征层。其它实施例可包括多对的第一和第二导电型的层，这些层可以直接邻接彼此或可由本征层分别分隔。其它实施例可以在该第二补偿层162和该介电衬垫171之间提供本征层或第一导电型轻掺杂层。
超结结构180的定向至第一表面101的该第一部分181是p型荷载，而第二部分182沿垂直方向直接邻接该第一部分101且定向至该第二表面102是n型荷载。根据以下实施例，在该第一和第二补偿层161、162中的杂质分布和该第一和第二补偿层161、162的厚度均是一致的。如果在该第二补偿层162的杂质含量超过在该第一补偿层161的杂质含量，定向至该第一表面101的该半导体台面150的第一台面部分151可以是本征的、轻p型掺杂或者是轻n型掺杂的，其中在每种情况下的超结结构180的第一部分181是p型荷载。在第一台面部分151是本征的情况下，定向至该第二表面102的该第二台面部分152可以是轻n型掺杂。在第一台部分151是p型掺杂的情况下，该第二台面部分152可以是本征的或轻n型掺杂。在第一台面部分151是n型掺杂的情况下，该第二台面部分152也是n型掺杂且比第一台面部分151的平均浓度高。
如图5B所示，与第一和第二台面部分151、152之间的界面一致，该补偿率ρ在该第一和第二超结部分181、182之间的界面上从p型荷载变化为n型荷载。由于该控制结构200中存在的p型掺杂基区，补偿率ρ表明在该第一表面101和离该第一表面101距离为d1的该超结结构180上部边缘有较高的p型荷载。由于没有p型掺杂的第一补偿层161，该基座层128上的补偿率比该第二部分182甚至比该杂质层130中的更加呈现n型荷载。
图5C示意了相应的垂直电场分布。在与第一表面101距离dz的范围中，该电场基本上在控制结构200中的重p型掺杂接触区与基座层128和杂质层130之间的界面之间延伸。在该超结结构180外，该半导体部分100中的杂质是十分地不平衡的且随着离该超结结构180的距离减少，该电场急剧增加。自接近被补偿的超结结构180的上、下边缘，距离为d1和d2，该电场强度的平滑地逼近最大场强Emax，最大场强Emax在离第一表面101距离为dm的超结结构180的第一和第二部分181、182之间的界面处获得。
在触发雪崩机制的情况下，电荷载流子的产生被限制到该半导体部分100的较小部分。此外，雪崩强度取决于在半导体器件500的制造过程中，减少过程波动造成该补偿率的偏差。
图6A－6C所示的半导体装置500中，半导体台面150关于供体和受体具有均匀杂质分布，且两个台面部分151、152都具有相同导电型，例如本征、p型掺杂或轻n型掺杂，在后一种情况下，该第二补偿层162相对于第一补偿层161具有过量杂质。此外，该半导体部分100包括氢注入区127，其重叠于该第二台面部分152和该基座层128，且不存在于第一台面部分151中。注入的质子或由该氢注入引起的晶格紊乱调节n型杂质的分布，从而使得补偿率的垂直分布在该氢注入区127的上边缘逐步从p型荷载到n型荷载。
该氢注入物可通过该第二表面102作为暴露的注入物，且可结合提供了自第二表面102的背面半导体部分稀释的薄晶圆的方法。该氢注入物沿垂直方向提供质子大致均匀分布，在注入范围的末端具有浅峰值。
如图6B-6C所示，该氢注入区可以产生与如图5A－5C中实施例大致相同的补偿率的分布和垂直电场分布，而无需改变半导体台面150中的杂质类型。
图7A-7C示意了该补偿率ρ在该超结结构180中从p型荷载到n型荷载的渐变过渡。例如，随着与该第一表面101距离的增加，在该半导体台面150中该p型杂质浓度例如线性地降低，或随着离该第一表面101距离的增加，n型杂质浓度例如线性地增加，或两者情况同时发生。
图7B示意了补偿率ρ沿该超结结构180的垂直延伸的线性过渡。
该补偿率线性分布导致了如图7所示的沿该超结结构180垂直延伸的电场强度的抛物线分布。该补偿率的逐渐变化可以在该漂移层120的外延生长过程中通过按时间地相加现场杂质而得到。
根据图8A中的该实施例，平行于该第一表面101的该半导体台面150的横截面随着与第一表面101距离的增加而增加。根据一个实施例，该补偿沟槽170随离该第一表面101的距离增加而逐渐锥形化。该半导体台面150可以具有n型杂质。该超结结构180的任意垂直子部分中的杂质总量随与第一表面101的距离的增加而增加，从而导致补偿率ρ从p型荷载到n型荷载的逐步过渡，其中该补偿结构160的p型第二补偿层162在超结结构180的定向至第一表面101的第一部分181中，过度补偿n型第一补偿层161。
如图8B、8C所示，能够实现图7A－7C的实施例中的垂直的补偿率分布和垂直的电场分布，而无需改变半导体台面150和补偿层161、162中的杂质浓度。
图9A－9C中实施例示意了该补偿沟槽170的深度变化，其起因于提供至少有两个不同的宽度的补偿沟槽170，并且通过利用该事实，在一些蚀刻机制中，蚀刻深度可以取决于被蚀刻的沟槽的宽度。
相对于第一表面101，第一补偿沟槽170a延伸到第一距离d21，且第二补偿沟槽170b延伸到第二距离d22。直到第一距离d21，在第一和第二补偿沟槽170a、170b中的补偿结构160提供p型荷载，而在该第一和第二距离d21、d22之间，第二补偿沟槽170b中该补偿结构160中只有部分包含p型杂质。如图9B、9C所示，该补偿层161、162的厚度和掺杂浓度以及该半导体台面150的宽度和掺杂浓度被调整，使得该控制结构200和第一深度d21之间的超结结构180的第一部分181之间的是p型荷载且该第一深度d21和该第二深度d22之间的第二部分182是n型荷载。例如，该半导体台面150可以是轻n型掺杂且该补偿结构被调整以在第一部分181中过度补偿该半导体台面。
图10A－10C所示的半导体器件500通大体上对应于图5A－5C所示的半导体器件500。此外，第一台面部分151包括在定向至第二台面部分152的部分中的重掺杂部分151a，并且第二台面部分152包括在定向至第一台面部分151的部分中的重掺杂部分152a。该两个重掺杂部分151a、152a可以直接邻接彼此，使得它们形成界面，如图10A所示。在该重掺杂部分151a、152a之外，该第一台面部分151可以是本征的或p型掺杂且该第二台面部分152可以是本征的或n型掺杂。
图10B示意了沿距离为dm的该第一和第二台面部分151、152之间的界面，该补偿率ρ从dm1和dm之间的重p型荷载向dm和dm2之间的重n型荷载变化的垂直分布。
因此，图10C所示的垂直电场分布示意了在该第一和第二台面部分151、152之间的界面中的尖峰。在触发雪崩机制的情况下，该尖峰在dm附近的该漂移区120的相对狭窄部分聚集电荷载流子的生成达到更高的程度。作为所施加反向电压的函数的所生成的电荷载流子的数量减少，并且振荡阈值电流增加。
图11A－11C中该半导体器件500包括具有超结结构180的半导体部分100。该超结结构180包括补偿结构160，其具有第一导电型的第一补偿层161和互补的第二导电型的第二补偿层162，其中该补偿结构160对补偿沟槽170的至少侧壁部分加衬，其在半导体台面150之间沿垂直于半导体部100的第一表面101的垂直方向延伸。该超结结构180是轻p型荷载。
该第一导电型的基座层128在该半导体部分100中直接邻接该超结结构180。在该基座层128和该p型荷载超结结构180之间的界面，距离该第一表面101为d2处，横向补偿率的符号沿垂直方向变化。
图12A中的半导体器件500具有超结结构180，其包括具有上述补偿结构160的第一部分181和由直接邻接该第二补偿层162且自补偿沟槽170底部延伸进入半导体部100的p型掺杂补偿区192形成的第二部分182。该p型掺杂补偿区192可通过透过补偿沟槽170底部的注入而形成。
换句话说，该基座层128可包括在该补偿沟槽170的垂直投影中的第二导电型补偿区192，其中该补偿区192直接邻接该第二补偿层162，且该横向补偿率的符号在基座层中变化。
图12B－12C示意了由此产生的垂直补偿率的分布和由此产生的该纵向电场分布。
图13所示的半导体器件500的补偿结构160只形成于该超结结构180的该第一部分181中，其中第二补偿层162过度补偿第一补偿层161和n型半导体台面150。该n型半导体台面150提供n型荷载的第二部分182。
例如，在形成该补偿沟槽170之后，可提供垂直掩膜177，该掩膜覆盖该补偿沟槽170的侧壁部分或在第二部分182中该补偿结构160的之前沉积层的部分。补偿结构160的下列层专门形成在该补偿沟槽170的暴露的侧壁部分或形成在第一部分181中的沉积层的暴露部分，例如通过外延或化学气相沉积而生长。
根据一个实施例中，在第一补偿层161沉积后且在第二补偿层162沉积或完成前，提供垂直掩膜177，使得在垂直方向上穿过超结结构180的第一导电型的邻接层为导通电流提供低阻抗路径。
上述实施例的特征可以相互结合。例如，图9A－9C所示该补偿沟槽170的深度变化可与图5A－5C中所述的台面部分151、152中的杂质浓度的改变相结合。这样组合可以在半导体器件的大约中部提供符号变化，甚至在浅补偿沟槽的末端更呈n型荷载。
虽然本发明示意并描述了具体的实施例，本领域技术人员将理解，各种替代和/或同等的实现可以取代所示和描述的实施例，而不背离本发明范围。本申请书的目的是覆盖此处讨论的具体实施例中的任何修改或变化。因此，只有本文的权利要求和等效物可以限制本发明。

Claims (26)

1.一种超结半导体器件，包括：
超结结构，其形成于半导体部分中，其中所述超结结构包括补偿结构，所述补偿结构包括第一导电型的第一补偿层和互补的第二导电型的第二补偿层，所述补偿结构对补偿沟槽的至少侧壁部分加衬，所述补偿沟槽沿垂直于所述半导体部分的第一表面的垂直方向在半导体台面之间延伸，其中
(i)在所述超结结构的、定向至所述第一表面的第一部分中，所述第二补偿层包括第一子层和第二子层，并且在定向至所述半导体的、平行于所述第一表面的第二表面的第二部分中，所述第二补偿层只包括所述第一子层，或
(ii)所述补偿结构包括位于所述第二部分中的所述第一导电类型的半导体插头；以及
横向补偿率的符号沿所述超结结构内的所述垂直方向各自地变化。
2.根据权利要求1所述的超结半导体器件，还包括：
控制结构，其在所述第一表面和所述超结结构之间，所述控制结构包括(i)在结构上与所述第二补偿层连接的所述第二导电型的体区以及(ii)在结构上通过所述体区与所述第一补偿层分离的所述第一导电型的源区，以及
栅电极，每个栅电极电容耦合到所述体区中的一个。
3.根据权利要求2所述的超结半导体器件，其中在所述补偿沟槽的垂直投影中提供所述体区。
4.根据权利要求2所述的超结半导体器件，其中在从所述第一表面延伸到所述半导体台面中的栅极沟槽中提供所述栅电极。
5.根据权利要求1所述的超结半导体器件，其中所述补偿结构包括在所述第一补偿层和所述第二补偿层之间的本征层。
6.根据权利要求1所述的超结半导体器件，还包括在所述补偿沟槽中覆盖所述补偿结构的介电衬垫，每个补偿沟槽还包括在由所述介电衬垫加衬的部分中的气隙。
7.根据权利要求1所述的超结半导体器件，其中所述补偿结构的所述第一补偿层比所述第二补偿层更接近所述半导体台面。
8.根据权利要求1所述的超结半导体器件，其中所述超结结构的定向至所述第一表面的第一部分具有过量的所述第二导电型杂质，并且定向至所述第二表面的第二部分具有过量的所述第一导电类型杂质。
9.根据权利要求8所述的超结半导体器件，其中所述第一部分在所述超结结构的垂直延伸的至少三分之一且至多三分之二之上延伸，并且所述第二部分在所述超结结构的剩余部分之上延伸。
10.根据权利要求8所述的超结半导体器件，其中
在所述第一部分中，所述第二导电型杂质在垂直延伸单元中的含量超过所述第一导电型杂质含量至少2％，以及
在所述第二部分中所述第一导电型杂质含量超过在垂直延伸单元中的所述第二导电型杂质含量至少2％。
11.根据权利要求8所述的超结半导体器件，其中所述第一部分在所述超结结构的垂直延伸的40％至60％之上延伸，并且所述第二部分在所述超结结构的垂直延伸的剩余部分之上延伸。
12.根据权利要求8所述的超结半导体器件，其中所述第二补偿层在所述第一部分中比在所述第二部分中包含更多的所述第二导电型杂质。
13.根据权利要求8所述的超结半导体器件，其中所述超结结构包括在所述第一部分中的所述补偿结构和在所述第二部分中的柱状结构，该所述柱状结构包括在所述半导体台面的垂直投影中的所述第一导电型的第一补偿区和在所述补偿沟槽的所述垂直投影中的所述第二导电型的第二补偿区。
14.根据权利要求13所述的超结半导体器件，其中所述第一补偿区在结构上连接到所述第一补偿层且所述第二补偿区在结构上连接到所述第二补偿层。
15.根据权利要求1所述的超结半导体器件，其中所述半导体台面的定向至所述第一表面的第一台面部分比定向至所述第二表面的第二台面部分具有较高的所述第二导电型净杂质浓度或较低的所述第一导电型净杂质浓度。
16.根据权利要求15所述的超结半导体器件，其中所述第一台面部分和所述第二台面部分中的一个包括本征部分。
17.根据权利要求15所述的超结半导体器件，其中，在所述半导体台面中，随着与所述第一表面距离的增加，所述第二导电型的杂质浓度逐渐减少和/或所述第一导电型的杂质浓度逐渐增加。
18.根据权利要求15所述的超结半导体器件，其中所述第一台面部分包括定向至所述第二台面部分的第一重掺杂部分，并且所述第二台面部分包括定向至所述第一台面部分的第二重掺杂部分。
19.根据权利要求18所述的超结半导体器件，其中所述第一台面部分中的所述第一重掺杂部分直接邻接所述第二台面部分中的所述第二重掺杂部分。
20.根据权利要求1所述的超结半导体器件，其中所述补偿沟槽的平行于所述第一表面的横截面面积随着与所述第一表面距离的增加而减少。
21.根据权利要求20所述的超结半导体器件，其中所述横截面面积逐渐减小。
22.根据权利要求21所述的超结半导体器件，其中所述半导体台面包含所述第一导电型杂质。
23.根据权利要求15所述的该超结半导体器件，其中所述第二台面部分包括氢或由氢辐射引起的晶格紊乱。
24.一种超结半导体器件，包括：
超结结构，其形成于半导体部分中，其中所述超结结构包括补偿结构，所述补偿结构包括第一导电型的第一补偿层和互补的第二导电型的第二补偿层，所述补偿结构对补偿沟槽的至少侧壁部分加衬，所述补偿沟槽沿垂直于所述半导体部分的第一表面的垂直方向在半导体台面之间延伸，以及
所述第一导电型的基座层，其直接邻接所述半导体部分中的所述超结结构，其中
(i)在所述超结结构的、定向至所述第一表面的第一部分中，所述第二补偿层包括第一子层和第二子层，并且在定向至所述半导体的、平行于所述第一表面的第二表面的第二部分中，所述第二补偿层只包括所述第一子层，或
(ii)所述补偿结构包括位于所述第二部分中的所述第一导电类型的半导体插头；以及
横向补偿率的符号沿所述超结结构和所述基座层组成的垂直部分内的所述垂直方向各自地变化。
25.根据权利要求24所述的超结半导体器件，其中所述横向补偿率符号在所述超结结构和所述基座层之间的界面处变化。
26.根据权利要求24所述的超结半导体器件，其中所述基座层包括在所述补偿沟槽垂直投影中的所述第二导电型的杂质区，所述杂质区直接邻接所述第二补偿层且所述横向补偿率的符号在所述基座层中变化。
CN201410183352.5A 2013-05-01 2014-04-30 基于补偿结构的超结结构半导体器件 Expired - Fee Related CN104134686B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/874,895 US9070580B2 (en) 2013-05-01 2013-05-01 Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US13/874,895 2013-05-01

Publications (2)

Publication Number Publication Date
CN104134686A CN104134686A (zh) 2014-11-05
CN104134686B true CN104134686B (zh) 2017-04-12

Family

ID=51727567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410183352.5A Expired - Fee Related CN104134686B (zh) 2013-05-01 2014-04-30 基于补偿结构的超结结构半导体器件

Country Status (3)

Country Link
US (1) US9070580B2 (zh)
CN (1) CN104134686B (zh)
DE (1) DE102014105964A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275862B2 (en) 2013-05-10 2016-03-01 Infineon Technologies Austria Ag Compensation devices
JP6054272B2 (ja) * 2013-09-13 2016-12-27 株式会社東芝 半導体装置
US9831330B2 (en) 2015-03-05 2017-11-28 Infineon Technologies Americas Corp. Bipolar semiconductor device having a deep charge-balanced structure
DE102015106979B4 (de) * 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
DE102016115558B4 (de) * 2016-08-22 2020-06-04 Ernst-Abbe-Hochschule Jena Transistorbauelement mit hoher lawinen-robustheit
US10002920B1 (en) 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
JP6817895B2 (ja) * 2017-05-24 2021-01-20 株式会社東芝 半導体装置
DE102019114312A1 (de) 2019-05-28 2020-12-03 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
EP3916761A1 (en) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Method for producing a superjunction device
US12074196B2 (en) 2021-07-08 2024-08-27 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822391A (zh) * 2005-02-15 2006-08-23 半导体元件工业有限责任公司 超结半导体器件结构和方法
CN101083284A (zh) * 2006-05-30 2007-12-05 半导体元件工业有限责任公司 具有槽电荷补偿区的半导体器件及方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP2002533934A (ja) 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 出力半導体構造素子
DE10057612B4 (de) 2000-11-21 2012-03-08 Infineon Technologies Ag Vertikales Halbleiterbauelement mit vertikalem Randabschluss
US6828609B2 (en) 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
DE102004037153B4 (de) 2004-07-30 2011-09-15 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauteils
JP4696986B2 (ja) 2006-03-17 2011-06-08 トヨタ自動車株式会社 スーパージャンクション構造を有する半導体装置の製造方法
KR101279574B1 (ko) 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
JP4564509B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
DE102007030755B3 (de) 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
JP4844605B2 (ja) 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
IT1397574B1 (it) 2008-12-29 2013-01-16 St Microelectronics Rousset Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo
US7943989B2 (en) 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
US8466510B2 (en) 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US7892924B1 (en) 2009-12-02 2011-02-22 Alpha And Omega Semiconductor, Inc. Method for making a charge balanced multi-nano shell drift region for superjunction semiconductor device
JP5718627B2 (ja) 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US9318549B2 (en) * 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822391A (zh) * 2005-02-15 2006-08-23 半导体元件工业有限责任公司 超结半导体器件结构和方法
CN101083284A (zh) * 2006-05-30 2007-12-05 半导体元件工业有限责任公司 具有槽电荷补偿区的半导体器件及方法

Also Published As

Publication number Publication date
US9070580B2 (en) 2015-06-30
DE102014105964A1 (de) 2014-11-06
CN104134686A (zh) 2014-11-05
US20140327069A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
CN104134686B (zh) 基于补偿结构的超结结构半导体器件
US10714609B2 (en) Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
CN103456769B (zh) 具有沟槽结构的半导体器件
US8390058B2 (en) Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions
CN104009084B (zh) 在单元区域中带有额定击穿电压的超级结半导体器件
CN103972281B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
US9825127B2 (en) Super junction semiconductor device with field extension zones
CN104465734B (zh) 绝缘栅双极型晶体管及其制造方法
US9954056B2 (en) Semiconductor device with superjunction structure and transistor cells in a transition region along a transistor cell region
CN105390530B (zh) 具有规则布置场电极结构和终端结构的半导体器件
CN110190125A (zh) 碳化硅半导体器件
US20170250255A1 (en) Semiconductor Device with Needle-Shaped Field Plate Structures in a Transistor Cell Region and in an Inner Termination Region
US20140273374A1 (en) Vertical Doping and Capacitive Balancing for Power Semiconductor Devices
US8273622B2 (en) Semiconductor with a dynamic gate-drain capacitance
CN103996623B (zh) 具有过补偿区的超级结半导体器件
CN104134684A (zh) 基于填充结构、含补偿层的补偿结构的超级结半导体器件
CN104851915B (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
DE102014105788B4 (de) Halbleitervorrichtung mit einer superjunction-struktur mit kompensationsschichten und einer dielektrischen schicht
CN106298898B (zh) 垂直导电功率器件及其制作方法
CN112993007A (zh) 超结结构及超结器件
CN110504298A (zh) 碳化硅半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20190430