CN112993007A - 超结结构及超结器件 - Google Patents

超结结构及超结器件 Download PDF

Info

Publication number
CN112993007A
CN112993007A CN201911280302.8A CN201911280302A CN112993007A CN 112993007 A CN112993007 A CN 112993007A CN 201911280302 A CN201911280302 A CN 201911280302A CN 112993007 A CN112993007 A CN 112993007A
Authority
CN
China
Prior art keywords
layer
gallium nitride
thin layer
super junction
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911280302.8A
Other languages
English (en)
Inventor
周翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Shangyangtong Integrated Circuit Co ltd
Original Assignee
Nantong Shangyangtong Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Shangyangtong Integrated Circuit Co ltd filed Critical Nantong Shangyangtong Integrated Circuit Co ltd
Priority to CN201911280302.8A priority Critical patent/CN112993007A/zh
Publication of CN112993007A publication Critical patent/CN112993007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本发明公开了一种超结结构，超结结构为由第一薄层和第二薄层交替排列而成的自然超结结构；第一薄层由具有自发极化的氮化镓材料组成，第二薄层的材料为不同于氮化镓的半导体材料且第二薄层的材料也具有自发极化，利用第一薄层和第二薄层的自发极化特性在第一薄层和第二薄层的界面处形成束缚电荷，束缚电荷有利于吸引载流子并在界面处形成导电沟道。本发明还公开了一种超结器件。本发明能形成电荷完全平衡的氮化镓的超结结构，同时具有低比导通电阻和高击穿电压的优势。

Description

超结结构及超结器件
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本发明还涉及一种超结器件。
背景技术
现有功率器件比导通电阻(Ron,sp)与击穿电压(BreakdownVoltage)存在联系，击穿电压越高往往也会造成比较高的比导通电阻。对于传统的功率半导体器件，存在Ron,spvs.BV的物理极限，又称作一维物理极限(1-Dlimit)。
电荷功率器件的发明可以打破这个极限。最典型的电荷平衡器件结构就是超结器件。现有超结器件在漂移区使用不同的掺杂如N型掺杂和P型掺杂形成电荷平衡结构。这种超结工艺在硅器件中较为成熟，但是对于宽禁带半导体却不能套用。尤其在氮化镓中，因为很难通过离子注入形成P型掺杂，所以制造电荷平衡器件有所困难。
发明内容
本发明所要解决的技术问题是提供一种超结结构，能形成电荷完全平衡的氮化镓的超结结构，同时具有低比导通电阻和高击穿电压的优势。为此，本发明还提供一种超结器件。
为解决上述技术问题，本发明提供的超结结构为由第一薄层和第二薄层交替排列而成的自然超结结构。
所述第一薄层由具有自发极化的氮化镓材料组成，所述第二薄层的材料为不同于氮化镓的半导体材料且所述第二薄层的材料也具有自发极化，利用所述第一薄层和所述第二薄层的自发极化特性在所述第一薄层和所述第二薄层的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
进一步的改进是，所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底上。
进一步的改进是，所述第一薄层为非掺杂的本征结构。
进一步的改进是，所述第二薄层为非掺杂的本征结构。
进一步的改进是，所述第二薄层的材料包括：AlGaN，ALN，SiC。
进一步的改进是，所述界面处的载流子浓度由所述第一薄层和所述第二薄层的厚度调节或者由所述第二薄层的材料的组成元素的摩尔组分调节。
为解决上述技术问题，本发明提供的超结器件的漂移区中设置有超结结构，所述超结结构为由第一薄层和第二薄层交替排列而成的自然超结结构。
所述第一薄层由具有自发极化的氮化镓材料组成，所述第二薄层的材料为不同于氮化镓的半导体材料且所述第二薄层的材料也具有自发极化，利用所述第一薄层和所述第二薄层的自发极化特性在所述第一薄层和所述第二薄层的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
进一步的改进是，所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底上。
进一步的改进是，所述第一薄层为非掺杂的本征结构；所述第二薄层为非掺杂的本征结构。
进一步的改进是，所述第二薄层的材料包括：AlGaN，ALN，SiC。
进一步的改进是，所述界面处的载流子浓度由所述第一薄层和所述第二薄层的厚度调节或者由所述第二薄层的材料的组成元素的摩尔组分调节。
进一步的改进是，所述超结器件为超结肖特基二极管。
在所述氮化镓衬底背面形成有由背面金属层组成的阴极。
在所述超结结构的顶部表面形成有和所述超结结构形成肖特基接触的第一金属层。
在所述第一金属层表面形成有由正面金属层组成的阳极。
进一步的改进是，所述超结器件为超结平面栅场效应晶体管。
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层，所述第二氮化镓层作为所述漂移区的一部分。
在所述第二氮化镓层的选定区域中形成有第二导电类型掺杂的基区。
由栅氧化层和多晶硅栅叠加而成的栅极结构形成在所述基区表面并延伸到所述基区外的所述第二氮化镓层表面。
在所述基区中形成有和所述多晶硅栅第一侧面自对准的第一导电类型重掺杂的源区。
所述源区的顶部通过接触孔连接到由正面金属层组成的源极；所述源极底部的接触孔还穿过所述源区和所述基区接触。
由所述氮化镓衬底组成漏区。
由形成于所述漏区背面的背面金属层组成漏极。
进一步的改进是，所述超结器件为超结沟槽栅场效应晶体管。
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层，所述第二氮化镓层作为所述漂移区的一部分。
在所述第二氮化镓层的顶部区域中形成有第二导电类型掺杂的基区。
栅极结构由形成栅极沟槽内侧表面的栅氧化层和填充于所述栅极沟槽中的多晶硅栅组成，所述栅极沟槽穿过所述基区。
在所述基区中形成有和所述多晶硅栅的侧面自对准的第一导电类型重掺杂的源区。
所述源区的顶部通过接触孔连接到由正面金属层组成的源极；所述源极底部的接触孔还穿过所述源区和所述基区接触。
由所述氮化镓衬底组成漏区。
由形成于所述漏区背面的背面金属层组成漏极。
进一步的改进是，所述超结器件为超结电流孔径垂直电子晶体管。
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层，所述第二氮化镓层作为所述漂移区的一部分。
在所述第二氮化镓层中形成有第二导电类型掺杂的电流阻挡层，所述电流阻挡层埋在所述第二氮化镓层中。
在所述第二氮化镓层的表面形成有第一导电类型的第三铝镓氮层，所述第三铝镓氮层和所述第二氮化镓层的界面处形成二维电子气。
在所述第三铝镓氮层的表面形成有第二导电类型的第四半导体层，所述第四半导体层的材料为氮化镓或铝镓氮，所述第四半导体层用于将器件的阈值电压调节为正值。
在所述第四半导体层表面形成有由金属层组成的栅电极材料层，所述栅电极材料层和所述第四半导体层组成肖特基接触。
在所述栅电极材料层外侧形成有源极接触孔，所述源极接触孔底部和所述电流阻挡层接触，所述源极接触孔的顶部连接到由正面金属层组成的源极。
由所述氮化镓衬底组成漏区。
由形成于所述漏区背面的背面金属层组成漏极。
本发明超结结构中采用了氮化镓材料，和现有技术中需要采用P型掺杂的氮化镓材料薄层和N型掺杂的氮化镓材料薄层形成电荷平衡的超结结构不同，本发明采用了氮化镓材料的自发极化的特性，同时结合另外一种具有自发极化的半导体材料，两种具有自发极化的半导体材料形成的异质结界面处会形成束缚电荷，束缚电荷会吸引载流子并形成导电沟道，由于束缚电荷是由自发极化形成的，和半导体材料的掺杂无关，故能实现完全的电荷平衡且会永远保持电荷平衡，所以本发明能形成电荷完全平衡的氮化镓的超结结构，同时具有低比导通电阻和高击穿电压的优势。
当半导体器件的漂移区中采用本发明的超结结构时，能形成对应的超结器件，能减少器件的比导通电阻，大幅度减少器件在开通时的能量损耗。在相同击穿电压的条件下，本发明超结器件的比导通电阻比现有的功率器件的比导通电阻会降低几个数量级，从而能大幅度减小功率半导体器件的功率损耗，能很好的实现节能减排；同时由于本发明的超结结构是基于氮化镓材料形成的，故能非常适用于氮化镓功率器件，且本发明能充分发挥氮化镓材料的优势，减少氮化镓器件制造的成本并简化工艺流程。
另外，本发明超结结构中，能通过调节每层异质结的半导体材料的厚度来调节界面处的载流子浓度，从而调节比导通电阻；也能调节半导体材料的组成元素的摩尔组分条件界面处的载流子浓度，从而调节比导通电阻，这使得本发明的超结结构在设计时有充分的灵活性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例超结结构的示意图；
图2是本发明第一实施例超结器件的结构示意图；
图3是本发明第二实施例超结器件的结构示意图；
图4是本发明第三实施例超结器件的结构示意图；
图5是本发明第四实施例超结器件的结构示意图。
具体实施方式
如图1所示，是本发明实施例超结结构的示意图；本发明实施例超结结构为由第一薄层2和第二薄层3交替排列而成的自然超结结构。
所述第一薄层2由具有自发极化的氮化镓材料组成，所述第二薄层3的材料为不同于氮化镓的半导体材料且所述第二薄层3的材料也具有自发极化，利用所述第一薄层2和所述第二薄层3的自发极化特性在所述第一薄层2和所述第二薄层3的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底1上。通常，对于N型器件，第一导电类型为N型；对于P型器件，第二导电类型为P型。
所述第一薄层2为非掺杂的本征结构。
所述第二薄层3为非掺杂的本征结构。所述第二薄层3的材料包括：AlGaN，ALN，SiC。
所述界面处的载流子浓度由所述第一薄层2和所述第二薄层3的厚度调节或者由所述第二薄层3的材料的组成元素的摩尔组分调节。
本发明实施例超结结构中采用了氮化镓材料，和现有技术中需要采用P型掺杂的氮化镓材料薄层和N型掺杂的氮化镓材料薄层形成电荷平衡的超结结构不同，本发明实施例采用了氮化镓材料的自发极化的特性，同时结合另外一种具有自发极化的半导体材料，两种具有自发极化的半导体材料形成的异质结界面处会形成束缚电荷，束缚电荷会吸引载流子并形成导电沟道，由于束缚电荷是由自发极化形成的，和半导体材料的掺杂无关，故能实现完全的电荷平衡且会永远保持电荷平衡，所以本发明实施例能形成电荷完全平衡的氮化镓的超结结构，同时具有低比导通电阻和高击穿电压的优势。
当半导体器件的漂移区中采用本发明实施例的超结结构时，能形成对应的超结器件，能减少器件的比导通电阻，大幅度减少器件在开通时的能量损耗。在相同击穿电压的条件下，本发明实施例超结器件的比导通电阻比现有的功率器件的比导通电阻会降低几个数量级，从而能大幅度减小功率半导体器件的功率损耗，能很好的实现节能减排；同时由于本发明实施例的超结结构是基于氮化镓材料形成的，故能非常适用于氮化镓功率器件，且本发明实施例能充分发挥氮化镓材料的优势，减少氮化镓器件制造的成本并简化工艺流程。
另外，本发明实施例超结结构中，能通过调节每层异质结的半导体材料的厚度来调节界面处的载流子浓度，从而调节比导通电阻；也能调节半导体材料的组成元素的摩尔组分条件界面处的载流子浓度，从而调节比导通电阻，这使得本发明实施例的超结结构在设计时有充分的灵活性。
如图2所示，是本发明第一实施例超结器件的结构示意图；所述超结器件为超结肖特基二极管。本发明第一实施例超结器件的漂移区中设置有超结结构，所述超结结构为由第一薄层2和第二薄层3交替排列而成的自然超结结构。
所述第一薄层2由具有自发极化的氮化镓材料组成，所述第二薄层3的材料为不同于氮化镓的半导体材料且所述第二薄层3的材料也具有自发极化，利用所述第一薄层2和所述第二薄层3的自发极化特性在所述第一薄层2和所述第二薄层3的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底1上。
所述第一薄层2为非掺杂的本征结构；所述第二薄层3为非掺杂的本征结构。
所述第二薄层3的材料包括：AlGaN，ALN，SiC。
所述界面处的载流子浓度由所述第一薄层2和所述第二薄层3的厚度调节或者由所述第二薄层3的材料的组成元素的摩尔组分调节。
在所述氮化镓衬底1背面形成有由背面金属层组成的阴极101。
在所述超结结构的顶部表面形成有和所述超结结构形成肖特基接触的第一金属层101。
在所述第一金属层101表面形成有由正面金属层组成的阳极。
本发明第一实施例中，所述氮化镓衬底1的厚度需要调控，太薄没有办法有足够的机械支撑，太厚会引入过高的电阻。
所述第一薄层2和所述第二薄层3的半导体材料的厚度需要精确控制以优化漂移区比导通电阻。
所述漂移区的长度即为所述超结结构的高度，也即所述第一薄层2和所述第二薄层3的高度。所述漂移区的长度决定器件的击穿电压，所述漂移区的越长，器件的击穿电压越高。
如图3所示，是本发明第二实施例超结器件的结构示意图；所述超结器件为超结平面栅场效应晶体管。本发明第二实施例超结器件的漂移区中设置有超结结构，所述超结结构为由第一薄层2和第二薄层3交替排列而成的自然超结结构。
所述第一薄层2由具有自发极化的氮化镓材料组成，所述第二薄层3的材料为不同于氮化镓的半导体材料且所述第二薄层3的材料也具有自发极化，利用所述第一薄层2和所述第二薄层3的自发极化特性在所述第一薄层2和所述第二薄层3的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底1上。
所述第一薄层2为非掺杂的本征结构；所述第二薄层3为非掺杂的本征结构。
所述第二薄层3的材料包括：AlGaN，ALN，SiC。
所述界面处的载流子浓度由所述第一薄层2和所述第二薄层3的厚度调节或者由所述第二薄层3的材料的组成元素的摩尔组分调节。
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层201，所述第二氮化镓层201作为所述漂移区的一部分，所述第二氮化镓层201也作为电流分散区。
在所述第二氮化镓层201的选定区域中形成有第二导电类型掺杂的基区203。
由栅氧化层204和多晶硅栅205叠加而成的栅极结构形成在所述基区203表面并延伸到所述基区203外的所述第二氮化镓层201表面。被所述多晶硅栅205所覆盖的所述基区203的表面用于形成沟道。
在所述基区203中形成有和所述多晶硅栅205第一侧面自对准的第一导电类型重掺杂的源区203。
所述源区203的顶部通过接触孔连接到由正面金属层208组成的源极；所述源极底部的接触孔307还穿过所述源区203和所述基区203接触。所述接触孔207穿过层间膜206。
由所述氮化镓衬底1组成漏区。
由形成于所述漏区背面的背面金属层组成漏极209。
如图4所示，是本发明第三实施例超结器件的结构示意图；所述超结器件为超结沟槽栅场效应晶体管。本发明第三实施例超结器件的漂移区中设置有超结结构，所述超结结构为由第一薄层2和第二薄层3交替排列而成的自然超结结构。
所述第一薄层2由具有自发极化的氮化镓材料组成，所述第二薄层3的材料为不同于氮化镓的半导体材料且所述第二薄层3的材料也具有自发极化，利用所述第一薄层2和所述第二薄层3的自发极化特性在所述第一薄层2和所述第二薄层3的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底1上。
所述第一薄层2为非掺杂的本征结构；所述第二薄层3为非掺杂的本征结构。
所述第二薄层3的材料包括：AlGaN，ALN，SiC。
所述界面处的载流子浓度由所述第一薄层2和所述第二薄层3的厚度调节或者由所述第二薄层3的材料的组成元素的摩尔组分调节。
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层301，所述第二氮化镓层301作为所述漂移区的一部分，所述第二氮化镓层301也作为电流分散区。
在所述第二氮化镓层301的顶部区域中形成有第二导电类型掺杂的基区302。
栅极结构由形成栅极沟槽内侧表面的栅氧化层304和填充于所述栅极沟槽中的多晶硅栅305组成，所述栅极沟槽穿过所述基区302。被所述多晶硅栅305侧面覆盖的所述基区302的表面用于形成沟道。
在所述基区302中形成有和所述多晶硅栅305的侧面自对准的第一导电类型重掺杂的源区303。
所述源区303的顶部通过接触孔连接到由正面金属层308组成的源极；所述源极底部的接触孔307还穿过所述源区303和所述基区302接触。所述接触孔307还穿过层间膜306。
由所述氮化镓衬底1组成漏区。
由形成于所述漏区背面的背面金属层组成漏极309。
如图5所示，是本发明第四实施例超结器件的结构示意图；所述超结器件为超结电流孔径垂直电子晶体管。本发明第四实施例超结器件的漂移区中设置有超结结构，所述超结结构为由第一薄层2和第二薄层3交替排列而成的自然超结结构。
所述第一薄层2由具有自发极化的氮化镓材料组成，所述第二薄层3的材料为不同于氮化镓的半导体材料且所述第二薄层3的材料也具有自发极化，利用所述第一薄层2和所述第二薄层3的自发极化特性在所述第一薄层2和所述第二薄层3的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底1上。
所述第一薄层2为非掺杂的本征结构；所述第二薄层3为非掺杂的本征结构。
所述第二薄层3的材料包括：AlGaN，ALN，SiC。
所述界面处的载流子浓度由所述第一薄层2和所述第二薄层3的厚度调节或者由所述第二薄层3的材料的组成元素的摩尔组分调节。
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层401，所述第二氮化镓层401作为所述漂移区的一部分，也作为电流分散区。
在所述第二氮化镓层401中形成有第二导电类型掺杂的电流阻挡层402，所述电流阻挡层402埋在所述第二氮化镓层401中。
在所述第二氮化镓层401的表面形成有第一导电类型的第三铝镓氮层403，所述第三铝镓氮层403和所述第二氮化镓层401的界面处形成二维电子气。
在所述第三铝镓氮层403的表面形成有第二导电类型的第四半导体层404，所述第四半导体层404的材料为氮化镓或铝镓氮，所述第四半导体层404用于将器件的阈值电压调节为正值。
在所述第四半导体层404表面形成有由金属层组成的栅电极材料层405，所述栅电极材料层405和所述第四半导体层404组成肖特基接触。
在所述栅电极材料层405外侧形成有源极接触孔407，所述源极接触孔407底部和所述电流阻挡层402接触，所述源极接触孔407的顶部连接到由正面金属层408组成的源极。
由所述氮化镓衬底1组成漏区。
由形成于所述漏区背面的背面金属层组成漏极409。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结结构，其特征在于：超结结构为由第一薄层和第二薄层交替排列而成的自然超结结构；
所述第一薄层由具有自发极化的氮化镓材料组成，所述第二薄层的材料为不同于氮化镓的半导体材料且所述第二薄层的材料也具有自发极化，利用所述第一薄层和所述第二薄层的自发极化特性在所述第一薄层和所述第二薄层的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
2.如权利要求1所述的超结结构，其特征在于：所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底上。
3.如权利要求1所述的超结结构，其特征在于：所述第一薄层为非掺杂的本征结构。
4.如权利要求3所述的超结结构，其特征在于：所述第二薄层为非掺杂的本征结构。
5.如权利要求1所述的超结结构，其特征在于：所述第二薄层的材料包括：AlGaN，ALN，SiC。
6.如权利要求5所述的超结结构，其特征在于：所述界面处的载流子浓度由所述第一薄层和所述第二薄层的厚度调节或者由所述第二薄层的材料的组成元素的摩尔组分调节。
7.一种超结器件，其特征在于：超结器件的漂移区中设置有超结结构，所述超结结构为由第一薄层和第二薄层交替排列而成的自然超结结构；
所述第一薄层由具有自发极化的氮化镓材料组成，所述第二薄层的材料为不同于氮化镓的半导体材料且所述第二薄层的材料也具有自发极化，利用所述第一薄层和所述第二薄层的自发极化特性在所述第一薄层和所述第二薄层的界面处形成束缚电荷，所述束缚电荷有利于吸引载流子并在所述界面处形成导电沟道。
8.如权利要求7所述的超结器件，其特征在于：所述超结结构形成在具有第一导电类型重掺杂的氮化镓衬底上。
9.如权利要求7所述的超结器件，其特征在于：所述第一薄层为非掺杂的本征结构；所述第二薄层为非掺杂的本征结构。
10.如权利要求7所述的超结器件，其特征在于：所述第二薄层的材料包括：AlGaN，ALN，SiC。
11.如权利要求10所述的超结器件，其特征在于：所述界面处的载流子浓度由所述第一薄层和所述第二薄层的厚度调节或者由所述第二薄层的材料的组成元素的摩尔组分调节。
12.如权利要求8所述的超结器件，其特征在于：所述超结器件为超结肖特基二极管；
在所述氮化镓衬底背面形成有由背面金属层组成的阴极；
在所述超结结构的顶部表面形成有和所述超结结构形成肖特基接触的第一金属层；
在所述第一金属层表面形成有由正面金属层组成的阳极。
13.如权利要求8所述的超结器件，其特征在于：所述超结器件为超结平面栅场效应晶体管；
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层，所述第二氮化镓层作为所述漂移区的一部分；
在所述第二氮化镓层的选定区域中形成有第二导电类型掺杂的基区；
由栅氧化层和多晶硅栅叠加而成的栅极结构形成在所述基区表面并延伸到所述基区外的所述第二氮化镓层表面；
在所述基区中形成有和所述多晶硅栅第一侧面自对准的第一导电类型重掺杂的源区；
所述源区的顶部通过接触孔连接到由正面金属层组成的源极；所述源极底部的接触孔还穿过所述源区和所述基区接触；
由所述氮化镓衬底组成漏区；
由形成于所述漏区背面的背面金属层组成漏极。
14.如权利要求8所述的超结器件，其特征在于：所述超结器件为超结沟槽栅场效应晶体管；
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层，所述第二氮化镓层作为所述漂移区的一部分；
在所述第二氮化镓层的顶部区域中形成有第二导电类型掺杂的基区；
栅极结构由形成栅极沟槽内侧表面的栅氧化层和填充于所述栅极沟槽中的多晶硅栅组成，所述栅极沟槽穿过所述基区；
在所述基区中形成有和所述多晶硅栅的侧面自对准的第一导电类型重掺杂的源区；
所述源区的顶部通过接触孔连接到由正面金属层组成的源极；所述源极底部的接触孔还穿过所述源区和所述基区接触；
由所述氮化镓衬底组成漏区；
由形成于所述漏区背面的背面金属层组成漏极。
15.如权利要求8所述的超结器件，其特征在于：所述超结器件为超结电流孔径垂直电子晶体管；
在所述超结结构的顶部形成有第一导电类型掺杂的第二氮化镓层，所述第二氮化镓层作为所述漂移区的一部分；
在所述第二氮化镓层中形成有第二导电类型掺杂的电流阻挡层，所述电流阻挡层埋在所述第二氮化镓层中；
在所述第二氮化镓层的表面形成有第一导电类型的第三铝镓氮层，所述第三铝镓氮层和所述第二氮化镓层的界面处形成二维电子气；
在所述第三铝镓氮层的表面形成有第二导电类型的第四半导体层，所述第四半导体层的材料为氮化镓或铝镓氮，所述第四半导体层用于将器件的阈值电压调节为正值；
在所述第四半导体层表面形成有由金属层组成的栅电极材料层，所述栅电极材料层和所述第四半导体层组成肖特基接触；
在所述栅电极材料层外侧形成有源极接触孔，所述源极接触孔底部和所述电流阻挡层接触，所述源极接触孔的顶部连接到由正面金属层组成的源极；
由所述氮化镓衬底组成漏区；
由形成于所述漏区背面的背面金属层组成漏极。
CN201911280302.8A 2019-12-13 2019-12-13 超结结构及超结器件 Pending CN112993007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911280302.8A CN112993007A (zh) 2019-12-13 2019-12-13 超结结构及超结器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911280302.8A CN112993007A (zh) 2019-12-13 2019-12-13 超结结构及超结器件

Publications (1)

Publication Number Publication Date
CN112993007A true CN112993007A (zh) 2021-06-18

Family

ID=76332201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911280302.8A Pending CN112993007A (zh) 2019-12-13 2019-12-13 超结结构及超结器件

Country Status (1)

Country Link
CN (1) CN112993007A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964192A (zh) * 2021-09-06 2022-01-21 西安电子科技大学 基于非极性GaN的肖特基二极管及其制备方法
WO2023106233A1 (ja) * 2021-12-06 2023-06-15 国立大学法人山梨大学 半導体スイッチ及び半導体回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117119A1 (en) * 2007-04-09 2010-05-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device having hetero junction
CN104241376A (zh) * 2014-09-01 2014-12-24 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
KR20150104816A (ko) * 2014-03-06 2015-09-16 엘지이노텍 주식회사 전력 반도체 소자
CN106057868A (zh) * 2016-08-09 2016-10-26 电子科技大学 一种纵向超结增强型mis hemt器件
CN106887467A (zh) * 2017-03-09 2017-06-23 西安电子科技大学 漏连接半超结氮化镓基垂直型异质结功率器件
CN109509783A (zh) * 2017-09-15 2019-03-22 株式会社东芝 半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117119A1 (en) * 2007-04-09 2010-05-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device having hetero junction
KR20150104816A (ko) * 2014-03-06 2015-09-16 엘지이노텍 주식회사 전력 반도체 소자
CN104241376A (zh) * 2014-09-01 2014-12-24 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
CN106057868A (zh) * 2016-08-09 2016-10-26 电子科技大学 一种纵向超结增强型mis hemt器件
CN106887467A (zh) * 2017-03-09 2017-06-23 西安电子科技大学 漏连接半超结氮化镓基垂直型异质结功率器件
CN109509783A (zh) * 2017-09-15 2019-03-22 株式会社东芝 半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964192A (zh) * 2021-09-06 2022-01-21 西安电子科技大学 基于非极性GaN的肖特基二极管及其制备方法
WO2023106233A1 (ja) * 2021-12-06 2023-06-15 国立大学法人山梨大学 半導体スイッチ及び半導体回路

Similar Documents

Publication Publication Date Title
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
US6281521B1 (en) Silicon carbide horizontal channel buffered gate semiconductor devices
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
US10593813B2 (en) Vertical rectifier with added intermediate region
CN104934476A (zh) 半导体装置及其制造方法
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
US8415747B2 (en) Semiconductor device including diode
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
CN111048590B (zh) 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法
CN104218087A (zh) 半导体器件及其制造方法
US20120126317A1 (en) Accufet with integrated clamping circuit
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
CN115084232B (zh) 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
CN115295547A (zh) 一种低损耗可逆导的碳化硅场效应功率晶体管器件
CN112993007A (zh) 超结结构及超结器件
CN110993691A (zh) 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法
CN112670340B (zh) P型栅hemt器件
US20230065808A1 (en) Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors
US20220173227A1 (en) Finfet power semiconductor devices
JP2023154314A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11404535B2 (en) Semiconductor device and method for producing a semiconductor device
CN113594243A (zh) 一种渐变极化掺杂的增强型GaN纵向场效应晶体管
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
US20190165097A1 (en) Semiconductor device having through hole, source and gate electrode structures
EP1178539A2 (en) Schottky field-effect transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination