CN113964192A - 基于非极性GaN的肖特基二极管及其制备方法 - Google Patents
基于非极性GaN的肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN113964192A CN113964192A CN202111039156.7A CN202111039156A CN113964192A CN 113964192 A CN113964192 A CN 113964192A CN 202111039156 A CN202111039156 A CN 202111039156A CN 113964192 A CN113964192 A CN 113964192A
- Authority
- CN
- China
- Prior art keywords
- gan
- substrate
- layer
- channel
- nonpolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 55
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 53
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 abstract description 9
- 229910002601 GaN Inorganic materials 0.000 description 118
- 238000006243 chemical reaction Methods 0.000 description 34
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 21
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 12
- 229910052733 gallium Inorganic materials 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005566 electron beam evaporation Methods 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于非极性GaN的肖特基二极管及其制备方法，该二极管包括：GaN衬底，位于GaN衬底上的竖立多沟道层，位于竖立多沟道层上的GaN帽层，位于GaN衬底背面的欧姆接触电极，以及位于GaN帽层上的肖特基接触电极；其中，GaN衬底为非极性n型GaN体衬底；竖立多沟道层包括若干u‑GaN沟道层和n‑AlGaN势垒层，u‑GaN沟道层和n‑AlGaN势垒层沿水平方向间隔排列，以形成垂直于GaN衬底的并联多沟道结构。本发明提高了器件的晶体质量，抑制了漏电通道的产生、增大了工作电流，可用于高频、低压、大电流整流等二极管器件的制备。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种基于非极性GaN的肖特基二极管及其制备方法。
背景技术
肖特基二极管是利用金属与半导体接触形成的金属-半导体结原理制作的二极管，是一种低功耗、超高速的半导体器件。由于其导通电压低，不存在反向恢复问题，被广泛应用于开关电源、变频器、驱动器等电路中。其中，GaN(氮化镓)基的肖特基二极管由于具有开关速度快、场强高和热学特性好等优点，在功率整流器市场有很好的发展前景。
在现有的相关技术中，GaN功率器件通常采用在碳化硅或者硅衬底上外延AlGaN/GaN异质结的方法来制备。AlGaN与GaN之间存在极化电场，产生极化电荷；同时AlGaN可作为电流泄露的阻挡层。
然而，在不同衬底上外延生长的GaN属于横向结构，因为异质衬底与GaN之间存在较大的晶格失配，热膨胀系数有不同程度的差异，再加上工艺上的一些非理想因素，使得异质外延的GaN材料中具有很高的位错密度，而这些位错缺陷已经被证实是电流泄露通道，也是产生漏电的主要原因。另一方面，AlGaN与GaN之间的晶格失配也会通过影响晶体质量来间接降低异质结中的二维电子气2DEG密度和迁移率，从而影响器件性能。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于非极性GaN的肖特基二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种基于非极性GaN的肖特基二极管，包括：GaN衬底，位于所述GaN衬底上的竖立多沟道层，位于所述竖立多沟道层上的GaN帽层，位于所述GaN衬底背面的欧姆接触电极，以及位于所述GaN帽层上的肖特基接触电极；其中，
所述GaN衬底为非极性n型GaN体衬底；
所述竖立多沟道层包括若干u-GaN沟道层和n-AlGaN势垒层，所述u-GaN沟道层和n-AlGaN势垒层沿水平方向间隔排列，以形成垂直于所述GaN衬底的并联多沟道结构。
在本发明的一个实施例中，所述u-GaN沟道层和所述n-AlGaN势垒层具有相同的厚度。
在本发明的一个实施例中，所述n-AlGaN势垒层中Al组分为20％-30％，掺杂浓度为1018-1020cm-3。
在本发明的一个实施例中，所述n-AlGaN势垒层中还掺杂有In组分。
在本发明的一个实施例中，所述竖立多沟道层还包括若干n型AlN空间层，所述AlN空间层位于所述u-GaN沟道层和n-AlGaN势垒层之间。
在本发明的一个实施例中，所述n型GaN帽层3厚度为5-30nm，掺杂浓度为1016-1018cm-3。
在本发明的一个实施例中，所述欧姆接触电极包括Ti/Al/Ni/Au多层金属，其总厚度为150-250nm；所述肖特基接触电极包括Ni/Au多层金属，其总厚度为350-480nm。
本发明的另一个实施例提供了一种基于非极性GaN的肖特基二极管的制备方法，其特征在于，包括以下步骤：
S1：对非极性n型GaN体衬底进行清洗和热处理；
S2：采用MOCVD工艺在所述GaN体衬底的非极性表面一侧生长一层u-GaN沟道层；
S3：继续在所述GaN体衬底的非极性表面上紧挨所述u-GaN沟道层生长一层n-AlGaN势垒层；
S4：重复步骤S2-S3，以形成垂直于所述GaN衬底的竖立多沟道层；
S5：在所述竖立多沟道层上生长n型GaN帽层；
S6：分别在所述n型GaN帽层上和所述非极性n型GaN体衬底的另一侧制备金属电极，形成欧姆接触电极和肖特基接触电极，以完成器件的制备。
在本发明的一个实施例中，所述n-AlGaN势垒层中还掺杂有In组分。
在本发明的一个实施例中，在步骤S2和步骤S3之间，还包括：
在所述GaN体衬底的非极性表面上紧挨所述u-GaN沟道层生长一层AlN空间层。
本发明的有益效果：
1、本发明通过在非极性体材料的非极性面形成竖立的并联多沟道结构，以产生横向位错，抑制了电流泄露通道的产生，进一步抑制了漏电流产生，同时使得器件的二维电子气2DEG密度提升，增大了器件的工作电流，提升了器件性能；
2、本发明提供的具有竖立多沟道结构的GaN器件的面积利用效率高，表面缺陷较小，反向恢复速度快，反向击穿电压更大，导通压降、导通损耗和开关损耗都较小，可用于高频、低压、大电流整流等二极管器件的制备。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的基于非极性GaN的肖特基二极管的结构示意图；
图2是本发明实施例提供的基于非极性GaN的肖特基二极管的另一种结构示意图；
图3是本发明实施例提供的基于非极性GaN的肖特基二极管的制备方法流程示意图；
图4a-4h是本发明实施例提供的基于非极性GaN的肖特基二极管的制备过程示例图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的基于非极性GaN的肖特基二极管的结构示意图，其包括：
GaN衬底1，位于GaN衬底1上的竖立多沟道层2，位于竖立多沟道层2上的GaN帽层3，位于GaN衬底1背面的欧姆接触电极4，以及位于GaN帽层3上的肖特基接触电极5；其中，
GaN衬底1为非极性n型GaN体衬底；
竖立多沟道层2包括若干u-GaN沟道层21和n-AlGaN势垒层22，u-GaN沟道层21和n-AlGaN势垒层22沿水平方向间隔排列，以形成垂直于GaN衬底1的并联多沟道结构。
由于本实施例采用了晶体质量更高的体材料作为衬底，从而使得器件的质量得到了提升。
进一步地，可以将所有u-GaN沟道层21设计成相同的厚度，将所有n-AlGaN势垒层22设计成相同的厚度。
需要说明的是，由于在生长材料的时候，刚开始生长的晶体质量不好，因此还可以将最先生长的u-GaN沟道层21或n-AlGaN势垒层22的厚度设计为大于后面生长的u-GaN沟道层21或n-AlGaN势垒层22的厚度。
更进一步地，还可以将u-GaN沟道层21和n-AlGaN势垒层22设计成具有相同的厚度，以简化工艺。优选的，u-GaN沟道层21和n-AlGaN势垒层22的厚度可以为3-8μm。
在本实施例中，n-AlGaN势垒层中Al组分为20％-30％，掺杂浓度为1018-1020cm-3。
具体地，由于GaN和AlGaN之间的晶格失配，是因为Al原子的直径与Ga原子不同导致的，原子尺寸不同，就使得晶体的晶格大小不同，也就是晶格失配，晶格不匹配的材料之间会产生应力，这里，Al组分越高，AlGaN中应力越大，当超过一定应力界限，晶体会发生开裂现象。因此，本实施例选择Al组分为20％-30％，以保证晶体的质量。
在本发明的另一个实施例中，n-AlGaN势垒层中还掺杂有In组分，其可以适当缓解晶格失配，进一步提升晶体的质量，从而提高器件性能。
进一步地，请参见图2，图2是本发明实施例提供的基于非极性GaN的肖特基二极管的另一种结构示意图；其中，竖立多沟道层2还包括若干AlN空间层23，AlN空间层23位于u-GaN沟道层21和n-AlGaN势垒层22之间。
具体地，AlN空间层23的厚度可以低至1nm。
本实施例通过在u-GaN沟道层21和n-AlGaN势垒层22之间插入AlN空间层23，可以进一步使2DEG的密度增加。
进一步地，本实施例中的n型GaN帽层3厚度为5-30nm，掺杂浓度为1016-1018cm-3，欧姆接触电极4和肖特基接触电极5均为多层金属电极。
具体地，欧姆接触电极4包括Ti/Al/Ni/Au多层金属，其中金属Ti的厚度为20-40nm，金属Al的厚度为50-80nm，金属Ni的厚度为20-40nm，金属Au的厚度为60-90nm，总厚度为150-250nm；
肖特基接触电极5包括Ni/Au多层金属，其中金属Ni的厚度为50-80nm，金属Au的厚度为300-400nm，总厚度为350-480nm。
本实施例通过在非极性体材料的非极性面形成竖立的并联多沟道结构，以产生横向位错，抑制了电流泄露通道的产生，进一步抑制了漏电流产生，同时使得器件的二维电子气2DEG密度提升，增大了器件的工作电流，提升了器件性能；
此外，本实施例提供的具有竖立多沟道结构的GaN器件的面积利用效率高，表面缺陷较小，反向恢复速度快，反向击穿电压更大，导通压降、导通损耗和开关损耗都较小，可用于高频、低压、大电流整流等二极管器件的制备。
实施例二
在上述实施例一的基础上，本实施例提供了一种基于非极性GaN的肖特基二极管的制备方法。请参见图3，图3是本发明实施例提供的基于非极性GaN的肖特基二极管的制备方法流程示意图，其包括：
S1：对非极性n型GaN体衬底进行清洗和热处理；
S2：采用MOCVD工艺在GaN体衬底的非极性表面一侧生长一层u-GaN沟道层；
S3：继续在GaN体衬底的非极性表面上紧挨u-GaN沟道层生长一层n-AlGaN势垒层；
S4：重复步骤S2-S3，以形成垂直于GaN衬底的竖立多沟道层；
S5：在竖立多沟道层上生长n型GaN帽层；
S6：分别在n型GaN帽层上和非极性n型GaN体衬底的另一侧制备金属电极，形成欧姆接触电极和肖特基接触电极，以完成器件的制备。
在本发明的另一个实施例中，n-AlGaN势垒层中还掺杂有In组分，以缓解晶格失配，提升晶体的质量，。
进一步地，在步骤S2和步骤S3之间，还包括：
在GaN体衬底的非极性表面上紧挨u-GaN沟道层生长一层AlN空间层，其可以进一步增加2DEG的密度。
为了更清楚的描述制备过程，下面以竖立多沟道层包括三层u-GaN沟道层和三层n-AlGaN势垒层为例，对本发明制备方法的工艺过程进行详细描述。
请参见图4a-4h，图4a-4h是本发明实施例提供的基于非极性GaN的肖特基二极管的制备过程示例图。
具体地，步骤S1包括：
S11：将非极性n型GaN体衬底清洗后，放入金属有机化学气相沉淀设备MOCVD的反应室中，将反应室真空度调制2×10-2Torr以下；
S12：向反应室中通入氢气，在反应室中的压强升到20-40Torr时，将衬底加热至1000-1100℃，完成对衬底的热处理。
进一步地，步骤S2包括：
S21：使用掩膜工艺对非极性n型GaN体衬底进行掩膜，余留生长GaN沟道层的区域，如图4a所示。
S22：使用MOCVD工艺在非极性n型GaN体衬底未掩膜区域生长第一层GaN沟道层，如图4b所示。其中，生长GaN沟道层的工艺条件如下：
反应室温度为900-1200℃；
保持反应室压力为20-100Torr；
向反应室同时通入气体的流量为2000-6000sccm的氨气、80-500sccm的镓源。
步骤S3包括：
S31：去除掩膜步骤S21中的掩膜后，再次对非极性n型GaN体衬底和衬底上的沟道层顶部、势垒层顶部如果已有的话进行掩膜，余留出生长n-AlGaN势垒层的区域，如图4c所示。
S32：采用MOCVD工艺在非极性n型GaN体衬底上未掩膜区域生长第一层n-AlGaN势垒层，如图4d所示。其中，生长AlGaN势垒层的工艺条件如下：
反应室温度为1050-1350℃；
保持反应室压力为20-100Torr；
向反应室中同时通入的气体流量为3000-6000sccm的氨气、100-500sccm的镓源、30-200sccm的铝源和10-50sccm的硅源。
步骤S4包括：
重复步骤S2-S3两次，工艺不变，依次生长出第二层GaN沟道、第二层n-AlGaN势垒和第三层GaN沟道、第三层n-AlGaN势垒，如图4e所示。
步骤S5包括：
在多沟道层上利用MOCVD工艺生长一层5-30nm厚的n型GaN帽层，掺杂浓度为1016-1018cm-3，如图4f所示。其工艺条件如下：
反应室温度为900-1200℃；
保持反应室压力为20-100Torr；
向反应室中同时通入的气体流量为2000-6000sccm的氨气、80-500sccm的镓源、5-15sccm的硅源。
步骤S6包括：
S61：采用电子束蒸发工艺，在器件的底部蒸发Ti/Al/Ni/Au多层金属电极，其中金属Ti的厚度为20-40nm，金属Al的厚度为50-80nm，金属Ni的厚度为20-40nm，金属Au的厚度为60-90nm，并在850-950℃的温度下的N2氛围中快速热退火3-10min，完成欧姆接触电极制作，如图4g所示。
S62：采用电子束蒸发工艺，在器件的顶部蒸发Ni/Au多层金属电极，其中金属Ni的厚度为50-80nm，金属Au的厚度为300-400nm，完成肖特基接触电极制作，如图4h所示。
至此，完成了非极性GaN的肖特基二极管的制备。
实施例三
下面以制备n-AlGaN势垒层Al组分为20％的非极性肖特基二极管为例，对本发明详细的工艺参数设置情况进行说明。
步骤一，对衬底进行清洗和热处理：
1a)将非极性n型GaN体衬底清洗后，放入金属有机化学气相沉淀设备MOCVD的反应室中，将反应室真空度调制2×10-2Torr以下。
1b)向反应室中通入氢气，在反应室中的压强升到30Torr时，将衬底加热至1100℃，完成对衬底的热处理。
步骤二，在非极性n型GaN体衬底上使用MOCVD工艺进行竖立AlGaN/GaN多沟道生长，步骤如下：
2a)使用掩膜工艺对非极性n型GaN体衬底进行掩膜，余留生长GaN沟道的区域。
2b)使用MOCVD工艺，在反应室中通入流量为2000sccm的氨源、流量为120sccm的镓源，温度调至950℃，压强调至20Torr，在非极性n型GaN体衬底未掩膜区域生长4um的第一层GaN沟道层。
2c)除去掩膜后，再次对非极性n型GaN体衬底和衬底上的沟道层顶部、势垒层顶部进行掩膜，余留出生长n-AlGaN势垒层的区域。
2d)采用MOCVD工艺，在反应室中通入流量为3000sccm的氨源、150sccm的镓源、60sccm的铝源和10sccm的硅源，温度调至1100℃，压强调制50Torr，非在极性n型GaN体衬底上未掩膜区域生长4um的第一层n型Al0.2Ga0.8N势垒层。
2e)重复上述步骤，工艺不变，依次生长出第二层GaN沟道、第二层n型Al0.2Ga0.8N势垒和第三层GaN沟道、第三层Al0.2Ga0.8N势垒。
步骤三，生长n型GaN帽层：
使用MOCVD工艺，在反应室中通入2000sccm的氨源、120sccm的镓源、5sccm的硅源，温度调至950℃，压强调至20Torr，在竖立AlGaN/GaN多沟道层上生长10nm厚的n型GaN帽层。
步骤四，生长欧姆接触电极和肖特基接触电极：
4a)使用采用电子束蒸发工艺，在非极性n型GaN体衬底背面蒸发Ti/Al/Ni/Au多层金属电极，其中金属Ti的厚度为20nm，金属Al的厚度为50nm，金属Ni的厚度为20nm，金属Au的厚度为60nm，并在850℃的温度下的N2氛围中快速热退火3min，完成欧姆接触电极的制作；
4b)使用采用电子束蒸发工艺，在n型GaN帽层顶部蒸发Ni/Au多层金属电极，其中金属Ni的厚度为50nm，金属Au的厚度为300nm，完成肖特基接触电极的制作。
实施例四
下面以制备n-AlGaN势垒层Al组分为25％的非极性肖特基二极管为例，对本发明详细的工艺参数设置情况进行说明。
步骤1，对衬底进行清洗和热处理：
1.1)将非极性n型GaN体衬底清洗后，放入金属有机化学气相沉淀设备MOCVD的反应室中，将反应室真空度调制2×10-2Torr以下。
1.2)向反应室中通入氢气，在反应室中的压强升到40Torr时，将衬底加热至1200℃，完成对衬底的热处理。
步骤2，在非极性n型GaN体衬底上使用MOCVD工艺进行竖立AlGaN/GaN多沟道生长，步骤如下：
2.1)使用掩膜工艺对非极性n型GaN体衬底进行掩膜，余留生长GaN沟道的区域。
2.2)使用MOCVD工艺，在反应室中通入流量为3000sccm的氨源、流量为150sccm的镓源，温度调至1050℃，压强调至35Torr，在非极性n型GaN体衬底未掩膜区域生长6um的第一层GaN沟道层。
2.3)除去掩膜后，再次对非极性n型GaN体衬底和衬底上的沟道层顶部、势垒层顶部(如果已有的话)进行掩膜，余留出生长n-AlGaN势垒层的区域。
2.4)采用MOCVD工艺，在反应室中通入流量为4000sccm的氨源、180sccm的镓源、80sccm的铝源和25sccm的硅源，温度调至1200℃，压强调制60Torr，非在极性n型GaN体衬底上未掩膜区域生长6um的第一层n型Al0.25Ga0.75N势垒层。
2.5)重复上述步骤，工艺不变，依次生长出第二层GaN沟道、第二层n型Al0.25Ga0.75N势垒和第三层GaN沟道、第三层Al0.25Ga0.75N势垒。
步骤3，生长n型GaN帽层：
使用MOCVD工艺，在反应室中通入3000sccm的氨源、150sccm的镓源、10sccm的硅源，温度调至1050℃，压强调至35Torr，在竖立AlGaN/GaN多沟道层上生长15nm厚的n型GaN帽层。
步骤4，生长欧姆接触电极和肖特基接触电极：
4.1)使用采用电子束蒸发工艺，在非极性n型GaN体衬底背面蒸发Ti/Al/Ni/Au多层金属电极，其中金属Ti的厚度为30nm，金属Al的厚度为60nm，金属Ni的厚度为30nm，金属Au的厚度为70nm，并在900℃的温度下的N2氛围中快速热退火4min，完成欧姆接触电极的制作。
4.2)使用采用电子束蒸发工艺，在n型GaN帽层顶部蒸发Ni/Au多层金属电极，其中金属Ni的厚度为70nm，金属Au的厚度为350nm，完成肖特基接触电极的制作。
实施例五
下面以制备n-AlGaN势垒层Al组分为30％的非极性肖特基二极管为例，对本发明详细的工艺参数设置情况进行说明。
步骤A，对衬底进行清洗和热处理：
Ⅰ)将非极性n型GaN体衬底清洗后，放入金属有机化学气相沉淀设备MOCVD的反应室中，将反应室真空度调制2×10-2Torr以下；
Ⅱ)向反应室中通入氢气，在反应室中的压强升到20Torr时，将衬底加热至1050℃，完成对衬底的热处理；
步骤B，在非极性n型GaN体衬底上使用MOCVD工艺进行竖立AlGaN/GaN多沟道生长，步骤如下：
Ⅰ)使用掩膜工艺对非极性n型GaN体衬底进行掩膜，余留生长GaN沟道的区域。
Ⅱ)使用MOCVD工艺，在反应室中通入流量为5000sccm的氨源、流量为210sccm的镓源，温度调至950℃，压强调至50Torr，在非极性n型GaN体衬底未掩膜区域生长8um的第一层GaN沟道层。
Ⅲ)除去掩膜后，再次对非极性GaN体衬底和衬底上的沟道层顶部、势垒层顶部(如果已有的话)进行掩膜，余留出生长n-AlGaN势垒层的区域。
Ⅳ)采用MOCVD工艺，在反应室中通入流量为6000sccm的氨源、260sccm的镓源、120sccm的铝源和50sccm的硅源，温度调至1300℃，压强调制80Torr，非在极性n型GaN体衬底上未掩膜区域生长8um的第一层n型Al0.3Ga0.7N势垒层。
Ⅴ)重复上述步骤，工艺不变，依次生长出第二层GaN沟道、第二层n型Al0.3Ga0.7N势垒和第三层GaN沟道、第三层Al0.3Ga0.7N势垒。
步骤C，生长n型GaN帽层：
使用MOCVD工艺，在反应室中通入5000sccm的氨源、210sccm的镓源、15sccm的硅源，温度调至950℃，压强调至50Torr，在竖立AlGaN/GaN多沟道层上生长20nm厚的n型GaN帽层。
步骤D，生长欧姆接触电极和肖特基接触电极：
Ⅰ)使用采用电子束蒸发工艺，在非极性n型GaN体衬底背面蒸发Ti/Al/Ni/Au多层金属电极，其中金属Ti的厚度为40nm，金属Al的厚度为80nm，金属Ni的厚度为30nm，金属Au的厚度为80nm，并在950℃的温度下的N2氛围中快速热退火5min，完成欧姆接触电极的制作。
Ⅱ)使用采用电子束蒸发工艺，在n型GaN帽层顶部蒸发Ni/Au多层金属电极，其中金属Ni的厚度为80nm，金属Au的厚度为400nm，完成肖特基接触电极的制作。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于非极性GaN的肖特基二极管，其特征在于，包括：GaN衬底(1)，位于所述GaN衬底(1)上的竖立多沟道层(2)，位于所述竖立多沟道层(2)上的GaN帽层(3)，位于所述GaN衬底(1)背面的欧姆接触电极(4)，以及位于所述GaN帽层(3)上的肖特基接触电极(5)；其中，
所述GaN衬底(1)为非极性n型GaN体衬底；
所述竖立多沟道层(2)包括若干u-GaN沟道层(21)和n-AlGaN势垒层(22)，所述u-GaN沟道层(21)和n-AlGaN势垒层(22)沿水平方向间隔排列，以形成垂直于所述GaN衬底(1)的并联多沟道结构。
2.根据权利要求1所述的基于非极性GaN的肖特基二极管，其特征在于，所述u-GaN沟道层(21)和所述n-AlGaN势垒层(22)具有相同的厚度。
3.根据权利要求1所述的基于非极性GaN的肖特基二极管，其特征在于，所述n-AlGaN势垒层(22)中Al组分为20％-30％，掺杂浓度为1018-1020cm-3。
4.根据权利要求1所述的基于非极性GaN的肖特基二极管，其特征在于，所述n-AlGaN势垒层(22)中还掺杂有In组分。
5.根据权利要求1所述的基于非极性GaN的肖特基二极管，其特征在于，所述竖立多沟道层(2)还包括若干AlN空间层(23)，所述AlN空间层(23)位于所述u-GaN沟道层(21)和n-AlGaN势垒层(22)之间。
6.根据权利要求1所述的基于非极性GaN的肖特基二极管，其特征在于，所述n型GaN帽层3厚度为5-30nm，掺杂浓度为1016-1018cm-3。
7.根据权利要求1所述的基于非极性GaN的肖特基二极管，其特征在于，所述欧姆接触电极(4)包括Ti/Al/Ni/Au多层金属，其总厚度为150-250nm；所述肖特基接触电极(5)包括Ni/Au多层金属，其总厚度为350-480nm。
8.一种基于非极性GaN的肖特基二极管的制备方法，其特征在于，包括以下步骤：
S1：对非极性n型GaN体衬底进行清洗和热处理；
S2：采用MOCVD工艺在上述GaN体衬底的非极性表面一侧生长一层u-GaN沟道层；
S3：继续在所述GaN体衬底的非极性表面上紧挨所述u-GaN沟道层生长一层n-AlGaN势垒层；
S4：重复步骤S2-S3，以形成垂直于所述GaN衬底的竖立多沟道层；
S5：在所述竖立多沟道层上生长n型GaN帽层；
S6：分别在所述n型GaN帽层上和所述非极性n型GaN体衬底的另一侧制备金属电极，形成欧姆接触电极和肖特基接触电极，以完成器件的制备。
9.根据权利要求8所述的基于非极性GaN的肖特基二极管的制备方法，其特征在于，所述n型AlGaN势垒层中还掺杂有In组分。
10.根据权利要求8所述的基于非极性GaN的肖特基二极管的制备方法，其特征在于，在步骤S2和步骤S3之间，还包括：
在所述GaN体衬底的非极性表面上紧挨所述u-GaN沟道层生长一层AlN空间层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111039156.7A CN113964192A (zh) | 2021-09-06 | 2021-09-06 | 基于非极性GaN的肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111039156.7A CN113964192A (zh) | 2021-09-06 | 2021-09-06 | 基于非极性GaN的肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113964192A true CN113964192A (zh) | 2022-01-21 |
Family
ID=79461152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111039156.7A Pending CN113964192A (zh) | 2021-09-06 | 2021-09-06 | 基于非极性GaN的肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113964192A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102368501A (zh) * | 2011-10-20 | 2012-03-07 | 中山大学 | 一种GaN基增强型MOSHFET器件及其制备方法 |
| CN103493205A (zh) * | 2011-05-20 | 2014-01-01 | 松下电器产业株式会社 | 肖特基二极管 |
| US20140110759A1 (en) * | 2011-07-01 | 2014-04-24 | Panasonic Corporation | Semiconductor device |
| WO2015040682A1 (ja) * | 2013-09-18 | 2015-03-26 | 株式会社日立製作所 | 窒化物半導体ダイオード |
| CN104813479A (zh) * | 2012-11-16 | 2015-07-29 | 威世通用半导体公司 | 具有部分凹陷阳极的GaN基肖特基二极管 |
| CN105789047A (zh) * | 2016-05-13 | 2016-07-20 | 中国科学院半导体研究所 | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 |
| CN105789296A (zh) * | 2015-12-29 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | 一种铝镓氮化合物/氮化镓高电子迁移率晶体管 |
| CN107481928A (zh) * | 2017-07-25 | 2017-12-15 | 西安电子科技大学 | 基于非极性GaN体材料的肖特基二极管的制备方法 |
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
| CN112750894A (zh) * | 2021-01-18 | 2021-05-04 | 陕西君普新航科技有限公司 | 一种准垂直二极管 |
| CN112993007A (zh) * | 2019-12-13 | 2021-06-18 | 南通尚阳通集成电路有限公司 | 超结结构及超结器件 |
| CN113113469A (zh) * | 2021-03-10 | 2021-07-13 | 华南师范大学 | 一种高耐压双栅极横向hemt器件及其制备方法 |
-
2021
- 2021-09-06 CN CN202111039156.7A patent/CN113964192A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103493205A (zh) * | 2011-05-20 | 2014-01-01 | 松下电器产业株式会社 | 肖特基二极管 |
| US20140110759A1 (en) * | 2011-07-01 | 2014-04-24 | Panasonic Corporation | Semiconductor device |
| CN102368501A (zh) * | 2011-10-20 | 2012-03-07 | 中山大学 | 一种GaN基增强型MOSHFET器件及其制备方法 |
| CN104813479A (zh) * | 2012-11-16 | 2015-07-29 | 威世通用半导体公司 | 具有部分凹陷阳极的GaN基肖特基二极管 |
| WO2015040682A1 (ja) * | 2013-09-18 | 2015-03-26 | 株式会社日立製作所 | 窒化物半導体ダイオード |
| CN105789296A (zh) * | 2015-12-29 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | 一种铝镓氮化合物/氮化镓高电子迁移率晶体管 |
| CN105789047A (zh) * | 2016-05-13 | 2016-07-20 | 中国科学院半导体研究所 | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 |
| CN107481928A (zh) * | 2017-07-25 | 2017-12-15 | 西安电子科技大学 | 基于非极性GaN体材料的肖特基二极管的制备方法 |
| CN112993007A (zh) * | 2019-12-13 | 2021-06-18 | 南通尚阳通集成电路有限公司 | 超结结构及超结器件 |
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
| CN112750894A (zh) * | 2021-01-18 | 2021-05-04 | 陕西君普新航科技有限公司 | 一种准垂直二极管 |
| CN113113469A (zh) * | 2021-03-10 | 2021-07-13 | 华南师范大学 | 一种高耐压双栅极横向hemt器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450782B2 (en) | Field effect transistor, method of manufacturing field effect transistor, and method of forming groove | |
| JP6196987B2 (ja) | 窒化ガリウムナノワイヤに基づくエレクトロニクス | |
| KR101553721B1 (ko) | 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터 | |
| CN112542508B (zh) | ScAlN/GaN高电子迁移率晶体管及其制作方法 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| US20080121896A1 (en) | Nitride semiconductor material, semiconductor element, and Manufacturing method thereof | |
| WO2012056770A1 (ja) | 半導体装置およびその製造方法 | |
| CN112736131B (zh) | YAlN/GaN高电子迁移率晶体管及其制作方法 | |
| CN103548127A (zh) | 半导体装置及其制造方法 | |
| WO2005015618A1 (ja) | 窒化物半導体成長用基板 | |
| WO2019144915A1 (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| US12087855B2 (en) | Vertical UMOSFET device with high channel mobility and preparation method thereof | |
| JP2011023677A (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
| CN110164976B (zh) | 应变型氧化镓mosfet器件结构及制备方法 | |
| CN113555431B (zh) | 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法 | |
| CN114156339A (zh) | 基于复合沟道结构的双向阻断hemt及其制备方法 | |
| US11201217B2 (en) | Nitride semiconductor substrate | |
| JP4869563B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| CN112951910A (zh) | BAlN/GaN高电子迁移率晶体管及其制作方法 | |
| JP2005183906A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP6783063B2 (ja) | 窒化物半導体テンプレートおよび窒化物半導体積層物 | |
| CN113964192A (zh) | 基于非极性GaN的肖特基二极管及其制备方法 | |
| CN113921617A (zh) | 一种Ga2O3金属氧化物半导体场效应管及制备方法 | |
| WO2019095923A1 (zh) | 一种覆盖纳米柱势垒的GaN晶体管及其制备方法 | |
| JP7556401B2 (ja) | トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220121 |