WO2005015618A1 - 窒化物半導体成長用基板 - Google Patents

窒化物半導体成長用基板 Download PDF

Info

Publication number
WO2005015618A1
WO2005015618A1 PCT/JP2004/011539 JP2004011539W WO2005015618A1 WO 2005015618 A1 WO2005015618 A1 WO 2005015618A1 JP 2004011539 W JP2004011539 W JP 2004011539W WO 2005015618 A1 WO2005015618 A1 WO 2005015618A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride semiconductor
substrate
growth
sapphire substrate
Prior art date
Application number
PCT/JP2004/011539
Other languages
English (en)
French (fr)
Inventor
Kazuhide Kumakura
Masanobu Hiroki
Toshiki Makimoto
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to US10/532,782 priority Critical patent/US7244520B2/en
Priority to EP04771524.8A priority patent/EP1655766B1/en
Priority to JP2005513005A priority patent/JP4249184B2/ja
Publication of WO2005015618A1 publication Critical patent/WO2005015618A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y10T428/12569—Synthetic resin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12625—Free carbon containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]

Definitions

  • the present invention relates to a nitride semiconductor growth substrate for growing a nitride semiconductor on a sapphire substrate.
  • Nitride semiconductors have a band gap in the far-infrared to ultraviolet region, and are therefore promising as materials for light-emitting and light-receiving devices in that region. It also has a large band gap, a large breakdown field, and a high saturated electron velocity. Therefore, nitride semiconductors are very promising as materials for high temperature resistance, high output, high frequency electronic devices and the like. Furthermore, they do not contain arsenic (As) or phosphorus (P) compared to GaAs and InP materials that have been used so far, so they also have features that are harmless to the environment, and are expected to be used as future semiconductor device materials. ing.
  • As arsenic
  • P phosphorus
  • a sapphire substrate In order to epitaxially grow GaN, A1N, InN and their mixed crystals, a sapphire substrate has been mainly used. However, there is a 11-23% lattice mismatch and a difference in thermal expansion coefficient between the sapphire substrate and the nitride semiconductor. Therefore, when a nitride semiconductor is directly grown on a sapphire substrate, three-dimensional growth occurs and the surface flatness at the atomic level is deteriorated. For this reason, there is a problem that the formed nitride semiconductor has many crystal defects.
  • a buffer layer In the case of epitaxial growth of a nitride semiconductor on a sapphire substrate, it has been reported that the GaN crystallinity was improved by a method using a buffer layer (hereinafter, referred to as a buffer layer). The technology will be described below.
  • the first method is a method for growing GaN using a low-temperature A1N buffer layer (see Non-Patent Document 1 below). Clean the surface of the sapphire substrate with a metal organic chemical vapor deposition device. After heating at a high temperature (about 1000-1100 ° C), lower the temperature once, deposit a low-temperature AIN buffer layer at about 500 ° C, and raise the temperature again to grow GaN at about 1000 ° C. is there.
  • One layer of the A1N buffer deposited by this method is amorphous, and undergoes solid phase growth during the temperature rise process after deposition to form an island (island) shape.
  • the shape of the island to be formed differs depending on the atmosphere in the apparatus when the temperature is raised, the temperature rising rate, and the like.
  • the island serves as a nucleus, and the A1N buffer layer grows crystal.
  • the A1N buffer is further flattened by fusing with each other. GaN grows two-dimensionally on one layer of the flattened A1N buffer.
  • the second method is a method for growing GaN using a low-temperature GaN buffer layer (see Non-Patent Document 2 below).
  • This is a method in which a sapphire substrate is heat-treated at high temperature (about 1000 1100 ° C), then cooled down once, a low-temperature GaN layer is deposited at about 500 ° C, and the temperature is raised again to grow GaN at about 1000 ° C. . Since GaN is more easily desorbed than A1N, nucleation during the heating process is not necessarily the same as that for A1N, but the growth pattern thereafter is almost the same.
  • an object of the present invention is to provide a nitride semiconductor growth substrate capable of obtaining a high-quality nitride semiconductor crystal layer.
  • Non-Patent Document 1 H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda, "Metal organic vapor phase epitaxial growth of a high quality aN film using an A1N buffer layer," Appl. Phys. Lett. , 48, 353 (1986)
  • Non-Special Reference 2 S. Nakamura, "GaN growth using GaN Buffer layer," Jpn. J. Appl. Phys., 30, L1705 (1991)
  • Non-Patent Document 3 C. Pernot, et al., 'Low-intensity ultraviolet photodetectors based on AlGaN, "Jpn. J. Appl. Phys., 38, L487 (1999)
  • One embodiment of the present invention relates to a nitride semiconductor growth substrate for growing a nitride semiconductor layer on a sapphire substrate, which includes N, ⁇ , and A1 separately provided on the sapphire substrate. With layers. This layer contacts the sapphire substrate on the first surface. Further, the ratio of N to the composition ratio of N, ⁇ , and Al on the first surface is smaller than the ratio of N to the composition ratio of the second surface in contact with the nitride semiconductor layer, and The ratio is formed so that the ratio of O to the composition ratio on the surface is higher than the ratio of O to the composition ratio on the second surface.
  • Another embodiment is directed to a nitride semiconductor growth substrate for growing a nitride semiconductor layer on a sapphire substrate, wherein an A1 layer separately provided on the sapphire substrate;
  • It has an AION layer as a layer 23 and an A1N layer as a second layer, and has a structure in which a first layer and a second layer are stacked on an Al 2 O 3 layer in this order.
  • a cap layer having Al 2 O 3 force is provided as the uppermost layer of the nitride semiconductor growth substrate.
  • nitride semiconductor growth substrate capable of obtaining a high-quality nitride semiconductor crystal layer.
  • FIG. 1 is a schematic cross-sectional view of a nitride semiconductor growth substrate according to one embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of a structure in which a GaN layer is crystal-grown on a nitride semiconductor growth substrate according to one embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional view of a nitride semiconductor growth substrate according to one embodiment of the present invention.
  • FIG. 4 is a schematic cross-sectional view of a nitride semiconductor growth substrate according to one embodiment of the present invention.
  • FIG. 5 is a view for explaining a relationship between a time required for a process of forming a nitride semiconductor on a sapphire substrate and a temperature of a growth furnace.
  • FIG. 6 A1 grown on a nitride semiconductor growth substrate according to an embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional view of a Ga ⁇ (0 ⁇ ⁇ 1) / GaN heterojunction bipolar transistor structure.
  • FIG. 1 is a schematic cross-sectional view of a nitride semiconductor growth substrate according to an embodiment of the present invention.
  • reference numeral 1 denotes a sapphire substrate (sapphire single crystal substrate), and reference numeral 2 denotes an Al 2 O 3 layer.
  • reference numeral 3 is an AION layer (aluminum oxynitride layer)
  • reference numeral 4 is an A1N layer (aluminum nitride layer)
  • reference numeral 5 is an A1
  • Reference numeral 6 denotes a nitride semiconductor growth substrate.
  • the present embodiment is directed to a nitride semiconductor growth substrate for growing a nitride semiconductor layer on a sapphire substrate 1, in which an Al 2 O 3 layer separately provided on the sapphire substrate 1
  • AION layer 3 As one layer and an A1N layer 4 as a second layer, and has a structure in which the AION layer 3 and the A1N layer 4 are stacked on the A1 ⁇ layer in this order.
  • A1 layer 2 provided on A1 layer 2
  • the effect of the present invention can be obtained even with a structure having one of the AION layer 3 as the first layer having a composition close to that of the nitride semiconductor layer and the A1 N layer 4 as the second layer. It is. Also, a cap layer 5 made of Al 2 O 3 is formed as the uppermost layer of the nitride semiconductor growth substrate 6.
  • the above-mentioned A1 ⁇ ⁇ ⁇ ⁇ layer 2 is not necessarily a crystal.
  • lattice matching means that the lattice constants are substantially equal.
  • an ECR Electro Cycrotron
  • Layer 2 was deposited to a thickness of about 5 nm. Thereafter, nitrogen was added to the deposition gas, and an A1 ⁇ N layer 3 was deposited to a thickness of about 10 nm.
  • an A1N layer 4 of the same type as the nitride semiconductor layer (for example, a GaN layer) to be grown on the nitride semiconductor growth substrate 6 was deposited to a thickness of about 10 nm in an Ar plasma using A1 and nitrogen. .
  • a cap layer 5 of Al O force is deposited to a thickness of about 5 nm in Ar plasma using A1 and oxygen. did. In this way, the nitride semiconductor
  • a body growth substrate 6 was produced.
  • each layer is formed at room temperature (for example, 20 ° C), but the temperature is not limited to this. In one embodiment of the present invention, it is important that the nitride semiconductor growth substrate according to the present invention can be formed even at room temperature.
  • an appropriate nitrogen and oxygen composition can be formed. The temperature may be higher or lower than room temperature (air temperature).
  • the thicknesses of the A1 ⁇ layer 2, the A1 ⁇ N layer 3 and the A1N layer 4 need to be large enough to form the film.
  • At least one atomic layer is necessary in consideration of the c-axis lattice constant of each compound.
  • each layer of the Al 2 O 3 layer, the AION layer 3 and the A1N layer 4 is not necessarily a crystal.
  • the thickness of the Al 2 O 3 layer, the AION layer 3 and the A1N layer 4 should be about lnm to 200 nm.
  • the AlO layer 2 has a thickness of 2 nm to 20 nm
  • the A1 ⁇ N layer 3 has
  • For the A1N layer 4 is 2 nm to 70 nm.
  • the force of forming each layer by the ECR plasma film forming apparatus is not limited to this. Any device can be used as long as it can form each layer according to the embodiment.
  • FIG. 2 is a schematic cross-sectional view of a structure in which a GaN layer is crystal-grown on the nitride semiconductor growth substrate of the present invention.
  • 7 is a GaN layer
  • 8 is a Si-doped n-type GaN layer for conductivity measurement.
  • the GaN layer 7 was grown on the nitride semiconductor growth substrate 6 shown in the above embodiment by metal organic chemical vapor deposition.
  • a nitride semiconductor growth substrate 6 is introduced into a growth furnace, and then heated to a growth temperature (1000 ° C) in an ammonia atmosphere to grow the GaN layers 7 and 8 in a simple manner. Is the way.
  • the raw materials used were trimethylgallium and ammonia.
  • silane was used to form the Si-doped n-type GaN layer 8.
  • the X-ray diffraction measurement and Hall effect measurement were performed on the prepared GaN layers 7 and 8, and the crystallinity and electrical characteristics were evaluated.
  • the evaluation of the crystallinity of the manufactured GaN layer 7 was performed by estimating the dislocation density in the crystal from the half width of the X-ray asymmetric reflection spectrum from (10-10). As a result of estimating the dislocation density, the dislocation density in the related art was about 2 ⁇ 10 2 .
  • the density was 9 ⁇ 10 7 cm ⁇ 2 , and the dislocation density was significantly reduced.
  • the carrier concentration and the mobility in the prior art were 340 cm 2 / Vs at 3 ⁇ 10 17 cm ⁇ 3 , respectively.
  • the embodiment of the nitride semiconductor in the growth substrate 6 GaN layer 7 prepared using those 540 cm 2 / Vs becomes at 2 X 10 17 cm_ 3, be greatly characteristics are improved It became clear.
  • each layer is grown from a layer which is not necessarily a crystal but is intended to lattice-match with a sapphire single crystal.
  • Change composition of nitrogen and oxygen (ratio of constituent atoms) toward nitride semiconductor Because of this, the lattice spacing or atomic spacing in each layer changes, and threading dislocations to the nitride semiconductor crystal are greatly reduced as compared with the prior art. Therefore, the dislocation density is
  • the dislocation density can be reduced uniformly over the entire substrate surface, so that the crystallinity of the nitride semiconductor layer can be improved, which is very effective in industry.
  • crystallinity is expected to improve with a decrease in dislocation density, so ripple effects are expected to be widespread, such as improvement of device characteristics and realization of new devices.
  • the nitride semiconductor growth substrate of the present invention is a nitride semiconductor other than GaN,
  • the applicable nitride semiconductor layer does not depend on the presence or absence of impurity doping, the polarity of the carrier of the impurity-doped semiconductor, and the composition ratio of the mixed crystal.
  • the composition of oxygen and nitrogen (the ratio of constituent atoms) from the sapphire substrate 1 to the oxide, oxynitride, and nitride. )
  • the lattice spacing or atomic spacing in each layer changes.
  • the present invention is a nitride semiconductor growth substrate 6 that enables easy growth of a nitride semiconductor having high quality crystallinity.
  • the present invention is characterized in that, in one buffer layer formed on the sapphire substrate 1, the composition of the buffer layer is changed from the surface in contact with the sapphire substrate 1 to the surface in contact with the nitride semiconductor layer. And By changing the composition of the buffer layer (the ratio of the constituent atoms) in this manner, the lattice spacing or atomic spacing of the buffer layer changes.
  • the buffer layer is in contact with the sapphire substrate 1
  • the layer is not necessarily a crystal in one embodiment of the present invention, in the crystalline state, the layer is usually an AlO layer 2 lattice-matched to the sapphire substrate, so that the sapphire substrate and the buffer layer can be separated.
  • the lattice mismatch can be reduced although the A1 ⁇ layer 2 is not necessarily a crystal. Also on
  • A1 ⁇ N layer 3 is an A1 ⁇ ⁇ ⁇ ⁇ N layer, which is not necessarily a crystalline layer.
  • the lattice mismatch between one buffer layer and the nitride semiconductor layer can be reduced. S can. Note that the best mode is to stack the A1 ⁇ N layer 3 and the A1N layer 4 in that order, but as shown in FIGS. 3 and 4, either one of the AION layer 3 or the A1N layer 4 is stacked. Similar effects can be obtained with the used structure.
  • a buffer layer configured to reduce the lattice mismatch of the surface in contact with the sapphire substrate is separately provided on the sapphire substrate. Therefore, in one embodiment of the present invention, in the buffer layer, the composition of nitrogen and oxygen is changed from the surface of the buffer layer in contact with the sapphire substrate to the surface in contact with the nitride semiconductor. Is the essence.
  • the buffer layer has an oxygen-rich composition in the vicinity of the surface of the buffer layer in contact with the sapphire substrate, and the vicinity of the surface of the buffer layer in contact with the nitride semiconductor.
  • the buffer layer has a nitrogen-rich composition, and it is essential to provide a separate buffer layer on the sapphire substrate such that the composition of nitrogen increases from the vicinity of the sapphire substrate to the vicinity of the nitride semiconductor substrate.
  • one buffer layer may be a single crystal or polycrystal, or may be an intermediate layer.
  • intermediate layer refers to a layer in which single crystal, polycrystal, and amorphous are mixed.
  • the buffer layer is formed of an Al 2 O 3 layer 2
  • the AION layer 3 and the A1N layer 4 are sequentially stacked, and the nitrogen is gradually increased from the sapphire substrate 1 to the GaN layer 7 (not shown in FIG. 1).
  • a buffer layer was formed by stacking an Al O layer and one of the AION layer 3 and the A1N layer 4.
  • the configuration may be such that the composition of nitrogen is increased stepwise from the sapphire substrate 1 toward the GaN layer 7 (not shown in FIGS. 3 and 4).
  • the cap layer 5 is for maintaining stability against the external environment such as exposure to air.
  • the structure using the buffer layer of the related art described above is different in the presence or absence of the cap layer 5.
  • the presence of the cap layer 5 makes it possible to take out the nitride semiconductor growth substrate 6 into an air atmosphere outside the chamber, thereby facilitating the handling of the substrate 6.
  • the Al O cap layer 5 as the final layer is formed during crystal growth of the nitride semiconductor.
  • FIG. 6 shows the Al O cap layer 5). That is, the cap layer 5 also has stability.
  • the growth of one buffer layer is performed.
  • the growth process is complicated due to the two stages, ie, the process of raising and lowering the temperature, and the time required for the process of forming the nitride semiconductor on the sapphire substrate (also referred to as “growing time” in this specification). It has the problem of becoming longer.
  • FIG. 5 is a diagram for explaining the relationship between the time required for the process of forming a nitride semiconductor on a sapphire substrate and the temperature of the growth furnace.
  • reference numeral 51 denotes a temperature rising to a temperature A (1000 ° C-1100 ° C) to clean the sapphire substrate, and a temperature falling to a temperature B (400 ° C-600 ° C) to reduce the temperature on the sapphire substrate.
  • Figure 6 shows the change over time in the temperature of the growth furnace in the first conventional process of depositing a single buffer layer.
  • Reference numeral 52 indicates a change with time of the temperature of the growth furnace in the second conventional process in which the temperature is increased to the temperature B (400 ° C.
  • Reference numeral 53 denotes a time-dependent change in the temperature of the growth furnace according to the embodiment of the present invention in the third process of growing the nitride semiconductor on the nitride semiconductor growth substrate by raising the temperature to a temperature C (1000 ° C.). Show.
  • a nitride semiconductor is grown on a sapphire substrate, a first process or a second process is performed, a buffer layer is formed on the sapphire substrate, and a third process is performed. With this, a nitride semiconductor is grown on one layer of the buffer.
  • reference numeral 51 or reference numeral 52 before the nitride semiconductor is grown, the inside of the growth furnace is heated to a high temperature, so that the deterioration of the device is accelerated. It is considered that the degree of deterioration of this device will work exponentially with respect to operating temperature and operating time.
  • the growth furnace since the nitride semiconductor growth substrate can be manufactured at room temperature, the growth furnace does not experience a temperature change as indicated by reference numerals 51 and 52. Therefore, as indicated by reference numeral 53, the temperature is raised to the growth temperature of the nitride semiconductor (1000 ° C) without the need for a heating / cooling process for forming a nonophor layer, which was conventionally required. Crystal growth of the nitride semiconductor layer is easily possible.
  • the time for maintaining the inside of the growth furnace at a high temperature can be shortened as compared with the related art, the life of the substrate heating mechanism in the growth furnace can be extended.
  • the substrate can be exposed to the air, so that the production of the substrate and the growth of the nitride semiconductor on the substrate can be performed separately. Therefore, when growing a nitride semiconductor, a nitride semiconductor growth
  • the time required to form one buffer layer on the sapphire substrate can be omitted. That is, since the process can be started from the third process, the growth time can be shortened, and the productivity can be improved. Therefore, it is possible to easily simplify the growth sequence and significantly reduce the growth time, which are problems in the related art.
  • FIG. 6 shows AlGaN (0 ⁇ x) grown on a nitride semiconductor growth substrate of the present invention.
  • FIG. 1 is a schematic cross-sectional view of the structure of a 1-xx 1) / GaN heterojunction bipolar transistor.
  • reference numeral 9 denotes a GaN buffer layer
  • reference numeral 10 denotes an n + -type GaN sub-collector layer
  • reference numeral 11 denotes an n_-type GaN collector layer
  • reference numeral 12 denotes a p-type GaN base layer
  • reference numeral 13 denotes n —Type Al Ga
  • reference numeral 14 is an n + -type GaN contact layer
  • reference numeral 15 is a collector electrode
  • reference numeral 16 is a base electrode
  • reference numeral 17 is an emitter electrode.
  • a GaN buffer layer 9 (1 ⁇ m thick) n + type GaN subcollector layer 10 (1 ⁇ m thick) is formed on the nitride semiconductor growth substrate 6 shown in the above-described embodiment by metal organic chemical vapor deposition.
  • n— GaN collector layer 11 (thickness 0.5 / im), ⁇ -type GaN base layer 12 (thickness 08 / im), ⁇ -type AlGaN emitter layer 13 (0 ⁇ ⁇ 1) (thickness 0.05 ⁇ m) and an ⁇ + -type GaN contact layer 14 (0.1 / m thickness) were grown.
  • the nitride semiconductor growth substrate 6 was introduced into a growth furnace, and then heated to a growth temperature (1000 ° C.) in an ammonia atmosphere to supply a source gas for growth.
  • the raw materials used are trimethylgallium, trimethylaluminum, and ammonia.
  • Silane was used for doping the n-type impurity.
  • Mg was used for doping of p-type impurities.
  • a mesa structure was formed by etching, and ohmic electrodes, that is, a collector electrode 15, a base electrode 16, and an emitter electrode 17 were formed on each exposed layer by electron beam evaporation.
  • the collector current-collector voltage characteristics of the emitter-grounded transistor of the fabricated transistor a current gain of about 100 was obtained, and the withstand voltage was increased to about 200 V, reflecting the decrease in the dislocation density described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

　高品質の窒化物半導体結晶層を得ることができる窒化物半導体成長用基板を提供する。本発明の一実施形態に係る、サファイア基板（１）上に窒化物半導体層を成長させるための窒化物半導体成長用基板は、サファイア基板（１）上に別途に設けたＡｌ２Ｏ３層（２）と、第１の層であるＡｌＯＮ層（３）と、第２の層であるＡｌＮ層（４）とを備える。第１の層および第２の層については、ＡｌＯＮ層（３）とＡｌＮ層（４）との順序でＡｌ２Ｏ３層（２）上に積層させる。

Description

明 細 書
窒化物半導体成長用基板
技術分野
[0001] 本発明は、サファイア基板上に窒化物半導体を成長するための窒化物半導体成長 用基板に関する。
背景技術
[0002] 窒化物半導体は、遠赤外から紫外領域のバンドギャップを有するため、その領域で の発光 *受光デバイスの材料として有望である。また、大きなバンドギャップを有し、絶 縁破壊電界が大きぐ飽和電子速度も高い。そのために窒化物半導体は、耐高温 · 高出力 ·高周波電子デバイス等の材料としても非常に有望である。さらに、これまで 利用されてきた GaAs系や InP系と比べ、砒素 (As)や燐 (P)を含まないことから、環 境に無害な特長も持ち合わせており、将来の半導体デバイス材料として期待されて いる。
[0003] このように優れた特性を有する窒化物半導体のェピタキシャル成長用基板としては 、該窒化物半導体の格子定数や熱膨張係数と同じものがいままでなかった。そのた め、基板としてサファイアや SiC、 Siが主に用いられている。
[0004] GaN、 A1N、 InNおよびそれらの混晶をェピタキシャル成長するには、従来、サファ ィァ基板が主として用いられてきた。しかし、サファイア基板と窒化物半導体との間に は、 11一 23%の格子不整合や熱膨張係数差がある。従って、サファイア基板上に窒 化物半導体を直接成長させると、 3次元的な成長が起き、表面の原子レベルでの平 坦性が悪くなる。そのため、形成された窒化物半導体に多くの結晶欠陥が入るという 問題があった。
[0005] サファイア基板上への窒化物半導体のェピタキシャル成長の場合、緩衝層（以下、 バッファ一層と称す）を用いた方法により、 GaNの結晶性の改善を行ったという報告 がなされている。以下にその技術の説明を行う。
[0006] 第 1の方法は、低温 A1Nバッファ一層を用いた GaNの成長方法である（下記非特 許文献 1参照)。有機金属気相成長装置などで、サファイア基板を表面清浄化のた め、高温（1000— 1100°C程度）で熱処理した後、一度降温し、 500°C前後で低温 A INバッファ一層を堆積し、再び昇温して 1000°C前後で GaNを成長する方法である。 この方法で堆積した A1Nバッファ一層は非晶質であり、堆積後の昇温過程で固相成 長して、アイランド状（島状）の形状となる。当然のことながら、その昇温する際の装置 内の雰囲気、昇温速度などによって、形成されるアイランド形状は異なる。高温での A1Nバッファ一層の成長初期には、このアイランドが核となり、 A1Nバッファ一層が結 晶成長する。その結晶成長の際に、お互いが融合し合うことで A1Nバッファ一層の平 坦化が進む。平坦ィ匕がなされた A1Nバッファ一層上に GaNは 2次元的に結晶成長 する。
[0007] 第 2の方法は、低温 GaNバッファ一層を用いた GaNの成長方法である（下記非特 許文献 2参照）。サファイア基板を高温（1000 1100°C程度）で熱処理した後、一 度降温し、 500°C程度で低温 GaN層を堆積し、再び昇温して 1000°C程度で GaNを 成長する方法である。 GaNは A1Nと比較し脱離が起こりやすいため、昇温過程での 核形成は、 A1Nの場合と必ずしも同じではないが、その後の成長様式はほぼ同じで める。
[0008] なお、 GaN以外の窒化物半導体の結晶成長においても、上記と同様の方法が適 用されている。例えば、 Al Ga N (0≤x< l)、 In Ga N (0≤x< 1)結晶を作製 する際には、サフファイア基板上に低温 GaNバッファ一層を堆積し、 GaNを成長させ た後に、 Al Ga N、 In Ga Nを成長させる。特に、 Al Ga N結晶を作製する方
丄一
法は、下記非特許文献 3に記載されている。
[0009] 上述のように、これらの成長方法はいずれも、バッファ一層は GaN層との格子整合 を目的としており、基板との格子整合は考慮されていなかった。
また、バッファ一層を低温で堆積しても、低温バッファ一層は非晶質であり、昇温時 に固相成長する。そのため、バッファ一層と基板との格子不整合は依然として存在し ており、転移の発生を有効に抑制することは困難で、貫通転位が通常 109 lO^cm _2存在する。この転位は、作製したデバイスの特性を劣化させることが良く知られてい る。例えば、レーザーの短寿命化や、デバイスのリーク電流の増大 *低耐圧化などで ある。また、転位の存在によって、不純物の拡散あるいは偏析が促進されることもある 。したがって、窒化物半導体層中の転位密度を減少させることは、デバイス特性の向 上や、転位の影響によりこれまで達成できなかったデバイスの実現、結晶構造作製 の制御性を高める上で、非常に重要である。
[0010] 従って、本発明は、高品質の窒化物半導体結晶層を得ることができる窒化物半導 体成長用基板を提供することを目的とする。
[0011] 非特許文献 1 : H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda, "Metal organic vapor phase epitaxialgrowth of a high quality aN film using an A1N buffer layer, " Appl. Phys. Lett., 48, 353 (1986)
非特午文献 2 : S. Nakamura, "GaN growth using GaN Buffer layer, "Jpn. J. Appl. Phys., 30， L1705 (1991)
非特許文献 3 : C. Pernot, et al., 'Low-intensity ultraviolet photodetectors based on AlGaN,"Jpn. J. Appl. Phys., 38， L487 (1999)
発明の開示
[0012] 本発明の一実施形態は、サファイア基板上に窒化物半導体層を成長させるための 窒化物半導体成長用基板において、サファイア基板に別途に設けられた、 N、〇およ び A1を含む層を備える。この層は、サファイア基板と第 1の面で接する。また、上記層 は、第 1の面における N、〇および Alの組成比に対する Nの割合力 窒化物半導体 層との接する第 2の面における組成比に対する Nの割合よりも小さぐかつ第 1の面に おける組成比に対する Oの割合が、第 2の面における組成比に対する Oの割合よりも 大きくなるように形成されてレ、る。
[0013] 他の実施形態は、サファイア基板上に窒化物半導体層を成長させるための窒化物 半導体成長用基板において、サファイア基板上に別途に設けた A1〇層と、 A1〇
2 3 2 3 層上に設けた、 A1〇N層と A1N層とのいずれか一方の層とを備える。
[0014] 他の実施形態では、サファイア基板上に窒化物半導体層を成長させるための窒化 物半導体成長用基板において、サファイア基板上に別途に設けた Al O層と、第 1
2 3 の層である AION層と、第 2の層である A1N層とを備え、第 1の層と第 2の層との順序 で Al O層上に積層された構造を有する。
2 3
[0015] ここで、窒化物半導体成長用基板の最上層として Al O力 なるキャップ層を設け ること力 Sできる。
[0016] 以上説明した本発明の一実施形態によれば、高品質の窒化物半導体結晶層を得 ることができる窒化物半導体成長用基板を提供することができる。
図面の簡単な説明
[0017] [図 1]本発明の一実施形態に係る窒化物半導体成長用基板の断面模式図である。
[図 2]本発明の一実施形態に係る窒化物半導体成長用基板上に GaN層を結晶成長 させた構造の断面模式図である。
[図 3]本発明の一実施形態に係る窒化物半導体成長用基板の断面模式図である。
[図 4]本発明の一実施形態に係る窒化物半導体成長用基板の断面模式図である。
[図 5]サファイア基板上に窒化物半導体を形成するプロセスに要する時間と成長炉の 温度との関係を説明するための図である。
[図 6]本発明の一実施形態に係る窒化物半導体成長用基板上に結晶成長させた A1
1
Ga Ν (0≤χ< 1) /GaNヘテロ接合バイポーラトランジスタ構造の断面模式図であ る。
発明を実施するための最良の形態
[0018] 以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で 説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は 省略する。
実施の形態
[0019] 図 1は、本発明の実施の形態の窒化物半導体成長用基板の断面模式図である。
[0020] 図 1において、符号 1はサファイア基板（サファイア単結晶基板）、符号 2は Al O層
2 3
(酸化アルミニウム層、すなわち、アルミナ層）、符号 3は AION層（酸窒化アルミニゥ ム層）、符号 4は A1N層（窒化アルミニウム層）、符号 5は A1〇力 なるキャップ層（最
2 3
上層）、符号 6は窒化物半導体成長用基板である。
[0021] 本実施の形態は、サファイア基板 1上に窒化物半導体層を成長させるための窒化 物半導体成長用基板において、サファイア基板 1上に別途設けた、 Al O層 2と、第
2 3
1の層である AION層 3と、第 2の層である A1N層 4とを有し、 AION層 3と A1N層 4と の順序で前記 A1〇層上に積層された構造を有する。なお、 A1〇層 2上に設けた、
2 3 2 3 窒化物半導体層に近い組成を有する第 1の層である AION層 3と、第 2の層である A1 N層 4とのいずれか一方の層とを有する構造でも本発明による効果が得られ有効で ある。また、窒化物半導体成長用基板 6の最上層として Al Oからなるキャップ層 5が
2 3
設けられている。
[0022] なお、上述した A1〇層 2は、必ずしも結晶ではなレ、が、該層のうち、結晶状態の部
2 3
分については、サファイア基板 1と格子整合していると考えられる。ここで用いる「格子 整合する」とは、格子定数がほぼ等しレ、とレ、うことを意味してレ、る。
[0023] すなわち、直径 2インチのサファイア基板 1上に、 ECR (Electron Cycrotron
Resonance)プラズマ成膜装置により Alと酸素を用レ、、室温、 Arプラズマ中で Al O
2 3 層 2を厚さ 5nm程度堆積した。その後、窒素を堆積ガス中に添加していき、 A1〇N層 3を厚さ 10nm程度堆積した。次に、当該窒化物半導体成長用基板 6上に成長させ る窒化物半導体層（例えば GaN層）と同種の A1N層 4を、 A1と窒素を用い、 Arプラズ マ中で厚さ 10nm程度堆積した。最後に、ストィキオメトリーの乱れからくる表面の不 安定性を生じさせる不規則な自然酸化を防ぐために、 A1と酸素を用い、 Arプラズマ 中で Al O力 なるキャップ層 5を厚さ 5nm程度堆積した。このようにして窒化物半導
2 3
体成長用基板 6を作製した。
[0024] なお、上述の本発明の実施の形態では、室温 (例えば、 20°C)で各層を形成してい るが、この温度に限定されない。本発明の一実施形態では、本発明に係る窒化物半 導体成長用基板を室温でも形成できることが重要であって、本発明の一実施形態に 係る各層について、適切な窒素および酸素組成を形成できる温度であれば、室温（ 大気中の温度）よりも高温であっても、低温であっても良い。
[0025] また、 A1〇層 2、 A1〇N層 3および A1N層 4の膜厚は、膜を形成できる厚さが必要
2 3
であり、各化合物の c軸の格子定数を考慮して最低でも 1原子層は必要である。一方 、 Al O層 2、 AION層 3、 A1N層 4の各層は必ずしも結晶ではなレ、（多結晶ゃァモル
2 3
ファスである)ため、膜厚が厚すぎるとサファイア (単結晶）基板の結晶軸を窒化物半 導体へ引き継ぐこと (ェピタキシャル成長）が困難となる。本発明ではこれらを考慮し て、 Al O層 2、 AION層 3および A1N層 4の膜厚は、 lnmから 200nm程度とすること
2 3
が好ましぐより好ましくは、 Al O層 2については 2nmから 20nm、 A1〇N層 3につい
2 3 ては 2nmから 70nm、 A1N層 4については 2nmから 50nmである。
[0026] さらに、本発明の実施の形態では、 ECRプラズマ成膜装置により各層を成膜してい る力 これに限定されず、例えば、酸素を導入した MOVPE装置等、適切に本発明 の一実施形態に係る各層を成膜できる装置であればいずれのものも使用できる。
[0027] 次に、本発明の窒化物半導体成長用基板の有用性を実証した実験結果について 説明する。
[0028] 図 2は、本発明の窒化物半導体成長用基板上に GaN層を結晶成長させた構造の 断面模式図である。
[0029] 図 2において、 7は GaN層、 8は導電性測定用の Siドープ n型 GaN層である。上記 実施の形態に示した窒化物半導体成長用基板 6上に、有機金属気相成長法により GaN層 7を成長させた。この際の成長シーケンスは、窒化物半導体成長用基板 6を 成長炉に導入した後、アンモニア雰囲気下で成長温度（1000°C)まで昇温して、 Ga N層 7、 8を成長させる簡便な方法である。原料には、トリメチルガリウム、アンモニアを 用いた。 Siドープ n型 GaN層 8の n型の不純物のドーピングには、シランを用い、 Siド ープ n型 GaN層 8を形成した。
[0030] 作製した GaN層 7、 8につレ、て、 X線回折測定およびホール効果測定を行い、結晶 性と電気的な特性の評価を行った。作製した GaN層 7の結晶性の評価は、（10— 10 )からの X線非対称反射スペクトルの半値幅から結晶中の転位密度を見積もることに よって行った。転位密度を見積もった結果、従来技術での転位密度は、 2 X 10 2 程度であった。これに対し、上記実施の形態の窒化物半導体成長用基板 6を用いて 作製した GaN層 7の場合は、 9 X 107cm— 2となり、転移密度は大幅に減少していた。 また、ホール効果測定の結果、従来技術でのキャリア濃度と移動度はそれぞれ、 3 X 1017cm— 3で 340cm2/Vsであった。これに対し、上記実施の形態の窒化物半導体 成長用基板 6を用いて作製した GaN層 7におけるそれらは 2 X 1017cm_3で 540cm2 /Vsとなり、大幅に特性が改善されていることが明らかとなった。
[0031] このように本発明の各層を有する窒化物半導体成長用基板によれば、各層を、必 ずしも結晶ではないがサファイア単結晶に格子整合させることを目的とした層から、 成長させる窒化物半導体へ向かって窒素および酸素の組成 (構成原子の比率）を変 化させているため、各層における格子間隔あるいは原子間隔が変化し、窒化物半導 体結晶への貫通転位は従来技術と比較して、大幅に減少する。従って、転位密度が
107cm— 2オーダーの結晶を容易に作製できる。つまり、本発明では、基板表面全体 で均一に転位密度を減少することが可能であるため、窒化物半導体層の結晶性の 向上を図ることができ、産業上非常に有効である。また、転位密度の減少にともない、 結晶性の向上も見込まれるため、デバイス特性の向上や新デバイスの実現など多岐 にわたり波及効果が期待される。
[0032] なお、本発明の窒化物半導体成長用基板は、 GaN以外の窒化物半導体、 Al G
1-x a N (0≤xく 1)、 In Ga N (0≤xく 1)、 A1N、 InN等の結晶成長用にも適用するこ
1—
とが可能である。また、適用可能な窒化物半導体層は、不純物のドープの有無、不 純物ドープされた半導体のキャリアの極性、混晶の組成比には依存しなレ、。
[0033] 上記実施の形態における窒化物半導体成長用基板 6の各構成要素等の物質の一 般的な格子定数は以下のような値が知られている。
サファイア、 Al O ： a = 4. 758A、 c= 12. 99l A
2 3
AlN : a = 3. 112A、c=4. 982A
GaN : a = 3. 189A、 c = 5. 185A
[0034] すなわち、上記実施の形態の窒化物半導体成長用基板 6における各層について、 サファイア基板 1から、酸化物、酸窒化物、窒化物というように、酸素と窒素との組成（ 構成原子の比率)を変化させるため、各層における格子間隔あるいは原子間隔が変 化する。
[0035] 上記のように本発明は、高品質な結晶性を有する窒化物半導体を容易に結晶成長 させることを可能にする窒化物半導体成長用基板 6である。このために本発明は、サ ファイア基板 1上に形成されるバッファ一層において、サファイア基板 1と接する面か ら窒化物半導体層に接する面に向かって、バッファ一層の組成を変化させることを特 徴とする。このようにバッファ一層の組成 (構成原子の比率）を変化させることによって 、バッファ一層の格子間隔あるいは原子間隔が変化する。
[0036] 具体的には、サファイア基板 1、 Al O層 2、 A1〇N層 3、 A1N層 4の積層構造である
2 3
。本発明の一実施形態では、上記バッファ一層において、サファイア基板 1と接する 層を、本発明の一実施形態では必ずしも結晶ではないが、結晶状態では通常、サフ アイァ基板と格子整合する Al O層 2とすることで、サファイア基板とバッファ一層との
2 3
格子不整合を、 A1〇層 2は必ずしも結晶ではないが軽減することができる。また、上
2 3
記バッファ一層において、 A1〇層 2に、必ずしも結晶ではない層である、 A1〇N層 3
2 3
および A1N層 4を積層し、該 A1N層 4に窒化物半導体層を形成することで、バッファ 一層と窒化物半導体層との格子不整合を、 A1N層 4は必ずしも結晶ではないが軽減 すること力 Sできる。なお、 A1〇N層 3と A1N層 4に関しては、その順番で積層するのが 最良の形態であるが、図 3や図 4に示すように、 AION層 3または A1N層 4のいずれか 一方を用いた構造でも類似の効果を得ることができる。
[0037] このように、本発明の一実施形態において重要なことは、サファイア基板と窒化物 半導体との間に形成されるバッファ一層につレ、て、窒化物半導体と接する面の格子 不整合を軽減することのみならず、サファイア基板と接する面の格子不整合を軽減す るように構成されたバッファ一層をサファイア基板に別途に設けることである。そのた めに、本発明の一実施形態では、ノくッファー層において、該バッファ一層のサフアイ ァ基板と接する面から窒化物半導体と接する面に向かって、窒素と酸素との組成を 変化させることが本質である。つまり、バッファ一層に含まれる酸素および窒素の組成 に対して、ノくッファー層のサファイア基板と接する面近傍では、バッファ一層は酸素リ ツチな組成であり、バッファ一層の窒化物半導体と接する面近傍では、バッファ一層 は窒素リッチな組成であり、サファイア基板近傍から窒化物半導体基板近傍に向か つて窒素の組成が増加するようなバッファ一層をサファイア基板に別途に設けること を本質としている。
[0038] 本発明の一実施形態では、バッファ一層は、単結晶や多結晶であっても良いし、中 間層であっても良い。本明細書において、「中間層」とは、単結晶、多結晶およびァ モルファスが混在する層のことを指す。
[0039] このために、図 1に示すように本発明の一実施形態では、バッファ一層を Al O層 2
2 3
、 AION層 3、 A1N層 4を順次積層した構成とし、サファイア基板 1から GaN層 7 (図 1 には不図示）に向かって窒素を傾斜的に増加させている。また、図 3や図 4に示すよう に、バッファ一層を Al O層と、 AION層 3か A1N層 4かのいずれか一方とを積層した
2 3 構成とし、サファイア基板 1から GaN層 7 (図 3および図 4には不図示）に向かって窒 素の糸且成をステップ状で増加させるようにしても良い。
[0040] 以下で、本発明の一実施形態に係る Al Oキャップ層について詳細に説明する。
2 3
[0041] 窒化物半導体成長用基板 6の最上層として Al O力 なるキャップ層 5を設ける場
2 3
合、このキャップ層 5は空気にさらされる等の外部環境に対する安定性を保っための ものである。上記従来技術のバッファ一層を用いる構造とは、キャップ層 5の有無の 点でも異なる。キャップ層 5が存在するということは、窒化物半導体成長用基板 6をチ ヤンバー外の空気雰囲気中に取り出すことを可能にし、該基板 6の取り扱いを容易に する。なお、この最終層の Al Oキャップ層 5は、窒化物半導体の結晶成長時には、
2 3
アンモニア等の窒素を含む物質雰囲気が用いられるため、その下の層を構成する A1 N層 4を構成する物質 A1Nに変化すると考えられる（し力 ながら、図 2、図 3、図 4お よび後述の図 6では Al Oキャップ層 5と図示）。つまり、キャップ層 5は、安定性をも
2 3
たらすキャップの役目と、窒化物半導体成長時の表面との 2役を果たす。
[0042] ところで、従来の窒化物半導体の成長方法は、上述のようにバッファ一層の成長が
2段階であって、昇'降温プロセスがあるため、成長プロセスが複雑であり、サファイア 基板上に窒化物半導体を形成するプロセスに要する時間（本明細書では、「成長時 間」とも呼ぶ）が長くなるという問題を持つ。
[0043] 図 5は、サファイア基板上に窒化物半導体を形成するプロセスに要する時間と成長 炉の温度との関係を説明するための図である。図 5において、符号 51は、温度 A (10 00°C— 1100°C)まで昇温してサファイア基板を洗浄し、温度 B (400°C— 600°C)ま で降温してサファイア基板上にバッファ一層を堆積する従来の第 1プロセスにおける 成長炉の温度の経時変化を示す。符号 52は、温度 B (400°C— 600°C)まで昇温し てサファイア基板上にバッファ一層を堆積する従来の第 2プロセスにおける成長炉の 温度の経時変化を示す。符号 53は、温度 C (1000°C)まで昇温して窒化物半導体 成長用基板に窒化物半導体を成長する第 3プロセスにおける本発明の一実施形態 に係る成長炉の温度の径時変化を示す。
[0044] 従来では、サファイア基板上に窒化物半導体を成長する際に、第 1プロセスまたは 第 2プロセスを行い、サファイア基板上にバッファ一層を形成し、第 3プロセスを行うこ とで該バッファ一層上に窒化物半導体を成長させる。このとき、符号 51または符号 5 2に示される通り、窒化物半導体を成長させる以前に、成長炉内を高温とするため、 装置の劣化は促進されてしまう。この装置の劣化の度合いは、使用温度や使用時間 に対して指数関数的に効いてくると考えられる。
[0045] 一方、本発明の一実施形態では、室温で窒化物半導体成長用基板を作製すること ができるので、符号 51や符号 52のような温度変化を成長炉は経験しなレ、。よって、 符号 53に示される通り、従来必要だった、ノ ノファー層を形成するための昇 ·降温プ 口セスを必要とせず、窒化物半導体の成長温度（1000°C)まで昇温することにより容 易に窒化物半導体層の結晶成長が可能である。また、従来に比べて、成長炉内を高 温で維持する時間を短縮することができるので、成長炉内の基板加熱機構の長寿命 化等を実現することができる。
[0046] 特に、 Al Oキャップ層を最上層として有する窒化物半導体成長用基板を用いる場
2 3
合にあっては、該基板を大気中に曝すことが可能となるので、該基板の作製と、該基 板への窒化物半導体の成長とを別個に行うことが可能となる。従って、窒化物半導体 を成長する際に、別個に用意された Al Oキャップ層を有する窒化物半導体成長用
2 3
基板を用いることで、サファイア基板上にバッファ一層を形成する時間を省略すること ができる。すなわち、第 3プロセスから始めることができるので、成長時間を短縮する ことができ、生産性の向上にも繋がる。従って、従来問題であった、成長シーケンスの 簡便化や成長時間の大幅な短縮を容易に可能にできる。
[0047] 次に、本発明の窒化物半導体成長用基板の応用例について説明する。
[0048] 図 6は、本発明の窒化物半導体成長用基板上に結晶成長させた Al Ga N (0≤x
1— x x く 1 ) /GaNヘテロ接合バイポーラトランジスタ構造の断面模式図である。
[0049] 図 6において、符号 9は GaNバッファ一層、符号 10は n+型 GaNサブコレクタ層、符 号 1 1は n_型 GaNコレクタ層、符号 12は p型 GaNベース層、符号 13は n—型 Al Ga
Nェミッタ層（0≤x< 1 )、符号 14は n+型 GaNコンタクト層、符号 15はコレクタ電極、 符号 16はベース電極、符号 17はェミッタ電極である。
[0050] 上記実施の形態に示した窒化物半導体成長用基板 6上に、有機金属気相成長法 により GaNバッファ一層 9 (厚さ 1 μ m) n+型 GaNサブコレクタ層 10 (厚さ 1 μ m) n— 型 GaNコレクタ層 11 (厚さ 0· 5 /i m)、 ρ型 GaNベース層 12 (厚さ 0· 08 /i m)、 η—型 Al Ga Nェミッタ層 13 (0≤χ< 1) (厚さ 0· 05 μ m)、 η+型 GaNコンタクト層 14 (厚 さ 0. 1 / m)を成長させた。この際の成長シーケンスは、窒化物半導体成長用基板 6 を成長炉に導入した後、アンモニア雰囲気下で成長温度（1000°C)まで昇温して、 原料ガスを供給し成長させた。原料には、トリメチルガリウム、トリメチルアルミニウム、 アンモニアを用いている。 n型の不純物のドーピングにはシランを用いた。 p型の不純 物のドーピングには Mgを用いた。エッチングによりメサ構造を作製し、露出した各層 にォーミック電極、すなわち、コレクタ電極 15、ベース電極 16、ェミッタ電極 17を電 子ビーム蒸着により形成した。作製したトランジスタのェミッタ接地のコレクタ電流ーコ レクタ電圧特性では、電流利得が 100程度得られ、また、耐圧も既述の転位密度の 減少を反映して、 200V程度まで増加した。

Claims

請求の範囲
[1] サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基 板において、
前記サファイア基板に別途に設けられた、 N、 Oおよび A1を含む層を備え、 該層は、前記サファイア基板と第 1の面で接し、該第 1の面における N、 Oおよび A1 の組成比に対する Nの割合が、前記窒化物半導体層との接する第 2の面における前 記組成比に対する Nの割合よりも小さぐかつ前記第 1の面における前記組成比に対 する〇の割合が、前記第 2の面における前記組成比に対する〇の割合よりも大きくな るように形成されていることを特徴とする窒化物半導体成長用基板。
[2] サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基 板において、
前記サファイア基板上に別途に設けた A1〇層と、
2 3
該 Al O層上に設けた、 AION層と A1N層とのいずれか一方の層と
2 3
を備えることを特徴とする窒化物半導体成長用基板。
[3] サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基 板において、
前記サファイア基板上に別途に設けた A1〇層と、
2 3
第 1の層である AION層と、第 2の層である A1N層とを備え、
前記第 1の層と前記第 2の層との順序で前記 Al O層上に積層された構造を有す
2 3
ることを特徴とする窒化物半導体成長用基板。
[4] 前記窒化物半導体成長用基板の最上層として A1〇力 なるキャップ層を設けたこ
2 3
とを特徴とする請求項 1乃至 3のいずれかに記載の窒化物半導体成長用基板。
PCT/JP2004/011539 2003-08-12 2004-08-11 窒化物半導体成長用基板 WO2005015618A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/532,782 US7244520B2 (en) 2003-08-12 2004-08-11 Substrate for nitride semiconductor growth
EP04771524.8A EP1655766B1 (en) 2003-08-12 2004-08-11 Substrate for growth of nitride semiconductor
JP2005513005A JP4249184B2 (ja) 2003-08-12 2004-08-11 窒化物半導体成長用基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003292350 2003-08-12
JP2003-292350 2003-08-12

Publications (1)

Publication Number Publication Date
WO2005015618A1 true WO2005015618A1 (ja) 2005-02-17

Family

ID=34131715

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/011539 WO2005015618A1 (ja) 2003-08-12 2004-08-11 窒化物半導体成長用基板

Country Status (7)

Country Link
US (1) US7244520B2 (ja)
EP (1) EP1655766B1 (ja)
JP (1) JP4249184B2 (ja)
KR (1) KR100690413B1 (ja)
CN (1) CN100389481C (ja)
TW (1) TW200518197A (ja)
WO (1) WO2005015618A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008214132A (ja) * 2007-03-05 2008-09-18 Univ Of Tokushima Ｉｉｉ族窒化物半導体薄膜、ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体薄膜の製造方法
JP2009038395A (ja) * 2008-10-14 2009-02-19 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
WO2009128434A1 (ja) * 2008-04-17 2009-10-22 住友電気工業株式会社 ＡｌＮ結晶の成長方法およびＡｌＮ積層体
JP2015516939A (ja) * 2012-04-26 2015-06-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ エピタキシ基板、エピタキシ基板の製造方法、およびエピタキシ基板を備えたオプトエレクトロニクス半導体チップ
JP2015168594A (ja) * 2014-03-06 2015-09-28 日本電信電話株式会社 窒化物半導体の成長方法
JP2016082079A (ja) * 2014-10-17 2016-05-16 日本電信電話株式会社 窒化物半導体結晶成長方法
WO2016132815A1 (ja) * 2015-02-18 2016-08-25 国立大学法人東北大学 窒化物半導体自立基板作製方法
JP2018107448A (ja) * 2016-12-26 2018-07-05 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
WO2019049653A1 (ja) * 2017-09-11 2019-03-14 Tdk株式会社 基板及び発光素子
WO2020240725A1 (ja) * 2019-05-29 2020-12-03 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその作製方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
CN101331249B (zh) 2005-12-02 2012-12-19 晶体公司 掺杂的氮化铝晶体及其制造方法
JP2007165478A (ja) * 2005-12-12 2007-06-28 National Univ Corp Shizuoka Univ 光電面及び光検出器
JP5004597B2 (ja) * 2006-03-06 2012-08-22 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
WO2008088838A1 (en) 2007-01-17 2008-07-24 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
JP5730484B2 (ja) * 2007-01-26 2015-06-10 クリスタル アイエス インコーポレイテッド 厚みのある擬似格子整合型の窒化物エピタキシャル層
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102597340B (zh) * 2009-11-10 2015-04-08 株式会社德山 叠层体的制造方法
US8647904B2 (en) * 2010-03-01 2014-02-11 Sharp Kabushiki Kaisha Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN105951177B (zh) 2010-06-30 2018-11-02 晶体公司 使用热梯度控制的大块氮化铝单晶的生长
US8574728B2 (en) 2011-03-15 2013-11-05 Kennametal Inc. Aluminum oxynitride coated article and method of making the same
US8778783B2 (en) 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US8853086B2 (en) 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US9496279B2 (en) 2012-02-29 2016-11-15 Kyocera Corporation Composite substrate
US9718249B2 (en) 2012-11-16 2017-08-01 Apple Inc. Laminated aluminum oxide cover component
US9138864B2 (en) 2013-01-25 2015-09-22 Kennametal Inc. Green colored refractory coatings for cutting tools
US9017809B2 (en) 2013-01-25 2015-04-28 Kennametal Inc. Coatings for cutting tools
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
CN108511567A (zh) 2013-03-15 2018-09-07 晶体公司 与赝配电子和光电器件的平面接触
DE102013004558B4 (de) * 2013-03-18 2018-04-05 Apple Inc. Verfahren zur Herstellung einer oberflächenverspannten Saphirscheibe, oberflächenverspannte Saphirscheibe und elektrisches Gerät mit einer transparenten Abdeckung
US9427808B2 (en) 2013-08-30 2016-08-30 Kennametal Inc. Refractory coatings for cutting tools
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
CN106025026B (zh) 2016-07-15 2018-06-19 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
DE102016114250B4 (de) * 2016-08-02 2020-04-16 Forschungsverbund Berlin E.V. Verfahren zur Herstellung eines mit einem Halbleitermaterial beschichteten Saphirsubstrats, nach dem Verfahren erhältliches beschichtetes Saphirsubstrat sowie Verwendung eines solchen Substrat in einer Leuchtdiode
CN108565322A (zh) * 2018-06-01 2018-09-21 广东工业大学 一种led外延芯片及一种led外延芯片的制备方法
CN108682724A (zh) * 2018-06-01 2018-10-19 广东工业大学 一种led外延芯片及一种led外延芯片的制备方法
CN109065685A (zh) * 2018-08-20 2018-12-21 浙江大学 一种含有AlN三明治结构的蓝宝石复合衬底
US11269374B2 (en) 2019-09-11 2022-03-08 Apple Inc. Electronic device with a cover assembly having an adhesion layer
CN113120856B (zh) * 2021-03-24 2023-10-13 西安电子科技大学 一种基于蓝宝石衬底的AlON矩形纳米阵列及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) * 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
JPH1160395A (ja) * 1997-08-21 1999-03-02 Fujitsu Ltd 化合物半導体装置
JPH11340147A (ja) * 1998-05-25 1999-12-10 Matsushita Electron Corp 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法
WO2002012598A1 (en) 2000-08-04 2002-02-14 Walter David Braddock, Iv Epitaxial wafer apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020395B2 (ja) * 1993-10-06 2000-03-15 アルプス電気株式会社 光学素子
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JP2001196697A (ja) * 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) * 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
JPH1160395A (ja) * 1997-08-21 1999-03-02 Fujitsu Ltd 化合物半導体装置
JPH11340147A (ja) * 1998-05-25 1999-12-10 Matsushita Electron Corp 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法
WO2002012598A1 (en) 2000-08-04 2002-02-14 Walter David Braddock, Iv Epitaxial wafer apparatus

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
"organic vapor phase epitaxial growth of a high quality GaN film using an A1N buffer layer", APPL. PHYS. LETT., vol. 48, 1986, pages 353
C. PERNOT ET AL.: "Low-intensity ultraviolet photodetectors based on AlGaN", JPN. J. APPL. PHYS., vol. 38, 1999, pages L487
HYUN-JEONG KIM ET AL: "EFFECTS OF REACTIVE ION BEAM TREATMENT OF A SPPHIRE SURFACE TO OPTIMITE THE DEPOSITION OG GAN FILMS", JOURNAL OF APPLIED PHYSICS, vol. 87, no. 11, 1 June 2000 (2000-06-01), pages 7940 - 7945, XP012049182 *
LEE K N ET AL.: "Surface chemical treatment for the cleaning of A1N and GaN surfaces", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, USA, vol. 147, no. 8, 1 August 2000 (2000-08-01), pages 3087 - 3090
NAKAO W ET AL.: "A1N Films Epitaxially formed by direct Nitridation of Sapphire using Aluminum Oxynitride as a buffer Layer", STATE-OF-THE-ART PROGRAM ON COMPOUND SEMICONDUCTORS XXXVI AND WIDE BANDGAP SEMICONDUCTORS FOR PHOTONIC AND ELECTRONIC DEVICES AND SENSORS II, 1 January 2002 (2002-01-01), pages 76 - 82
S. NAKAMURA: "GaN growth using GaN buffer layer", JPN. J. APPL. PHYS., vol. 30, 1991, pages L1705
WIDMANN F ET AL: ""Low temperature sapphire nitridation: A clue to optimize GaN layers grown by molecular beam epitaxy",", vol. 85, 1 February 1999, JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, pages: 1550 - 1555

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008214132A (ja) * 2007-03-05 2008-09-18 Univ Of Tokushima Ｉｉｉ族窒化物半導体薄膜、ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体薄膜の製造方法
WO2009128434A1 (ja) * 2008-04-17 2009-10-22 住友電気工業株式会社 ＡｌＮ結晶の成長方法およびＡｌＮ積層体
JP2009274945A (ja) * 2008-04-17 2009-11-26 Sumitomo Electric Ind Ltd ＡｌＮ結晶の成長方法およびＡｌＮ積層体
JP2009038395A (ja) * 2008-10-14 2009-02-19 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
US9484490B2 (en) 2012-04-26 2016-11-01 Osram Opto Semiconductors Gmbh Epitaxy substrate, method for producing an epitaxy substrate and optoelectronic semiconductor chip comprising an epitaxy substrate
JP2015516939A (ja) * 2012-04-26 2015-06-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ エピタキシ基板、エピタキシ基板の製造方法、およびエピタキシ基板を備えたオプトエレクトロニクス半導体チップ
JP2015168594A (ja) * 2014-03-06 2015-09-28 日本電信電話株式会社 窒化物半導体の成長方法
JP2016082079A (ja) * 2014-10-17 2016-05-16 日本電信電話株式会社 窒化物半導体結晶成長方法
WO2016132815A1 (ja) * 2015-02-18 2016-08-25 国立大学法人東北大学 窒化物半導体自立基板作製方法
JPWO2016132815A1 (ja) * 2015-02-18 2017-11-24 国立大学法人東北大学 窒化物半導体自立基板作製方法
JP2018107448A (ja) * 2016-12-26 2018-07-05 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
WO2019049653A1 (ja) * 2017-09-11 2019-03-14 Tdk株式会社 基板及び発光素子
JPWO2019049653A1 (ja) * 2017-09-11 2020-08-20 Tdk株式会社 基板及び発光素子
JP7078050B2 (ja) 2017-09-11 2022-05-31 Tdk株式会社 基板、発光素子及び基板の製造方法
US11773508B2 (en) 2017-09-11 2023-10-03 Tdk Corporation Substrate and light-emitting element
WO2020240725A1 (ja) * 2019-05-29 2020-12-03 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその作製方法
JPWO2020240725A1 (ja) * 2019-05-29 2020-12-03
JP7147972B2 (ja) 2019-05-29 2022-10-05 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその作製方法

Also Published As

Publication number Publication date
CN1706030A (zh) 2005-12-07
KR100690413B1 (ko) 2007-03-12
TWI305660B (ja) 2009-01-21
EP1655766B1 (en) 2014-04-30
CN100389481C (zh) 2008-05-21
US20060051554A1 (en) 2006-03-09
US7244520B2 (en) 2007-07-17
TW200518197A (en) 2005-06-01
JP4249184B2 (ja) 2009-04-02
JPWO2005015618A1 (ja) 2006-10-05
EP1655766A4 (en) 2009-10-21
KR20050062640A (ko) 2005-06-23
EP1655766A1 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
WO2005015618A1 (ja) 窒化物半導体成長用基板
JP5543711B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
WO2009084241A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
WO2015056714A1 (ja) ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
WO2009084242A1 (ja) 半導体基板および半導体基板の製造方法
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
CN115842042B (zh) 一种外延层结构及其制备方法和应用
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN112309832A (zh) 可转移氧化镓单晶薄膜的制备方法
EP2832900B1 (en) Laminated substate of silicon single crystal and group iii nitride single crystal with off angle
JP2005005657A (ja) 電界効果トランジスタの結晶層構造
JP4276135B2 (ja) 窒化物半導体成長用基板
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JPH08186332A (ja) 半導体素子の製造方法
JP2003178976A (ja) 半導体装置およびその製造方法
WO2012137309A1 (ja) 窒化物電子デバイスを作製する方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
CN114914296A (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
US11201217B2 (en) Nitride semiconductor substrate
JP2009038395A (ja) 窒化物半導体成長用基板
JP2008085123A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP3152152B2 (ja) 化合物半導体エピタキシャルウエハ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005513005

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006051554

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10532782

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004771524

Country of ref document: EP

Ref document number: 1020057007350

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004801328X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057007350

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10532782

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004771524

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020057007350

Country of ref document: KR