JP4249184B2 - 窒化物半導体成長用基板 - Google Patents

窒化物半導体成長用基板 Download PDF

Info

Publication number
JP4249184B2
JP4249184B2 JP2005513005A JP2005513005A JP4249184B2 JP 4249184 B2 JP4249184 B2 JP 4249184B2 JP 2005513005 A JP2005513005 A JP 2005513005A JP 2005513005 A JP2005513005 A JP 2005513005A JP 4249184 B2 JP4249184 B2 JP 4249184B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
growth
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005513005A
Other languages
English (en)
Other versions
JPWO2005015618A1 (ja
Inventor
一英 熊倉
正伸 廣木
俊樹 牧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2005015618A1 publication Critical patent/JPWO2005015618A1/ja
Application granted granted Critical
Publication of JP4249184B2 publication Critical patent/JP4249184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y10T428/12569—Synthetic resin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12625—Free carbon containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]

Description

本発明は、サファイア基板上に窒化物半導体を成長するための窒化物半導体成長用基板に関する。
窒化物半導体は、遠赤外から紫外領域のバンドギャップを有するため、その領域での発光・受光デバイスの材料として有望である。また、大きなバンドギャップを有し、絶縁破壊電界が大きく、飽和電子速度も高い。そのために窒化物半導体は、耐高温・高出力・高周波電子デバイス等の材料としても非常に有望である。さらに、これまで利用されてきたＧａＡｓ系やＩｎＰ系と比べ、砒素（Ａｓ）や燐（Ｐ）を含まないことから、環境に無害な特長も持ち合わせており、将来の半導体デバイス材料として期待されている。
このように優れた特性を有する窒化物半導体のエピタキシャル成長用基板としては、該窒化物半導体の格子定数や熱膨張係数と同じものがいままでなかった。そのため、基板としてサファイアやＳｉＣ、Ｓｉが主に用いられている。
ＧａＮ、ＡｌＮ、ＩｎＮおよびそれらの混晶をエピタキシャル成長するには、従来、サファイア基板が主として用いられてきた。しかし、サファイア基板と窒化物半導体との間には、１１〜２３％の格子不整合や熱膨張係数差がある。従って、サファイア基板上に窒化物半導体を直接成長させると、３次元的な成長が起き、表面の原子レベルでの平坦性が悪くなる。そのため、形成された窒化物半導体に多くの結晶欠陥が入るという問題があった。
サファイア基板上への窒化物半導体のエピタキシャル成長の場合、緩衝層（以下、バッファー層と称す）を用いた方法により、ＧａＮの結晶性の改善を行ったという報告がなされている。以下にその技術の説明を行う。
第１の方法は、低温ＡｌＮバッファー層を用いたＧａＮの成長方法である（下記非特許文献１参照）。有機金属気相成長装置などで、サファイア基板を表面清浄化のため、高温（１０００〜１１００℃程度）で熱処理した後、一度降温し、５００℃前後で低温ＡｌＮバッファー層を堆積し、再び昇温して１０００℃前後でＧａＮを成長する方法である。この方法で堆積したＡｌＮバッファー層は非晶質であり、堆積後の昇温過程で固相成長して、アイランド状（島状）の形状となる。当然のことながら、その昇温する際の装置内の雰囲気、昇温速度などによって、形成されるアイランド形状は異なる。高温でのＡｌＮバッファー層の成長初期には、このアイランドが核となり、ＡｌＮバッファー層が結晶成長する。その結晶成長の際に、お互いが融合し合うことでＡｌＮバッファー層の平坦化が進む。平坦化がなされたＡｌＮバッファー層上にＧａＮは２次元的に結晶成長する。
第２の方法は、低温ＧａＮバッファー層を用いたＧａＮの成長方法である（下記非特許文献２参照）。サファイア基板を高温（１０００〜１１００℃程度）で熱処理した後、一度降温し、５００℃程度で低温ＧａＮ層を堆積し、再び昇温して１０００℃程度でＧａＮを成長する方法である。ＧａＮはＡｌＮと比較し脱離が起こりやすいため、昇温過程での核形成は、ＡｌＮの場合と必ずしも同じではないが、その後の成長様式はほぼ同じである。
なお、ＧａＮ以外の窒化物半導体の結晶成長においても、上記と同様の方法が適用されている。例えば、Ａｌ１−ｘＧａｘＮ（０≦ｘ＜１）、Ｉｎ１−ｘＧａｘＮ（０≦ｘ＜１）結晶を作製する際には、サフファイア基板上に低温ＧａＮバッファー層を堆積し、ＧａＮを成長させた後に、Ａｌ１−ｘＧａｘＮ、Ｉｎ１−ｘＧａｘＮを成長させる。特に、Ａｌ１−ｘＧａｘＮ結晶を作製する方法は、下記非特許文献３に記載されている。
上述のように、これらの成長方法はいずれも、バッファー層はＧａＮ層との格子整合を目的としており、基板との格子整合は考慮されていなかった。
また、バッファー層を低温で堆積しても、低温バッファー層は非晶質であり、昇温時に固相成長する。そのため、バッファー層と基板との格子不整合は依然として存在しており、転移の発生を有効に抑制することは困難で、貫通転位が通常１０９〜１０１０ｃｍ−２存在する。この転位は、作製したデバイスの特性を劣化させることが良く知られている。例えば、レーザーの短寿命化や、デバイスのリーク電流の増大・低耐圧化などである。また、転位の存在によって、不純物の拡散あるいは偏析が促進されることもある。したがって、窒化物半導体層中の転位密度を減少させることは、デバイス特性の向上や、転位の影響によりこれまで達成できなかったデバイスの実現、結晶構造作製の制御性を高める上で、非常に重要である。
従って、本発明は、高品質の窒化物半導体結晶層を得ることができる窒化物半導体成長用基板を提供することを目的とする。
H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda,"Metal organic vapor phase epitaxialgrowth of a high quality GaN film using an AlN buffer layer,"Appl. Phys. Lett., 48, 353 (1986) S. Nakamura,"GaN growth using GaN Buffer layer,"Jpn. J. Appl. Phys., 30, L1705 (1991) C. Pernot, et al.,"Low-intensity ultraviolet photodetectors based on AlGaN,"Jpn. J. Appl. Phys., 38, L487 (1999)
本発明の一実施形態は、サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基板において、サファイア基板に別途に設けられた、Ｎ、ＯおよびＡｌを含む層を備える。この層は、サファイア基板と第１の面で接する。また、上記層は、第１の面におけるＮ、ＯおよびＡｌの組成比に対するＮの割合が、窒化物半導体層との接する第２の面における組成比に対するＮの割合よりも小さく、かつ第１の面における組成比に対するＯの割合が、第２の面における組成比に対するＯの割合よりも大きくなるように形成されている。
他の実施形態は、サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基板において、サファイア基板上に別途に設けたＡｌ２Ｏ３層と、Ａｌ２Ｏ３層上に設けた、ＡｌＯＮ層とＡｌＮ層とのいずれか一方の層とを備える。
他の実施形態では、サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基板において、サファイア基板上に別途に設けたＡｌ２Ｏ３層と、第１の層であるＡｌＯＮ層と、第２の層であるＡｌＮ層とを備え、第１の層と第２の層との順序でＡｌ２Ｏ３層上に積層された構造を有する。
ここで、窒化物半導体成長用基板の最上層としてＡｌ２Ｏ３からなるキャップ層を設けることができる。
以上説明した本発明の一実施形態によれば、高品質の窒化物半導体結晶層を得ることができる窒化物半導体成長用基板を提供することができる。
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
実施の形態
図１は、本発明の実施の形態の窒化物半導体成長用基板の断面模式図である。
図１において、符号１はサファイア基板（サファイア単結晶基板）、符号２はＡｌ２Ｏ３層（酸化アルミニウム層、すなわち、アルミナ層）、符号３はＡｌＯＮ層（酸窒化アルミニウム層）、符号４はＡｌＮ層（窒化アルミニウム層）、符号５はＡｌ２Ｏ３からなるキャップ層（最上層）、符号６は窒化物半導体成長用基板である。
本実施の形態は、サファイア基板１上に窒化物半導体層を成長させるための窒化物半導体成長用基板において、サファイア基板１上に別途設けた、Ａｌ２Ｏ３層２と、第１の層であるＡｌＯＮ層３と、第２の層であるＡｌＮ層４とを有し、ＡｌＯＮ層３とＡｌＮ層４との順序で前記Ａｌ２Ｏ３層上に積層された構造を有する。なお、Ａｌ２Ｏ３層２上に設けた、窒化物半導体層に近い組成を有する第１の層であるＡｌＯＮ層３と、第２の層であるＡｌＮ層４とのいずれか一方の層とを有する構造でも本発明による効果が得られ有効である。また、窒化物半導体成長用基板６の最上層としてＡｌ２Ｏ３からなるキャップ層５が設けられている。
なお、上述したＡｌ２Ｏ３層２は、必ずしも結晶ではないが、該層のうち、結晶状態の部分については、サファイア基板１と格子整合していると考えられる。ここで用いる「格子整合する」とは、格子定数がほぼ等しいということを意味している。
すなわち、直径２インチのサファイア基板１上に、ＥＣＲ（Electron Cycrotron
Resonance）プラズマ成膜装置によりＡｌと酸素を用い、室温、Ａｒプラズマ中でＡｌ２Ｏ３層２を厚さ５ｎｍ程度堆積した。その後、窒素を堆積ガス中に添加していき、ＡｌＯＮ層３を厚さ１０ｎｍ程度堆積した。次に、当該窒化物半導体成長用基板６上に成長させる窒化物半導体層（例えばＧａＮ層）と同種のＡｌＮ層４を、Ａｌと窒素を用い、Ａｒプラズマ中で厚さ１０ｎｍ程度堆積した。最後に、ストイキオメトリーの乱れからくる表面の不安定性を生じさせる不規則な自然酸化を防ぐために、Ａｌと酸素を用い、Ａｒプラズマ中でＡｌ２Ｏ３からなるキャップ層５を厚さ５ｎｍ程度堆積した。このようにして窒化物半導体成長用基板６を作製した。
なお、上述の本発明の実施の形態では、室温（例えば、２０℃）で各層を形成しているが、この温度に限定されない。本発明の一実施形態では、本発明に係る窒化物半導体成長用基板を室温でも形成できることが重要であって、本発明の一実施形態に係る各層について、適切な窒素および酸素組成を形成できる温度であれば、室温（大気中の温度）よりも高温であっても、低温であっても良い。
また、Ａｌ２Ｏ３層２、ＡｌＯＮ層３およびＡｌＮ層４の膜厚は、膜を形成できる厚さが必要であり、各化合物のｃ軸の格子定数を考慮して最低でも１原子層は必要である。一方、Ａｌ２Ｏ３層２、ＡｌＯＮ層３、ＡｌＮ層４の各層は必ずしも結晶ではない（多結晶やアモルファスである）ため、膜厚が厚すぎるとサファイア（単結晶）基板の結晶軸を窒化物半導体へ引き継ぐこと（エピタキシャル成長）が困難となる。本発明ではこれらを考慮して、Ａｌ２Ｏ３層２、ＡｌＯＮ層３およびＡｌＮ層４の膜厚は、１ｎｍから２００ｎｍ程度とすることが好ましく、より好ましくは、Ａｌ２Ｏ３層２については２ｎｍから２０ｎｍ、ＡｌＯＮ層３については２ｎｍから７０ｎｍ、ＡｌＮ層４については２ｎｍから５０ｎｍである。
さらに、本発明の実施の形態では、ＥＣＲプラズマ成膜装置により各層を成膜しているが、これに限定されず、例えば、酸素を導入したＭＯＶＰＥ装置等、適切に本発明の一実施形態に係る各層を成膜できる装置であればいずれのものも使用できる。
次に、本発明の窒化物半導体成長用基板の有用性を実証した実験結果について説明する。
図２は、本発明の窒化物半導体成長用基板上にＧａＮ層を結晶成長させた構造の断面模式図である。
図２において、７はＧａＮ層、８は導電性測定用のＳｉドープｎ型ＧａＮ層である。上記実施の形態に示した窒化物半導体成長用基板６上に、有機金属気相成長法によりＧａＮ層７を成長させた。この際の成長シーケンスは、窒化物半導体成長用基板６を成長炉に導入した後、アンモニア雰囲気下で成長温度（１０００℃）まで昇温して、ＧａＮ層７、８を成長させる簡便な方法である。原料には、トリメチルガリウム、アンモニアを用いた。Ｓｉドープｎ型ＧａＮ層８のｎ型の不純物のドーピングには、シランを用い、Ｓｉドープｎ型ＧａＮ層８を形成した。
作製したＧａＮ層７、８について、Ｘ線回折測定およびホール効果測定を行い、結晶性と電気的な特性の評価を行った。作製したＧａＮ層７の結晶性の評価は、（１０−１０）からのＸ線非対称反射スペクトルの半値幅から結晶中の転位密度を見積もることによって行った。転位密度を見積もった結果、従来技術での転位密度は、２×１０９ｃｍ−２程度であった。これに対し、上記実施の形態の窒化物半導体成長用基板６を用いて作製したＧａＮ層７の場合は、９×１０７ｃｍ−２となり、転移密度は大幅に減少していた。また、ホール効果測定の結果、従来技術でのキャリア濃度と移動度はそれぞれ、３×１０１７ｃｍ−３で３４０ｃｍ２／Ｖｓであった。これに対し、上記実施の形態の窒化物半導体成長用基板６を用いて作製したＧａＮ層７におけるそれらは２×１０１７ｃｍ−３で５４０ｃｍ２／Ｖｓとなり、大幅に特性が改善されていることが明らかとなった。
このように本発明の各層を有する窒化物半導体成長用基板によれば、各層を、必ずしも結晶ではないがサファイア単結晶に格子整合させることを目的とした層から、成長させる窒化物半導体へ向かって窒素および酸素の組成（構成原子の比率）を変化させているため、各層における格子間隔あるいは原子間隔が変化し、窒化物半導体結晶への貫通転位は従来技術と比較して、大幅に減少する。従って、転位密度が１０７ｃｍ−２オーダーの結晶を容易に作製できる。つまり、本発明では、基板表面全体で均一に転位密度を減少することが可能であるため、窒化物半導体層の結晶性の向上を図ることができ、産業上非常に有効である。また、転位密度の減少にともない、結晶性の向上も見込まれるため、デバイス特性の向上や新デバイスの実現など多岐にわたり波及効果が期待される。
なお、本発明の窒化物半導体成長用基板は、ＧａＮ以外の窒化物半導体、Ａｌ１−ｘＧａｘＮ（０≦ｘ＜１）、Ｉｎ１−ｘＧａｘＮ（０≦ｘ＜１）、ＡｌＮ、ＩｎＮ等の結晶成長用にも適用することが可能である。また、適用可能な窒化物半導体層は、不純物のドープの有無、不純物ドープされた半導体のキャリアの極性、混晶の組成比には依存しない。
上記実施の形態における窒化物半導体成長用基板６の各構成要素等の物質の一般的な格子定数は以下のような値が知られている。
サファイア、Ａｌ２Ｏ３：ａ＝４．７５８Å、ｃ＝１２．９９１Å
ＡｌＮ：ａ＝３．１１２Å、ｃ＝４．９８２Å
ＧａＮ：ａ＝３．１８９Å、ｃ＝５．１８５Å
すなわち、上記実施の形態の窒化物半導体成長用基板６における各層について、サファイア基板１から、酸化物、酸窒化物、窒化物というように、酸素と窒素との組成（構成原子の比率）を変化させるため、各層における格子間隔あるいは原子間隔が変化する。
上記のように本発明は、高品質な結晶性を有する窒化物半導体を容易に結晶成長させることを可能にする窒化物半導体成長用基板６である。このために本発明は、サファイア基板１上に形成されるバッファー層において、サファイア基板１と接する面から窒化物半導体層に接する面に向かって、バッファー層の組成を変化させることを特徴とする。このようにバッファー層の組成（構成原子の比率）を変化させることによって、バッファー層の格子間隔あるいは原子間隔が変化する。
具体的には、サファイア基板１、Ａｌ２Ｏ３層２、ＡｌＯＮ層３、ＡｌＮ層４の積層構造である。本発明の一実施形態では、上記バッファー層において、サファイア基板１と接する層を、本発明の一実施形態では必ずしも結晶ではないが、結晶状態では通常、サファイア基板と格子整合するＡｌ２Ｏ３層２とすることで、サファイア基板とバッファー層との格子不整合を、Ａｌ２Ｏ３層２は必ずしも結晶ではないが軽減することができる。また、上記バッファー層において、Ａｌ２Ｏ３層２に、必ずしも結晶ではない層である、ＡｌＯＮ層３およびＡｌＮ層４を積層し、該ＡｌＮ層４に窒化物半導体層を形成することで、バッファー層と窒化物半導体層との格子不整合を、ＡｌＮ層４は必ずしも結晶ではないが軽減することができる。なお、ＡｌＯＮ層３とＡｌＮ層４に関しては、その順番で積層するのが最良の形態であるが、図３や図４に示すように、ＡｌＯＮ層３またはＡｌＮ層４のいずれか一方を用いた構造でも類似の効果を得ることができる。
このように、本発明の一実施形態において重要なことは、サファイア基板と窒化物半導体との間に形成されるバッファー層について、窒化物半導体と接する面の格子不整合を軽減することのみならず、サファイア基板と接する面の格子不整合を軽減するように構成されたバッファー層をサファイア基板に別途に設けることである。そのために、本発明の一実施形態では、バッファー層において、該バッファー層のサファイア基板と接する面から窒化物半導体と接する面に向かって、窒素と酸素との組成を変化させることが本質である。つまり、バッファー層に含まれる酸素および窒素の組成に対して、バッファー層のサファイア基板と接する面近傍では、バッファー層は酸素リッチな組成であり、バッファー層の窒化物半導体と接する面近傍では、バッファー層は窒素リッチな組成であり、サファイア基板近傍から窒化物半導体基板近傍に向かって窒素の組成が増加するようなバッファー層をサファイア基板に別途に設けることを本質としている。
本発明の一実施形態では、バッファー層は、単結晶や多結晶であっても良いし、中間層であっても良い。本明細書において、「中間層」とは、単結晶、多結晶およびアモルファスが混在する層のことを指す。
このために、図１に示すように本発明の一実施形態では、バッファー層をＡｌ２Ｏ３層２、ＡｌＯＮ層３、ＡｌＮ層４を順次積層した構成とし、サファイア基板１からＧａＮ層７（図１には不図示）に向かって窒素を傾斜的に増加させている。また、図３や図４に示すように、バッファー層をＡｌ２Ｏ３層と、ＡｌＯＮ層３かＡｌＮ層４かのいずれか一方とを積層した構成とし、サファイア基板１からＧａＮ層７（図３および図４には不図示）に向かって窒素の組成をステップ状で増加させるようにしても良い。
以下で、本発明の一実施形態に係るＡｌ２Ｏ３キャップ層について詳細に説明する。
窒化物半導体成長用基板６の最上層としてＡｌ２Ｏ３からなるキャップ層５を設ける場合、このキャップ層５は空気にさらされる等の外部環境に対する安定性を保つためのものである。上記従来技術のバッファー層を用いる構造とは、キャップ層５の有無の点でも異なる。キャップ層５が存在するということは、窒化物半導体成長用基板６をチャンバー外の空気雰囲気中に取り出すことを可能にし、該基板６の取り扱いを容易にする。なお、この最終層のＡｌ２Ｏ３キャップ層５は、窒化物半導体の結晶成長時には、アンモニア等の窒素を含む物質雰囲気が用いられるため、その下の層を構成するＡｌＮ層４を構成する物質ＡｌＮに変化すると考えられる（しかしながら、図２、図３、図４および後述の図６ではＡｌ２Ｏ３キャップ層５と図示）。つまり、キャップ層５は、安定性をもたらすキャップの役目と、窒化物半導体成長時の表面との２役を果たす。
ところで、従来の窒化物半導体の成長方法は、上述のようにバッファー層の成長が２段階であって、昇・降温プロセスがあるため、成長プロセスが複雑であり、サファイア基板上に窒化物半導体を形成するプロセスに要する時間（本明細書では、「成長時間」とも呼ぶ）が長くなるという問題を持つ。
図５は、サファイア基板上に窒化物半導体を形成するプロセスに要する時間と成長炉の温度との関係を説明するための図である。図５において、符号５１は、温度Ａ（１０００℃〜１１００℃）まで昇温してサファイア基板を洗浄し、温度Ｂ（４００℃〜６００℃）まで降温してサファイア基板上にバッファー層を堆積する従来の第１プロセスにおける成長炉の温度の経時変化を示す。符号５２は、温度Ｂ（４００℃〜６００℃）まで昇温してサファイア基板上にバッファー層を堆積する従来の第２プロセスにおける成長炉の温度の経時変化を示す。符号５３は、温度Ｃ（１０００℃）まで昇温して窒化物半導体成長用基板に窒化物半導体を成長する第３プロセスにおける本発明の一実施形態に係る成長炉の温度の径時変化を示す。
従来では、サファイア基板上に窒化物半導体を成長する際に、第１プロセスまたは第２プロセスを行い、サファイア基板上にバッファー層を形成し、第３プロセスを行うことで該バッファー層上に窒化物半導体を成長させる。このとき、符号５１または符号５２に示される通り、窒化物半導体を成長させる以前に、成長炉内を高温とするため、装置の劣化は促進されてしまう。この装置の劣化の度合いは、使用温度や使用時間に対して指数関数的に効いてくると考えられる。
一方、本発明の一実施形態では、室温で窒化物半導体成長用基板を作製することができるので、符号５１や符号５２のような温度変化を成長炉は経験しない。よって、符号５３に示される通り、従来必要だった、バッファー層を形成するための昇・降温プロセスを必要とせず、窒化物半導体の成長温度（１０００℃）まで昇温することにより容易に窒化物半導体層の結晶成長が可能である。また、従来に比べて、成長炉内を高温で維持する時間を短縮することができるので、成長炉内の基板加熱機構の長寿命化等を実現することができる。
特に、Ａｌ２Ｏ３キャップ層を最上層として有する窒化物半導体成長用基板を用いる場合にあっては、該基板を大気中に曝すことが可能となるので、該基板の作製と、該基板への窒化物半導体の成長とを別個に行うことが可能となる。従って、窒化物半導体を成長する際に、別個に用意されたＡｌ２Ｏ３キャップ層を有する窒化物半導体成長用基板を用いることで、サファイア基板上にバッファー層を形成する時間を省略することができる。すなわち、第３プロセスから始めることができるので、成長時間を短縮することができ、生産性の向上にも繋がる。従って、従来問題であった、成長シーケンスの簡便化や成長時間の大幅な短縮を容易に可能にできる。
次に、本発明の窒化物半導体成長用基板の応用例について説明する。
図６は、本発明の窒化物半導体成長用基板上に結晶成長させたＡｌ１−ｘＧａｘＮ（０≦ｘ＜１）／ＧａＮヘテロ接合バイポーラトランジスタ構造の断面模式図である。
図６において、符号９はＧａＮバッファー層、符号１０はｎ＋型ＧａＮサブコレクタ層、符号１１はｎ−型ＧａＮコレクタ層、符号１２はｐ型ＧａＮベース層、符号１３はｎ−型Ａｌ１−ｘＧａｘＮエミッタ層（０≦ｘ＜１）、符号１４はｎ＋型ＧａＮコンタクト層、符号１５はコレクタ電極、符号１６はベース電極、符号１７はエミッタ電極である。
上記実施の形態に示した窒化物半導体成長用基板６上に、有機金属気相成長法によりＧａＮバッファー層９（厚さ１μｍ）、ｎ＋型ＧａＮサブコレクタ層１０（厚さ１μｍ）、ｎ−型ＧａＮコレクタ層１１（厚さ０．５μｍ）、ｐ型ＧａＮベース層１２（厚さ０．０８μｍ）、ｎ−型Ａｌ１−ｘＧａｘＮエミッタ層１３（０≦ｘ＜１）（厚さ０．０５μｍ）、ｎ＋型ＧａＮコンタクト層１４（厚さ０．１μｍ）を成長させた。この際の成長シーケンスは、窒化物半導体成長用基板６を成長炉に導入した後、アンモニア雰囲気下で成長温度（１０００℃）まで昇温して、原料ガスを供給し成長させた。原料には、トリメチルガリウム、トリメチルアルミニウム、アンモニアを用いている。ｎ型の不純物のドーピングにはシランを用いた。ｐ型の不純物のドーピングにはＭｇを用いた。エッチングによりメサ構造を作製し、露出した各層にオーミック電極、すなわち、コレクタ電極１５、ベース電極１６、エミッタ電極１７を電子ビーム蒸着により形成した。作製したトランジスタのエミッタ接地のコレクタ電流−コレクタ電圧特性では、電流利得が１００程度得られ、また、耐圧も既述の転位密度の減少を反映して、２００Ｖ程度まで増加した。
本発明の一実施形態に係る窒化物半導体成長用基板の断面模式図である。 本発明の一実施形態に係る窒化物半導体成長用基板上にＧａＮ層を結晶成長させた構造の断面模式図である。 本発明の一実施形態に係る窒化物半導体成長用基板の断面模式図である。 本発明の一実施形態に係る窒化物半導体成長用基板の断面模式図である。 サファイア基板上に窒化物半導体を形成するプロセスに要する時間と成長炉の温度との関係を説明するための図である。 本発明の一実施形態に係る窒化物半導体成長用基板上に結晶成長させたＡｌ１−ｘＧａｘＮ（０≦ｘ＜１）／ＧａＮヘテロ接合バイポーラトランジスタ構造の断面模式図である。

Claims (3)

  1. サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基板において、
    前記サファイア基板上に別途に設けられた、Ｎ、ＯおよびＡｌを含む層と、
    前記Ｎ、ＯおよびＡｌを含む層上に設けられた、最上層としてのＡｌ ２ Ｏ ３ からなるキャップ層と
    を備え、
    前記Ｎ、ＯおよびＡｌを含む層は、前記サファイア基板と第１の面で接し、前記第１の面におけるＮ、ＯおよびＡｌの組成比に対するＮの割合が、前記キャップ層と接する第２の面における前記組成比に対するＮの割合よりも小さく、かつ前記第１の面における前記組成比に対するＯの割合が、前記第２の面における前記組成比に対するＯの割合よりも大きくなるように形成されていることを特徴とする窒化物半導体成長用基板。
  2. サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基板において、
    前記サファイア基板上に別途に設けたＡｌ２Ｏ３層と、
    前記Ａｌ２Ｏ３層上に設けた、ＡｌＯＮ層及びＡｌＮ層のいずれか一方の層と、
    前記ＡｌＯＮ層及びＡｌＮ層の前記いずれか一方の層上に設けた、最上層としてのＡｌ ２ Ｏ ３ からなるキャップ層と
    を備えることを特徴とする窒化物半導体成長用基板。
  3. サファイア基板上に窒化物半導体層を成長させるための窒化物半導体成長用基板において、
    前記サファイア基板上に別途に設けたＡｌ２Ｏ３層と、
    第１の層であるＡｌＯＮ層と、第２の層であるＡｌＮ層と
    を備え、
    前記第１の層と前記第２の層との順序で前記Ａｌ２Ｏ３層上に積層された構造を有し、
    前記構造上に、最上層としてのＡｌ２Ｏ３からなるキャップ層を設けたことを特徴とする窒化物半導体成長用基板。
JP2005513005A 2003-08-12 2004-08-11 窒化物半導体成長用基板 Active JP4249184B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003292350 2003-08-12
JP2003292350 2003-08-12
PCT/JP2004/011539 WO2005015618A1 (ja) 2003-08-12 2004-08-11 窒化物半導体成長用基板

Publications (2)

Publication Number Publication Date
JPWO2005015618A1 JPWO2005015618A1 (ja) 2006-10-05
JP4249184B2 true JP4249184B2 (ja) 2009-04-02

Family

ID=34131715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005513005A Active JP4249184B2 (ja) 2003-08-12 2004-08-11 窒化物半導体成長用基板

Country Status (7)

Country Link
US (1) US7244520B2 (ja)
EP (1) EP1655766B1 (ja)
JP (1) JP4249184B2 (ja)
KR (1) KR100690413B1 (ja)
CN (1) CN100389481C (ja)
TW (1) TW200518197A (ja)
WO (1) WO2005015618A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
WO2007065018A2 (en) 2005-12-02 2007-06-07 Crystal Is, Inc. Doped aluminum nitride crystals and methods of making them
JP2007165478A (ja) * 2005-12-12 2007-06-28 National Univ Corp Shizuoka Univ 光電面及び光検出器
JP5004597B2 (ja) * 2006-03-06 2012-08-22 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
CN107059116B (zh) 2007-01-17 2019-12-31 晶体公司 引晶的氮化铝晶体生长中的缺陷减少
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
CN101652832B (zh) * 2007-01-26 2011-06-22 晶体公司 厚的赝晶氮化物外延层
JP2008214132A (ja) * 2007-03-05 2008-09-18 Univ Of Tokushima Ｉｉｉ族窒化物半導体薄膜、ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体薄膜の製造方法
JP2009274945A (ja) * 2008-04-17 2009-11-26 Sumitomo Electric Ind Ltd ＡｌＮ結晶の成長方法およびＡｌＮ積層体
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4933513B2 (ja) * 2008-10-14 2012-05-16 日本電信電話株式会社 窒化物半導体成長用基板
CN102597340B (zh) * 2009-11-10 2015-04-08 株式会社德山 叠层体的制造方法
EP2544250B1 (en) * 2010-03-01 2020-01-08 Sharp Kabushiki Kaisha Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device
KR102110724B1 (ko) * 2010-06-11 2020-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105951177B (zh) 2010-06-30 2018-11-02 晶体公司 使用热梯度控制的大块氮化铝单晶的生长
US8574728B2 (en) 2011-03-15 2013-11-05 Kennametal Inc. Aluminum oxynitride coated article and method of making the same
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US8853086B2 (en) 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions
US8778783B2 (en) 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US9496279B2 (en) 2012-02-29 2016-11-15 Kyocera Corporation Composite substrate
DE102012103686B4 (de) * 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
US9718249B2 (en) 2012-11-16 2017-08-01 Apple Inc. Laminated aluminum oxide cover component
US9138864B2 (en) 2013-01-25 2015-09-22 Kennametal Inc. Green colored refractory coatings for cutting tools
US9017809B2 (en) 2013-01-25 2015-04-28 Kennametal Inc. Coatings for cutting tools
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
WO2014151264A1 (en) 2013-03-15 2014-09-25 Crystal Is, Inc. Planar contacts to pseudomorphic electronic and optoelectronic devices
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
DE102013004558B4 (de) * 2013-03-18 2018-04-05 Apple Inc. Verfahren zur Herstellung einer oberflächenverspannten Saphirscheibe, oberflächenverspannte Saphirscheibe und elektrisches Gerät mit einer transparenten Abdeckung
US9427808B2 (en) 2013-08-30 2016-08-30 Kennametal Inc. Refractory coatings for cutting tools
JP2015168594A (ja) * 2014-03-06 2015-09-28 日本電信電話株式会社 窒化物半導体の成長方法
JP6271390B2 (ja) * 2014-10-17 2018-01-31 日本電信電話株式会社 窒化物半導体結晶成長方法
WO2016132815A1 (ja) * 2015-02-18 2016-08-25 国立大学法人東北大学 窒化物半導体自立基板作製方法
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
CN106025026B (zh) * 2016-07-15 2018-06-19 厦门乾照光电股份有限公司 一种用于发光二极管的AlN缓冲层及其制作方法
DE102016114250B4 (de) * 2016-08-02 2020-04-16 Forschungsverbund Berlin E.V. Verfahren zur Herstellung eines mit einem Halbleitermaterial beschichteten Saphirsubstrats, nach dem Verfahren erhältliches beschichtetes Saphirsubstrat sowie Verwendung eines solchen Substrat in einer Leuchtdiode
US20180182916A1 (en) * 2016-12-26 2018-06-28 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor light-emitting device and production method therefor
US11773508B2 (en) 2017-09-11 2023-10-03 Tdk Corporation Substrate and light-emitting element
CN108565322A (zh) * 2018-06-01 2018-09-21 广东工业大学 一种led外延芯片及一种led外延芯片的制备方法
CN108682724A (zh) * 2018-06-01 2018-10-19 广东工业大学 一种led外延芯片及一种led外延芯片的制备方法
CN109065685A (zh) * 2018-08-20 2018-12-21 浙江大学 一种含有AlN三明治结构的蓝宝石复合衬底
JP7147972B2 (ja) * 2019-05-29 2022-10-05 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその作製方法
US11269374B2 (en) 2019-09-11 2022-03-08 Apple Inc. Electronic device with a cover assembly having an adhesion layer
CN113120856B (zh) * 2021-03-24 2023-10-13 西安电子科技大学 一种基于蓝宝石衬底的AlON矩形纳米阵列及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) * 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
JP3020395B2 (ja) * 1993-10-06 2000-03-15 アルプス電気株式会社 光学素子
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JPH1160395A (ja) * 1997-08-21 1999-03-02 Fujitsu Ltd 化合物半導体装置
JPH11340147A (ja) * 1998-05-25 1999-12-10 Matsushita Electron Corp 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法
JP2001196697A (ja) * 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
US6451711B1 (en) 2000-05-04 2002-09-17 Osemi, Incorporated Epitaxial wafer apparatus
US6744076B2 (en) * 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device

Also Published As

Publication number Publication date
EP1655766A1 (en) 2006-05-10
CN1706030A (zh) 2005-12-07
US7244520B2 (en) 2007-07-17
US20060051554A1 (en) 2006-03-09
JPWO2005015618A1 (ja) 2006-10-05
WO2005015618A1 (ja) 2005-02-17
EP1655766A4 (en) 2009-10-21
KR100690413B1 (ko) 2007-03-12
TW200518197A (en) 2005-06-01
KR20050062640A (ko) 2005-06-23
EP1655766B1 (en) 2014-04-30
TWI305660B (ja) 2009-01-21
CN100389481C (zh) 2008-05-21

Similar Documents

Publication Publication Date Title
JP4249184B2 (ja) 窒化物半導体成長用基板
TWI449086B (zh) 半導體基板、半導體基板之製造方法及電子裝置
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
WO2015056714A1 (ja) ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
WO2009084241A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
WO2009084242A1 (ja) 半導体基板および半導体基板の製造方法
JP2005303246A (ja) 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法
KR20050074274A (ko) Ｚｎ계 반도체 발광소자 및 그 제조방법
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP4276135B2 (ja) 窒化物半導体成長用基板
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
WO2013145404A1 (ja) オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP2003178976A (ja) 半導体装置およびその製造方法
JP4933513B2 (ja) 窒化物半導体成長用基板
WO2012137309A1 (ja) 窒化物電子デバイスを作製する方法
KR102509541B1 (ko) 상변형 도메인 정렬 완충층을 이용한 산화갈륨 박막 및 그 제조 방법
JP4421830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
WO2003056073A1 (fr) Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication
JP3152152B2 (ja) 化合物半導体エピタキシャルウエハ
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4249184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350