JP2008085123A - 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス - Google Patents
化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス Download PDFInfo
- Publication number
- JP2008085123A JP2008085123A JP2006264212A JP2006264212A JP2008085123A JP 2008085123 A JP2008085123 A JP 2008085123A JP 2006264212 A JP2006264212 A JP 2006264212A JP 2006264212 A JP2006264212 A JP 2006264212A JP 2008085123 A JP2008085123 A JP 2008085123A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor device
- compound semiconductor
- substrate
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】窒化物半導体単結晶膜を有する化合物半導体デバイスにおいて、高耐圧かつ低損失であり、HEMT等に好適に用いられる化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイスを提供する。
【解決手段】導電性SiC単結晶2上に、厚さ3〜250nmのAlxGa1-xN単結晶層(0<x≦1)3aおよび厚さ3〜250nmのAlyGa1-yN単結晶層(0≦y<1、x≠y)3bが交互に5〜500組繰り返し積層されている多層単結晶層3と、厚さ0.5〜5μmのGaN単結晶層4と、デバイス活性層5とを順次積層した化合物半導体デバイス用基板に、ショットキー電極およびオーミック電極6を形成する。
【選択図】図1
【解決手段】導電性SiC単結晶2上に、厚さ3〜250nmのAlxGa1-xN単結晶層(0<x≦1)3aおよび厚さ3〜250nmのAlyGa1-yN単結晶層(0≦y<1、x≠y)3bが交互に5〜500組繰り返し積層されている多層単結晶層3と、厚さ0.5〜5μmのGaN単結晶層4と、デバイス活性層5とを順次積層した化合物半導体デバイス用基板に、ショットキー電極およびオーミック電極6を形成する。
【選択図】図1
Description
本発明は、窒化ガリウム(GaN)や窒化アルミニウム(AlN)に代表される窒化物半導体単結晶層を有する化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイスに関する。
化合物半導体は、シリコンよりも電子移動速度がはるかに速いため、高速信号処理に優れ、低電圧で動作したり、光に反応したり、マイクロ波を出したりと優れた特性を備えている。このような優れた物性から、化合物半導体を用いたデバイスは、現在主流である半導体シリコンによるデバイスの物性限界を凌駕するものとして期待されている。
従来、導電性材料上に窒化物等の単結晶膜をヘテロエピタキシャル成長させた化合物半導体デバイスとしては、例えば、特許文献1等に記載されているような、Si基板上に窒化物半導体の多層単結晶層を積層し、その上に、窒化物半導体による高電子移動度トランジスタ(HEMT;High Electron Mobility Transistor)構造を形成したものが知られている。
特開2003−59948号公報
しかしながら、上記特許文献1に記載されているように、Si基板上に窒化物半導体を積層した従来のHEMTにおいては、Si基板および窒化物半導体によるHEMT上の電極を介して積層方向に電圧を印加すると、Si基板および窒化物半導体層の界面近傍での耐圧特性が低いという課題を有していた。
これは、窒化物半導体の格子定数がSiに比べて約20%も大きいため、Si基板および窒化物半導体層の界面近傍に、ミスフィット転位が高密度で生じ、このミスフィット転位を通じて、Si基板からのSi原子が、窒化物半導体にn型ドーパントとして導入されることによる。
これは、窒化物半導体の格子定数がSiに比べて約20%も大きいため、Si基板および窒化物半導体層の界面近傍に、ミスフィット転位が高密度で生じ、このミスフィット転位を通じて、Si基板からのSi原子が、窒化物半導体にn型ドーパントとして導入されることによる。
また、3C−SiC単結晶上に、上記と同様に、窒化物半導体を積層したHEMTにおいては、窒化物半導体のSiCに対する格子定数差は約3%であり、上記Si基板上の窒化物HEMTに比べて、SiC単結晶および窒化物HEMTの界面近傍に生じるミスフィット転位は少ない。
しかしながら、この場合も、上記Si基板上の窒化物半導体層と同様に、ミスフィット転位を通じて、SiC単結晶からSi原子が、窒化物半導体にn型ドーパントとして導入され、SiC単結晶および窒化物半導体層の界面近傍での耐圧特性が低いという課題を有していた。
しかしながら、この場合も、上記Si基板上の窒化物半導体層と同様に、ミスフィット転位を通じて、SiC単結晶からSi原子が、窒化物半導体にn型ドーパントとして導入され、SiC単結晶および窒化物半導体層の界面近傍での耐圧特性が低いという課題を有していた。
したがって、上記のような窒化物半導体によるHEMT等の化合物半導体デバイスにおいては、一層の高耐圧化が求められている。
本発明は、上記技術的課題を解決するためになされたものであり、窒化物半導体単結晶層を有する化合物半導体デバイスにおいて、高耐圧かつ低損失であり、HEMT等に好適に用いられる化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイスを提供することを目的とするものである。
本発明に係る化合物半導体デバイス用基板は、導電性SiC単結晶上に、厚さ3〜250nmのAlxGa1-xN単結晶層(0<x≦1)および厚さ3〜250nmのAlyGa1-yN単結晶層(0≦y<1、x≠y)が交互に5〜500組繰り返し積層されている多層単結晶層と、厚さ0.5〜5μmのGaN単結晶層と、デバイス活性層とが順次積層されていることを特徴とする。
このように、導電性SiC単結晶上に、窒化物半導体の多層単結晶層を形成することにより、SiC単結晶とGaN単結晶層との間に生じるミスフィット転位を低減することができる。
このように、導電性SiC単結晶上に、窒化物半導体の多層単結晶層を形成することにより、SiC単結晶とGaN単結晶層との間に生じるミスフィット転位を低減することができる。
前記化合物半導体デバイス用基板においては、AlxGa1-xN単結晶層がAlN(x=1)、かつ、AlyGa1-yN単結晶層がGaN(y=0)であることが好ましい。
このような構成によれば、各層の組成構成制御が容易であり、多層単結晶層によるミスフィット転位を効率的に低減させることができる。
このような構成によれば、各層の組成構成制御が容易であり、多層単結晶層によるミスフィット転位を効率的に低減させることができる。
また、前記デバイス活性層が、厚さ3〜100nmのAlzGa1-zN単結晶層(0<z≦1)であることが好ましい。
デバイス活性層におけるAlGaN組成および層厚さを、上記範囲内とすることにより、優れたHEMT特性を発揮し得る窒化物半導体デバイス用基板を提供することができる。
デバイス活性層におけるAlGaN組成および層厚さを、上記範囲内とすることにより、優れたHEMT特性を発揮し得る窒化物半導体デバイス用基板を提供することができる。
さらに、前記導電性SiC単結晶が、{111}立方晶または{0001}六方晶であり、その結晶面方位の傾斜角度は5°以内であり、また、導電性SiC多結晶基板上または導電性Si単結晶基板上に積層されていることが好ましい。
導電性、強度向上およびコスト削減の観点から、上記のような基板上のSiC単結晶表面に窒化物半導体層を形成することが好ましい。
導電性、強度向上およびコスト削減の観点から、上記のような基板上のSiC単結晶表面に窒化物半導体層を形成することが好ましい。
本発明に係る化合物半導体デバイスは、上記化合物半導体デバイス用基板を用いた化合物半導体デバイスであって、ショットキー電極およびオーミック電極を有している、あるいはまた、制御電極および少なくとも2個のオーミック電極を有していることを特徴とする。
上記化合物半導体デバイス用基板に、このような電極を構成することにより、高耐圧かつ低損失な化合物半導体デバイスとすることができる。
上記化合物半導体デバイス用基板に、このような電極を構成することにより、高耐圧かつ低損失な化合物半導体デバイスとすることができる。
上述したとおり、本発明に係る化合物半導体デバイス用基板を用いれば、基板と窒化物半導体層との間に生じるミスフィット転位が低減され、従来のSi基板上にHEMT構造が形成されたものに比べて、高耐圧かつ低損失の化合物半導体デバイスが得られる。
したがって、本発明に係る化合物半導体デバイス用基板は、パワーデバイスや高周波デバイス用HEMT等に好適に用いることができる。
したがって、本発明に係る化合物半導体デバイス用基板は、パワーデバイスや高周波デバイス用HEMT等に好適に用いることができる。
以下、本発明についてより詳細に説明する。
本発明に係る化合物半導体デバイス用基板は、導電性SiC単結晶上に、窒化物半導体単結晶層が形成されている化合物半導体デバイス基板であり、具体的には、AlxGa1-xN単結晶層(0<x≦1)およびAlyGa1-yN単結晶層(0≦y<1、x≠y)が交互に繰り返し積層されている多層単結晶層と、GaN単結晶層と、デバイス活性層とが順次積層されているものである。
このように、導電性SiC単結晶上に、窒化物半導体の多層単結晶層を形成することにより、格子定数の不整合率が約3%に抑制され、この多層単結晶層を挟むSiC単結晶とGaNとの間に生じるミスフィット転位を低減することができる。
したがって、前記窒化物半導体の多層単結晶層は、このミスフィット転位を通じて、SiC単結晶から導入されるSi原子が低減されるため、高抵抗となり、本発明に係る化合物半導体デバイス用基板によれば、従来のSi基板上にHEMT構造が形成されたものに比べて、耐圧特性を約10倍に向上させることができる。
本発明に係る化合物半導体デバイス用基板は、導電性SiC単結晶上に、窒化物半導体単結晶層が形成されている化合物半導体デバイス基板であり、具体的には、AlxGa1-xN単結晶層(0<x≦1)およびAlyGa1-yN単結晶層(0≦y<1、x≠y)が交互に繰り返し積層されている多層単結晶層と、GaN単結晶層と、デバイス活性層とが順次積層されているものである。
このように、導電性SiC単結晶上に、窒化物半導体の多層単結晶層を形成することにより、格子定数の不整合率が約3%に抑制され、この多層単結晶層を挟むSiC単結晶とGaNとの間に生じるミスフィット転位を低減することができる。
したがって、前記窒化物半導体の多層単結晶層は、このミスフィット転位を通じて、SiC単結晶から導入されるSi原子が低減されるため、高抵抗となり、本発明に係る化合物半導体デバイス用基板によれば、従来のSi基板上にHEMT構造が形成されたものに比べて、耐圧特性を約10倍に向上させることができる。
また、窒化物半導体の多層単結晶層を形成しない場合と比べて、耐圧特性を約5倍に向上させることができる。すなわち、SiC単結晶上に形成する場合においてもわずかに生じるミスフィット転位を、窒化物半導体の多層単結晶層の効果により、さらに低減させることができる。
前記化合物半導体デバイス用基板に用いられる導電性SiC単結晶としては、立方晶の場合は3C−SiC、六方晶の場合は6H−SiCまたは4H−SiCが好適に用いられる。
また、前記化合物半導体デバイスをより低損失にするため、前記導電性SiC単結晶は、立方晶の場合には面方位{111}、六方晶の場合には面方位{0001}であり、その結晶面方位の傾斜角度は5°以内であることが好ましい。
さらに、前記導電性SiC単結晶は、強度向上およびコスト削減の観点から、導電性SiC多結晶基板上または導電性Si単結晶基板上に積層されたものであることが好ましい。
また、前記化合物半導体デバイスをより低損失にするため、前記導電性SiC単結晶は、立方晶の場合には面方位{111}、六方晶の場合には面方位{0001}であり、その結晶面方位の傾斜角度は5°以内であることが好ましい。
さらに、前記導電性SiC単結晶は、強度向上およびコスト削減の観点から、導電性SiC多結晶基板上または導電性Si単結晶基板上に積層されたものであることが好ましい。
前記導電性SiC単結晶上には、多層単結晶層として、AlxGa1-xN単結晶層(0<x≦1)およびAlyGa1-yN単結晶層(0≦y<1、x≠y)が交互に繰り返し積層される。
このAlxGa1-xN単結晶層とAlyGa1-yN単結晶層とからなる多層単結晶層は、x≠y、すなわち、組成の異なるAlGaN単結晶層が交互に積層されたものである。
このAlxGa1-xN単結晶層とAlyGa1-yN単結晶層とからなる多層単結晶層は、x≠y、すなわち、組成の異なるAlGaN単結晶層が交互に積層されたものである。
前記AlxGa1-xN単結晶層とAlyGa1-yN単結晶層とは、ミスフィット転位の発生の抑制効果を十分に得るため、厚さは、それぞれ、3〜250nmとし、5〜500組繰り返し積層されることが好ましい。
各層が薄すぎたり、積層数が少なすぎると、十分なミスフィット転位の発生の抑制効果が得られない。
一方、各層が厚すぎたり、積層数が多すぎる場合、コスト高となり、好ましくない。
各層が薄すぎたり、積層数が少なすぎると、十分なミスフィット転位の発生の抑制効果が得られない。
一方、各層が厚すぎたり、積層数が多すぎる場合、コスト高となり、好ましくない。
さらに、前記多層単結晶層において、AlxGa1-xN単結晶層はAlN(x=1)、かつ、AlyGa1-yN単結晶層はGaN(y=0)であることが好ましい。すなわち、AlN単結晶層とGaN単結晶層とが交互に繰り返されている多層単結晶層であることが好ましい。
このような構成からなる多層単結晶層によれば、各層の組成構成制御が容易であり、また、この層によるミスフィット転位の低減効果を一層高めることができ、従来のSi基板上にHEMT構造が形成されたものに比べて、耐圧特性を約10倍に向上させることができる。
このような構成からなる多層単結晶層によれば、各層の組成構成制御が容易であり、また、この層によるミスフィット転位の低減効果を一層高めることができ、従来のSi基板上にHEMT構造が形成されたものに比べて、耐圧特性を約10倍に向上させることができる。
前記多層単結晶層上には、GaN単結晶層が形成される。このGaN単結晶層は、その上に、デバイス活性層が形成されるため、十分な表面平滑性を確保する観点から、厚さ0.5〜5μmで形成される。
前記GaN単結晶層上に形成されるデバイス活性層は、厚さ3〜100nmのAlzGa1-zN単結晶層(0<z≦1)であることが好ましい。
このAlzGa1-zN単結晶層においては、zの値、すなわち、AlGaN組成は、要求されるHEMT特性に応じて、層厚さとともに、上記範囲内において適宜設定される。
このAlGaN組成は、z=xまたはz=yであってもよく、z=0.2〜0.3であることがより好ましい。
このAlzGa1-zN単結晶層においては、zの値、すなわち、AlGaN組成は、要求されるHEMT特性に応じて、層厚さとともに、上記範囲内において適宜設定される。
このAlGaN組成は、z=xまたはz=yであってもよく、z=0.2〜0.3であることがより好ましい。
上記のような本発明に係る化合物半導体デバイス用基板を用いて、これに、ショットキー電極およびオーミック電極、あるいはまた、制御電極および少なくとも2個のオーミック電極を形成することにより、本発明に係る化合物半導体デバイスを作製することができる。
このような電極構成とすることにより、高耐圧かつ低損失な化合物半導体デバイスを好適に得ることができる。
このような電極構成とすることにより、高耐圧かつ低損失な化合物半導体デバイスを好適に得ることができる。
上記のような構成の化合物半導体デバイスは、導電性SiC単結晶および電極間に電圧を印加して、該デバイスを動作させると、従来のSi基板上の窒化物半導体によるHEMT構造が形成されたデバイスに比べて、電極への電界集中が緩和され、耐圧特性を約50倍に向上させることができる。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[実施例1]
図1に、本実施例に係る化合物半導体デバイスの概念的な断面図を示す。
図1に示す化合物半導体デバイスは、結晶面方位{111}の導電性Si単結晶基板1上に、厚さ1μmの導電性3C−SiC単結晶2と、厚さ10nmのAlxGa1-xN単結晶層3aとしてのAlN(x=1)および厚さ10nmのAlyGa1-yN単結晶層3bとしてのGaN(y=0)が交互に10組繰り返し積層されている多層単結晶層3と、厚さ3μmのGaN単結晶層4と、厚さ50nmのデバイス活性層5としてのAlzGa1-zN単結晶層(z=0.5)とが順次積層され、かつ、Si単結晶基板1およびデバイス活性層5上に、電極6として、制御電極および2個のオーミック電極が形成されているものである。
[実施例1]
図1に、本実施例に係る化合物半導体デバイスの概念的な断面図を示す。
図1に示す化合物半導体デバイスは、結晶面方位{111}の導電性Si単結晶基板1上に、厚さ1μmの導電性3C−SiC単結晶2と、厚さ10nmのAlxGa1-xN単結晶層3aとしてのAlN(x=1)および厚さ10nmのAlyGa1-yN単結晶層3bとしてのGaN(y=0)が交互に10組繰り返し積層されている多層単結晶層3と、厚さ3μmのGaN単結晶層4と、厚さ50nmのデバイス活性層5としてのAlzGa1-zN単結晶層(z=0.5)とが順次積層され、かつ、Si単結晶基板1およびデバイス活性層5上に、電極6として、制御電極および2個のオーミック電極が形成されているものである。
以下、この化合物半導体デバイス1の製造工程を述べる。
まず、結晶面方位{111}の導電性のSi単結晶基板1上を、C3H8原料ガス雰囲気下、1000℃で熱処理した後、原料ガスとしてSiH4ガスおよびC3H8ガスを用い、1000℃での気相成長により、厚さ1μmの導電性の3C−SiC単結晶層2を積層させた。
次に、原料ガスとしてトリメチルアンモニウム(TMA)ガスおよびNH3ガスを用い、1000℃での気相成長により、前記3C−SiC単結晶層バッファー層2上に、厚さ10nmのAlxGa1-xN単結晶層3aとしてのAlN(x=1)を積層させた。
さらに、原料ガスとしてトリメチルガリウム(TMG)ガスおよびNH3ガスを用い、1000℃での気相成長により、前記AlN単結晶層上に、厚さ10nmのAlyGa1-yN単結晶層3bとしてのGaN(y=0)を積層させた。
前記AlN単結晶層およびGaN単結晶層は、同様の工程にて、交互に繰り返し10回積層させ、多層単結晶層3を形成した。
さらに、前記多層単結晶層3上に、原料ガスとしてTMGガスおよびNH3ガスを用い、1000℃での気相成長により、厚さ3μmのGaN単結晶層4を積層させた。
前記GaN単結晶層4上に、原料ガスとしてTMAガス、TMGガスおよびNH3ガスを用い、1000℃での気相成長により、厚さ50nmのデバイス活性層5としてのAlzGa1-zN単結晶層(z=0.5)を積層させた。
なお、気相成長により形成した各層の厚さの調整は、ガス流量および供給時間の調整により行った。
上記により得られた化合物半導体デバイス用基板に、各電極6を、真空蒸着法により作製し、オーミック電極は、形成後、熱処理により調整した。
まず、結晶面方位{111}の導電性のSi単結晶基板1上を、C3H8原料ガス雰囲気下、1000℃で熱処理した後、原料ガスとしてSiH4ガスおよびC3H8ガスを用い、1000℃での気相成長により、厚さ1μmの導電性の3C−SiC単結晶層2を積層させた。
次に、原料ガスとしてトリメチルアンモニウム(TMA)ガスおよびNH3ガスを用い、1000℃での気相成長により、前記3C−SiC単結晶層バッファー層2上に、厚さ10nmのAlxGa1-xN単結晶層3aとしてのAlN(x=1)を積層させた。
さらに、原料ガスとしてトリメチルガリウム(TMG)ガスおよびNH3ガスを用い、1000℃での気相成長により、前記AlN単結晶層上に、厚さ10nmのAlyGa1-yN単結晶層3bとしてのGaN(y=0)を積層させた。
前記AlN単結晶層およびGaN単結晶層は、同様の工程にて、交互に繰り返し10回積層させ、多層単結晶層3を形成した。
さらに、前記多層単結晶層3上に、原料ガスとしてTMGガスおよびNH3ガスを用い、1000℃での気相成長により、厚さ3μmのGaN単結晶層4を積層させた。
前記GaN単結晶層4上に、原料ガスとしてTMAガス、TMGガスおよびNH3ガスを用い、1000℃での気相成長により、厚さ50nmのデバイス活性層5としてのAlzGa1-zN単結晶層(z=0.5)を積層させた。
なお、気相成長により形成した各層の厚さの調整は、ガス流量および供給時間の調整により行った。
上記により得られた化合物半導体デバイス用基板に、各電極6を、真空蒸着法により作製し、オーミック電極は、形成後、熱処理により調整した。
上記製造工程により得られた化合物半導体デバイスについて、導電性3C−SiC単結晶および電極間に電圧を印加し、動作させたところ、従来のSi基板上の窒化物半導体によるHEMT構造が形成されたデバイスに比べて、耐圧特性が約50倍であった。
1 導電性Si単結晶基板
2 導電性3C−SiC単結晶
3 多層単結晶層
3a AlxGa1-xN単結晶層
3b AlyGa1-yN単結晶層
4 GaN単結晶層
5 AlzGa1-zN単結晶層(デバイス活性層)
6 電極
2 導電性3C−SiC単結晶
3 多層単結晶層
3a AlxGa1-xN単結晶層
3b AlyGa1-yN単結晶層
4 GaN単結晶層
5 AlzGa1-zN単結晶層(デバイス活性層)
6 電極
Claims (7)
- 導電性SiC単結晶上に、厚さ3〜250nmのAlxGa1-xN単結晶層(0<x≦1)および厚さ3〜250nmのAlyGa1-yN単結晶層(0≦y<1、x≠y)が交互に5〜500組繰り返し積層されている多層単結晶層と、厚さ0.5〜5μmのGaN単結晶層と、デバイス活性層とが順次積層されていることを特徴とする化合物半導体デバイス用基板。
- 前記AlxGa1-xN単結晶層がAlN(x=1)、かつ、前記AlyGa1-yN単結晶層がGaN(y=0)であることを特徴とする請求項1記載の化合物半導体デバイス用基板。
- 前記デバイス活性層が、厚さ3〜100nmのAlzGa1-zN単結晶層(0<z≦1)であることを特徴とする請求項1または請求項2記載の化合物半導体デバイス用基板。
- 前記導電性SiC単結晶が、{111}立方晶または{0001}六方晶であり、その結晶面方位の傾斜角度は5°以内であることを特徴とする請求項1から請求項3までのいずれかに記載の化合物半導体デバイス用基板。
- 前記導電性SiC単結晶が、導電性SiC多結晶基板上または導電性Si単結晶基板上に積層されていることを特徴とする請求項1から請求項4までのいずれかに記載の化合物半導体デバイス用基板。
- 請求項1から請求項5までのいずれかに記載の化合物半導体デバイス用基板を用いた化合物半導体デバイスであって、ショットキー電極およびオーミック電極を有していることを特徴とする化合物半導体デバイス。
- 請求項1から請求項5までのいずれかに記載の化合物半導体デバイス用基板を用いた化合物半導体デバイスであって、制御電極および少なくとも2個のオーミック電極を有していることを特徴とする化合物半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006264212A JP2008085123A (ja) | 2006-09-28 | 2006-09-28 | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006264212A JP2008085123A (ja) | 2006-09-28 | 2006-09-28 | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085123A true JP2008085123A (ja) | 2008-04-10 |
Family
ID=39355654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006264212A Pending JP2008085123A (ja) | 2006-09-28 | 2006-09-28 | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008085123A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010228955A (ja) * | 2009-03-26 | 2010-10-14 | Covalent Materials Corp | GaN系化合物半導体基板とその製造方法 |
JP2010232322A (ja) * | 2009-03-26 | 2010-10-14 | Covalent Materials Corp | 化合物半導体基板 |
WO2010131451A1 (ja) | 2009-05-11 | 2010-11-18 | Dowaエレクトロニクス株式会社 | 電子デバイス用エピタキシャル基板およびその製造方法 |
JP2020508276A (ja) * | 2017-08-31 | 2020-03-19 | アールエフエイチアイシー コーポレイション | Iii族窒化物層及びダイヤモンド層を有するウエハ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0983016A (ja) * | 1995-09-18 | 1997-03-28 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
JP2000311865A (ja) * | 1993-03-15 | 2000-11-07 | Toshiba Corp | 化合物半導体素子およびその製造方法 |
JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2004235473A (ja) * | 2003-01-30 | 2004-08-19 | Shin Etsu Handotai Co Ltd | 化合物半導体素子及びその製造方法 |
JP2005005657A (ja) * | 2003-06-09 | 2005-01-06 | Sc Technology Kk | 電界効果トランジスタの結晶層構造 |
JP2005158889A (ja) * | 2003-11-21 | 2005-06-16 | Sanken Electric Co Ltd | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 |
JP2006216671A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 窒素化合物半導体素子 |
-
2006
- 2006-09-28 JP JP2006264212A patent/JP2008085123A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311865A (ja) * | 1993-03-15 | 2000-11-07 | Toshiba Corp | 化合物半導体素子およびその製造方法 |
JPH0983016A (ja) * | 1995-09-18 | 1997-03-28 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2004235473A (ja) * | 2003-01-30 | 2004-08-19 | Shin Etsu Handotai Co Ltd | 化合物半導体素子及びその製造方法 |
JP2005005657A (ja) * | 2003-06-09 | 2005-01-06 | Sc Technology Kk | 電界効果トランジスタの結晶層構造 |
JP2005158889A (ja) * | 2003-11-21 | 2005-06-16 | Sanken Electric Co Ltd | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 |
JP2006216671A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 窒素化合物半導体素子 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010228955A (ja) * | 2009-03-26 | 2010-10-14 | Covalent Materials Corp | GaN系化合物半導体基板とその製造方法 |
JP2010232322A (ja) * | 2009-03-26 | 2010-10-14 | Covalent Materials Corp | 化合物半導体基板 |
WO2010131451A1 (ja) | 2009-05-11 | 2010-11-18 | Dowaエレクトロニクス株式会社 | 電子デバイス用エピタキシャル基板およびその製造方法 |
US8426893B2 (en) | 2009-05-11 | 2013-04-23 | Dowa Electronics Materials Co., Ltd. | Epitaxial substrate for electronic device and method of producing the same |
JP2020508276A (ja) * | 2017-08-31 | 2020-03-19 | アールエフエイチアイシー コーポレイション | Iii族窒化物層及びダイヤモンド層を有するウエハ |
KR20200041289A (ko) * | 2017-08-31 | 2020-04-21 | 알에프에이치아이씨 주식회사 | Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼 |
KR102286927B1 (ko) | 2017-08-31 | 2021-08-10 | 알에프에이치아이씨 주식회사 | Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8426893B2 (en) | Epitaxial substrate for electronic device and method of producing the same | |
JP5576771B2 (ja) | Iii族窒化物エピタキシャル積層基板 | |
JP6170893B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP5492984B2 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
JP5133927B2 (ja) | 化合物半導体基板 | |
WO2011135963A1 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
JP2007095858A (ja) | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス | |
JPWO2011102044A1 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JPWO2013125126A1 (ja) | 半導体素子および半導体素子の製造方法 | |
WO2011122322A1 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
JP2007243006A (ja) | 窒化物系半導体の気相成長方法、及び、エピタキシャル基板とそれを用いた半導体装置 | |
US9401402B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
JPH11145514A (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
JP6173493B2 (ja) | 半導体素子用のエピタキシャル基板およびその製造方法 | |
JP2006004970A (ja) | 窒化物半導体薄膜の作製方法 | |
JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
JP2014022685A (ja) | 半導体積層構造およびこれを用いた半導体素子 | |
JP2008085123A (ja) | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス | |
JP2011049486A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
JP6313809B2 (ja) | 半導体装置 | |
JP2012064977A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
JP2014039034A (ja) | 半導体発光素子 | |
JP2014192246A (ja) | 半導体基板およびそれを用いた半導体素子 | |
JP2006216576A (ja) | 化合物半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090803 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110913 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120120 |