KR20200041289A - Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼 - Google Patents

Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼 Download PDF

Info

Publication number
KR20200041289A
KR20200041289A KR1020197022609A KR20197022609A KR20200041289A KR 20200041289 A KR20200041289 A KR 20200041289A KR 1020197022609 A KR1020197022609 A KR 1020197022609A KR 20197022609 A KR20197022609 A KR 20197022609A KR 20200041289 A KR20200041289 A KR 20200041289A
Authority
KR
South Korea
Prior art keywords
layer
sic
diamond
forming
group iii
Prior art date
Application number
KR1020197022609A
Other languages
English (en)
Other versions
KR102286927B1 (ko
Inventor
이원상
조삼열
Original Assignee
알에프에이치아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알에프에이치아이씨 주식회사 filed Critical 알에프에이치아이씨 주식회사
Publication of KR20200041289A publication Critical patent/KR20200041289A/ko
Application granted granted Critical
Publication of KR102286927B1 publication Critical patent/KR102286927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ⅲ족-다이아몬드층(1306) 및 질화물 화합물을 갖는 반도체층(1310)을 포함하는 웨이퍼(1309) 및 상기 웨이퍼(1309)를 제조하는 방법이 제공된다. 실리콘 기판(1302) 상에 제1 SiC층(1304)이 형성되고, 탄소 함유 가스를 사용하여 제1 SiC층(1304)의 표면을 탄화되어 SiC층 상에 탄소 입자를 형성한다. 이후, 탄화된 표면상에 다이아몬드층(1306)이 성장되며, 탄소 원자가 다이아몬드층을 성장시키기 위한 시드 입자로서 작용한다. 다이아몬드층(1306) 상에 제2 SiC층(1308)이 형성되고, 제2 SiC층(1308) 상에 Ⅲ족-질화물 화합물을 갖는 반도체층(1310)이 형성된다. 이후, 실리콘 기판(1302) 및 제1 SiC층(1304)이 제거된다.

Description

Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼
본 발명은 반도체 웨이퍼에 관한 것으로, 보다 상세하게는, 다이아몬드층 및 Ⅲ족-질화물 반도체 물질을 포함하는 반도체층을 갖는 웨이퍼 및 상기 웨이퍼를 제조하는 방법에 관한 것이다.
질화갈륨(GaN) 또는 AlGaN 또는 AlN은 고전자 이동성 트랜지스터(HEMT)와 같은 고주파(RF) 장치에 매우 적합한 전기적 및 물리적 특성을 갖는다. 일반적으로, RF 장치는 동작 중 다량의 열에너지를 생산하여, 장치 고장을 피하기 위해 장치로부터 열에너지를 추출하는 메커니즘을 필요로 한다. 다이아몬드는 열전도율이 양호한 것으로 알려져 있으며, AlGaN/GaN층이 형성되는 기판의 재료로 사용될 수 있다.
다이아몬드층 상에 AlGaN/GaN HEMT층을 형성하기 위한 하나의 종래의 접근법은 실리콘 기판 상에 직접 AlGaN/GaN HEMT층을 증착하고, 상기 실리콘 기판을 제거하고, 상기 AlGaN/GaN HEMT층 상에 다이아몬드층을 형성하는 것이다. 이 방법은 낮은 제조 비용으로 인해 유리하다. 또한, 실리콘의 재료 특성은 낮은 표면 거칠기를 갖는 큰 실리콘 웨이퍼의 생산을 가능하게 하며, 이는 결과적으로 큰 AlGaN/GaN HEMT 웨이퍼의 생산을 가능하게 한다. 또한, 실리콘 기판은 종래의 웨이퍼 처리 기법들에 의해 비교적 용이하게 제거될 수 있다. 그러나, AlGaN/GaN과 실리콘 사이의 큰 격자 불일치(lattice mismatch)로 인해 직접 실리콘 기판 상에 고품질의 AlGaN/GaN층을 성장 시키는데 여전히 어려움이 있다. 따라서, 개선된 재료 특성을 갖는 다이아몬드층 및 AlGaN/GaN층을 갖는 웨이퍼를 제조하기 위한 방법들이 필요하다.
실시예들에서, 웨이퍼는: Ⅲ족-질화물 화합물을 포함하는 반도체층; 상기 반도체층 상에 형성된 SiC층; 상기 SiC층 상에 형성된 중간층; 상기 중간층 상에 형성되며, 다이아몬드 입자를 포함하는 시드층; 및 상기 시드층 상에 형성된 다이아몬드층을 포함한다.
실시예들에서, 웨이퍼를 형성하는 방법은: 실리콘 기판 상에 SiC층을 형성하는 단계; 상기 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계; 상기 실리콘 기판을 제거하여 상기 SiC층의 표면을 노출시키는 단계; 상기 SiC층의 노출된 표면 상에 중간층을 형성하는 단계; 상기 중간층 상에 다이아몬드 입자들을 포함하는 시드층을 형성하는 단계; 및 상기 시드층 상에 다이아몬드층을 성장시키는 단계를 포함한다.
실시예들에서, 웨이퍼는: Ⅲ족-질화물 화합물을 포함하는 반도체층; 상기 반도체층 상에 형성된 중간층; 상기 중간층 상에 형성되며, 다이아몬드 입자를 포함하는 시드층; 및 상기 시드층 상에 형성된 다이아몬드층을 포함한다.
실시예들에서, 웨이퍼를 형성하는 방법은: 실리콘 기판 상에 SiC층을 형성하는 단계; 상기 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계; 상기 실리콘 기판 및 상기 SiC층을 제거하는 단계; 상기 SiC층 상에 중간층을 형성하는 단계; 상기 중간층 상에 다이아몬드 입자들을 포함하는 시드층을 형성하는 단계; 및 상기 시드층 상에 다이아몬드층을 성장시키는 단계를 포함한다.
실시예들에서, 웨이퍼는: 지향성 결정 구조를 갖는 다이아몬드층; 상기 다이아몬드층 상에 형성된 SiC층; 및 Ⅲ족-질화물 화합물을 포함하고 상기 SiC층 상에 형성된 반도체층을 포함한다.
실시예들에서, 웨이퍼를 형성하는 방법은: 실리콘 기판 상에 중간층을 형성하는 단계; 상기 중간층 상에 다이아몬드 입자들을 포함하는 시드층을 형성하는 단계; 상기 시드층 상에 다이아몬드층을 성장시키는 단계; 상기 다이아몬드층 상에 SiC층을 형성하는 단계; 상기 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계; 및 상기 실리콘 기판, 시드층 및 중간층을 제거하는 단계를 포함한다.
실시예들에서, 웨이퍼를 형성하는 방법은: 실리콘 기판 상에 제1 SiC층을 형성하는 단계; 상기 제1 SiC층의 표면을 탄화하는 단계; 상기 제1 SiC층의 탄화된 표면 상에 다이아몬드층을 성장시키는 단계; 상기 다이아몬드층 상에 제2 SiC층을 형성하는 단계; 상기 제2 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계; 및 상기 실리콘 기판 및 제1 SiC층을 제거하는 단계를 포함한다.
본 발명의 실시예에 대한 참조가 이루어질 것이며, 그 예는 첨부 된 도면에 예시될 수 있다. 이 도면들은 제한적인 것이 아니라 설명을 위한 것이다. 본 발명은 일반적으로 이들 실시 양태와 관련하여 기술되었지만, 본 발명의 범위를 이들 특정 실시 양태로 제한하고자 하는 것은 아니다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하기 위한 예시적인 과정을 도시한다.
도 4는 도 1 내지 도 3에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도를 도시한다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하기 위한 예시적인 과정을 도시한다.
도 8은 도 5 내지 도 7에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도를 도시한다.
도 9 내지 도 11은 본 발명의 실시예들에 따른 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하는 예시적인 과정을 도시한다.
도 12는 도 9 내지 도 11에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도를 도시한다.
도 13 내지 도 15는 본 발명의 실시예들에 따른 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하는 예시적인 과정을 도시한다.
도 16은 도 13 내지 도 15에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도를 도시한다.
이하의 설명에서, 설명의 목적으로, 본 개시의 이해를 제공하기 위해 구체적인 세부 사항이 제시된다. 그러나, 당해 분야에서 통상의 지식을 가진 자라면 본 개시 내용이 이러한 세부 사항 없이 실시될 수 있음을 알 수 있을 것이다.
당해 분야에서 통상의 지식을 가진 자는(1) 특정의 단계들이 임의로 수행될 수 있으며;(2) 상기 단계들은 본원에 설정된 특정 순서로 제한되어질 수 없고;(3) 특정의 단계들이 동시에 수행되는 것을 포함하여, 상이한 순서로 수행될 수 있음을 인식할 것이다.
명세서에서 "일 실시예", "바람직한 실시예", "실시예", 또는 "실시예들"에 대한 참고는 상기 실시예와 관련하여 기술된 특수한 특징, 구조, 특성, 또는 기능이 본 발명의 적어도 하나의 실시예에 포함되며 하나 이상의 실시예로 존재할 수 있음을 의미한다. 명세서의 다양한 곳에서 어구 "일 실시예에서", "실시예에서", 또는 "구현예들에서"의 출현은 필수적으로 동일한 실시예 또는 실시예들을 모두 참고하는 것이 아니다. "포함하다", "가지다", 및 "제공되다" 등 용어는 광범위한 의미로 이해하여야 하며, 후속되는 열거 목록들은 예시적인 것이면 열거된 항목들에 한정하는 아님을 이해할 것이다. 본원에 사용된 표제들은 조직적 관리 목적으로 제공되는 것으로 상세한 설명 또는 청구항의 범위를 제한하고자 사용되는 것은 아니다. 또한, 본 명세서의 전반에 걸쳐 사용된 소정 용어들은 예시를 위한 것이며, 본 발명을 제한하고자 하는 것으로 이해되어서는 아니 될 것이다
도 1 내지 도 3은 본 발명의 실시예들에 따른 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하기 위한 예시적인 과정을 도시한다. 도시 된 바와 같이, 웨이퍼(100)는 실리콘 기판(102)을 포함할 수 있고, SiC층(104) 및 Ⅲ족-질화물층(106)이 상기 실리콘 기판(102) 상에 형성될 수 있다.
실시예들에서, 상기 SiC층(104)은 입방형 탄화규소(3C-SiC)를 포함할 수 있고, 저압 화학 기상 증착(LPCVD) 기법과 같은 종래의 웨이퍼 처리 기법들에 의해 실리콘 기판(102) 상에 형성될 수 있다. 실시예들에서, Ⅲ족-질화물층(106)은 육각형 AlGaN/GaN 또는 입방형 AlGaN/GaN과 같은 GaN 화합물을 각각 포함하는 하나 이상의 층을 포함할 수 있다. 간결성을 위해, 이하의 설명에서, Ⅲ족-질화물층은 각각 Ⅲ족-질화물 화합물을 포함하는 하나 이상의 층을 집합적으로 지칭할 수 있다. 실시예들에서, Ⅲ족-질화물층(106)은 유기금속 화학 기상 증착(MOCVD) 기법과 같은 종래의 웨이퍼 처리 기법들에 의해 SiC층(104) 상에 형성될 수 있다.
실시예들에서, 트랜지스터와 같은 다양한 전자 부품들이 종래의 웨이퍼 처리 기법들에 의해 웨이퍼(100)의 Ⅲ족-질화물층(106)에 형성될 수 있다.
Ⅲ족-질화물 화합물(또는 곧 Ⅲ족-질화물)과 SiC 간의 격자 불일치는 Ⅲ족-질화물과 Si 간의 격자 불일치보다 낮다. 이와 같이, SiC층(104)이 Ⅲ족-질화물층(106)과 실리콘 기판(102) 사이에 배치되지 않는 경우와 비교하여, SiC층(104)상의 Ⅲ족-질화물층(106)은 전자 부품에 대해 개선된 재료 특성을 갖는다.
실시예들에서, Ⅲ족-질화물층(106)을 처리 한 후에, 실리콘 기판(102)은 웨이퍼(107)를 형성하기 위해 그라인딩/랩핑 및 연마와 같은 종래의 웨이퍼 처리 기법들에 의해 제거될 수 있다. 도 3에 도시된 바와 같이, 웨이퍼(107)는 뒤집힐 수 있으며, 중간층(108), 시드층(110) 및 다이아몬드층(112)이 SiC층(104) 상에 순차적으로 형성될 수 있다.
다이아몬드층(112)이 SiC층(104)에 직접 제작되면, 다이아몬드층(112)과 SiC층(104) 사이의 열팽창 계수(CTE)의 불일치는 다이아몬드층(112)의 형성 중 SiC층(104)에 스트레스를 야기한다. 실시예들에서, 중간층(108)의 재료 및 두께는 CTE의 불일치로 인한 스트레스를 완화하도록 선택될 수 있다. 실시예들에서, 중간층(108)은 다결정 실리콘(poly-Si), SiO 또는 SiN과 같은 유전체로 형성될 수 있다.
실시예들에서, 시드층(110)을 형성하기 위해, 스택층(106, 104 및 108)들을 포함하는 웨이퍼는 다이아몬드 나노 입자(다이아몬드 시드 입자)의 수성 현탁액에 담가 중간층(108)의 상면이 수성 현탁액과 직접 접촉할 수 있도록 할 수 있다. 다이아몬드 입자는 중간층(108)의 표면 상에 흡착되어 시드층(110)을 형성 할 수 있다. 현탁액 내의 노출 시간 및 다이아몬드 입자의 농도에 따라, 시드층(110) 내의 입자의 밀도가 결정될 수 있다. 다이아몬드 입자가 SiC층(104)보다 중간층(108)에 더 잘 부착될 수 있기 때문에, 중간층(108)은 시드층(110)의 입자 개수 밀도를 향상시킬 수 있다.
실시예들에서, 중간층(108)은 시드층(110) 및 다이아몬드층(112)을 형성하는 공정 중 열손상으로부터 SiC층(104) 및 Ⅲ족-질화물층(106)을 보호 할 수 있다. 또한, 중간층(108)은 다이아몬드층(112)로부터 SiC층(110)을 전기적으로 절연시킬 수 있다. 실시예들에서, 다이아몬드층(112)은, 다른 적절한 기법들이 사용될 수 있을지라도, 화학 기상 증착(CVD) 기법에 의해 형성될 수 있다. 실시예들에서, 다이아몬드층(112)은 다결정 구조를 가질 수 있다.
실시예들에서, Ⅲ족-질화물 웨이퍼(113)는 다이싱되어 다양한 전기 장치에 사용될 수 있다. 웨이퍼(111)의 Ⅲ족-질화물(106)로 형성된 전자 부품은 전기 장치의 작동 중에 열 에너지를 생성 할 수 있고, 그 열 에너지는 SiC층(104), 중간층(108) 및 시드층(110)을 통해 다이아몬드층(112)으로 전달될 수 있다. SiC는 다이아몬드보다 열전도율이 낮기 때문에, SiC층(104)이 너무 두꺼우면, Ⅲ족-질화물층(106)으로부터 다이아몬드층(112)으로의 열 흐름이 감소될 수 있다. 실시예들에서, SiC층(104)의 두께는 실리콘 기판(102)과 Ⅲ족-질화물층(106) 간의 격자 불일치를 완화시키기에 충분히 두꺼우면서 다이아몬드층(112)으로의 열 흐름이 향상되도록 최소화될 수 있다.
도 4는 도 1 내지 도 3에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도(400)를 도시한다. 단계 402 및 404에서, SiC층이 실리콘 기판 상에 형성되고, Ⅲ족-질화물층이 SiC층 상에 각각 형성될 수 있다. SiC와 Ⅲ족-질화물 간의 격자 불일치는 Si와 Ⅲ족-질화물 간의 격자 불일치보다 낮기 때문에, SiC층은 Ⅲ족-질화물층의 재료 특성을 향상시킬 수 있다. 단계 406에서, 실리콘 기판이 제거될 수 있다. 이어서, 단계 408에서, 중간층, 시드층 및 다이아몬드층이 SiC층 상에 순차적으로 형성될 수 있다. 선택적으로, Ⅲ족-질화물 웨이퍼는 단계 410에서 종래의 웨이퍼 처리 기법들에 의해 트랜지스터 등과 같은 전기 소자가 Ⅲ족-질화물층에 형성될 수 있도록 소자 제작이 가능하다.
도 5 내지 도 7은 본 발명의 실시예들에 따른 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하기 위한 예시적인 과정을 도시한다. 도 5에 도시 된 바와 같이, 웨이퍼(500)는 도 4의 웨이퍼(100)와 유사한 구조를 가질 수 있다. 또한, SiC층(504) 및 Ⅲ족-질화물층(506)은 SiC층(104) 및 Ⅲ족-질화물층(106)과 유사한 물질로 제조될 수 있고, 유사한 기능을 각각 가질 수 있다. 이어서, 기판(500)으로부터 실리콘 기판(502) 및 SiC층(504)을 제거하여 웨이퍼(503)를 형성할 수 있다. 그 다음, 중간층(508), 시드층(510) 및 다이아몬드층(512)이 웨이퍼(503)의 Ⅲ족-질화물층(506) 상에 형성될 수 있다.
실시예들에서, 중간층(508), 시드층(510) 및 다이아몬드층(512)은 웨이퍼(113) 내의 그 대응하는 부분과 유사한 기술들에 의해 형성될 수 있고 유사한 구조들을 가질 수 있다. 웨이퍼(505)는 웨이퍼(113)와 유사할 수 있으며, SiC층(504)이 웨이퍼(500)으로부터 완전히 제거된다는 차이점이 있다. 실시예들에서, SiC층(504)은 화학적 에칭, 건식 에칭, 랩핑(기계적 연마) 또는 화학적 기계적 연마(CMP)와 같은 종래 기술에 의해 제거될 수 있다.
웨이퍼(505)는 SiC층을 포함하지 않기 때문에, 웨이퍼(513) 내의 중간층(508) 및 시드층(510)이 웨이퍼(113) 내의 그 대응하는 부분과 동일한 조성 및 두께를 갖는 것으로 가정하면, Ⅲ족-질화물(506)에서 다이아몬드층(512)까지의 열류속은 Ⅲ족-질화물층(106)에서 다이아몬드층(112)까지의 열류속보다 높을 수 있다. 실시예들에서, 트랜지스터와 같은 다양한 전기 부품들이 웨이퍼(505)의 Ⅲ족-질화물층(506)에 형성될 수 있다.
도 8은 도 5 내지 도 7에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도(800)를 도시한다. SiC층이 실리콘 기판 상에 형성되고, Ⅲ족-질화물층이 SiC층 상에 각각 형성될 수 있다. SiC와 Ⅲ족-질화물 간의 격자 불일치는 Si와 Ⅲ족-질화물 간의 격자 불일치보다 낮기 때문에, SiC층은 GaN층의 재료 특성을 향상시킬 수 있다. 단계 806에서, 실리콘 기판 및 SiC층이 제거될 수 있다. 이어서, 단계 808에서, 중간층, 시드층 및 다이아몬드층이 Ⅲ족-질화물층 상에 순차적으로 형성될 수 있다. 선택적으로, Ⅲ족-질화물 웨이퍼는 단계 810에서 종래의 웨이퍼 처리 기법에 의해 소자 제작이 가능하여, Ⅲ족-질화물층에 트랜지스터와 같은 전기 부품을 형성 할 수 있다
또한, 도 9 내지 도 11은 본 발명의 실시예들에 따라 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하는 예시적인 과정을 도시한다. 도시 된 바와 같이, 웨이퍼(900)는 실리콘 기판(902)을 포함할 수 있고, 중간층(904), 시드층(906) 및 다이아몬드층(908)이 실리콘 기판(902) 상에 순차적으로 형성된다.
실시예들에서, 중간층(904)은 다결정 실리콘 또는 SiN 또는 SiO와 같은 유전체 층으로 형성될 수 있다. 실시예들에서, 시드층(906)을 형성하기 위해, 실리콘 기판(902) 및 중간층(904)을 포함하는 스택층들을 다이아몬드 나노 입자(다이아몬드 시드 입자)의 수성 현탁액에 담가 중간층(904)의 상면이 수성 현탁액과 직접 접촉할 수 있도록 할 수 있다. 다이아몬드 입자는 중간층(904)의 표면 상에 흡착되어 시드층(906)을 형성 할 수 있다. 현탁액 내의 노출 시간 및 다이아몬드 입자의 농도에 따라, 시드층(906) 내의 입자의 밀도가 결정될 수 있다. 다이아몬드 입자가 실리콘 기판(902)보다 중간층(904)에 더 잘 부착될 수 있기 때문에, 중간층(904)은 시드층(906)의 입자 개수 밀도를 향상시킬 수 있다.
실시예들에서, 다이아몬드층(908)은, 다른 적절한 기법들이 사용될 수 있을지라도, 화학 기상 증착(CVD) 기법에 의해 형성될 수 있다. 실시예들에서, 시드층(906) 내의 다이아몬드 시드 입자는 다이아몬드층(908)의 성장을 위한 시드로서 작용할 수 있다. 실시예들에서, 실리콘 기판(902)의 결정 구조는 다이아몬드층(908)이 지향성 결정 구조(oriented crystal structure)를 가질 수 있도록 다이아몬드층(908)으로 전달된다.
실시예들에서, 웨이퍼(900) 내의 다이아몬드층(908)의 상면은 거울과 같은 에피 제작 가능(epi-ready) 표면을 생성하고 상면상의 결함을 제거하기 위해 연마될 수 있다. 실시예들에서, 화학적 기계적 연마(CMP) 기술 또는 기계적 래핑이 상면을 연마하는데 사용될 수 있다. 다음으로, 도 10에 도시 된 바와 같이, SiC층(910)은 다이아몬드층(908)의 연마된 에피 제작 가능 표면 상에 형성될 수 있고, Ⅲ족-질화물층(912)은 SiC층(910) 상에 형성될 수 있다. 실시예들에서, SiC층(910)은 입방형 탄화규소(3C-SiC)를 포함할 수 있다.
Ⅲ족-질화물과 SiC 간의 격자 불일치는 Ⅲ족-질화물과 다이아몬드 간의 격자 불일치보다 낮다. 이와 같이, SiC층(910)이 Ⅲ족-질화물층(912)과 다이아몬드층(908) 사이에 배치되지 않는 경우와 비교하여, SiC층(910)상의 Ⅲ족-질화물층(912)은 향상된 재료 특성을 갖는다.
실시예들에서, SiC층(910)은 저압 화학 기상 증착(LPCVD) 기법과 같은 종래의 웨이퍼 처리기법에 의해 다이아몬드층(908) 상에 증착될 수 있다. 실시예들에서, Ⅲ족-질화물층(912)은 MOCVD기법과 같은 종래의 웨이퍼 처리기법에 의해 형성될 수 있다.
실시예들에서, 트랜지스터와 같은 다양한 전자 부품들이 종래의 웨이퍼 처리 기법들에 의해 웨이퍼(909)의 Ⅲ족-질화물층(912)에 형성될 수 있다. 전자 부품의 형성시, 실리콘 기판(902), 중간층(904) 및 시드층(906)이 웨이퍼(909)로부터 제거될 수 있다. 도 11은 다이아몬드층(908), SiC층(910) 및 Ⅲ족-질화물층(912)의 3 개의 층을 포함하는 웨이퍼(913)를 나타낸다. 실시예들에서, 웨이퍼(913)는 다이싱되어 다양한 전기 장치에 사용될 수 있다. Ⅲ족-질화물(912) 내에 형성된 전자 부품은 전기 장치의 작동 중에 열 에너지를 생성할 수 있고, 열 에너지는 SiC층(910)을 통해 다이아몬드층(908)으로 전달될 수 있다. SiC는 다이아몬드보다 열전도율이 낮기 때문에, SiC층(910)이 너무 두꺼우면, Ⅲ족-질화물층(912)으로부터 다이아몬드층(908)으로의 열흐름이 감소될 수 있다. 실시예들에서, SiC층(910)의 두께는 Ⅲ족-질화물(912)의 재료 특성을 향상시키기에 충분히 두꺼우면서 다이아몬드층(908)으로의 열 흐름이 향상되도록 최소화될 수 있다.
도 12는 도 9 내지 도 11에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도(1200)를 도시한다. 단계 1202에서, 중간층, 시드층 및 다이아몬드층이 실리콘 기판 상에 형성될 수 있다. 그 다음, 단계 1204에서, 다이아몬드층의 상면은 상면상의 결함을 제거하고 거울 같은 에피 제작 가능 표면을 생성하기 위해 연마될 수 있다. 단계 1206에서, SiC층은 다이아몬드층의 연마된 에피 제작 가능 표면 상에 형성될 수 있고, Ⅲ족-질화물층은 SiC층 상에 형성될 수 있다. 선택적으로, Ⅲ족-질화물층(1208)은 Ⅲ족-질화물층에 전자 부품을 형성하기 위해 종래의 웨이퍼 처리 기법에 의해 소자 처리될 수 있다. 그 다음, 단계 1210에서, 실리콘 기판, 중간층 및 시드층이 제거될 수 있다.
도 13 내지 도 15는 본 발명의 실시예에 따른 다이아몬드층 및 Ⅲ족-질화물층을 포함하는 웨이퍼를 형성하기 위한 예시적인 과정을 도시한다. 도 13에 도시 된 바와 같이, SiC층(1304)이 실리콘 기판(1302) 상에 형성될 수 있다. 실시예들에서, SiC층(1304)은 입방형 탄화규소(3C-SiC)를 포함할 수 있고, 저압 화학 기상 증착(LPCVD) 기법과 같은 종래의 웨이퍼 처리 기법들에 의해 실리콘 기판(1302) 상에 형성될 수 있다. 그 다음, SiC층(1304)의 상면은 C2H4, C3H8 또는 C2H2와 같은 탄소 함유 가스의 사용에 의해 탄화될 수 있다. 실시예들에서, 웨이퍼(1300)는 열 화학 기상 증착 반응기(도 13에 미도시) 내에 배치될 수 있고, SiC층(1304)의 상면은 C2H4, C3H8 또는 C2H2와 같은 탄소 함유 가스에 노출되어, SiC층(1304)의 상면이 탄화된다.
탄화 공정 중에, 탄소 원자가 SiC층(1304)의 상면에 부착될 수 있다. 실시예들에서, 시드 입자로서 탄소 원자를 사용하여, 다이아몬드층(1306)이 SiC층(1304) 상에 증착될 수 있다. 실시예들에서, 다이아몬드층(1306)은, 비록 다른 적절한 기술들이 사용될 수 있음에도 불구하고, 화학 기상 증착(CVD) 기법에 의해 형성될 수 있다. 다이아몬드층(1306)은 지향성 결정 구조를 가질 수 있다.
실시예들에서, 다이아몬드층(1306)의 상면은 거울 같은 에피 제작 가능 표면을 생성하고 상면상의 결함을 제거하기 위해 연마될 수 있다. 실시예들에서, 화학적 기계적 연마(CMP) 기법 또는 기계적 래핑이 상면을 연마하는데 사용될 수 있다.
실시예들에서, 다이아몬드층(1306) 상에 SiC층(1308) 및 Ⅲ족-질화물층(1310)이 순차적으로 증착되어, 웨이퍼(1305)를 형성할 수 있다. 실시예들에서, SiC층(1308)은 입방형 탄화규소(3C-SiC)를 포함할 수 있고, 저압 화학 기상 증착(LPCVD) 기법과 같은 종래의 웨이퍼 처리 기법에 의해 형성될 수 있다. 실시예들에서, Ⅲ족-질화물층(1310)은 유기금속 화학 기상 증착(MOCVD)과 같은 종래의 웨이퍼 처리 기법들에 의해 SiC층(1308) 상에 형성될 수 있다.
Ⅲ족-질화물과 SiC 간의 격자 불일치는 Ⅲ족-질화물과 다이아몬드 간의 격자 불일치보다 낮다. 이와 같이, SiC층(1308)이 Ⅲ족-질화물층(1310)과 다이아몬드층(1306) 사이에 배치되지 않는 경우와 비교하여, SiC층(1308)상의 Ⅲ족-질화물층(1310)은 향상된 재료 특성을 갖는다.
실시예들에서, 웨이퍼(1305)의 Ⅲ족-질화물층(1310)은 종래의 웨이퍼 처리 기술을 사용하여 트랜지스터와 같은 다양한 전기 부품을 형성하도록 소자 처리될 수 있다. 실시예들에서, Ⅲ족-질화물층(1310)에 전기 소자를 형성 할 때, 실리콘 기판(1302) 및 SiC층(1304)은 화학적 에칭, 건식 에칭, 랩핑(기계적 연마) 또는 화학적 기계적 연마(CMP)와 같은 종래의 기법들에 의해 제거될 수 있다. 다이아몬드층(1306), SiC층(1308) 및 Ⅲ족-질화물층(1310)을 포함하는 웨이퍼(1309)는 다이싱되어 고전자 이동성 트랜지스터(HEMT)와 같은 다양한 전기 장치에 사용될 수 있다. 디바이스의 동작 중, Ⅲ족-질화물층(1310)에 의해 생성된 열 에너지는 열에너지로 인한 장치의 결함을 피하기 위해 다이아몬드층(1306)으로 전달될 수 있다.
SiC는 다이아몬드보다 열전도율이 낮기 때문에, SiC층(1308)이 너무 두꺼우면, Ⅲ족-질화물층(1310)으로부터 다이아몬드층(1306)으로의 열 흐름이 감소될 수 있다. 실시예들에서, SiC층(1308)의 두께는 Ⅲ-질화물층(1310)의 재료 특성을 향상시키기에 충분히 두꺼우면서 다이아몬드층(1306)으로의 열 흐름이 향상되도록 최소화될 수 있다.
도 16은 도 13 및 도 15 에서 웨이퍼를 제조하기 위한 예시적인 과정의 흐름도(1600)를 도시한다. 단계 1602에서, 제1 SiC층이 실리콘 기판 상에 형성될 수 있다. 이후, 단계 1604에서, 제1 SiC층의 상면은 C2H4 또는 C3H8 또는 C2H2와 같은 탄소 함유 가스에 의해 탄화되어, 탄소 원자가 제 1 SiC층의 상면에 부착되도록 한다. 단계 1606에서, 다이아몬드층은 다이아몬드층을 성장시키기 위한 시드 입자로서 탄소 원자를 사용하여 제1 SiC층 상에 형성될 수 있다. 단계 1608에서, 다이아몬드층의 상면은 거울 같은 에피 제작 가능 표면을 생성하고 상면상의 결함을 제거하기 위해 연마될 수 있다.
단계 1610에서, 연마된 다이아몬드 표면 상에 제2 SiC층이 형성될 수 있고, 제2 SiC층 상에 Ⅲ족-질화물층이 형성될 수 있다. 실시예들에서, 단계 1612에서, Ⅲ족-질화물층은 Ⅲ족-질화물층에 트랜지스터와 같은 다양한 전기 부품을 형성하도록 소자 처리될 수 있다. 단계 1614에서, 실리콘 기판 및 제1 SiC층은 제거될 수 있다.
본 발명은 다양한 변형 및 대안적인 형태가 가능하지만, 특정의 예들이 도면에 도시되어 본 명세서에서 상세히 설명되었다. 그러나, 본 발명은 개시된 특정 형태에 한정되지 않으며, 오히려 본 발명은 첨부된 청구범위의 범주 내에 속하는 모든 변형물, 등가물 및 대체물을 포함하는 것으로 이해되어야 한다.

Claims (20)

  1. Ⅲ족-질화물 화합물을 포함하는 반도체층;
    상기 반도체층 상에 형성된 SiC층;
    상기 SiC층 상에 형성된 중간층;
    상기 중간층 상에 형성되며, 다이아몬드 입자를 포함하는 시드층; 및
    상기 시드층 상에 형성된 다이아몬드층을 포함하는 것을 특징으로 하는 웨이퍼.
  2. 제 1 항에 있어서, 상기 SiC층은 입방형 탄화규소를 포함하는 것을 특징으로 하는 웨이퍼.
  3. 웨이퍼를 형성하는 방법으로서,
    실리콘 기판 상에 SiC층을 형성하는 단계;
    상기 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계;
    상기 실리콘 기판을 제거하여 상기 SiC층의 표면을 노출시키는 단계;
    상기 SiC층의 노출된 표면 상에 중간층을 형성하는 단계;
    상기 중간층 상에 다이아몬드 입자들을 포함하는 시드층을 형성하는 단계; 및
    상기 시드층 상에 다이아몬드층을 성장시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  4. 제 3 항에 있어서, 상기 SiC층은 입방형 탄화 규소를 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  5. 제 3 항에 있어서, 상기 시드층을 형성하는 단계는 상기 다이아몬드 입자를 상기 중간층에 부착시키는 단계를 포함하고, 상기 다이아몬드 입자는 상기 다이아몬드층을 성장시키기 위한 시드 입자로서 작용하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  6. Ⅲ족-질화물 화합물을 포함하는 반도체층;
    상기 반도체층 상에 형성된 중간층;
    상기 중간층 상에 형성되며, 다이아몬드 입자를 포함하는 시드층; 및
    상기 시드층 상에 형성된 다이아몬드층을 포함하는 것을 특징으로 하는 웨이퍼.
  7. 웨이퍼를 형성하는 방법으로서,
    실리콘 기판 상에 SiC층을 형성하는 단계;
    상기 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계;
    상기 실리콘 기판 및 상기 SiC층을 제거하는 단계;
    상기 SiC층 상에 중간층을 형성하는 단계;
    상기 중간층 상에 다이아몬드 입자들을 포함하는 시드층을 형성하는 단계; 및
    상기 시드층 상에 다이아몬드층을 성장시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  8. 제 7 항에 있어서, 상기 SiC층은 입방형 탄화규소를 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  9. 제 7 항에 있어서, 상기 시드층을 형성하는 단계는 상기 다이아몬드 입자를 상기 중간층에 접착시키는 단계를 포함하고, 상기 다이아몬드 입자는 상기 다이아몬드층을 성장시키기 위한 시드 입자로서 작용하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  10. 지향성 결정 구조를 갖는 다이아몬드층;
    상기 다이아몬드층 상에 형성된 SiC층; 및
    Ⅲ족-질화물 화합물을 포함하고 상기 SiC층 상에 형성된 반도체층을 포함하는 것을 특징으로 하는 웨이퍼.
  11. 제 10 항에 있어서, 상기 SiC층은 입방형 탄화규소를 포함하는 것을 특징으로 하는 웨이퍼.
  12. 웨이퍼를 형성하는 방법으로서,
    실리콘 기판 상에 중간층을 형성하는 단계;
    상기 중간층 상에 다이아몬드 입자들을 포함하는 시드층을 형성하는 단계;
    상기 시드층 상에 다이아몬드층을 성장시키는 단계;
    상기 다이아몬드층 상에 SiC층을 형성하는 단계;
    상기 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계;및
    상기 실리콘 기판, 시드층 및 중간층을 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  13. 제 12 항에 있어서, 상기 SiC층은 입방형 탄화규소를 포함하는 특징으로 하는 웨이퍼를 형성하는 방법.
  14. 제 12 항에 있어서, 상기 실리콘 기판, 시드층 및 중간층을 제거하는 단계에 앞서저이 상기 반도체층에 하나 이상의 전자 부품을 형성하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  15. 제 12 항에 있어서, 상기 다이아몬드층은 지향성 결정 구조를 갖는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  16. 웨이퍼를 형성하는 방법으로서,
    실리콘 기판 상에 제1 SiC층을 형성하는 단계;
    상기 제1 SiC층의 표면을 탄화하는 단계;
    상기 제1 SiC층의 탄화된 표면 상에 다이아몬드층을 성장시키는 단계;
    상기 다이아몬드층 상에 제2 SiC층을 형성하는 단계;
    상기 제2 SiC층 상에 Ⅲ족-질화물 화합물을 포함하는 반도체층을 형성하는 단계; 및
    상기 실리콘 기판 및 제1 SiC층을 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  17. 제 16 항에 있어서, 상기 제1 및 제2 SiC층 중 적어도 하나는 입방형 탄화규소를 포함하는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  18. 제 16 항에 있어서, 제2 SiC층을 형성하는 단계 이전에,
    상기 다이아몬드층의 표면을 연마하는 단계를 더 포함하고,
    상기 제2 SiC층은 상기 다이아몬드층의 연마된 표면 상에 형성되는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
  19. 제 16 항에 있어서, 상기 실리콘 기판 및 상기 제1 SiC층을 제거하는 단계에 이전에,
    상기 반도체층에 하나 이상의 전자 부품을 형성하는 단계를 더 포함하는 것을 특징을 하는 웨이퍼를 형성하는 방법.
  20. 제 16 항에 있어서, 상기 다이아몬드층은 지향성 결정 구조를 갖는 것을 특징으로 하는 웨이퍼를 형성하는 방법.
KR1020197022609A 2017-08-31 2018-07-08 Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼 KR102286927B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/693,333 US10128107B1 (en) 2017-08-31 2017-08-31 Wafers having III-Nitride and diamond layers
US15/693,333 2017-08-31
PCT/US2018/041172 WO2019045880A1 (en) 2017-08-31 2018-07-08 PLATES WITH NITRIDE III AND DIAMOND LAYERS

Publications (2)

Publication Number Publication Date
KR20200041289A true KR20200041289A (ko) 2020-04-21
KR102286927B1 KR102286927B1 (ko) 2021-08-10

Family

ID=64050977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022609A KR102286927B1 (ko) 2017-08-31 2018-07-08 Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼

Country Status (7)

Country Link
US (1) US10128107B1 (ko)
EP (1) EP3701560A4 (ko)
JP (1) JP6858872B2 (ko)
KR (1) KR102286927B1 (ko)
CN (1) CN111095480B (ko)
TW (1) TWI699818B (ko)
WO (1) WO2019045880A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
KR20210137295A (ko) * 2020-05-07 2021-11-17 한국세라믹기술원 반도체용 다이아몬드 박막 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
EP3745447A1 (en) * 2019-05-31 2020-12-02 Technische Universität München Wafer, optical emission device, method of producing a wafer, and method of characterizing a system for producing a wafer
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
WO2022140575A1 (en) * 2020-12-22 2022-06-30 Akash Systems, Inc. Devices having and methods of forming thermally conductive substrates
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
CN114038750B (zh) * 2021-11-05 2022-12-02 西安电子科技大学芜湖研究院 一种氮化镓功率器件的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181355A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 結晶成長方法および半導体発光装置
KR20060113450A (ko) * 2005-04-27 2006-11-02 키니크 컴퍼니 다이아몬드 기판 및 이의 제조 방법
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
KR20110099721A (ko) * 2008-12-22 2011-09-08 레이티언 캄파니 다이아몬드 층을 갖는 갈륨 질화물 장치 제조
WO2016096556A1 (en) * 2014-12-18 2016-06-23 Element Six Technologies Limited Compound semiconductor device structures comprising polycrystalline cvd diamond
KR20170020407A (ko) * 2010-06-28 2017-02-22 신에쓰 가가꾸 고교 가부시끼가이샤 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
KR20170095879A (ko) * 2014-12-18 2017-08-23 알에프에이치아이씨 주식회사 다결정성 cvd 다이아몬드를 포함하는 화합물 반도체 구조물

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
TWI589017B (zh) * 2012-11-28 2017-06-21 Ngk Insulators Ltd Composite substrate and functional components
US20160218183A1 (en) * 2015-01-28 2016-07-28 Panasonic Intellectual Property Management Co., Ltd. Diamond multilayer structure
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181355A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 結晶成長方法および半導体発光装置
KR20060113450A (ko) * 2005-04-27 2006-11-02 키니크 컴퍼니 다이아몬드 기판 및 이의 제조 방법
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
KR20110099721A (ko) * 2008-12-22 2011-09-08 레이티언 캄파니 다이아몬드 층을 갖는 갈륨 질화물 장치 제조
KR20170020407A (ko) * 2010-06-28 2017-02-22 신에쓰 가가꾸 고교 가부시끼가이샤 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
WO2016096556A1 (en) * 2014-12-18 2016-06-23 Element Six Technologies Limited Compound semiconductor device structures comprising polycrystalline cvd diamond
KR20170095879A (ko) * 2014-12-18 2017-08-23 알에프에이치아이씨 주식회사 다결정성 cvd 다이아몬드를 포함하는 화합물 반도체 구조물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
KR20210137295A (ko) * 2020-05-07 2021-11-17 한국세라믹기술원 반도체용 다이아몬드 박막 제조방법

Also Published As

Publication number Publication date
EP3701560A1 (en) 2020-09-02
EP3701560A4 (en) 2021-05-12
JP2020508276A (ja) 2020-03-19
WO2019045880A1 (en) 2019-03-07
CN111095480A (zh) 2020-05-01
TW201921423A (zh) 2019-06-01
TWI699818B (zh) 2020-07-21
CN111095480B (zh) 2024-04-19
KR102286927B1 (ko) 2021-08-10
US10128107B1 (en) 2018-11-13
JP6858872B2 (ja) 2021-04-14

Similar Documents

Publication Publication Date Title
KR102286927B1 (ko) Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼
JP7105239B2 (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
JP7195265B2 (ja) 集積化クランプダイオードを有する横型高電子移動度トランジスタ
US20050077512A1 (en) Nitride semiconductors on silicon substrate and method of manufacturing the same
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
JP6450086B2 (ja) 化合物半導体基板の製造方法
TW202027139A (zh) 氮化物半導體晶圓之製造方法及氮化物半導體晶圓
JP2021180225A (ja) 半導体基板の製造方法、ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US10720374B2 (en) Semiconductor substrate
US20140159055A1 (en) Substrates for semiconductor devices
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
CN116575123A (zh) 一种在陶瓷衬底上生长单晶iii族氮化物厚膜外延层的方法
TW201737305A (zh) 於載體基板上製造裝置的方法及結構
JP2022131086A (ja) 窒化物半導体基板およびその製造方法
KR102422422B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법
JP6497886B2 (ja) 自立基板、及び、自立基板の製造方法
TWI752256B (zh) 基底及其製備方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
WO2024058180A1 (ja) 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
KR20220161628A (ko) 반도체 디바이스 및 이를 제조하는 방법
TW202006892A (zh) 複合基板及其製造方法
TW202331794A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法
Leone et al. High quality AlGaN/GaN HEMT for RF applications on cold-split thinned 4H-SiC substrates

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant