JP2009065082A - 化合物半導体基板 - Google Patents
化合物半導体基板 Download PDFInfo
- Publication number
- JP2009065082A JP2009065082A JP2007233818A JP2007233818A JP2009065082A JP 2009065082 A JP2009065082 A JP 2009065082A JP 2007233818 A JP2007233818 A JP 2007233818A JP 2007233818 A JP2007233818 A JP 2007233818A JP 2009065082 A JP2009065082 A JP 2009065082A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- buffer layer
- layer
- compound semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】化合物半導体単結晶層に残留するキャリアを抑制することによって、高速および高耐電圧デバイスに好適な窒化物半導体単結晶層を有する化合物半導体基板を提供する。
【解決手段】Ｓｉ単結晶基板１上に、Ｂ，Ａｌ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍの３Ｃ−ＳｉＣ単結晶バッファー層２と、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜５μｍのＧａＮ単結晶層３とが順次積層された構成とする。
【選択図】図１
【解決手段】Ｓｉ単結晶基板１上に、Ｂ，Ａｌ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍの３Ｃ−ＳｉＣ単結晶バッファー層２と、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜５μｍのＧａＮ単結晶層３とが順次積層された構成とする。
【選択図】図１
Description
本発明は、高速および高効率半導体デバイス等に用いられる３Ｃ−ＳｉＣ（立方晶炭化ケイ素）と、ＧａＮ（六方晶窒化ガリウム）およびＡｌＮ（六方晶窒化アルミニウム）に代表される窒化物等の化合物半導体単結晶層とからなる化合物半導体基板に関する。
化合物半導体は、Ｓｉよりも電子移動速度がはるかに速いため、高速信号処理に優れ、低電圧で動作したり、光に反応したり、マイクロ波を出したりと優れた特性を備えている。このような優れた物性から、化合物半導体を用いたデバイスは、現在主流である半導体Ｓｉによるデバイスの物性限界を凌駕するものとして期待されている。
従来、化合物半導体デバイスとしては、Ｓｉ単結晶基板上に化合物半導体単結晶バッファー層および化合物半導体単結晶等を積層させた構成が一般的であるが、このようなデバイスは、エネルギー損失の低減化、破壊電圧の向上等の様々な課題を有していた。
これらの課題に対しては、例えば、化合物半導体単結晶からなるバッファー層のキャリア濃度を高くして、抵抗を低くすることにより、デバイスにおけるエネルギー損失を抑制し、破壊電圧を高くする技術が開示されている（例えば、特許文献１参照）。
特開２００６−２１６５７６号公報
しかしながら、上記特許文献１に記載されているようにバッファー層の抵抗が低くなると、むしろ、デバイス応答の高速化および耐電圧性の向上を阻害する場合がある。
本発明者らは、このような高速性および耐電圧性を阻害している原因を追究したところ、デバイス活性層以外の化合物半導体単結晶層に残留しているキャリアに原因があることを見出した。
本発明者らは、このような高速性および耐電圧性を阻害している原因を追究したところ、デバイス活性層以外の化合物半導体単結晶層に残留しているキャリアに原因があることを見出した。
本発明は、上記知見に基づいて、化合物半導体単結晶層に残留するキャリアを抑制することによって、高速および高耐電圧デバイスに好適な窒化物半導体単結晶層を有する化合物半導体基板を提供することを目的とするものである。
本発明に係る化合物半導体基板は、Ｓｉ単結晶基板上に、Ｂ，Ａｌ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍの３Ｃ−ＳｉＣ単結晶バッファー層と、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜５μｍのＧａＮ単結晶層とが順次積層されていることを特徴する。
このように、３Ｃ−ＳｉＣ単結晶バッファー層およびＧａＮ単結晶層に、所定の不純物を所定量添加することによって、該不純物が残留したキャリアを捕獲し、３Ｃ−ＳｉＣ単結晶バッファー層およびＧａＮ単結晶層を高抵抗化させることができ、デバイス応答の高速化および耐電圧性の向上が図られる。
このように、３Ｃ−ＳｉＣ単結晶バッファー層およびＧａＮ単結晶層に、所定の不純物を所定量添加することによって、該不純物が残留したキャリアを捕獲し、３Ｃ−ＳｉＣ単結晶バッファー層およびＧａＮ単結晶層を高抵抗化させることができ、デバイス応答の高速化および耐電圧性の向上が図られる。
前記化合物半導体基板においては、３Ｃ−ＳｉＣ単結晶バッファー層とＧａＮ単結晶層との間に、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍのＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）が挿入形成されていることが好ましい。
３Ｃ−ＳｉＣ単結晶バッファー層とＧａＮ単結晶層との間に、所定の不純物が所定量添加されたＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）を、さらに挿入形成することにより、ＧａＮ単結晶層をより高抵抗化させやすくなり、また、キャリアの発生原因となるミスフィット転位の発生を抑制することもできる。
３Ｃ−ＳｉＣ単結晶バッファー層とＧａＮ単結晶層との間に、所定の不純物が所定量添加されたＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）を、さらに挿入形成することにより、ＧａＮ単結晶層をより高抵抗化させやすくなり、また、キャリアの発生原因となるミスフィット転位の発生を抑制することもできる。
前記ＧａxＡｌ1-xＮ単結晶バッファー層において、組成構成制御、転位との観点から、ＧａxＡｌ1-xＮがＡｌＮ（ｘ＝０）であることが好ましい。
また、前記Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶バッファー層との間には、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍのｃ−ＢＰ単結晶バッファー層が挿入形成されていることが好ましい。
Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶バッファー層との間に、所定の不純物が所定量添加された高抵抗のｃ−ＢＰ単結晶バッファー層を挿入形成することによって、３Ｃ−ＳｉＣバッファー層およびＧａＮ単結晶層をより高抵抗化させやすくなり、また、キャリアの発生原因となるミスフィット転位の発生を抑制することもできる。
Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶バッファー層との間に、所定の不純物が所定量添加された高抵抗のｃ−ＢＰ単結晶バッファー層を挿入形成することによって、３Ｃ−ＳｉＣバッファー層およびＧａＮ単結晶層をより高抵抗化させやすくなり、また、キャリアの発生原因となるミスフィット転位の発生を抑制することもできる。
上述したとおり、本発明に係る化合物半導体基板によれば、化合物半導体単結晶層に残留するキャリアを抑制することができ、デバイス応答の高速化および耐電圧性の向上を図ることができる。
したがって、本発明に係る化合物半導体基板は、パワーデバイスや高周波デバイス用ＨＥＭＴ（High Electron Mobility Transistor）等に好適に用いることができる。
したがって、本発明に係る化合物半導体基板は、パワーデバイスや高周波デバイス用ＨＥＭＴ（High Electron Mobility Transistor）等に好適に用いることができる。
以下、本発明について、図面を参照して、より詳細に説明する。
図１に、本発明に係る第１の態様の化合物半導体基板の層構成の概略を示す。
図１に示す第１の態様の化合物半導体基板は、Ｓｉ単結晶基板１上に、３Ｃ−ＳｉＣ単結晶バッファー層２を介して、窒化物半導体であるＧａＮ単結晶層３が形成されている化合物半導体基板であり、前記３Ｃ−ＳｉＣ単結晶バッファー層２およびＧａＮ単結晶層３の両層には、所定の不純物が添加されているものである。
図１に、本発明に係る第１の態様の化合物半導体基板の層構成の概略を示す。
図１に示す第１の態様の化合物半導体基板は、Ｓｉ単結晶基板１上に、３Ｃ−ＳｉＣ単結晶バッファー層２を介して、窒化物半導体であるＧａＮ単結晶層３が形成されている化合物半導体基板であり、前記３Ｃ−ＳｉＣ単結晶バッファー層２およびＧａＮ単結晶層３の両層には、所定の不純物が添加されているものである。
前記３Ｃ−ＳｉＣ単結晶バッファー層２は、Ｓｉ単結晶基板１とＧａＮ単結晶層３との間に挿入形成され、両者の格子不整合を緩和する役割を果たす。この３Ｃ−ＳｉＣ単結晶バッファー層２には、Ｂ，Ａｌ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素が１０14〜１０21／ｃｍ3添加される。
この不純物の添加によって、該不純物が層内の残留したキャリアを捕獲するため、３Ｃ−ＳｉＣ単結晶バッファー層２の高抵抗化を図ることができる。このようにキャリアを捕獲して高抵抗化を図る観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
この不純物の添加によって、該不純物が層内の残留したキャリアを捕獲するため、３Ｃ−ＳｉＣ単結晶バッファー層２の高抵抗化を図ることができる。このようにキャリアを捕獲して高抵抗化を図る観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
前記不純物濃度が１０14／ｃｍ3未満である場合、残留したキャリアの捕獲不足のため高抵抗化を図ることが困難である。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや、異なる物質になる。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや、異なる物質になる。
また、３Ｃ−ＳｉＣ単結晶バッファー層２に添加する不純物は、コストや汚染等を考慮した実用性の観点から、上述した元素のうち、Ｂ，Ａｌ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇのうちの少なくともいずれか１種であることがより好ましい。
３Ｃ−ＳｉＣ単結晶バッファー層２の厚さは、実用性の観点から、０．０５〜２μｍであることが好ましい。
前記厚さが０．０５μｍ未満である場合、バッファー（緩衝）効果が不十分となる。
一方、前記厚さが２μｍを超えると、３Ｃ−ＳｉＣ単結晶バッファー層２形成の際、ミスフィット転位が発生する等により、好ましくない。
前記３Ｃ−ＳｉＣ単結晶バッファー層２の厚さは、０．１〜１μｍであることがより好ましい。
前記厚さが０．０５μｍ未満である場合、バッファー（緩衝）効果が不十分となる。
一方、前記厚さが２μｍを超えると、３Ｃ−ＳｉＣ単結晶バッファー層２形成の際、ミスフィット転位が発生する等により、好ましくない。
前記３Ｃ−ＳｉＣ単結晶バッファー層２の厚さは、０．１〜１μｍであることがより好ましい。
前記３Ｃ−ＳｉＣ単結晶バッファー層２上に形成されるＧａＮ単結晶層３には、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素が１０14〜１０21／ｃｍ3添加される。
このＧａＮ単結晶層３においても、３Ｃ−ＳｉＣ単結晶バッファー層２の場合と同様に、不純物の添加によって、該不純物が層内の残留したキャリアを捕獲するため、ＧａＮ単結晶層３の高抵抗化を図ることができる。このような観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
このＧａＮ単結晶層３においても、３Ｃ−ＳｉＣ単結晶バッファー層２の場合と同様に、不純物の添加によって、該不純物が層内の残留したキャリアを捕獲するため、ＧａＮ単結晶層３の高抵抗化を図ることができる。このような観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
前記ＧａＮ単結晶層３も、前記３Ｃ−ＳｉＣ単結晶バッファー層２と同様に、前記不純物濃度が１０14／ｃｍ3未満である場合は、残留したキャリアの捕獲不足のため、高抵抗化を図ることが困難である。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや異なる物質になる。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや異なる物質になる。
また、前記ＧａＮ単結晶層３に添加する不純物は、コスト、汚染等を考慮した実用性の観点から、上述した元素のうち、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇの少なくともいずれか１種であることがより好ましい。
また、前記ＧａＮ単結晶層３の厚さは、実用性の観点から、０．０５〜５μｍであることが好ましい。
前記ＧａＮ単結晶層３の厚さが０．０５μｍ未満である場合、デバイスの耐電圧性の向上を十分に図ることができない。
一方、前記厚さが５μｍを超えると、ＧａＮ単結晶層３形成の際、ミスフィット転位が発生する等により、好ましくない。
前記ＧａＮ単結晶層３の厚さは、０．５〜４μｍであることがより好ましい。
前記ＧａＮ単結晶層３の厚さが０．０５μｍ未満である場合、デバイスの耐電圧性の向上を十分に図ることができない。
一方、前記厚さが５μｍを超えると、ＧａＮ単結晶層３形成の際、ミスフィット転位が発生する等により、好ましくない。
前記ＧａＮ単結晶層３の厚さは、０．５〜４μｍであることがより好ましい。
前記３Ｃ−ＳｉＣ単結晶バッファー層２またはＧａＮ単結晶層３のいずれかの一方の層のみに、上記のように不純物を添加した場合には、その後、ＧａＮ単結晶層３上に作製されるデバイスの高速性および耐電圧性の向上効果は見られないが、これら両層に不純物を添加すると、相乗効果によって、デバイスの高速性および耐電圧性を、不純物未添加の従来品に比べて、約２倍に向上させることができる。
なお、前記３Ｃ−ＳｉＣ単結晶バッファー層２およびＧａＮ単結晶層３の抵抗値は、１０００Ω・ｃｍ以上と非常に高いため、例えば、ホール効果測定法等の周知の方法では、測定できない。
そのため、本発明においては、抵抗値に代えて、各層の不純物濃度を規定する。これらの不純物濃度は、二次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectroscopy）により測定することができる。具体的には、ＣｓおよびＯ等の一次イオンを分析試料に衝突させ、該分析試料から飛び出してきた二次イオンの質量分析により、不純物濃度測定を行う。
そのため、本発明においては、抵抗値に代えて、各層の不純物濃度を規定する。これらの不純物濃度は、二次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectroscopy）により測定することができる。具体的には、ＣｓおよびＯ等の一次イオンを分析試料に衝突させ、該分析試料から飛び出してきた二次イオンの質量分析により、不純物濃度測定を行う。
以上のように、本発明に係る第１の態様の化合物半導体基板は、３Ｃ−ＳｉＣ単結晶バッファー層およびＧａＮ単結晶層の両層に、所定の不純物を所定量添加することにより、該不純物が各層内に残留したキャリアを捕獲し、３Ｃ−ＳｉＣバッファー層およびＧａＮ単結晶層を高抵抗化することができるため、デバイス活性層のデバイス応答の高速化および耐電圧性の向上が図られる。
図２に、本発明に係る第２の態様の化合物半導体基板の層構成の概略を示す。
図２に示す第２の態様の化合物半導体基板は、Ｓｉ単結晶基板１上に、３Ｃ−ＳｉＣ単結晶バッファー層２と、ＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）４と、ＧａＮ単結晶層３とを順次積層させた化合物半導体基板であって、各層に所定の不純物が添加されているものである。
すなわち、第２の態様の化合物半導体基板は、上記の第１の態様の化合物半導体基板において、３Ｃ−ＳｉＣ単結晶バッファー層２とＧａＮ単結晶層３との間に、所定の不純物を含む高抵抗のＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）４が挿入形成されているものである。ＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）４が挿入形成されている点以外は、第１の態様と同様であるため、説明を省略する。
図２に示す第２の態様の化合物半導体基板は、Ｓｉ単結晶基板１上に、３Ｃ−ＳｉＣ単結晶バッファー層２と、ＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）４と、ＧａＮ単結晶層３とを順次積層させた化合物半導体基板であって、各層に所定の不純物が添加されているものである。
すなわち、第２の態様の化合物半導体基板は、上記の第１の態様の化合物半導体基板において、３Ｃ−ＳｉＣ単結晶バッファー層２とＧａＮ単結晶層３との間に、所定の不純物を含む高抵抗のＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）４が挿入形成されているものである。ＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）４が挿入形成されている点以外は、第１の態様と同様であるため、説明を省略する。
前記ＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）４は、３Ｃ−ＳｉＣ単結晶バッファー層２とＧａＮ単結晶層３との間に挿入形成され、両層の格子不整合を緩和する役割を果たす。
このＧａxＡｌ1-xＮ単結晶バッファー層４には、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素が１０14〜１０21／ｃｍ3添加される。
この不純物の添加によって、該不純物が層内の残留したキャリアを捕獲することができ、ＧａxＡｌ1-xＮ単結晶バッファー層４の高抵抗化を図ることができる。このようにキャリアを捕獲して高抵抗化を図る観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
このＧａxＡｌ1-xＮ単結晶バッファー層４には、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素が１０14〜１０21／ｃｍ3添加される。
この不純物の添加によって、該不純物が層内の残留したキャリアを捕獲することができ、ＧａxＡｌ1-xＮ単結晶バッファー層４の高抵抗化を図ることができる。このようにキャリアを捕獲して高抵抗化を図る観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
前記不純物濃度が１０14／ｃｍ3未満である場合は、残留したキャリアの捕獲不足のため、高抵抗化を図ることが困難である。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや、異なる物質になる。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや、異なる物質になる。
前記ＧａxＡｌ1-xＮ単結晶バッファー層４に添加する不純物は、コスト、汚染等を考慮した実用性の観点からは、上述した元素のうち、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇのうちの少なくともいずれか１種であることがより好ましい。
また、ＧａxＡｌ1-xＮ単結晶バッファー層４の厚さは、実用性の観点から、０．０５〜２μｍであることが好ましい。
前記厚さが０．０５μｍ未満である場合、バッファー（緩衝）効果が不十分となる。
一方、前記厚さが２μｍを超えると、ＧａxＡｌ1-xＮ単結晶バッファー層４形成の際、ミスフィット転位が発生する等により、好ましくない。
前記ＧａxＡｌ1-xＮ単結晶バッファー層４の厚さは、０．１〜１μｍであることがより好ましい。
前記厚さが０．０５μｍ未満である場合、バッファー（緩衝）効果が不十分となる。
一方、前記厚さが２μｍを超えると、ＧａxＡｌ1-xＮ単結晶バッファー層４形成の際、ミスフィット転位が発生する等により、好ましくない。
前記ＧａxＡｌ1-xＮ単結晶バッファー層４の厚さは、０．１〜１μｍであることがより好ましい。
なお、前記ＧａxＡｌ1-xＮ単結晶バッファー層４の抵抗値は、３Ｃ−ＳｉＣ単結晶バッファー層２およびＧａＮ単結晶層３と同様に、１０００Ω・ｃｍ以上と非常に高いため、例えば、ホール効果測定法等の周知の方法では、測定できない。
そのため、本発明においては、抵抗値に代えて、各層の不純物濃度を規定する。
そのため、本発明においては、抵抗値に代えて、各層の不純物濃度を規定する。
以上のように、本発明に係る第２の態様の化合物半導体基板は、高抵抗のＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）を、さらに挿入形成することにより、その上に形成されるＧａＮ単結晶層３をより高抵抗化させることができる。
また、ＧａxＡｌ1-xＮは、３Ｃ−ＳｉＣおよびＧａＮのいずれとも、格子整合性が良好であるため、キャリアの発生原因となるミスフィット転位の発生を抑制することができる。
このような構成を備えることにより、デバイスの高速性および耐電圧性を、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、約３倍に向上させることができる。
また、ＧａxＡｌ1-xＮは、３Ｃ−ＳｉＣおよびＧａＮのいずれとも、格子整合性が良好であるため、キャリアの発生原因となるミスフィット転位の発生を抑制することができる。
このような構成を備えることにより、デバイスの高速性および耐電圧性を、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、約３倍に向上させることができる。
前記ＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）において、ｘの値、すなわち、ＧａＡｌＮ組成は、要求されるデバイス特性に応じて、層厚さとともに、上記範囲内において適宜設定される。
特に、ＡｌＮ単結晶バッファー層（ｘ＝０）の場合には、各層の組成構成制御が容易であり、多層単結晶層によるミスフィット転位を効率的に低減させることができる。従って、ＧａxＡｌ1-xＮ単結晶バッファー層は、ＡｌＮ単結晶バッファー層であることが好ましい。
特に、ＡｌＮ単結晶バッファー層（ｘ＝０）の場合には、各層の組成構成制御が容易であり、多層単結晶層によるミスフィット転位を効率的に低減させることができる。従って、ＧａxＡｌ1-xＮ単結晶バッファー層は、ＡｌＮ単結晶バッファー層であることが好ましい。
図３に、本発明に係る第３の態様の化合物半導体基板の層構成の概略を示す。
図３に示す第３の態様の化合物半導体基板は、Ｓｉ単結晶基板１上に、ｃ−ＢＰ単結晶バッファー層５と、３Ｃ−ＳｉＣ単結晶バッファー層２と、ＧａＮ単結晶層３とを順次積層させた化合物半導体基板であって、各層に所定の不純物が添加されているものである。
すなわち、上記の第１の態様の化合物半導体基板において、Ｓｉ単結晶基板１と３Ｃ−ＳｉＣ単結晶バッファー層２との間に、所定の不純物を含む高抵抗のｃ−ＢＰ単結晶バッファー層５が挿入形成されているものである。ｃ−ＢＰ単結晶バッファー層５が挿入形成されている点以外は、第１の態様と同様の層構成であるため、説明を省略する。
図３に示す第３の態様の化合物半導体基板は、Ｓｉ単結晶基板１上に、ｃ−ＢＰ単結晶バッファー層５と、３Ｃ−ＳｉＣ単結晶バッファー層２と、ＧａＮ単結晶層３とを順次積層させた化合物半導体基板であって、各層に所定の不純物が添加されているものである。
すなわち、上記の第１の態様の化合物半導体基板において、Ｓｉ単結晶基板１と３Ｃ−ＳｉＣ単結晶バッファー層２との間に、所定の不純物を含む高抵抗のｃ−ＢＰ単結晶バッファー層５が挿入形成されているものである。ｃ−ＢＰ単結晶バッファー層５が挿入形成されている点以外は、第１の態様と同様の層構成であるため、説明を省略する。
前記ｃ−ＢＰ単結晶バッファー層５は、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素が１０14〜１０21／ｃｍ3添加される。
この不純物の添加によって、該不純物が層内の残留したキャリアを捕獲するため、ｃ−ＢＰ単結晶バッファー層５の高抵抗を図ることができる。このようにキャリアを捕獲して高抵抗化を図る観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
この不純物の添加によって、該不純物が層内の残留したキャリアを捕獲するため、ｃ−ＢＰ単結晶バッファー層５の高抵抗を図ることができる。このようにキャリアを捕獲して高抵抗化を図る観点から、不純物元素は、上記に列挙した元素のうちから選択されたものとし、また、不純物濃度は、上記範囲内で添加されることが好ましい。
前記不純物濃度が１０14／ｃｍ3未満である場合は、残留したキャリアの捕獲不足のため、高抵抗化を図ることが困難である。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや、異なる物質になる。
一方、前記不純物濃度が１０21／ｃｍ3を超える場合は、結晶構造が変わり、もはや、異なる物質になる。
また、前記ｃ−ＢＰ単結晶バッファー層５に添加する不純物は、コスト、汚染等を考慮した実用性の観点からは、上述した元素のうち、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇのうちの少なくともいずれか１種であることがより好ましい。
また、前記ｃ−ＢＰ単結晶バッファー層５の厚さは、実用性の観点から、０．０５〜２μｍであることが好ましい。
前記厚さが０．０５μｍ未満である場合、デバイスの耐電圧性の向上を十分に図ることができない。
一方、前記厚さが２μｍを超えると、ｃ−ＢＰ単結晶バッファー層５形成の際、ミスフィット転位が発生する等により、好ましくない。
前記ｃ−ＢＰ単結晶バッファー層５の厚さは、０．１〜１μｍであることがより好ましい。
前記厚さが０．０５μｍ未満である場合、デバイスの耐電圧性の向上を十分に図ることができない。
一方、前記厚さが２μｍを超えると、ｃ−ＢＰ単結晶バッファー層５形成の際、ミスフィット転位が発生する等により、好ましくない。
前記ｃ−ＢＰ単結晶バッファー層５の厚さは、０．１〜１μｍであることがより好ましい。
なお、ｃ−ＢＰ単結晶バッファー層５の抵抗値は、３Ｃ−ＳｉＣ単結晶バッファー層２およびＧａＮ単結晶層３と同様に、１０００Ω・ｃｍ以上と非常に高いため、例えば、ホール効果測定法等の周知の方法では、測定できない。
そのため、本発明においては、抵抗値に代えて、各層の不純物濃度を規定する。
そのため、本発明においては、抵抗値に代えて、各層の不純物濃度を規定する。
以上のように、本発明に係る第３の態様の化合物半導体基板は、高抵抗のｃ−ＢＰ単結晶バッファー層を挿入形成することにより、その上に形成される３Ｃ−ＳｉＣ単結晶バッファー層２、さらに、それに乗じて、３Ｃ−ＳｉＣ単結晶バッファー層２上に形成されるＧａＮ単結晶層３を、それぞれ高抵抗化させることができる。
また、ｃ−ＢＰは、Ｓｉおよび３Ｃ−ＳｉＣのいずれとも格子整合性が良好であるため、キャリアの発生原因となるミスフィット転位の発生を抑制することができる。
これにより、デバイスの高速性および耐電圧性を、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、約３倍に向上させることができる。
また、ｃ−ＢＰは、Ｓｉおよび３Ｃ−ＳｉＣのいずれとも格子整合性が良好であるため、キャリアの発生原因となるミスフィット転位の発生を抑制することができる。
これにより、デバイスの高速性および耐電圧性を、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、約３倍に向上させることができる。
このようなｃ−ＢＰ単結晶バッファー層５の挿入形成は、前記第２の態様の化合物半導体基板に適用してもよい。すなわち、Ｓｉ単結晶基板１上に、ｃ−ＢＰ単結晶バッファー層５と、３Ｃ−ＳｉＣバッファー層２と、ＧａxＡｌ1-xＮ単結晶バッファー層４（０≦ｘ＜１）と、ＧａＮ単結晶層３とを順次積層させた構成とすることもできる。
この場合も、ＧａＮ単結晶層３上に形成されるデバイスの高速性および耐電圧性を、より向上させる効果が得られる。
この場合も、ＧａＮ単結晶層３上に形成されるデバイスの高速性および耐電圧性を、より向上させる効果が得られる。
なお、本発明において用いられるＳｉ単結晶基板は、チョクラルスキー（ＣＺ）法により製造されたものに限られず、フローティングゾーン（ＦＺ）法により製造されたもの、および、これらのＳｉ単結晶基板に気相成長によりＳｉ単結晶層をエピタキシャル成長させたもの（エピタキシャルＳｉ基板）であってもよい。
前記Ｓｉ単結晶基板の厚さは、１００〜１０００μｍであることが好ましく、２００〜８００μｍであることがより好ましい。
Ｓｉ単結晶基板の厚さが１００μｍ未満である場合、機械的強度不足となる。
一方、前記厚さが１０００μｍを超えると、原料コストが高くなり、それに見合うほどの効果は得られない。
Ｓｉ単結晶基板の厚さが１００μｍ未満である場合、機械的強度不足となる。
一方、前記厚さが１０００μｍを超えると、原料コストが高くなり、それに見合うほどの効果は得られない。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
［実施例１］
厚さ５２５μｍのＳｉ単結晶基板上を、Ｃ3Ｈ8ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスを用い、不純物を含む材料ガスとしてジボランを導入し、１０００℃での気相成長により、不純物としてＢ（ホウ素）を１０17／ｃｍ3含む厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガスおよびＮＨ3ガスを用い、不純物を含む材料ガスとしてＣ3Ｈ8を導入し、１０００℃での気相成長により、前記３Ｃ−ＳｉＣ単結晶バッファー層上に、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層を積層させ、図１に示すような層構成の化合物半導体基板を作製した。
なお、気相成長により形成した各層の厚さおよび不純物濃度の調整は、ガス流量および供給時間の調整により行った。
［実施例１］
厚さ５２５μｍのＳｉ単結晶基板上を、Ｃ3Ｈ8ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスを用い、不純物を含む材料ガスとしてジボランを導入し、１０００℃での気相成長により、不純物としてＢ（ホウ素）を１０17／ｃｍ3含む厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガスおよびＮＨ3ガスを用い、不純物を含む材料ガスとしてＣ3Ｈ8を導入し、１０００℃での気相成長により、前記３Ｃ−ＳｉＣ単結晶バッファー層上に、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層を積層させ、図１に示すような層構成の化合物半導体基板を作製した。
なお、気相成長により形成した各層の厚さおよび不純物濃度の調整は、ガス流量および供給時間の調整により行った。
上記により得られた化合物半導体基板に、Ａｌの真空蒸着により裏面電極を、Ｎｉの真空蒸着により表面電極を形成して作製したデバイスについて評価を行ったところ、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、高速性および耐電圧特性が約２倍向上していることが認められた。
［実施例２］
厚さ５２５μｍのＳｉ単結晶基板上を、Ｃ3Ｈ8ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスを用い、不純物を含む材料ガスとしてジボランを導入し、１０００℃での気相成長により、不純物としてＢ（ホウ素）１０17／ｃｍ3を含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガスおよびＮＨ3ガスを用い、不純物を含む材料ガスとしてＣ3Ｈ8ガスを導入し、１０００℃での気相成長により、前記３Ｃ−ＳｉＣ単結晶層バッファー層上に、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ０．１μｍのＡｌＮ層を積層させた。
さらに、原料ガスとしてＴＭＧガスおよびＮＨ3ガスを用い、不純物を含む材料ガスとしてＣ3Ｈ8ガスを導入し、１０００℃での気相成長により、前記ＡｌＮ層上に、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層を積層させ、図２に示すような層構成の化合物半導体基板を作製した。
なお、気相成長により形成した各層の厚さおよび不純物濃度の調整は、ガス流量および供給時間の調整により行った。
厚さ５２５μｍのＳｉ単結晶基板上を、Ｃ3Ｈ8ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスを用い、不純物を含む材料ガスとしてジボランを導入し、１０００℃での気相成長により、不純物としてＢ（ホウ素）１０17／ｃｍ3を含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガスおよびＮＨ3ガスを用い、不純物を含む材料ガスとしてＣ3Ｈ8ガスを導入し、１０００℃での気相成長により、前記３Ｃ−ＳｉＣ単結晶層バッファー層上に、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ０．１μｍのＡｌＮ層を積層させた。
さらに、原料ガスとしてＴＭＧガスおよびＮＨ3ガスを用い、不純物を含む材料ガスとしてＣ3Ｈ8ガスを導入し、１０００℃での気相成長により、前記ＡｌＮ層上に、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層を積層させ、図２に示すような層構成の化合物半導体基板を作製した。
なお、気相成長により形成した各層の厚さおよび不純物濃度の調整は、ガス流量および供給時間の調整により行った。
上記により得られた化合物半導体基板に、Ａｌの真空蒸着により裏面電極を、Ｎｉの真空蒸着により表面電極を形成して作製したデバイスについて評価を行ったところ、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、高速性および耐電圧特性が約３倍程度、また、実施例１に比べて１．５倍程度向上していることが認められた。
［実施例３］
厚さ５２５μｍのＳｉ単結晶基板上を、Ｈ2ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてジボランおよびフォスフィンを用い、不純物を含む材料ガスとしてＣ3Ｈ8ガスを導入し、１０００℃での気相成長により、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ１μｍのｃ−ＢＰ単結晶バッファー層を積層させた。
次に、前記ｃ−ＢＰ単結晶バッファー層上に、実施例１と同様にして、３Ｃ−ＳｉＣ単結晶バッファー層およびＧａＮ単結晶層とを順次積層させ、図３に示すような層構成の化合物半導体基板を作製した。
なお、気相成長により形成したｃ−ＢＰ単結晶バッファー層の厚さおよび不純物濃度の調整も、ガス流量および供給時間の調整により行った。
厚さ５２５μｍのＳｉ単結晶基板上を、Ｈ2ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてジボランおよびフォスフィンを用い、不純物を含む材料ガスとしてＣ3Ｈ8ガスを導入し、１０００℃での気相成長により、不純物としてＣ（炭素）を１０17／ｃｍ3含む、厚さ１μｍのｃ−ＢＰ単結晶バッファー層を積層させた。
次に、前記ｃ−ＢＰ単結晶バッファー層上に、実施例１と同様にして、３Ｃ−ＳｉＣ単結晶バッファー層およびＧａＮ単結晶層とを順次積層させ、図３に示すような層構成の化合物半導体基板を作製した。
なお、気相成長により形成したｃ−ＢＰ単結晶バッファー層の厚さおよび不純物濃度の調整も、ガス流量および供給時間の調整により行った。
上記により得られた化合物半導体基板に、Ａｌの真空蒸着により裏面電極を、Ｎｉの真空蒸着により表面電極を形成して作製したデバイスについて評価を行ったところ、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、高速性および耐電圧特性が約４倍向上、また、実施例１に比べて２倍程度向上していることが認められた。
［比較例１］
厚さ５２５μｍのＳｉ単結晶基板上を、Ｃ3Ｈ8ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスを用い、１０００℃での気相成長により、不純物を含まない、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、前記３Ｃ−ＳｉＣ単結晶バッファー層上に、実施例１と同様にして、ＧａＮ単結晶層を積層させ、化合物半導体基板を作製した。
厚さ５２５μｍのＳｉ単結晶基板上を、Ｃ3Ｈ8ガス雰囲気下、１０００℃で熱処理した後、原料ガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスを用い、１０００℃での気相成長により、不純物を含まない、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、前記３Ｃ−ＳｉＣ単結晶バッファー層上に、実施例１と同様にして、ＧａＮ単結晶層を積層させ、化合物半導体基板を作製した。
上記により得られた化合物半導体基板に、Ａｌの真空蒸着により裏面電極を、Ｎｉの真空蒸着により表面電極を形成して作製したデバイスについて評価を行ったところ、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品と比べて、高速性および耐電圧特性の向上は見られなかった。
［比較例２］
厚さ１μｍ、不純物を含まないＧａＮ単結晶層とが順次積層された化合物半導体基板を作製した。
実施例１と同様にして、Ｓｉ単結晶基板上に、不純物としてＢ（ホウ素）を濃度１０17／ｃｍ3含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、原料ガスとしてＴＭＧガスおよびＮＨ3ガスを用い、１０００℃での気相成長により、前記３Ｃ−ＳｉＣ単結晶バッファー層上に、不純物を含まない、厚さ１μｍのＧａＮ単結晶層を積層させ、化合物半導体基板を作製した。
厚さ１μｍ、不純物を含まないＧａＮ単結晶層とが順次積層された化合物半導体基板を作製した。
実施例１と同様にして、Ｓｉ単結晶基板上に、不純物としてＢ（ホウ素）を濃度１０17／ｃｍ3含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層を積層させた。
次に、原料ガスとしてＴＭＧガスおよびＮＨ3ガスを用い、１０００℃での気相成長により、前記３Ｃ−ＳｉＣ単結晶バッファー層上に、不純物を含まない、厚さ１μｍのＧａＮ単結晶層を積層させ、化合物半導体基板を作製した。
上記により得られた化合物半導体基板に、Ａｌの真空蒸着により裏面電極を、Ｎｉの真空蒸着により表面電極を形成して作製したデバイスについて評価を行ったところ、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品と比べて、高速性および耐電圧特性の向上は見られなかった。
［実施例４］
Ｓｉ単結晶基板上に、不純物としてＡｌ（アルミニウム），Ｖ（バナジウム），Ｎｉ（ニッケル），Ｆｅ（鉄），Ｍｇ（マグネシウム），Ｐｔ（白金），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｗ（タングステン），Ｔａ（タンタル），Ｎｂ（ニオブ），Ｓｃ（スカンジウム），Ｔｉ（チタン），Ａｕ（金），Ｃｏ（コバルト），Ｃｕ（銅）のうちのいずれかを１０17／ｃｍ3含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層と、厚さ１μｍ、不純物としてＣ（炭素）を濃度１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層とが順次積層された化合物半導体基板を、実施例１に準じた方法により、それぞれ作製した。
Ｓｉ単結晶基板上に、不純物としてＡｌ（アルミニウム），Ｖ（バナジウム），Ｎｉ（ニッケル），Ｆｅ（鉄），Ｍｇ（マグネシウム），Ｐｔ（白金），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｗ（タングステン），Ｔａ（タンタル），Ｎｂ（ニオブ），Ｓｃ（スカンジウム），Ｔｉ（チタン），Ａｕ（金），Ｃｏ（コバルト），Ｃｕ（銅）のうちのいずれかを１０17／ｃｍ3含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層と、厚さ１μｍ、不純物としてＣ（炭素）を濃度１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層とが順次積層された化合物半導体基板を、実施例１に準じた方法により、それぞれ作製した。
各不純物の添加は、それぞれ、以下の方法により行った。
３Ｃ−ＳｉＣ単結晶バッファー層に、Ａｌを添加するためには、不純物を含む材料ガスとしてＴＭＡを、バブラーを用いて導入した。
Ｖを添加するためには、同様の方法で、ＶＣｌ4を導入し、Ｎｉを添加するためには、ビスシクロペンタジエニルニッケルを導入し、Ｆｅを添加するためには、ビスシクロペンタジエニル鉄を導入し、Ｍｇを添加するためには、ビスシクロペンタジエニルマグネシウムを導入した。
Ｐｔを添加するためには、不純物を含む材料ガスとして固体Ｐｔを加熱気化して導入し、また、Ｃｒを添加するためには、固体Ｃｒを加熱気化して導入した。
Ｍｏを添加するためには、ＭｏＣｌ5を導入し、Ｗを添加するためには、ＷＣｌ6を導入し、Ｔａを添加するためには、ＴａＣｌ5を導入した。
Ｎｂを添加するためには、固体Ｎｂを加熱気化して導入し、Ｓｃを添加するためには、固体Ｓｃを加熱気化して導入した。
Ｔｉを添加するためには、ＴｉＣｌ4を導入した。
Ａｕを添加するためには、固体Ａｕを加熱気化して導入し、Ｃｏを添加するためには、固体Ｃｏを加熱気化して導入し、Ｃｕを添加するためには、固体Ｃｕを加熱気化して導入した。
３Ｃ−ＳｉＣ単結晶バッファー層に、Ａｌを添加するためには、不純物を含む材料ガスとしてＴＭＡを、バブラーを用いて導入した。
Ｖを添加するためには、同様の方法で、ＶＣｌ4を導入し、Ｎｉを添加するためには、ビスシクロペンタジエニルニッケルを導入し、Ｆｅを添加するためには、ビスシクロペンタジエニル鉄を導入し、Ｍｇを添加するためには、ビスシクロペンタジエニルマグネシウムを導入した。
Ｐｔを添加するためには、不純物を含む材料ガスとして固体Ｐｔを加熱気化して導入し、また、Ｃｒを添加するためには、固体Ｃｒを加熱気化して導入した。
Ｍｏを添加するためには、ＭｏＣｌ5を導入し、Ｗを添加するためには、ＷＣｌ6を導入し、Ｔａを添加するためには、ＴａＣｌ5を導入した。
Ｎｂを添加するためには、固体Ｎｂを加熱気化して導入し、Ｓｃを添加するためには、固体Ｓｃを加熱気化して導入した。
Ｔｉを添加するためには、ＴｉＣｌ4を導入した。
Ａｕを添加するためには、固体Ａｕを加熱気化して導入し、Ｃｏを添加するためには、固体Ｃｏを加熱気化して導入し、Ｃｕを添加するためには、固体Ｃｕを加熱気化して導入した。
上記により得られた各化合物半導体基板に、Ａｌの真空蒸着により裏面電極を、Ｎｉの真空蒸着により表面電極を形成して作製したデバイスについて評価を行ったところ、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、高速性および耐電圧特性が約２倍向上していることが認められた。
［実施例５］
Ｓｉ単結晶基板上に、不純物としてＢ（ホウ素）を１０17／ｃｍ3含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層と、不純物としてＶ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちのいずれかを１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層とが順次積層された化合物半導体基板を実施例１，４に準じた方法により、それぞれ作製した。
Ｓｉ単結晶基板上に、不純物としてＢ（ホウ素）を１０17／ｃｍ3含む、厚さ１μｍの３Ｃ−ＳｉＣ単結晶バッファー層と、不純物としてＶ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちのいずれかを１０17／ｃｍ3含む、厚さ１μｍのＧａＮ単結晶層とが順次積層された化合物半導体基板を実施例１，４に準じた方法により、それぞれ作製した。
上記により得られた各化合物半導体基板に、Ａｌの真空蒸着により裏面電極を、Ｎｉの真空蒸着により表面電極を形成して作製したデバイスについて評価を行ったところ、バッファー層が不純物未添加の３Ｃ−ＳｉＣ層のみの従来品に比べて、高速性および耐電圧特性が約２倍向上していることが認められた。
１ Ｓｉ単結晶基板
２ ３Ｃ−ＳｉＣ単結晶バッファー層
３ ＧａＮ単結晶層
４ ＧａxＡｌ1-xＮ単結晶バッファー層
５ ｃ−ＢＰ単結晶バッファー層
２ ３Ｃ−ＳｉＣ単結晶バッファー層
３ ＧａＮ単結晶層
４ ＧａxＡｌ1-xＮ単結晶バッファー層
５ ｃ−ＢＰ単結晶バッファー層
Claims (4)
- Ｓｉ単結晶基板上に、Ｂ，Ａｌ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍの３Ｃ−ＳｉＣ単結晶バッファー層と、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜５μｍのＧａＮ単結晶層とが順次積層されていることを特徴する化合物半導体基板。
- 前記３Ｃ−ＳｉＣ単結晶バッファー層とＧａＮ単結晶層との間に、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍのＧａxＡｌ1-xＮ単結晶バッファー層（０≦ｘ＜１）が挿入形成されていることを特徴とする請求項１記載の化合物半導体基板。
- 前記ＧａxＡｌ1-xＮ単結晶バッファー層において、ＧａxＡｌ1-xＮがＡｌＮ（ｘ＝０）であることを特徴とする請求項２記載の化合物半導体基板。
- 前記Ｓｉ単結晶基板と３Ｃ−ＳｉＣ単結晶バッファー層との間に、Ｃ，Ｖ，Ｎｉ，Ｆｅ，Ｍｇ，Ｐｔ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ｓｃ，Ｔｉ，Ａｕ，Ｃｏ，Ｃｕのうちの少なくともいずれか１種の不純物元素を１０14〜１０21／ｃｍ3含む、厚さ０．０５〜２μｍのｃ−ＢＰ単結晶バッファー層が挿入形成されていることを特徴とする請求項１〜３のいずれかに記載の化合物半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007233818A JP2009065082A (ja) | 2007-09-10 | 2007-09-10 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007233818A JP2009065082A (ja) | 2007-09-10 | 2007-09-10 | 化合物半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009065082A true JP2009065082A (ja) | 2009-03-26 |
Family
ID=40559373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007233818A Pending JP2009065082A (ja) | 2007-09-10 | 2007-09-10 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009065082A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170069721A1 (en) * | 2015-09-08 | 2017-03-09 | M/A-Com Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
| JP2017085047A (ja) * | 2015-10-30 | 2017-05-18 | 一般財団法人電力中央研究所 | エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置 |
| JP2020508276A (ja) * | 2017-08-31 | 2020-03-19 | アールエフエイチアイシー コーポレイション | Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ |
| US11038023B2 (en) | 2018-07-19 | 2021-06-15 | Macom Technology Solutions Holdings, Inc. | III-nitride material semiconductor structures on conductive silicon substrates |
| GB2613871A (en) * | 2021-12-17 | 2023-06-21 | Anvil Semiconductors Ltd | Reducing electrical activity of defects in silicon carbide grown on silicon |
| WO2024057698A1 (ja) * | 2022-09-16 | 2024-03-21 | 信越半導体株式会社 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
-
2007
- 2007-09-10 JP JP2007233818A patent/JP2009065082A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170069721A1 (en) * | 2015-09-08 | 2017-03-09 | M/A-Com Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
| US20200135866A1 (en) * | 2015-09-08 | 2020-04-30 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
| US11264465B2 (en) * | 2015-09-08 | 2022-03-01 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
| US11810955B2 (en) | 2015-09-08 | 2023-11-07 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
| JP2017085047A (ja) * | 2015-10-30 | 2017-05-18 | 一般財団法人電力中央研究所 | エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置 |
| JP2020508276A (ja) * | 2017-08-31 | 2020-03-19 | アールエフエイチアイシー コーポレイション | Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ |
| KR20200041289A (ko) * | 2017-08-31 | 2020-04-21 | 알에프에이치아이씨 주식회사 | Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼 |
| KR102286927B1 (ko) | 2017-08-31 | 2021-08-10 | 알에프에이치아이씨 주식회사 | Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼 |
| US11038023B2 (en) | 2018-07-19 | 2021-06-15 | Macom Technology Solutions Holdings, Inc. | III-nitride material semiconductor structures on conductive silicon substrates |
| US11942518B2 (en) | 2018-07-19 | 2024-03-26 | Macom Technology Solutions Holdings, Inc. | Reduced interfacial area III-nitride material semiconductor structures |
| GB2613871A (en) * | 2021-12-17 | 2023-06-21 | Anvil Semiconductors Ltd | Reducing electrical activity of defects in silicon carbide grown on silicon |
| WO2024057698A1 (ja) * | 2022-09-16 | 2024-03-21 | 信越半導体株式会社 | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108352306B (zh) | 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 | |
| TWI712075B (zh) | 化合物半導體基板 | |
| JP4685961B2 (ja) | 電子デバイス用エピタキシャル基板およびその製造方法 | |
| US8653561B2 (en) | III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device | |
| JP5787417B2 (ja) | 窒化物半導体基板 | |
| JP2011166067A (ja) | 窒化物半導体装置 | |
| JP5788296B2 (ja) | 窒化物半導体基板及びその製造方法 | |
| JP2007095858A (ja) | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス | |
| WO2017077989A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
| JP2009065082A (ja) | 化合物半導体基板 | |
| US9401402B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
| JP4888537B2 (ja) | Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス | |
| JP2007246350A (ja) | ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置 | |
| JP2007088252A (ja) | 電界効果トランジスタ | |
| WO2012020565A1 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
| JP2006351870A (ja) | 半導体エピタキシャルウェハ | |
| JP2013038157A (ja) | 化合物半導体基板 | |
| JP2008085123A (ja) | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス | |
| JP2015207771A (ja) | 化合物半導体基板 | |
| JP2012064977A (ja) | Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス | |
| JP6108609B2 (ja) | 窒化物半導体基板 | |
| US9923050B2 (en) | Semiconductor wafer and a method for producing the semiconductor wafer | |
| JP5230560B2 (ja) | 化合物半導体基板とその製造方法 | |
| WO2024004314A1 (ja) | 複合基板および１３族元素窒化物エピタキシャル成長用基板 | |
| CN116798856A (zh) | SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT |