JP6781095B2 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP6781095B2
JP6781095B2 JP2017071662A JP2017071662A JP6781095B2 JP 6781095 B2 JP6781095 B2 JP 6781095B2 JP 2017071662 A JP2017071662 A JP 2017071662A JP 2017071662 A JP2017071662 A JP 2017071662A JP 6781095 B2 JP6781095 B2 JP 6781095B2
Authority
JP
Japan
Prior art keywords
layer
gan
nitride semiconductor
aln
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017071662A
Other languages
English (en)
Other versions
JP2018174234A (ja
Inventor
満久 生川
満久 生川
澄人 大内
澄人 大内
悠宜 鈴木
悠宜 鈴木
川村　啓介
啓介 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017071662A priority Critical patent/JP6781095B2/ja
Application filed by Air Water Inc filed Critical Air Water Inc
Priority to PCT/JP2018/008802 priority patent/WO2018180312A1/ja
Priority to KR1020197032368A priority patent/KR102457317B1/ko
Priority to EP18776359.4A priority patent/EP3605595A4/en
Priority to CN201880017653.7A priority patent/CN110402484B/zh
Priority to US16/497,714 priority patent/US11316018B2/en
Priority to TW107108976A priority patent/TWI791495B/zh
Publication of JP2018174234A publication Critical patent/JP2018174234A/ja
Application granted granted Critical
Publication of JP6781095B2 publication Critical patent/JP6781095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、化合物半導体基板に関し、より特定的には、ＳｉＣ（炭化ケイ素）層を備えた化合物半導体基板に関する。
ＧａＮ（窒化ガリウム）は、Ｓｉ（ケイ素）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いワイドバンドギャップ半導体材料として知られている。ＧａＮは、他のワイドバンドギャップ半導体材料と比べても高い耐絶縁破壊性を有するので、次世代の低損失なパワーデバイスへの適用が期待されている。
ＧａＮを用いた半導体デバイスのスタート基板（下地基板）にＳｉ基板を用いた場合、ＧａＮとＳｉとの間の格子定数および熱膨張係数の大きな差に起因して、基板に反りが発生したり、ＧａＮ層内にクラックが発生したりする現象が起こりやすくなる。
基板の反りやＧａＮ層内へのクラックの発生の対策として、たとえば下記特許文献１などには、Ｓｉ基板と、Ｓｉ基板上に形成された３Ｃ−ＳｉＣ層と、交互に形成された複数のＡｌＮ（窒化アルミニウム）層およびＧａＮ層とを備えた半導体基板が開示されている。
従来のＧａＮ層を備えた半導体基板は、下記特許文献２および３などにも開示されている。下記特許文献２には、ＳｉＣよりなる基板と、基板上に形成されたＡｌＮよりなる核生成層と、核生成層上に形成されたＡｌＧａＮ（窒化アルミニウムガリウム）よりなる傾斜層と、傾斜層上に形成されたＧａＮよりなる窒化物層とを備えた半導体構造が開示されている。
下記特許文献３には、基板と、基板上のバッファー層と、バッファー層上の窒化物系半導体からなり、遷移金属および炭素を含む高抵抗層と、高抵抗層上の窒化物系半導体からなるチャネル層とを有する半導体基板が開示されている。高抵抗層は、チャネル層に接するとともにバッファー層側からチャネル層側に向かって遷移金属の濃度が減少する減少層を有している。炭素濃度のチャネル層に向かって減少する減少率は、遷移金属の濃度のチャネル層に向かって減少する減少率よりも大きい。
特開２０１３−１７９１２１号公報 特表２０１０−５２１０６５号公報 特開２０１５−２０１５７４号公報
特許文献１などの技術では、基板の反りやＧａＮ層内へのクラックの発生をある程度抑止することができ、比較的良好な結晶品質のＧａＮ層が得られる。一方、特許文献１のなどの技術では、ＧａＮ層の厚膜化に限界があり、耐電圧にも同様に限界があった。これは、ＧａＮ層を厚膜化すると、基板に反りが発生したり、ＧａＮ層内にクラックが発生したりするためである。ＧａＮのパワーデバイスとしての用途を考慮すると、ＧａＮを用いた半導体デバイスの耐電圧を向上することは重要である。
本発明は、上記課題を解決するためのものであり、その目的は、所望の品質を有する化合物半導体基板を提供することである。
本発明の一の局面に従う化合物半導体基板は、ＳｉＣ層と、ＳｉＣ層上に形成されたＡｌＮよりなるバッファー層と、バッファー層上に形成された、Ａｌを含む窒化物半導体層と、窒化物半導体層上に形成された複合層と、複合層上に形成されたＧａＮよりなる電子走行層と、電子走行層上に形成された障壁層とを備え、複合層は、上下方向に積層され、炭素を含むＧａＮよりなる複数の第１の層と、複数の第１の層の各々の間に形成されたＡｌＮよりなる第２の層とを含み、複数の第１の層の各々は、５５０ｎｍ以上２０００ｎｍ以下の厚さを有する。
上記化合物半導体基板において好ましくは、複数の第１の層の各々は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有する。
上記化合物半導体基板において好ましくは、第２の層は、１０ｎｍ以上１５ｎｍ以下の厚さを有する。
上記化合物半導体基板において好ましくは、窒化物半導体層の内部におけるＡｌの組成比は、下部から上部に向かうに従って減少する。
上記化合物半導体基板において好ましくは、窒化物半導体層は、ＡｌおよびＧａを含む第１の窒化物半導体層と、第１の窒化物半導体層に接触して第１の窒化物半導体層上に形成された、Ａｌを含む第２の窒化物半導体層と、第２の窒化物半導体層に接触して第２の窒化物半導体層上に形成された、ＡｌおよびＧａを含む第３の窒化物半導体層とを含み、第１および第３の窒化物半導体層のうち少なくともいずれか一方の層の内部におけるＡｌの組成比は、下部から上部に向かうに従って減少する。
上記化合物半導体基板において好ましくは、複数の第１の層のうち第２の層上に形成された第１の層は、圧縮歪みを含む。
上記化合物半導体基板において好ましくは、窒化物半導体層は、９００ｎｍ以上２μｍ以下の厚さを有する。
本発明によれば、所望の品質を有する化合物半導体基板を提供することができる。
本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す断面図である。 本発明の第１の実施の形態におけるＡｌ窒化物半導体層４内部のＡｌ組成比の分布を示す図である。 本発明の第２の実施の形態における化合物半導体基板ＣＳ２の構成を示す断面図である。 本発明の第１の変形例におけるＡｌ窒化物半導体層４内部のＡｌ組成比の分布を示す図である。 本発明の第２の変形例におけるＡｌ窒化物半導体層４内部のＡｌ組成比の分布を示す図である。 本発明の一実施例における比較例（化合物半導体基板ＣＳ１０）の構成を示す断面図である。 本発明の一実施例における各試料の評価結果を示す表である。 本発明の一実施例における縦耐電圧の計測方法を示す断面図である。
以下、本発明の実施の形態について、図面に基づいて説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す断面図である。
図１を参照して、本実施の形態における化合物半導体基板ＣＳ１は、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を含んでいる。化合物半導体基板ＣＳ１は、Ｓｉ基板１と、ＳｉＣ層２と、ＡｌＮバッファー層３（ＡｌＮよりなるバッファー層の一例）と、Ａｌ窒化物半導体層４（Ａｌを含む窒化物半導体層の一例）と、複合層５と、ＧａＮ層７（電子走行層の一例）と、Ａｌ窒化物半導体層１０（障壁層の一例）とを備えている。
Ｓｉ基板１は、たとえばｐ+型のＳｉよりなっている。Ｓｉ基板１の表面には（１１１）面が露出している。なお、Ｓｉ基板１は、ｎ型の導電型を有していてもよいし、半絶縁性であってもよい。Ｓｉ基板１の表面には（１００）面や（１１０）面が露出していてもよい。Ｓｉ基板１は、たとえば６インチの直径を有しており、９００μｍの厚さを有している。
ＳｉＣ層２は、Ｓｉ基板１に接触しており、Ｓｉ基板１上に形成されている。ＳｉＣ層２は、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、または６Ｈ−ＳｉＣなどよりなっている。特に、ＳｉＣ層２がＳｉ基板１上にエピタキシャル成長されたものである場合、一般的に、ＳｉＣ層２は３Ｃ−ＳｉＣよりなっている。
ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することのみによって形成されてもよい。さらに、ＳｉＣ層２は、Ｓｉ基板１の表面に（またはバッファー層を挟んで）ヘテロエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、たとえばＮ（窒素）などがドープされており、ｎ型の導電型を有している。ＳｉＣ層２は、たとえば０．１μｍ以上３．５μｍ以下の厚さを有している。なお、ＳｉＣ層２はｐ型の導電型を有していてもよいし、半絶縁性であってもよい。
ＡｌＮバッファー層３は、ＳｉＣ層２に接触しており、ＳｉＣ層２上に形成されている。ＡｌＮバッファー層３は、ＳｉＣ層２とＡｌ窒化物半導体層４との格子定数の差を緩和するバッファー層としての機能を果たす。ＡｌＮバッファー層３は、たとえばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。ＡｌＮバッファー層３の成長温度は、たとえば１０００℃以上１３００℃以下とされる。このとき、Ａｌ源ガスとしては、たとえばＴＭＡ（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）や、ＴＥＡ（Ｔｒｉ Ｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3（アンモニア）が用いられる。ＡｌＮバッファー層３は、たとえば１００ｎｍ以上１０００ｎｍ以下の厚さを有している。
Ａｌ窒化物半導体層４は、ＡｌＮバッファー層３に接触しており、ＡｌＮバッファー層３上に形成されている。Ａｌ窒化物半導体層４は、Ａｌを含む窒化物半導体よりなっており、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。またＡｌ窒化物半導体層４は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。Ａｌ窒化物半導体層４は、ＡｌＮバッファー層３と複合層５中のＣ−ＧａＮ層５１ａとの格子定数の差を緩和するバッファー層としての機能を果たす。Ａｌ窒化物半導体層４は、たとえば５００ｎｍ以上２μｍ以下、好ましくは９００ｎｍ以上２μｍ以下の厚さを有している。Ａｌ窒化物半導体層４は、たとえばＭＯＣＶＤ法を用いて形成される。
複合層５は、Ａｌ窒化物半導体層４に接触しており、Ａｌ窒化物半導体層４上に形成されている。複合層５は、上下方向（Ｓｉ基板１、ＳｉＣ層２、ＡｌＮバッファー層、およびＡｌ窒化物半導体層４の積層方向と同じ方向、図１中縦方向）に積層された複数のＣ−ＧａＮ層と、複数のＣ−ＧａＮ層の各々の間に形成されたＡｌＮ層とを含んでいる。言い換えれば、複合層５は、Ｃ−ＧａＮ層とＡｌＮ層とが１以上の回数だけ交互に積層された構成を有しており、複合層５の最上層および最下層は、いずれもＣ−ＧａＮ層である。Ｃ−ＧａＮ層とは、Ｃ（炭素）を含むＧａＮ層（ＣがドープされたＧａＮ層）である。ＣはＧａＮ層の絶縁性を高める役割を果たす。
複合層５を構成するＣ−ＧａＮ層の層数は２以上であればよく、複合層５を構成するＡｌＮ層の層数も任意である。本実施の形態の複合層５は、Ｃ−ＧａＮ層として、２層のＣ−ＧａＮ層５１ａおよび５１ｂ（複数の第１の層の一例）と、１層のＡｌＮ層５２ａ（第２の層の一例）とを含んでいる。Ｃ−ＧａＮ層５１ａは複合層５を構成する層のうち最下層となっており、Ａｌ窒化物半導体層４と接触している。Ｃ−ＧａＮ層５１ｂは複合層５を構成する層のうち最上層となっており、ＧａＮ層７と接触している。ＡｌＮ層５２ａは、Ｃ−ＧａＮ層５１ａとＣ−ＧａＮ層５１ｂとの間に形成されている。
複合層５を構成する複数のＣ−ＧａＮ層（本実施の形態ではＣ−ＧａＮ層５１ａおよび５１ｂ）の各々は、たとえば１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有しており、好ましくは３×１０18個／ｃｍ3以上２×１０19個／ｃｍ3の平均炭素濃度を有している。複合層５を構成する複数のＧａＮ層の各々は、同一の平均炭素原子濃度を有していてもよいし、互いに異なる平均炭素原子濃度を有していてもよい。
また、複合層５を構成する複数のＣ−ＧａＮ層の各々は、たとえば５５０ｎｍ以上２０００ｎｍ以下の厚さを有しており、好ましくは８００ｎｍ以上１５００ｎｍ以下の厚さを有している。複合層５を構成する複数のＣ−ＧａＮ層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。
複合層５を構成するＡｌＮ層（本実施の形態ではＡｌＮ層５２ａ）は、たとえば１０ｎｍ以上１５ｎｍ以下の厚さを有している。複合層５を構成するＡｌＮ層が複数である場合、複合層５を構成するＡｌＮ層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。
複合層５を構成するＣ−ＧａＮ層５１ａおよび５１ｂは、たとえば、ＭＯＣＶＤ法を用いて形成される。このとき、Ｇａ源ガスとしては、たとえば、ＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）や、ＴＥＧ（Ｔｒｉ Ｅｔｈｙｌ Ｇａｌｌｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3などが用いられる。複合層５を構成するＡｌＮ層は、ＡｌＮバッファー層３と同様の方法で形成される。
Ｃ−ＧａＮ層５１ａおよび５１ｂを形成する際には、ＴＭＧに含まれるＣがＧａＮ層に取り込まれるようなＧａＮの成長条件を採用することで、ＧａＮ層中にＣをドープすることができる。ＧａＮ層中にＣをドープする具体的な方法としては、ＧａＮの成長温度を下げる方法、ＧａＮの成長圧力を下げる方法、または、ＮＨ3に対してＴＭＧのモル流量比を高くする方法などがある。
なお、Ａｌ窒化物半導体層４と複合層５との間には、アンドープのＧａＮ層などの他の層が介在していてもよい。
ＧａＮ層７は、複合層５に接触しており、複合層５上に形成されている。ＧａＮ層７は、アンドープであり、半絶縁性である。ＧａＮ層７は、ＨＥＭＴの電子走行層となる。ＧａＮ層７は、たとえば１００ｎｍ以上１０００ｎｍ以下の厚さを有している。ＧａＮ層７は、たとえば、ＭＯＣＶＤ法を用いて形成される。このとき、Ｇａ源ガスとしては、たとえばＴＭＧやＴＥＧなどが用いられる。Ｎ源ガスとしては、たとえばＮＨ3などが用いられる。
Ａｌ窒化物半導体層１０は、ＧａＮ層７に接触しており、ＧａＮ層７上に形成されている。Ａｌ窒化物半導体層１０は、Ａｌを含む窒化物半導体よりなっており、たとえばＡｌxＧａ1-xＮ（０＜ｘ≦１）で表される材料よりなっている。またＡｌ窒化物半導体層１０は、ＡｌxＩｎyＧａ1-x-yＮ（０＜ｘ≦１、０≦ｙ＜１）で表される材料よりなっていてもよい。Ａｌ窒化物半導体層１０は、ＨＥＭＴの障壁層となる。Ａｌ窒化物半導体層１０は、たとえば１０ｎｍ以上５０ｎｍ以下の厚さを有している。Ａｌ窒化物半導体層１０は、Ａｌ窒化物半導体層４と同様の方法で形成される。
図２は、本発明の第１の実施の形態におけるＡｌ窒化物半導体層４内部のＡｌ組成比の分布を示す図である。
図２を参照して、Ａｌ窒化物半導体層４の内部におけるＡｌの組成比は、下部から上部に向かうに従って減少している。Ａｌ窒化物半導体層４は、Ａｌ0.75Ｇａ0.25Ｎ層４１（Ａｌの組成比が０．７５であるＡｌＧａＮ層）と、Ａｌ0.5Ｇａ0.5Ｎ層４２（Ａｌの組成比が０．５であるＡｌＧａＮ層）と、Ａｌ0.25Ｇａ0.75Ｎ層４３（Ａｌの組成比が０．２５であるＡｌＧａＮ層）とを含んでいる。Ａｌ0.75Ｇａ0.25Ｎ層４１は、ＡｌＮバッファー層３に接触してＡｌＮバッファー層３上に形成されている。Ａｌ0.5Ｇａ0.5Ｎ層４２は、Ａｌ0.75Ｇａ0.25Ｎ層４１に接触してＡｌ0.75Ｇａ0.25Ｎ層４１上に形成されている。Ａｌ0.25Ｇａ0.75Ｎ層４３は、Ａｌ0.5Ｇａ0.5Ｎ層４２に接触してＡｌ0.5Ｇａ0.5Ｎ層４２上に形成されている。なお、上記のＡｌ組成比は一例であり、Ａｌ組成比が、下部から上部に向かうに従って減少していれば、他の組成とすることもできる。
本実施の形態によれば、複合層５において、Ｃ−ＧａＮ層５１ａとＣ−ＧａＮ層５１ｂとの間にＡｌＮ層５２ａを形成することにより、Ｓｉ基板１の反りの発生を抑止することができ、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７へのクラックの発生を抑止することができる。これについて以下に説明する。
ＡｌＮ層５２ａを構成するＡｌＮは、Ｃ−ＧａＮ層５１ａを構成するＧａＮの結晶に対して不整合な状態（滑りが生じた状態）で、Ｃ−ＧａＮ層５１ａ上にエピタキシャル成長する。一方、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７を構成するＧａＮは、下地であるＡｌＮ層５２ａを構成するＡｌＮの結晶の影響を受ける。すなわち、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７を構成するＧａＮは、ＡｌＮ層５２ａを構成するＡｌＮの結晶構造を引き継ぐように、ＡｌＮ層５２ａ上にエピタキシャル成長する。ＧａＮの格子定数は、ＡｌＮの格子定数よりも大きいため、ＧａＮ層５１ｂを構成するＧａＮの図１中横方向の格子定数は、一般的な（圧縮歪みを含まない）ＧａＮの格子定数よりも小さくなる。言い換えれば、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７は、その内部に圧縮歪みを含んでいる。
Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７形成後の降温時には、ＧａＮとＳｉとの熱膨張係数の差に起因して、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７はＡｌＮ層５２ａから応力を受ける。この応力がＳｉ基板１の反りの発生の原因となり、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７へのクラックの発生の原因となる。しかしこの応力は、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７形成時にＣ−ＧａＮ層５１ｂおよびＧａＮ層７内部に導入された圧縮歪みによって緩和される。その結果、Ｓｉ基板１の反りの発生を抑止することができ、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７へのクラックの発生を抑止することができる。
また、化合物半導体基板ＣＳ１は、ＧａＮの絶縁破壊電圧よりも高い絶縁破壊電圧を有するＣ−ＧａＮ層５１ａおよび５１ｂ、ＡｌＮ層５２ａ、ならびにＡｌ窒化物半導体層４を含んでいる。その結果、化合物半導体基板の縦方向の耐電圧を向上することができる。
また、本実施の形態によれば、化合物半導体基板ＣＳ１が、ＡｌＮバッファー層３と複合層５中のＣ−ＧａＮ層５１ａとの間にＡｌ窒化物半導体層４を含んでいるので、Ｓｉの格子定数とＧａＮの格子定数との差を緩和することができる。Ａｌ窒化物半導体層４の格子定数は、Ｓｉの格子定数とＧａＮの格子定数との間の値を有しているためである。その結果、Ｃ−ＧａＮ層５１ａおよび５１ｂの結晶品質を向上することができる。また、Ｓｉ基板１の反りの発生を抑止することができ、Ｃ−ＧａＮ層５１ａおよび５１ｂへのクラックの発生を抑止することができる。
また、本実施の形態によれば、上述のようにＳｉ基板１の反りの発生、ならびにＣ−ＧａＮ層５１ｂおよびＧａＮ層７へのクラックの発生が抑止されるので、ＧａＮ層７を厚膜化することができる。
さらに、化合物半導体基板ＣＳ１は、Ｃ−ＧａＮ層５１ａおよび５１ｂ、ならびにＧａＮ層７の下地層としてＳｉＣ層２を含んでいる。ＳｉＣの格子定数は、Ｓｉの格子定数と比較してＧａＮとの格子定数に近いので、ＳｉＣ層２上に、Ｃ−ＧａＮ層５１ａおよび５１ｂ、ならびにＧａＮ層７が形成されることにより、Ｃ−ＧａＮ層５１ａおよび５１ｂ、ならびにＧａＮ層７の結晶品質を向上することができる。
上述のように本実施の形態によれば、Ａｌ窒化物半導体層４、複合層５、およびＳｉＣ層２の各々の機能を分けることで、Ｓｉ基板１の反りの発生を抑止する効果、Ｃ−ＧａＮ層５１ｂおよびＧａＮ層７へのクラックの発生を抑止する効果、化合物半導体基板ＣＳ１の耐電圧を向上する効果、ならびにＣ−ＧａＮ層５１ａおよび５１ｂ、ならびにＧａＮ層７の結晶品質を向上する効果の各々を増大させることができる。特に、本実施の形態では、ＳｉＣ層２を下地層とすることで、ＧａＮ層７の結晶品質を改善できる点の寄与が大きい。
本実施の形態によれば、ＳｉＣ層２があり、Ｃ−ＧａＮ層５１ａおよび５１ｂ、ならびにＧａＮ層７の結晶品質が向上することにより、複合層５中のＡｌＮ層の厚さを薄くすることができ、より効率的に反りの発生およびクラックの発生を抑えることができる。また、ＳｉＣ層２があり、Ｃ−ＧａＮ層５１ａの結晶品質が向上することにより、Ｃ−ＧａＮ層５１ａおよび５１ｂ、ならびにＧａＮ層７を厚くすることができるため、より耐電圧を改善することができる。ＨＥＭＴの性能も向上することができる。
［第２の実施の形態］
図３は、本発明の第２の実施の形態における化合物半導体基板ＣＳ２の構成を示す断面図である。
図３を参照して、本実施の形態における化合物半導体基板ＣＳ２は、第１の実施の形態における化合物半導体基板ＣＳ１と比較して、複合層５の内部の構成が異なっている。具体的には、本実施の形態における複合層５は、Ｃ−ＧａＮ層として、３層のＣ−ＧａＮ層５１ａ、５１ｂ、および５１ｃ（複数の第１の層の一例）と、２層のＡｌＮ層５２ａおよび５２ｂ（第２の層の一例）とを含んでいる。Ｃ−ＧａＮ層５１ａは複合層５を構成する層のうち最下層となっており、Ａｌ窒化物半導体層４と接触している。ＡｌＮ層５２ａはＣ−ＧａＮ層５１ａと接触してＣ−ＧａＮ層５１ａ上に形成されている。Ｃ−ＧａＮ層５１ｂはＡｌＮ層５２ａと接触してＡｌＮ層５２ａ上に形成されている。ＡｌＮ層５２ｂはＣ−ＧａＮ層５１ｂと接触してＣ−ＧａＮ層５１ｂ上に形成されている。Ｃ−ＧａＮ層５１ｃはＡｌＮ層５２ｂと接触してＡｌＮ層５２ｂ上に形成されている。Ｃ−ＧａＮ層５１ｃは複合層５を構成する層のうち最上層となっており、ＧａＮ層７と接触している。
なお、上述以外の化合物半導体基板ＣＳ２の構成は、第１の実施の形態における化合物半導体基板ＣＳ１の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。加えて、
複合層５中に２層のＡｌＮ層５２ａおよび５２ｂが存在しているので、上層のＧａＮ層５１ｂおよび５１ｃ、ならびにＧａＮ層７に対して圧縮歪みを与える効果が大きくなる。その結果、Ｓｉ基板１の反りの発生を抑止することができ、Ｃ−ＧａＮ層５１ａ、５１ｂ、および５１ｃ、ならびにＧａＮ層７へのクラックの発生を抑止することができる。
また、複合層５中に２層のＡｌＮ層５２ａおよび５２ｂが存在しているので、化合物半導体基板の縦方向の耐電圧を向上することができる。
［変形例］
本変形例では、化合物半導体基板ＣＳ１およびＣＳ２の各々のＡｌ窒化物半導体層４の変形例の構成について説明する。
図４は、本発明の第１の変形例におけるＡｌ窒化物半導体層４内部のＡｌ組成比の分布を示す図である。
図４を参照して、本変形例におけるＡｌ窒化物半導体層４は、ＡｌＧａＮ層４ａ（第１の窒化物半導体層の一例）と、ＡｌＮ中間層４４（第２の窒化物半導体層の一例）と、ＡｌＧａＮ層４ｂ（第３の窒化物半導体層の一例）とを含んでいる。
ＡｌＧａＮ層４ａは、ＡｌＮバッファー層３に接触してＡｌＮバッファー層３上に形成されている。ＡｌＧａＮ層４ａは、Ａｌ0.75Ｇａ0.25Ｎ層４１（Ａｌの組成比が０．７５であるＡｌＧａＮ層）よりなっている。ＡｌＧａＮ層４ａの内部におけるＡｌの組成比は一定である。
ＡｌＮ中間層４４は、ＡｌＧａＮ層４ａ上に形成されている。ＡｌＮ中間層４４の下面はＡｌＧａＮ層４ａの上面に接触しており、ＡｌＮ中間層４４の上面はＡｌＧａＮ層４ｂの下面に接触している。
ＡｌＧａＮ層４ｂは、ＡｌＮ中間層４４上に形成されている。ＡｌＧａＮ層４ｂの内部におけるＡｌの組成比は、下部から上部に向かうに従って減少している。ＡｌＧａＮ層４ｂは、Ａｌ0.5Ｇａ0. 5Ｎ層４２（Ａｌの組成比が０．５であるＡｌＧａＮ層）と、Ａｌ0.5Ｇａ0.5Ｎ層４２に接触してＡｌ0.5Ｇａ0.5Ｎ層４２上に形成されたＡｌ0.25Ｇａ0.75Ｎ層４３（Ａｌの組成比が０．２５であるＡｌＧａＮ層）とにより構成されている。
図５は、本発明の第２の変形例におけるＡｌ窒化物半導体層４内部のＡｌ組成比の分布を示す図である。
図５を参照して、本変形例におけるＡｌ窒化物半導体層４は、ＡｌＧａＮ層４ａ（第１の窒化物半導体層の一例）と、ＡｌＮ中間層４４（第２の窒化物半導体層の一例）と、ＡｌＧａＮ層４ｂ（第３の窒化物半導体層の一例）とを含んでいる。
ＡｌＧａＮ層４ａは、ＡｌＮバッファー層３に接触してＡｌＮバッファー層３上に形成されている。ＡｌＧａＮ層４ａの内部におけるＡｌの組成比は、下部から上部に向かうに従って減少している。ＡｌＧａＮ層４ａは、Ａｌ0.75Ｇａ0.25Ｎ層４１（Ａｌの組成比が０．７５であるＡｌＧａＮ層）と、Ａｌ0.75Ｇａ0.25Ｎ層４１に接触してＡｌ0.75Ｇａ0.25Ｎ層４１上に形成されたＡｌ0.5Ｇａ0.5Ｎ層４２（Ａｌの組成比が０．５であるＡｌＧａＮ層）とにより構成されている。
ＡｌＮ中間層４４は、ＡｌＧａＮ層４ａ上に形成されている。ＡｌＮ中間層４４の下面はＡｌＧａＮ層４ａの上面に接触しており、ＡｌＮ中間層４４の上面はＡｌＧａＮ層４ｂの下面に接触している。
ＡｌＧａＮ層４ｂは、ＡｌＮ中間層４４上に形成されている。ＡｌＧａＮ層４ｂは、Ａｌ0.25Ｇａ0.75Ｎ層４３（Ａｌの組成比が０．２５であるＡｌＧａＮ層）よりなっている。ＡｌＧａＮ層４ｂの内部におけるＡｌの組成比は一定である。
なお、第１および第２の変形例の化合物半導体基板の各々における上述以外の構成は、上述の実施の形態の場合の構成と同様であるため、その説明は繰り返さない。
ＡｌＮ中間層４４は、ＡｌＧａＮ層４ｂに圧縮歪みを生じさせる機能を果たす。第１および第２の変形例のように、ＡｌＮ中間層４４を設けることで、反りやクラックをさらに抑制することができる。
［実施例］
本願発明者は、試料として以下に説明する構成を有する本発明例１および２、ならびに比較例の各々を製造した。
本発明例１：図１に示す化合物半導体基板ＣＳ１を製造した。Ｃ−ＧａＮ層５１ａおよび５１ｂの各々の厚さを１４５０ｎｍとし、ＡｌＮ層５２ａの厚さを１５ｎｍとした。Ｃ−ＧａＮ層５１ａおよび５１ｂの各々の平均炭素濃度を１×１０19個／ｃｍ3以上２×１０19個／ｃｍ3以下の範囲内の値とした。
本発明例２：図３に示す化合物半導体基板ＣＳ２を製造した。Ｃ−ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の厚さを９６７ｎｍとし、ＡｌＮ層５２ａおよび５２ｂの各々の厚さを１５ｎｍとした。Ｃ−ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の平均炭素濃度を１×１０19個／ｃｍ3以上２×１０19個／ｃｍ3以下の範囲内の値とした。
比較例：図６に示す化合物半導体基板ＣＳ１０を製造した。化合物半導体基板ＣＳ１０は、複合層５の代わりにＣ−ＧａＮ層１０５が形成されている点において、化合物半導体基板ＣＳ１（本発明例１）と異なっており、これ以外の構成は化合物半導体基板ＣＳ１（本発明例１）と同じである。Ｃ−ＧａＮ層１０５の平均炭素濃度を１×１０19個／ｃｍ3以上２×１０19個／ｃｍ3以下の範囲内の値とした。
本願発明者らは、得られた各試料について、目視によるクラックの発生の有無の確認と、反り量の測定と、縦耐電圧（化合物半導体基板の厚さ方向の耐電圧）の測定とを行った。
図７は、本発明の一実施例における各試料の評価結果を示す表である。なお図７では、縦耐電圧として、比較例の縦耐電圧を基準（ゼロ）とした場合の値が示されている。また反り量として、化合物半導体基板におけるＳｉ基板を下側にした場合に凸形となるように反りが発生した場合には「凸」、化合物半導体基板におけるＳｉ基板を下側にした場合に凹形となるように反りが発生した場合には「凹」という文字が示されている。
図７を参照して、比較例ではクラックの発生が見られたのに対して、本発明例１および２ではクラックの発生は見られなかった。また比較例では凹形に１４６μｍという大きい反り量となっていたのに対して、本発明例１では凹形に４３μｍという小さい反り量となっていた。さらに本発明例２では凸形に２７μｍという反り量となっていた。なお、本発明例２の凸形の反りは、化合物半導体基板内のＣ−ＧａＮ層の圧縮歪みが大きいことに起因するものであり、クラックの発生を抑止する効果が大きいことを示している。これらの結果から、本発明例１および２では、比較例に比べてクラックの発生が抑止され、基板の反りが改善されていることが分かる。
図８は、本発明の一実施例における縦耐電圧の計測方法を示す断面図である。
図７および図８を参照して、ガラス板２１上に貼り付けられた銅板２２上に、計測対象となる試料の化合物半導体基板ＣＳを固定した。固定した化合物半導体基板ＣＳのＡｌ窒化物半導体層１０上に、Ａｌ窒化物半導体層１０に接触するようにＡｌよりなる電極２３を設けた。カーブトレーサー２４の一方の端子を銅板２２に接続し、他方の端子を電極２３に接続した。カーブトレーサー２４を用いて銅板２２と電極２３との間に電圧を加え、銅板２２と電極２３との間を流れる電流（試料を縦方向に流れる電流）の密度を計測した。計測された電流の密度が１×１０-6Ａ／ｍｍ2に達した時に試料が絶縁破壊したものとみなし、この時の銅板２２と電極２３との間の電圧を耐電圧として計測した。
測定の結果、本発明例１では比較例に比べて縦耐電圧が６０Ｖだけ高くなった。本発明例２では比較例に比べて縦耐電圧が８５Ｖだけ高くなった。これらの結果から、本発明例１および２では、比較例に比べて縦耐電圧が向上していることが分かる。
［その他］
上述の実施の形態および変形例は、適宜組み合わせることが可能である。
上述の実施の形態、変形例、および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ Ｓｉ（ケイ素）基板
２ ＳｉＣ（炭化ケイ素）層
３ ＡｌＮ（窒化アルミニウム）バッファー層
４，１０ Ａｌ（アルミニウム）窒化物半導体層
４ａ，４ｂ ＡｌＧａＮ（窒化アルミニウムガリウム）層
５ 複合層
７ ＧａＮ（窒化ガリウム）層
２１ ガラス板
２２ 銅板
２３ 電極
２４ カーブトレーサー
４１ Ａｌ0.75Ｇａ0.25Ｎ層
４２ Ａｌ0.5Ｇａ0.5Ｎ層
４３ Ａｌ0.25Ｇａ0.75Ｎ層
４４ ＡｌＮ中間層
５１ａ，５１ｂ，５１ｃ，１０５ Ｃ（炭素）−ＧａＮ層
５２ａ，５２ｂ ＡｌＮ層
ＣＳ，ＣＳ１，ＣＳ２，ＣＳ１０ 化合物半導体基板

Claims (7)

  1. ＳｉＣ層と、
    前記ＳｉＣ層上に形成されたＡｌＮよりなるバッファー層と、
    前記バッファー層上に形成された、Ａｌを含む窒化物半導体層と、
    前記窒化物半導体層上に形成された複合層と、
    前記複合層上に形成されたＧａＮよりなる電子走行層と、
    前記電子走行層上に形成された障壁層とを備え、
    前記複合層は、上下方向に積層され、炭素を含むＧａＮよりなる複数の第１の層と、前記複数の第１の層の各々の間に形成されたＡｌＮよりなる第２の層とを含み、
    前記複数の第１の層の各々は、５５０ｎｍ以上２０００ｎｍ以下の厚さを有する、化合物半導体基板。
  2. 前記複数の第１の層の各々は、１×１０18個／ｃｍ3以上１×１０21個／ｃｍ3以下の平均炭素原子濃度を有する、請求項１に記載の化合物半導体基板。
  3. 前記第２の層は、１０ｎｍ以上１５ｎｍ以下の厚さを有する、請求項１または２に記載の化合物半導体基板。
  4. 前記窒化物半導体層の内部におけるＡｌの組成比は、下部から上部に向かうに従って減少する、請求項１〜３のいずれかに記載の化合物半導体基板。
  5. 前記窒化物半導体層は、
    ＡｌおよびＧａを含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層に接触して前記第１の窒化物半導体層上に形成された、Ａｌを含む第２の窒化物半導体層と、
    前記第２の窒化物半導体層に接触して前記第２の窒化物半導体層上に形成された、ＡｌおよびＧａを含む第３の窒化物半導体層とを含み、
    前記第１および前記第３の窒化物半導体層のうち少なくともいずれか一方の層の内部におけるＡｌの組成比は、下部から上部に向かうに従って減少する、請求項１〜３のいずれかに記載の化合物半導体基板。
  6. 前記複数の第１の層のうち前記第２の層上に形成された第１の層は、圧縮歪みを含む、請求項１〜５のいずれかに記載の化合物半導体基板。
  7. 前記窒化物半導体層は、９００ｎｍ以上２μｍ以下の厚さを有する、請求項１〜６のいずれかに記載の化合物半導体基板。
JP2017071662A 2017-03-31 2017-03-31 化合物半導体基板 Active JP6781095B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017071662A JP6781095B2 (ja) 2017-03-31 2017-03-31 化合物半導体基板
KR1020197032368A KR102457317B1 (ko) 2017-03-31 2018-03-07 화합물 반도체 기판
EP18776359.4A EP3605595A4 (en) 2017-03-31 2018-03-07 COMPOSITE SEMICONDUCTOR SUBSTRATE
CN201880017653.7A CN110402484B (zh) 2017-03-31 2018-03-07 化合物半导体基板
PCT/JP2018/008802 WO2018180312A1 (ja) 2017-03-31 2018-03-07 化合物半導体基板
US16/497,714 US11316018B2 (en) 2017-03-31 2018-03-07 Compound semiconductor substrate including electron transition layer and barrier layer
TW107108976A TWI791495B (zh) 2017-03-31 2018-03-16 化合物半導體基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017071662A JP6781095B2 (ja) 2017-03-31 2017-03-31 化合物半導体基板

Publications (2)

Publication Number Publication Date
JP2018174234A JP2018174234A (ja) 2018-11-08
JP6781095B2 true JP6781095B2 (ja) 2020-11-04

Family

ID=63675322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017071662A Active JP6781095B2 (ja) 2017-03-31 2017-03-31 化合物半導体基板

Country Status (7)

Country Link
US (1) US11316018B2 (ja)
EP (1) EP3605595A4 (ja)
JP (1) JP6781095B2 (ja)
KR (1) KR102457317B1 (ja)
CN (1) CN110402484B (ja)
TW (1) TWI791495B (ja)
WO (1) WO2018180312A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113693A (ja) * 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板
CN111477536A (zh) * 2020-03-31 2020-07-31 华为技术有限公司 一种半导体外延结构及半导体器件
JP2022018560A (ja) * 2020-07-15 2022-01-27 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
TWI767425B (zh) * 2020-11-27 2022-06-11 合晶科技股份有限公司 氮化物磊晶片及其製造方法
WO2024084905A1 (ja) * 2022-10-17 2024-04-25 ローム株式会社 窒化物半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
JP2010171032A (ja) * 2009-01-20 2010-08-05 New Japan Radio Co Ltd 窒化物半導体装置形成用基板及び窒化物半導体装置
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2011187654A (ja) * 2010-03-08 2011-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP5546514B2 (ja) * 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5785103B2 (ja) 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6052570B2 (ja) 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP6283250B2 (ja) 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
JP6473017B2 (ja) 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
US9530846B2 (en) 2015-03-31 2016-12-27 Coorstek Kk Nitride semiconductor substrate

Also Published As

Publication number Publication date
WO2018180312A1 (ja) 2018-10-04
EP3605595A4 (en) 2020-04-15
CN110402484A (zh) 2019-11-01
US20200020778A1 (en) 2020-01-16
US11316018B2 (en) 2022-04-26
EP3605595A1 (en) 2020-02-05
JP2018174234A (ja) 2018-11-08
KR20190135039A (ko) 2019-12-05
CN110402484B (zh) 2023-11-03
TW201843711A (zh) 2018-12-16
TWI791495B (zh) 2023-02-11
KR102457317B1 (ko) 2022-10-24

Similar Documents

Publication Publication Date Title
JP6781095B2 (ja) 化合物半導体基板
KR102573938B1 (ko) 화합물 반도체 기판
US10354864B2 (en) Compound semiconductor substrate with SiC layer
TWI814756B (zh) 化合物半導體基板
KR102372451B1 (ko) 화합물 반도체 기판의 제조방법 및 화합물 반도체 기판
CN113227467A (zh) 化合物半导体基板
WO2020149184A1 (ja) 化合物半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201015

R150 Certificate of patent or registration of utility model

Ref document number: 6781095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250