JP6473017B2 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP6473017B2
JP6473017B2 JP2015046375A JP2015046375A JP6473017B2 JP 6473017 B2 JP6473017 B2 JP 6473017B2 JP 2015046375 A JP2015046375 A JP 2015046375A JP 2015046375 A JP2015046375 A JP 2015046375A JP 6473017 B2 JP6473017 B2 JP 6473017B2
Authority
JP
Japan
Prior art keywords
layer
gan
composite
layers
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015046375A
Other languages
English (en)
Other versions
JP2016167517A (ja
Inventor
深澤　暁
暁 深澤
満久 生川
満久 生川
川村　啓介
啓介 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015046375A priority Critical patent/JP6473017B2/ja
Application filed by Air Water Inc filed Critical Air Water Inc
Priority to PCT/JP2016/050987 priority patent/WO2016143381A1/ja
Priority to US15/556,531 priority patent/US10186421B2/en
Priority to CN201680013366.XA priority patent/CN107408511B/zh
Priority to KR1020177028213A priority patent/KR102573938B1/ko
Priority to EP16761353.8A priority patent/EP3270409A4/en
Priority to TW105102886A priority patent/TWI712075B/zh
Publication of JP2016167517A publication Critical patent/JP2016167517A/ja
Application granted granted Critical
Publication of JP6473017B2 publication Critical patent/JP6473017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3208—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3446—Transition metal elements; Rare earth elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、化合物半導体基板に関し、より特定的には、ＳｉＣ（炭化ケイ素）層を備えた化合物半導体基板に関する。
ＳｉＣは、Ｓｉ（ケイ素）に比べてバンドギャップが大きく、高い絶縁破壊電界強度を有している。このため、ＳｉＣは、高耐圧を有する半導体装置の材料として期待されている。また、３Ｃ−ＳｉＣ（３Ｃ型の結晶構造を有するＳｉＣ）は、ＧａＮ（窒化ガリウム）との格子定数が近いことから、ＧａＮを成長させるためのバッファー層として使用することができる。ＧａＮを成長させるためのバッファー層として、３Ｃ−ＳｉＣを使用した場合、ＧａＮおよび３Ｃ−ＳｉＣはいずれも高い絶縁破壊電界強度を有することから、より高耐圧なＧａＮの半導体装置を実現することができる。
ＳｉＣ層を成長させるための下地基板としては、Ｓｉ基板またはバルクのＳｉＣ基板が広く用いられている。このうちＳｉＣ基板は、現在のところ４インチ程度のものしか存在しておらず、大口径化が困難であるという問題を有している。安価で大口径のＳｉＣ層を得るためには、下地基板としてＳｉ基板を用いることが好ましい。
下記特許文献１には、Ｓｉ基板上に成膜したＳｉＣ層上に、ＧａＮ成膜温度よりも高温でＡｌxＩｎyＧａ1-x-yＮ層（０＜ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）を成膜し、その後ＧａＮ成膜温度でＧａＮを成膜する第１工程と、ＧａＮ成膜温度よりも低温でＡｌxＩｎyＧａ1-x-yＮ層（０＜ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）を成膜し、その後ＧａＮ成膜温度でＧａＮを成膜する第２工程とを備えた半導体基板の製造方法が開示されている。
下記特許文献２〜４には、窒化物半導体層を含む半導体装置の耐圧を改善することを目的として、窒化物半導体層にＣ（炭素）などをドープする方法が開示されている。すなわち、下記特許文献２には、Ｓｉ単結晶基板上に、Ｃを１×１０18〜１×１０21原子／ｃｍ3含むＡｌxＧａ1-xＮ単結晶層（０．６≦ｘ≦１．０）と、Ｃを１×１０17〜１×１０21原子／ｃｍ3含むＡｌyＧａ1-yＮ単結晶層（０．１≦ｙ≦０．５）とが順に交互に繰り返し積層された多層バッファー層と、Ｃ含有濃度が５×１０17原子／ｃｍ3以下である電子走行層と、電子供給層とからなる窒化物活性層とを順次堆積された化合物半導体基板が開示されている。ＡｌxＧａ1-xＮ単結晶層およびＡｌyＧａ1-yＮ単結晶層のＣ含有濃度は、基板側から活性層側に向かって減少している
下記特許文献３には、基板と、ＡｌxＧａ1-xＮ層（０≦ｘ≦０．０５）と、ＡｌyＧａ1-yＮ層（０＜ｙ≦１、かつｘ＜ｙ）との交互層を含む、基板上のバッファー層とを備えた窒化物半導体ウェハが開示されている。交互層において、ＡｌyＧａ1-yＮ層のみがアクセプタを含んでいる。
さらに下記特許文献４には、ベース基板と、ベース基板の上方に形成されたバッファー層と、バッファー層上に形成された活性層と、活性層の上方に形成された少なくとも２つの電極とを備えた窒化物半導体素子が開示されている。バッファー層は、格子定数の異なる複数の窒化物半導体層を含む複合層を１層以上有し、複合層の少なくとも１層は、複数の窒化物半導体層のうち格子定数が最も大きい窒化物半導体層のキャリア領域には、予め定められた濃度の炭素原子および予め定められた濃度の酸素原子が意図的にドープされている。
特開２０１３−１７９１２１号公報 特開２０１１−８２４９４号公報 特開２０１４−４９６７４号公報 特開２０１３−６９７１４号公報
ＧａＮを用いた半導体デバイスを作製する際に、スタート基板（下地基板）としてＳｉ基板を用いた場合、ＧａＮとＳｉとの格子定数および熱膨張係数の差が大きいことに起因して、基板の反りやＧａＮ層へのクラックが発生しやすい。そこで、特許文献１の技術のように、ＳｉＣ層およびＡｌxＩｎyＧａ1-x-yＮ層をバッファー層として用いることにより、ＧａＮとＳｉとの格子定数や熱膨張係数を緩和し、基板の反りやＧａＮ層へのクラックを抑制することができる。一方で、特許文献１の技術には、耐圧が低いという問題があった。
また、特許文献２〜４の技術のように、耐圧を改善することを目的として窒化物半導体層にＣなどをドープした場合には、ドープされたＣによって窒化物半導体層の結晶の品質が悪化するという問題があった。
本発明は、上記課題を解決するためのものであり、その目的は、耐圧および結晶の品質を向上することのできる化合物半導体基板を提供することである。
本発明の一の局面に従う化合物半導体基板は、Ｓｉ基板またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と、基板の表面に形成されたＳｉＣ層と、ＳｉＣ層の表面に形成されたＡｌaＩｎbＧａ1-a-bＮ層（０＜ａ≦１、０≦ｂ＜１、０≦１−ａ−ｂ＜１、ａ＞ｂ、ａ＞１−ａ−ｂ）と、ＡｌaＩｎbＧａ1-a-bＮ層の表面に形成された複合層と、複合層の表面に形成されたＡｌcＩｎdＧａ1-c-dＮ層（０≦ｃ≦０．３、０≦ｄ≦０．４、ｃ＜ａ、１−ａ−ｂ＜１−ｃ−ｄ）とを備え、複合層は、５０ｎｍ以上５μｍ以下の厚さを有するＡｌvＩｎwＧａ1-v-wＮ層（０≦ｖ≦０．３、０≦ｗ≦０．４、ｖ＜ａ、１−ａ−ｂ＜１−ｖ−ｗ）と、ＡｌvＩｎwＧａ1-v-wＮ層の表面に形成された１０ｎｍ以上５００ｎｍ以下の厚さを有するＡｌxＩｎyＧａ1-x-yＮ層（ｖ＜ｘ≦１、０≦ｙ＜１、０≦１−ｘ−ｙ＜１、１−ｘ−ｙ＜１−ｖ−ｗ、ｃ＜ｘ、１−ｘ−ｙ＜１−ｃ−ｄ、ｘ＞ｙ、ｘ＞１−ｘ−ｙ）とを含み、複合層は１層以上９層以下であり、少なくとも１つの複合層において、ＡｌvＩｎwＧａ1-v-wＮ層中のＣおよびＦｅの平均濃度は、ＡｌxＩｎyＧａ1-x-yＮ層中のＣおよびＦｅの平均濃度よりも高く、少なくとも１つの複合層におけるＡｌ v Ｉｎ w Ｇａ 1-v-w Ｎ層中のＣおよびＦｅの平均濃度は、３×１０ 18 原子／ｃｍ 3 以上１×１０ 19 原子／ｃｍ 3 以下である。
本発明の他の局面に従う化合物半導体基板は、Ｓｉ基板またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と、基板の表面に形成されたＳｉＣ層と、ＳｉＣ層の表面に形成されたＡｌaＩｎbＧａ1-a-bＮ層（０＜ａ≦１、０≦ｂ＜１、０≦１−ａ−ｂ＜１、ａ＞ｂ、ａ＞１−ａ−ｂ）と、ＡｌaＩｎbＧａ1-a-bＮ層の表面に形成された複合層と、複合層の表面に形成されたＡｌcＩｎdＧａ1-c-dＮ層（０≦ｃ≦０．３、０≦ｄ≦０．４、ｃ＜ａ、１−ａ−ｂ＜１−ｃ−ｄ）とを備え、複合層は、ＡｌvＩｎwＧａ1-v-wＮ層（０≦ｖ≦０．３、０≦ｗ≦０．４、ｖ＜ａ、１−ａ−ｂ＜１−ｖ−ｗ）と、ＡｌvＩｎwＧａ1-v-wＮ層の表面に形成されたＡｌxＩｎyＧａ1-x-yＮ層（ｖ＜ｘ≦１、０≦ｙ＜１、０≦１−ｘ−ｙ＜１、１−ｘ−ｙ＜１−ｖ−ｗ、ｃ＜ｘ、１−ｘ−ｙ＜１−ｃ−ｄ、ｘ＞ｙ、ｘ＞１−ｘ−ｙ）とを含み、少なくとも１つの複合層において、ＡｌvＩｎwＧａ1-v-wＮ層中のＣおよびＦｅの平均濃度は、ＡｌxＩｎyＧａ1-x-yＮ層中のＣおよびＦｅの平均濃度よりも高く、少なくとも１つの複合層におけるＡｌvＩｎwＧａ1-v-wＮ層は、第１の層と、第１の層の表面に形成された第２の層と、第２の層の表面に形成された第３の層とを含み、第２の層中のＣおよびＦｅの平均濃度は、第１の層中のＣおよびＦｅの平均濃度および第３の層中のＣおよびＦｅの平均濃度よりも高い。
上記化合物半導体基板において好ましくは、複合層は複数であり、複数の複合層のうち少なくとも１つの複合層におけるＡｌvＩｎwＧａ1-v-wＮ層はＣを含む。
上記化合物半導体基板において好ましくは、複数の複合層におけるＡｌvＩｎwＧａ1-v-wＮ層の各々のＣおよびＦｅの平均濃度は、ＳｉＣ層に最も近いＡｌvＩｎwＧａ1-v-wＮ層から、ＳｉＣ層から最も遠いＡｌvＩｎwＧａ1-v-wＮ層に向かって減少している。
上記化合物半導体基板において好ましくは、複数の複合層は３層以上６層以下である。
上記化合物半導体基板において好ましくは、複数の複合層における一のＡｌvＩｎwＧａ1-v-wＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比と、他のＡｌvＩｎwＧａ1-v-wＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比とは互いに異なり、複数の複合層における一のＡｌxＩｎyＧａ1-x-yＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比と、他のＡｌxＩｎyＧａ1-x-yＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比とは互いに異なる。
上記化合物半導体基板において好ましくは、少なくとも１つの複合層におけるＡｌvＩｎwＧａ1-v-wＮ層の内部のＣおよびＦｅの濃度は、ＳｉＣ層に近い側からＳｉＣ層から遠い側に向かう方向で変化している。
上記化合物半導体基板において好ましくは、ＡｌvＩｎwＧａ1-v-wＮ層はＡｌvＧａ1-vＮ層（０≦ｖ≦０．３、ｖ＜ａ、１−ａ−ｂ＜１−ｖ）であり、ＡｌxＩｎyＧａ1-x-yＮ層はＡｌxＧａ1-xＮ層（ｖ＜ｘ≦１、０＜ｘ≦１、１−ｘ＜１−ｖ、ｃ＜ｘ、１−ｘ＜１−ｃ−ｄ、ｘ＞１−ｘ）である。
上記化合物半導体基板において好ましくは、ＡｌvＩｎwＧａ1-v-wＮ層はＧａＮ層であり、ＡｌxＩｎyＧａ1-x-yＮ層はＡｌＮ層である。
上記化合物半導体基板において好ましくは、ＡｌcＩｎdＧａ1-c-dＮ層の表面側に形成された第１および第２電極をさらに備え、第１の電極と第２の電極との間に流れる電流の大きさは、第１の電極と第２の電極との間の電圧に依存する。
本発明によれば、耐圧および結晶の品質を向上することのできる化合物半導体基板を提供することができる。
本発明の第１の実施の形態における化合物半導体基板の構成を示す断面図である。 本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第１の例を示すグラフである。 本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第２の例を示すグラフである。 本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第３の例を示すグラフである。 本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第４の例を示すグラフである。 本発明の第２の実施の形態における化合物半導体基板の構成を示す断面図である。
以下、本発明の実施の形態について、図面に基づいて説明する。以降の説明において、化合物半導体基板を構成する各層の「表面」とは、図中上側の面を指しており、「裏面」とは、図中下側の面を指している。また、「表面側」とは、「表面」と接触する位置と、「表面」とは距離を隔てた図中上側の位置とを含む位置とを含む意味である。「裏面側」とは、「裏面」と接触する位置と、「裏面」とは距離を隔てた図中下側の位置とを含む意味である。
［第１の実施の形態］
図１は、本発明の第１の実施の形態における化合物半導体基板の構成を示す断面図である。
図１を参照して、本実施の形態における化合物半導体基板は、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を含んでいる。化合物半導体基板は、Ｓｉ基板１と、ＳｉＣ層２と、ＡｌＮ層３と、複合層６ａ、６ｂ、および６ｃと、ＧａＮ層７と、ＡｌＧａＮ層８と、ソース電極１１およびドレイン電極１２（第１および第２の電極の一例）と、ゲート電極１３とを備えている。
Ｓｉ基板１は、アンドープのＳｉよりなっている。Ｓｉ基板１の表面には（１１１）面が露出している。なお、Ｓｉ基板１は、ｐ型またはｎ型の導電型を有していてもよい。Ｓｉ基板１の表面には（１００）面や（１１０）面が露出していてもよい。
ＳｉＣ層２は、Ｓｉ基板１の表面に形成されている。ＳｉＣ層２は、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、または６Ｈ−ＳｉＣなどよりなっている。特に、ＳｉＣ層２がＳｉ基板１の表面にエピタキシャル成長されたものである場合、一般的に、ＳｉＣ層２は３Ｃ−ＳｉＣよりなっている。
ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、Ｓｉ基板１の表面を炭化することのみによって形成されてもよい。さらに、ＳｉＣ層２は、Ｓｉ基板１の表面に（またはバッファー層を挟んで）ヘテロエピタキシャル成長させることによって形成されてもよい。
なお、ＳｉＣ層２はｎ型化またはｐ型化されていてもよい。ＳｉＣ層２をｐ型化する不純物（ドーパント）としては、たとえばＢ（ホウ素）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、およびＩｎ（インジウム）のうち少なくとも１種類のものを用いることができる。ＳｉＣ層２をｎ型化する不純物としては、たとえばＮ（窒素）、Ｐ（リン）、およびＡｓ（砒素）のうち少なくとも１種類のものを用いることができる。なお、ｐ型およびｎ型のキャリア濃度を制御するために、Ｖ（バナジウム）などの遷移元素をドープしてもよい。
ＡｌＮ層３は、ＳｉＣ層２の表面に形成されている。ＡｌＮ層３は、ＳｉＣ層２とＧａＮ層４との格子定数の差を緩和するバッファー層としての機能を果たす。ＡｌＮ層３は、たとえばＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。ＡｌＮ層３の成長温度は、たとえば１１００℃以上１３００℃以下とされる。このとき、Ａｌ源ガスとしては、たとえばＴＭＡ（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）や、ＴＥＡ（Ｔｒｉ Ｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3（アンモニア）が用いられる。ＡｌＮ層３の厚さは、１０ｎｍ以上５００ｎｍ以下であることが好ましい。
なお、ＡｌＮ層３は、Ａｌ原子の一部をＩｎ原子およびＧａ原子のうち少なくともいずれか一方で置き換える（但し、Ｉｎの組成比はＡｌの組成比を上回らないものとする）ことにより、ＡｌaＩｎbＧａ1-a-bＮ層（０＜ａ≦１、０≦ｂ＜１、０≦１−ａ−ｂ＜１、ａ＞ｂ、ａ＞１−ａ−ｂ）とされてもよい。また、ＡｌＮ層３は、Ａｌ原子の一部をＧａ原子で置き換えることにより、ＡｌaＧａ1-aＮ層（０＜ａ≦１、ａ＞１−ａ）とされてもよい。但し、ＧａＮ層４の結晶の品質を確保するためには、ＡｌaＩｎbＧａ1-a-bＮ層はＡｌＮ層であること（Ａｌ原子をＩｎ原子およびＧａ原子で置き換えないこと）が好ましい。
複合層６ａ、６ｂ、および６ｃの各々は、この順序でＳｉＣ層２の表面に形成されている。複合層６ａ、６ｂ、および６ｃの各々は、いずれもＧａＮ層とＡｌＮ層とを含んでいる。複合層６ａのＧａＮ層４ａは、ＡｌＮ層３の表面に形成されている。複合層６ａのＡｌＮ層５ａは、ＧａＮ層４ａの表面に形成されている。複合層６ｂのＧａＮ層４ｂは、ＡｌＮ層５ａの表面に形成されている。複合層６ｂのＡｌＮ層５ｂは、ＧａＮ層４ｂの表面に形成されている。複合層６ｃのＧａＮ層４ｃは、ＡｌＮ層５ｂの表面に形成されている。複合層６ｃのＡｌＮ層５ｃは、ＧａＮ層４ｃの表面に形成されている。
以降、ＧａＮ層４ａ、４ｂ、および４ｃのうち任意のものをＧａＮ層４と記し、ＡｌＮ層５ａ、５ｂ、および５ｃのうち任意のものをＡｌＮ層５と記し、複合層６ａ、６ｂ、および６ｃのうち任意のものを複合層６と記すことがある。化合物半導体基板は、少なくとも１つの複合層６を備えていればよい。化合物半導体基板は、好ましくは１層以上９層以下、より好ましくは複数（２層以上９層以下）、さらに好ましくは３層以上６層以下の複合層を備えている。
ＧａＮ層４の厚さは、５０ｎｍ以上５μｍ以下であることが好ましい。これにより、基板の反りを抑制しつつ高品質なＧａＮ層を得ることができる。
ＧａＮ層４ａは、たとえば、ＭＯＣＶＤ法を用いて、次の方法で形成される。始めに、ＧａＮ結晶による三次元核を所定の密度となるように形成させる。続いて、ＡｌＮ層５の成長温度より低い温度で、ＧａＮ結晶による三次元核を横方向成長させて連続的なＧａＮ単結晶膜にする。このとき、Ｇａ源ガスとしては、たとえば、ＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）や、ＴＥＧ（Ｔｒｉ Ｅｔｈｙｌ Ｇａｌｌｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3が用いられる。
さらに、ＧａＮ層４ｂおよび４ｃ（ＧａＮ層４ａ以外のＧａＮ層）の各々は、たとえば、ＭＯＣＶＤ法を用いて、次の方法で形成される。ＡｌＮ層５の成長温度より低い温度で二次元核成長（コヒーレント成長）させて連続的なＧａＮ単結晶膜を形成する。このとき、Ｇａ源ガスとしては、たとえばＴＭＧやＴＥＧなどが用いられる。Ｎ源ガスとしては、たとえばＮＨ3が用いられる。
三次元核を形成させる工程、ＧａＮ結晶による三次元核を横方向に成長させる工程、および二次元核成長工程における処理温度（ＧａＮ層４の成長温度）は、ＡｌＮ層５の成長温度よりも高い温度である。ＧａＮ層４の成長温度は、たとえば９００℃以上１２００℃以下である。
なお、ＧａＮ層４は、Ｇａ原子の一部をＡｌ原子およびＩｎ原子のうち少なくともいずれか一方で置き換えることにより、ＡｌvＩｎwＧａ1-v-wＮ層（０≦ｖ≦０．３、０≦ｗ≦０．４、ｖ＜ａ、１−ａ−ｂ＜１−ｖ−ｗ）とされてもよい。また、ＧａＮ層４は、Ｇａ原子の一部をＡｌ原子で置き換えることにより、ＡｌvＧａ1-vＮ層（０≦ｖ≦０．３、ｖ＜ａ、１−ａ−ｂ＜１−ｖ）とされてもよい。但し、ＧａＮ層４の結晶の品質を確保するためには、ＡｌvＩｎwＧａ1-v-wＮ層はＧａＮ層であること（Ｇａ原子をＡｌ原子およびＩｎ原子で置き換えないこと）が好ましい。
ＡｌＮ層５は、反りの発生を抑制する機能を果たす。また、ＡｌＮ層５が２つのＧａＮ層４に挟まれている場合には、２つのＧａＮ層４の間の応力を緩和する機能を果たす。ＡｌＮ層５は、たとえばＭＯＣＶＤ法を用いて形成される。ＡｌＮ層５の成長温度は、ＡｌＮ層３の成長温度よりも低く、たとえば８００℃以上１２００℃以下とされる。このとき、Ａｌ源ガスとしては、たとえばＴＭＡや、ＴＥＡなどが用いられる。Ｎ源ガスとしては、たとえばＮＨ3が用いられる。ＡｌＮ層５の厚さは、１０ｎｍ以上５００ｎｍ以下であることが好ましい。これにより、ＡｌＮ層５内に形成される転位を低減し、ＧａＮ層４の結晶の品質を良好にすることができる。加えて、ＡｌＮ層５の形成に要する時間を短縮することができる。
なお、ＡｌＮ層５は、Ａｌ原子の一部をＩｎ原子およびＧａ原子のうち少なくともいずれか一方で置き換える（但し、Ｉｎの組成比はＡｌの組成比を上回らないものとする）ことにより、ＡｌxＩｎyＧａ1-x-yＮ層（ｖ＜ｘ≦１、０≦ｙ＜１、０≦１−ｘ−ｙ＜１、１−ｘ−ｙ＜１−ｖ−ｗ、ｃ＜ｘ、１−ｘ−ｙ＜１−ｃ−ｄ、ｘ＞ｙ、ｘ＞１−ｘ−ｙ）とされてもよい。また、ＡｌＮ層５は、Ａｌ原子の一部をＧａ原子で置き換えることにより、ＡｌxＧａ1-xＮ層（ｖ＜ｘ≦１、０＜ｘ≦１、１−ｘ＜１−ｖ、ｃ＜ｘ、１−ｘ＜１−ｃ−ｄ）とされてもよい。但し、ＧａＮ層４の結晶の品質を確保するためには、ＡｌxＩｎyＧａ1-x-yＮ層はＡｌＮ層であること（Ａｌ原子をＩｎ原子およびＧａ原子で置き換えないこと）が好ましい。
ＧａＮ層４がＡｌvＩｎwＧａ1-v-wＮ層であり、ＡｌＮ層５がＡｌxＩｎyＧａ1-x-yＮ層である場合、ＡｌxＩｎyＧａ1-x-yＮ層のＡｌの組成比はＡｌvＩｎwＧａ1-v-wＮ層のＡｌの組成比よりも高く（つまりｖ＜ｘ）、ＡｌxＩｎyＧａ1-x-yＮ層のＧａの組成比はＡｌvＩｎwＧａ1-v-wＮ層のＧａの組成比よりも低い（つまり１−ｘ−ｙ＜１−ｖ−ｗ）。
ＡｌＮとＧａＮとは格子定数が非常に近く、ＡｌＮの格子定数はＧａＮの格子定数よりも小さい。ＡｌＮ層がＧａＮ層を下地として形成されると、ＡｌＮ層は下地のＧａＮ層の結晶構造を引き継がず、ＡｌＮ層とＧａＮ層との界面には滑りが生じる。一方、ＧａＮ層がＡｌＮ層を下地として形成されると、ＧａＮ層は下地のＡｌＮ層に対してコヒーレントに成長し、ＡｌＮ層の格子定数の影響を受けてＧａＮ層内には圧縮応力が働く。その結果、ＧａＮ層へのクラックや反りの発生が抑制される。加えて、ＳｉＣ層２の表面に、上述の成長条件でＡｌＮ層３、ＧａＮ層４、およびＡｌＮ層５の各々を形成することにより、ＧａＮ層４およびＡｌＮ層５の結晶の品質を向上することができる。
少なくとも１つの複合層６において、ＧａＮ層４中のＣおよびＦｅの平均濃度は、ＡｌＮ層５中のＣおよびＦｅの平均濃度よりも高い。
少なくとも１つの複合層６におけるＧａＮ層４のＣおよびＦｅの平均濃度は、１×１０18原子／ｃｍ3以上であることが好ましく、３×１０18原子／ｃｍ3以上であることがより好ましく、５×１０18原子／ｃｍ3以上であることがより好ましい。これにより、ＧａＮ層４の抵抗を大きく増加させることができ、耐圧を向上することができる。一方、少なくとも１つの複合層６におけるＧａＮ層４のＣおよびＦｅの平均濃度は、１×１０20原子／ｃｍ3以下であることが好ましく、１×１０19原子／ｃｍ3以下であることがより好ましい。これにより、ＧａＮ層４の結晶の品質の低下を抑制することができる。少なくとも１つの複合層６におけるＧａＮ層４は、Ｃを含んでいることが好ましい。
ＣおよびＦｅの平均濃度とは、層内におけるＳｉ基板１の表面の法線方向（深さ方向）のＣおよびＦｅの合計の濃度分布の平均値である。層内におけるＳｉ基板１の表面の法線方向のＣおよびＦｅの濃度分布は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定することができる。
Ｃは、たとえば次の方法でＧａＮ層４にドープされる。ＭＯＣＶＤ法を用いてＣを積極的にドープしたＧａＮ層４を形成する場合、Ｃを積極的にドープしないＧａＮ層を成膜する場合とは異なる成膜温度および成膜圧力を採用することで、Ｇａの有機金属に含まれるＣがＧａＮ層４にドープされる。また、ＭＯＣＶＤを行うチャンバー内に有機ガスを導入することにより、ＣがＧａＮ層４にドープされてもよい。さらに、ＣイオンがＧａＮ層４に注入されてもよい。
Ｆｅは、たとえば次の方法でＧａＮ層４にドープされる。ＭＯＣＶＤ法を用いてＧａＮ層４が形成される場合、ＭＯＣＶＤを行うチャンバー内にＦｅの有機金属を導入することにより、ＦｅがＧａＮ層４にドープされる。また、ＦｅイオンがＧａＮ層４に注入されてもよい。
なお、Ｏ（酸素）はＧａＮ層の結晶の品質に悪影響を及ぼすため、ＧａＮ層４はＯを含まないことが好ましい。
ＧａＮ層７は、複合層６ｃの表面に形成されている。ＧａＮ層７には不純物が導入されておらず、ＧａＮ層７はＨＥＭＴの電子走行層となる。ＧａＮ層７は、ＧａＮ層５と同様の方法で形成される。
ＡｌＧａＮ層８は、ＧａＮ層７の表面に形成されている。ＡｌＧａＮ層８はｎ型の導電型を有しており、ＨＥＭＴの障壁層となる。ＡｌＧａＮ層８は、たとえばＭＯＣＶＤ法などにより形成される。
ソース電極１１、ドレイン電極１２、およびゲート電極１３の各々は、ＡｌＧａＮ層８の表面に互いに間隔を空けて形成されている。ソース電極１１およびドレイン電極１２の各々は、ＡｌＧａＮ層８にオーミック接触している。ゲート電極１３は、ＡｌＧａＮ層８にショットキー接触している。ソース電極１１およびドレイン電極１２の各々は、たとえば、ＡｌＧａＮ層８側から順にＴｉ（チタン）層およびＡｌ（アルミニウム）層を積層した構造を有している。ゲート電極１３は、たとえば、ＡｌＧａＮ層８側から順にＮｉ（ニッケル）層およびＡｕ（金）層を積層した構造を有している。ソース電極１１、ドレイン電極１２、およびゲート電極１３の各々は、たとえば蒸着法、ＭＯＣＶＤ法、またはスパッタ法などにより形成される。
本実施の形態のＨＥＭＴは次のように動作する。ＧａＮ層７とＡｌＧａＮ層８とのバンドギャップの差に起因して、ＡｌＧａＮ層８で発生した電子は、ＧａＮ層７におけるＡｌＧａＮ層８とのヘテロ接合界面に集まり、二次元電子ガスを形成する。二次元電子ガスの形成に伴い、ＡｌＧａＮ層８内は、ＧａＮ層７とのヘテロ接合界面から図１中上方向に延びる空乏層と、ゲート電極１３との接合界面から図１中下方向に延びる空乏層とで完全に空乏層化される。
ソース電極１１が接地電位に保たれた状態で、ゲート電極１３およびドレイン電極１２の各々に正の電圧を印加すると、電界効果により二次元電子ガスの濃度が高くなり、ドレイン電極１２からソース電極１１へ電流が流れる。
本実施の形態の化合物半導体基板によれば、ＳｉＣ層２の表面にＡｌＮ層３を形成し、ＡｌＮ層３の表面にＧａＮ層４を形成することにより、ＧａＮ層４の結晶の品質を向上することができる。また、少なくとも１つの複合層６においてＧａＮ層４中のＣおよびＦｅの平均濃度が高いので、ＧａＮ層４の電気抵抗が増加し、化合物半導体基板の耐圧を向上することができる。さらに、少なくとも１つの複合層６においてＡｌＮ層５中のＣおよびＦｅの平均濃度が低いので、その表面に形成されるＧａＮ層４の結晶の品質を向上することができる。すなわち、ＡｌＮ層５中のＣおよびＦｅの平均濃度が高いと、ＡｌＮ層５の表面の平滑性が悪化し、ＡｌＮ層５の表面に形成されるＧａＮ層４に圧縮力が働かなくなる。その結果、ＡｌＮ層５の表面に形成されるＧａＮ層４にクラックや反りが発生しやすくなる。ＧａＮ層４へのクラックや反りの発生は、ＧａＮ層４よりも表面側に形成される各層の品質の低下を招く。ＡｌＮ層５表面の平滑性を確保するためには、ＡｌＮ層５中のＣおよびＦｅの平均濃度を可能な限り低くすることする必要がある。
なお、ＡｌＮ層はＧａＮ層に比べて電気抵抗が高いため、仮にＡｌＮ層へＣまたはＦｅを積極的にドープしたとしても、耐圧が向上する効果は小さいものである。このため、ＡｌＮ層３へは積極的にＣまたはＦｅをドープしないことが好ましい。
次に、複合層中のＣおよびＦｅの濃度分布の例について説明する。
図２は、本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第１の例を示すグラフである。
図２を参照して、本例では、全ての複合層６ａ、６ｂ、および６ｃの各々において、ＧａＮ層４ａ、４ｂ、および４ｃの各々の層中のＣおよびＦｅの平均濃度が、ＡｌＮ層５ａ、５ｂ、および５ｃの各々の層中のＣおよびＦｅの平均濃度よりも高い。ＧａＮ層４ａ、４ｂ、および４ｃの各々の内部におけるＣおよびＦｅの濃度は、Ｓｉ基板１の表面からの距離にかかわらず一定値（濃度Ｃ１）である。ＧａＮ層４ａ、４ｂ、および４ｃの各々の層中のＣおよびＦｅの平均濃度は、いずれも濃度Ｃ１である。ＡｌＮ層５ａ、５ｂ、および５ｃの各々におけるＣおよびＦｅの濃度は、Ｓｉ基板１の表面からの距離にかかわらず一定値（濃度Ｃ１１）である。ＡｌＮ層５ａ、５ｂ、および５ｃの各々の層中のＣおよびＦｅの平均濃度は、いずれも濃度Ｃ１１（＜Ｃ１）である。
本例によれば、ＣおよびＦｅの濃度分布が均一な複合層を形成することができる。
図３は、本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第２の例を示すグラフである。
図３を参照して、本例では、複合層６ａおよび６ｂの各々において、ＧａＮ層４ａおよび４ｂの各々の層中のＣおよびＦｅの平均濃度は、ＡｌＮ層５ａおよび５ｂの各々の層中のＣおよびＦｅの平均濃度よりも高い。一方、複合層６ｃにおいて、ＧａＮ層４ｃ中のＣおよびＦｅの平均濃度は、ＡｌＮ層５ｃ中のＣおよびＦｅの平均濃度よりも低い。ＧａＮ層４ａ、４ｂ、および４ｃの各々の内部におけるＣおよびＦｅの濃度は、Ｓｉ基板１の表面からの距離にかかわらず一定値である。ＡｌＮ層５ａ、５ｂ、および５ｃの各々におけるＣおよびＦｅの濃度は、Ｓｉ基板１の表面からの距離にかかわらず一定値（濃度Ｃ１１）である。ＡｌＮ層５ａ、５ｂ、および５ｃの各々の層中のＣおよびＦｅの平均濃度は、いずれも濃度Ｃ１１（Ｃ３＜Ｃ１１＜Ｃ２）である。
ＧａＮ層４ａ、４ｂ、および４ｃの各々のＣおよびＦｅの平均濃度は、ＳｉＣ層２に最も近いＧａＮ層４ａから、ＳｉＣ層２から最も遠いＧａＮ層４ｃに向かって減少している。具体的には、ＧａＮ層４ａのＣおよびＦｅの平均濃度は濃度Ｃ１である。ＧａＮ層４ｂのＣおよびＦｅの平均濃度は濃度Ｃ２（＜Ｃ１）である。ＧａＮ層４ｃのＣおよびＦｅの平均濃度は濃度Ｃ３（＜Ｃ２）である。
本例によれば、ＳｉＣ層２に近いＧａＮ層４（主にＧａＮ層４ａ）が耐圧を向上する役割を果たし、ＳｉＣ層２から離れたＧａＮ層４（主にＧａＮ層４ｃ）がＧａＮ層４の結晶の品質を向上する役割を果たす。その結果、耐圧および結晶の品質の両方を効果的に向上することができる。
なお、ＡｌＮ層５ａ、５ｂ、および５ｃの各々のＣおよびＦｅの平均濃度が、ＳｉＣ層２に最も近いＡｌＮ層５ａから、ＳｉＣ層２から最も遠いＡｌＮ層５ｃに向かって減少していてもよい。
図４は、本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第３の例を示すグラフである。
図４を参照して、本例では、ＧａＮ層４ａ、４ｂ、および４ｃの各々の内部におけるＣおよびＦｅの濃度は、裏面側（Ｓｉ基板１に近い側）から表面側（Ｓｉ基板１に遠い側）に向かって変化している。具体的には、ＧａＮ層４ａ内のＣおよびＦｅの濃度は、裏面側から表面側に向かって濃度Ｃ１Ａから濃度Ｃ１Ｂ（＜Ｃ１＜Ｃ１Ａ）に減少している。ＧａＮ層４ｂ内のＣおよびＦｅの濃度は、裏面側から表面側に向かって濃度Ｃ２Ａから濃度Ｃ２Ｂ（＜Ｃ２＜Ｃ２Ａ）に減少している。ＧａＮ層４ｃ内のＣおよびＦｅの濃度は、裏面側から表面側に向かって濃度Ｃ３Ａから濃度Ｃ３Ｂ（＜Ｃ３＜Ｃ３Ａ）に減少している。
ＧａＮ層４ａ、４ｂ、および４ｃの各々のＣおよびＦｅの平均濃度は、ＳｉＣ層２に最も近いＧａＮ層４ａから、ＳｉＣ層２から最も遠いＧａＮ層４ｄに向かって減少している。具体的には、ＧａＮ層４ａのＣおよびＦｅの平均濃度は濃度Ｃ１である。ＧａＮ層４ｂのＣおよびＦｅの平均濃度は濃度Ｃ２（＜Ｃ１）である。ＧａＮ層４ｃのＣおよびＦｅの平均濃度は濃度Ｃ３（＜Ｃ２）である。ＡｌＮ層５ａ、５ｂ、および５ｃの各々におけるＣおよびＦｅの濃度は、Ｓｉ基板１の表面からの距離にかかわらず一定値（濃度Ｃ１１）である。ＡｌＮ層５ａ、５ｂ、および５ｃの各々の層中のＣおよびＦｅの平均濃度は、いずれも濃度Ｃ１１（Ｃ３＜Ｃ１１＜Ｃ２）である。
本例によれば、第２の例と同様の効果を得ることができるとともに、ＧａＮ層４の内部のＣおよびＦｅの濃度分布を変動のあるものにすることができる。
なお、ＡｌＮ層５ａ、５ｂ、および５ｃの各々の内部におけるＣおよびＦｅの濃度が、裏面側（Ｓｉ基板１に近い側）から表面側（Ｓｉ基板１に遠い側）に向かって変化していてもよい。
図５は、本発明の第１の実施の形態の化合物半導体基板における、Ｓｉ基板表面からの距離と、複合層中のＣおよびＦｅの濃度との関係の第４の例を示すグラフである。なお図５では、ＧａＮ層４ａ内のＣおよびＦｅの濃度分布のみを抜粋して示している。
図５を参照して、本例では、ＧａＮ層４ａが、ＣおよびＦｅの濃度が互いに異なる複数の層で構成されている。ＧａＮ層４ａは、第１の層３１と、第２の層３２と、第３の層３３とを含んでいる。第２の層３２は、第１の層３１の表面に形成されている。第３の層３３は、第２の層３２の表面に形成されている。第１の層３１、第２の層３２、および第３の層３３の各々の内部のＣおよびＦｅの濃度は、Ｓｉ基板１の表面からの距離にかかわらず一定値である。第２の層３２のＣおよびＦｅの平均濃度は濃度Ｃ４である。第１の層３１および第３の層３３の各々のＣおよびＦｅの平均濃度は濃度Ｃ５（＜Ｃ４）である。ＧａＮ層４ａのＣおよびＦｅの平均濃度はＣ１（Ｃ５＜Ｃ１＜Ｃ４、Ｃ１１＜Ｃ１）である。
本例によれば、第２の層３２が耐圧を向上する役割を果たし、第１の層３１および第３の層の各々がＡｌＮ層３および５ａの各々との界面を平坦にする役割を果たす。その結果、耐圧および結晶の品質の両方を効果的に向上するとともに、反りおよびクラックの発生を効果的に抑制することができる。
なお、本例において、ＧａＮ層４ｂおよび４ｃの各々は、ＧａＮ層４ａの内部のＣおよびＦｅの濃度分布と同様のＣおよびＦｅの濃度分布を有していてもよいし、ＧａＮ層４ａの内部のＣおよびＦｅの濃度分布とは異なるＣおよびＦｅの濃度分布を有していてもよい。ＡｌＮ層５が、ＧａＮ層４ａと同様に、ＣおよびＦｅの濃度が互いに異なる複数の層で構成されていてもよい。
［第２の実施の形態］
図６は、本発明の第２の実施の形態における化合物半導体基板の構成を示す断面図である。
図６を参照して、本実施の形態における化合物半導体基板は、Ｓｉ基板の代わりにＳＯＩ基板１を備えている点において、第１の実施の形態の化合物半導体基板とは異なっている。ＳＯＩ基板とは、絶縁膜上に形成した単結晶Ｓｉの基板である。ＳＯＩ基板１は、Ｓｉ基板２１と、ＳｉＯ2（二酸化ケイ素）層２２と、ＳＯＩ層２３とを含んでいる。Ｓｉ基板２１の表面にはＳｉＯ2層２２が形成されている。ＳｉＯ2層２２の表面にはＳｉよりなるＳＯＩ層２３が形成されている。ＳＯＩ基板１は任意の方法で作製される。
本実施の形態における化合物半導体基板の上述以外の構成や、複合層中のＣおよびＦｅの濃度分布などは、第１の実施の形態における化合物半導体基板の場合と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態によれば、ＳｉＣ層２の下地としてＳＯＩ基板１を用いることで、化合物半導体基板の接合容量を小さくすることができ、耐圧を向上することができる。
［その他］
化合物半導体基板が複数の複合層６を備え、複数の複合層６の各々におけるＧａＮ層４に相当する層がＡｌvＩｎwＧａ1-v-wＮ層（０≦ｖ≦０．３、０≦ｗ≦０．４、ｖ＜ａ、１−ａ−ｂ＜１−ｖ−ｗ）で構成されている場合、複数の複合層６における一のＡｌvＩｎwＧａ1-v-wＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比と、他のＡｌvＩｎwＧａ1-v-wＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比とは、互いに異なっていてもよい。また、複数の複合層６の各々におけるＡｌＮ層５に相当する層がＡｌxＩｎyＧａ1-x-yＮ層（ｖ＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１、１−ｘ−ｙ＜１−ｖ−ｗ、ｃ＜ｘ、１−ｘ−ｙ＜１−ｃ−ｄ）で構成されている場合、複数の複合層６における一のＡｌxＩｎyＧａ1-x-yＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比と、他のＡｌxＩｎyＧａ1-x-yＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比とは、互いに異なっていてもよい。
化合物半導体基板に形成されるデバイスは任意のデバイスであればよく、上述のものの他、トランジスタ、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、サイリスタ、または半導体レーザーなどであってもよい。化合物半導体基板は、ＡｌxＩｎyＧａ1-x-yＮ層の表面側に形成された第１の電極と第２電極との間に流れる電流の大きさが、第１の電極と第２の電極との間の電圧に依存するものであればよい。
上述の実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ Ｓｉ（ケイ素）基板またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板
２ ＳｉＣ層
３，５，５ａ，５ｂ，５ｃ ＡｌＮ（窒化アルミニウム）層
４，４ａ，４ｂ，４ｃ，７ ＧａＮ（窒化ガリウム）層
６，６ａ，６ｂ，６ｃ 複合層
８ ＡｌＧａＮ（窒化アルミニウムガリウム）層
１１ ソース電極
１２ ドレイン電極
１３ ゲート電極
２１ Ｓｉ基板
２２ ＳｉＯ2（酸化ケイ素）層
２３ Ｓｉ層
３１ 第１の層
３２ 第２の層
３３ 第３の層

Claims (10)

  1. Ｓｉ基板またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と、
    前記基板の表面に形成されたＳｉＣ層と、
    前記ＳｉＣ層の表面に形成されたＡｌaＩｎbＧａ1-a-bＮ層（０＜ａ≦１、０≦ｂ＜１、０≦１−ａ−ｂ＜１、ａ＞ｂ、ａ＞１−ａ−ｂ）と、
    前記ＡｌaＩｎbＧａ1-a-bＮ層の表面に形成された複合層と、
    前記複合層の表面に形成されたＡｌcＩｎdＧａ1-c-dＮ層（０≦ｃ≦０．３、０≦ｄ≦０．４、ｃ＜ａ、１−ａ−ｂ＜１−ｃ−ｄ）とを備え、
    前記複合層は、５０ｎｍ以上５μｍ以下の厚さを有するＡｌvＩｎwＧａ1-v-wＮ層（０≦ｖ≦０．３、０≦ｗ≦０．４、ｖ＜ａ、１−ａ−ｂ＜１−ｖ−ｗ）と、前記ＡｌvＩｎwＧａ1-v-wＮ層の表面に形成された１０ｎｍ以上５００ｎｍ以下の厚さを有するＡｌxＩｎyＧａ1-x-yＮ層（ｖ＜ｘ≦１、０≦ｙ＜１、０≦１−ｘ−ｙ＜１、１−ｘ−ｙ＜１−ｖ−ｗ、ｃ＜ｘ、１−ｘ−ｙ＜１−ｃ−ｄ、ｘ＞ｙ、ｘ＞１−ｘ−ｙ）とを含み、
    前記複合層は１層以上９層以下であり、少なくとも１つの前記複合層において、前記ＡｌvＩｎwＧａ1-v-wＮ層中のＣおよびＦｅの平均濃度は、前記ＡｌxＩｎyＧａ1-x-yＮ層中のＣおよびＦｅの平均濃度よりも高く、
    少なくとも１つの前記複合層における前記Ａｌ v Ｉｎ w Ｇａ 1-v-w Ｎ層中のＣおよびＦｅの平均濃度は、３×１０ 18 原子／ｃｍ 3 以上１×１０ 19 原子／ｃｍ 3 以下である、化合物半導体基板。
  2. Ｓｉ基板またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と、
    前記基板の表面に形成されたＳｉＣ層と、
    前記ＳｉＣ層の表面に形成されたＡｌaＩｎbＧａ1-a-bＮ層（０＜ａ≦１、０≦ｂ＜１、０≦１−ａ−ｂ＜１、ａ＞ｂ、ａ＞１−ａ−ｂ）と、
    前記ＡｌaＩｎbＧａ1-a-bＮ層の表面に形成された複合層と、
    前記複合層の表面に形成されたＡｌcＩｎdＧａ1-c-dＮ層（０≦ｃ≦０．３、０≦ｄ≦０．４、ｃ＜ａ、１−ａ−ｂ＜１−ｃ−ｄ）とを備え、
    前記複合層は、ＡｌvＩｎwＧａ1-v-wＮ層（０≦ｖ≦０．３、０≦ｗ≦０．４、ｖ＜ａ、１−ａ−ｂ＜１−ｖ−ｗ）と、前記ＡｌvＩｎwＧａ1-v-wＮ層の表面に形成されたＡｌxＩｎyＧａ1-x-yＮ層（ｖ＜ｘ≦１、０≦ｙ＜１、０≦１−ｘ−ｙ＜１、１−ｘ−ｙ＜１−ｖ−ｗ、ｃ＜ｘ、１−ｘ−ｙ＜１−ｃ−ｄ、ｘ＞ｙ、ｘ＞１−ｘ−ｙ）とを含み、
    少なくとも１つの前記複合層において、前記ＡｌvＩｎwＧａ1-v-wＮ層中のＣおよびＦｅの平均濃度は、前記ＡｌxＩｎyＧａ1-x-yＮ層中のＣおよびＦｅの平均濃度よりも高く、
    少なくとも１つの前記複合層における前記ＡｌvＩｎwＧａ1-v-wＮ層は、第１の層と、前記第１の層の表面に形成された第２の層と、前記第２の層の表面に形成された第３の層とを含み、
    前記第２の層中のＣおよびＦｅの平均濃度は、前記第１の層中のＣおよびＦｅの平均濃度および前記第３の層中のＣおよびＦｅの平均濃度よりも高い、化合物半導体基板。
  3. 前記複合層は複数であり、
    複数の前記複合層のうち少なくとも１つの前記複合層における前記ＡｌvＩｎwＧａ1-v-wＮ層はＣを含む、請求項１または２に記載の化合物半導体基板。
  4. 前記複数の複合層における前記ＡｌvＩｎwＧａ1-v-wＮ層の各々のＣおよびＦｅの平均濃度は、前記ＳｉＣ層に最も近い前記ＡｌvＩｎwＧａ1-v-wＮ層から、前記ＳｉＣ層から最も遠い前記ＡｌvＩｎwＧａ1-v-wＮ層に向かって減少している、請求項３に記載の化合物半導体基板。
  5. 前記複数の複合層は３層以上６層以下である、請求項３または４に記載の化合物半導体基板。
  6. 前記複数の複合層における一の前記ＡｌvＩｎwＧａ1-v-wＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比と、他の前記ＡｌvＩｎwＧａ1-v-wＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比とは互いに異なり、
    前記複数の複合層における一の前記ＡｌxＩｎyＧａ1-x-yＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比と、他の前記ＡｌxＩｎyＧａ1-x-yＮ層のＡｌ、Ｉｎ、およびＧａの各々の組成比とは互いに異なる、請求項３〜５のいずれかに記載の化合物半導体基板。
  7. 少なくとも１つの前記複合層における前記ＡｌvＩｎwＧａ1-v-wＮ層の内部のＣおよびＦｅの濃度は、前記ＳｉＣ層に近い側から前記ＳｉＣ層から遠い側に向かう方向で変化している、請求項１〜６のいずれかに記載の化合物半導体基板。
  8. 前記ＡｌvＩｎwＧａ1-v-wＮ層はＡｌvＧａ1-vＮ層（０≦ｖ≦０．３、ｖ＜ａ、１−ａ−ｂ＜１−ｖ）であり、
    前記ＡｌxＩｎyＧａ1-x-yＮ層はＡｌxＧａ1-xＮ層（ｖ＜ｘ≦１、０＜ｘ≦１、１−ｘ＜１−ｖ、ｃ＜ｘ、１−ｘ＜１−ｃ−ｄ、ｘ＞１−ｘ）である、請求項１〜７のいずれかに記載の化合物半導体基板。
  9. 前記ＡｌvＩｎwＧａ1-v-wＮ層はＧａＮ層であり、
    前記ＡｌxＩｎyＧａ1-x-yＮ層はＡｌＮ層である、請求項８に記載の化合物半導体基板。
  10. 前記ＡｌcＩｎdＧａ1-c-dＮ層の表面側に形成された第１および第２電極をさらに備え、
    前記第１の電極と前記第２の電極との間に流れる電流の大きさは、前記第１の電極と前記第２の電極との間の電圧に依存する、請求項１〜９のいずれかに記載の化合物半導体基板。
JP2015046375A 2015-03-09 2015-03-09 化合物半導体基板 Active JP6473017B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015046375A JP6473017B2 (ja) 2015-03-09 2015-03-09 化合物半導体基板
US15/556,531 US10186421B2 (en) 2015-03-09 2016-01-14 Composite semiconductor substrate
CN201680013366.XA CN107408511B (zh) 2015-03-09 2016-01-14 化合物半导体基板
KR1020177028213A KR102573938B1 (ko) 2015-03-09 2016-01-14 화합물 반도체 기판
PCT/JP2016/050987 WO2016143381A1 (ja) 2015-03-09 2016-01-14 化合物半導体基板
EP16761353.8A EP3270409A4 (en) 2015-03-09 2016-01-14 Compound semiconductor substrate
TW105102886A TWI712075B (zh) 2015-03-09 2016-01-29 化合物半導體基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015046375A JP6473017B2 (ja) 2015-03-09 2015-03-09 化合物半導体基板

Publications (2)

Publication Number Publication Date
JP2016167517A JP2016167517A (ja) 2016-09-15
JP6473017B2 true JP6473017B2 (ja) 2019-02-20

Family

ID=56880187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015046375A Active JP6473017B2 (ja) 2015-03-09 2015-03-09 化合物半導体基板

Country Status (7)

Country Link
US (1) US10186421B2 (ja)
EP (1) EP3270409A4 (ja)
JP (1) JP6473017B2 (ja)
KR (1) KR102573938B1 (ja)
CN (1) CN107408511B (ja)
TW (1) TWI712075B (ja)
WO (1) WO2016143381A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6925117B2 (ja) * 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
JP6781095B2 (ja) * 2017-03-31 2020-11-04 エア・ウォーター株式会社 化合物半導体基板
JP6692334B2 (ja) 2017-09-20 2020-05-13 株式会社東芝 半導体基板及び半導体装置
JP6812333B2 (ja) * 2017-12-08 2021-01-13 エア・ウォーター株式会社 化合物半導体基板
EP3503163A1 (en) * 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
JP6898222B2 (ja) * 2017-12-27 2021-07-07 エア・ウォーター株式会社 化合物半導体基板
JP2020098829A (ja) * 2018-12-17 2020-06-25 株式会社ナノマテリアル研究所 パワーデバイスの製造方法およびそれにより製造されるパワーデバイス
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
JP2020113693A (ja) * 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板
CN113439342B (zh) 2019-02-01 2024-05-31 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
JP7120334B2 (ja) * 2019-02-05 2022-08-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
US12243739B2 (en) * 2019-10-23 2025-03-04 Mitsubishi Electric Corporation Semiconductor wafer and method for manufacturing same
US12274082B2 (en) 2021-04-12 2025-04-08 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12279444B2 (en) 2021-04-12 2025-04-15 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12125902B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN117203775A (zh) 2021-04-12 2023-12-08 英诺赛科(苏州)半导体有限公司 半导体器件及其制造方法
US12125801B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12289901B2 (en) 2021-04-12 2025-04-29 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12317532B2 (en) 2021-04-12 2025-05-27 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
WO2022219861A1 (ja) * 2021-04-15 2022-10-20 ソニーグループ株式会社 半導体装置、及び無線通信装置
JP7815775B2 (ja) * 2022-01-14 2026-02-18 富士電機株式会社 窒化物半導体装置の製造方法
CN114864379B (zh) * 2022-04-22 2026-01-27 江苏第三代半导体研究院有限公司 改善位错缺陷的外延方法及其外延片
WO2024024822A1 (ja) * 2022-07-27 2024-02-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
TWI830472B (zh) * 2022-08-18 2024-01-21 環球晶圓股份有限公司 發光元件製造方法
CN118588710A (zh) * 2023-03-02 2024-09-03 苏州晶湛半导体有限公司 一种复合衬底及其制备方法
EP4614548A1 (en) * 2024-03-08 2025-09-10 Epinovatech AB A semiconductor structure with strained bottom layer
KR102923407B1 (ko) * 2024-04-02 2026-02-06 웨이브로드 주식회사 전기 절연성이 강화된 GaN HEMT용 에피택시 웨이퍼 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3752810B2 (ja) * 1997-11-26 2006-03-08 昭和電工株式会社 エピタキシャルウェハおよびその製造方法並びに半導体素子
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2010232297A (ja) 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP5188545B2 (ja) 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP5624940B2 (ja) 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5546514B2 (ja) 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP6052570B2 (ja) * 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
JP6002508B2 (ja) 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
WO2014050250A1 (ja) * 2012-09-25 2014-04-03 古河電気工業株式会社 半導体積層基板および半導体素子
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US9245736B2 (en) * 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
US9748344B2 (en) * 2015-07-08 2017-08-29 Coorstek Kk Nitride semiconductor substrate having recesses at interface between base substrate and initial nitride
FR3041470B1 (fr) * 2015-09-17 2017-11-17 Commissariat Energie Atomique Structure semi-conductrice a tenue en tension amelioree
JP6465785B2 (ja) * 2015-10-14 2019-02-06 クアーズテック株式会社 化合物半導体基板

Also Published As

Publication number Publication date
CN107408511A (zh) 2017-11-28
EP3270409A4 (en) 2018-11-21
TWI712075B (zh) 2020-12-01
TW201707063A (zh) 2017-02-16
JP2016167517A (ja) 2016-09-15
CN107408511B (zh) 2021-01-08
KR102573938B1 (ko) 2023-09-05
EP3270409A1 (en) 2018-01-17
US20180053647A1 (en) 2018-02-22
US10186421B2 (en) 2019-01-22
KR20170122267A (ko) 2017-11-03
WO2016143381A1 (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
JP6473017B2 (ja) 化合物半導体基板
CN107068749B (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
JP5524235B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5787417B2 (ja) 窒化物半導体基板
JP5919703B2 (ja) 半導体装置
TWI814756B (zh) 化合物半導體基板
US20200020778A1 (en) Compound semiconductor substrate
JP2011166067A (ja) 窒化物半導体装置
WO2015171705A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP4888537B2 (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
TWI740457B (zh) 半導體結構以及半導體裝置
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP5917849B2 (ja) 半導体基板および電子デバイス
JP2017092369A (ja) Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
JP2017143139A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190124

R150 Certificate of patent or registration of utility model

Ref document number: 6473017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250