JP7120334B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7120334B2
JP7120334B2 JP2020570234A JP2020570234A JP7120334B2 JP 7120334 B2 JP7120334 B2 JP 7120334B2 JP 2020570234 A JP2020570234 A JP 2020570234A JP 2020570234 A JP2020570234 A JP 2020570234A JP 7120334 B2 JP7120334 B2 JP 7120334B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
channel layer
semiconductor device
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020570234A
Other languages
English (en)
Other versions
JPWO2020161791A1 (ja
Inventor
亮平 野々田
淳史 惠良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020161791A1 publication Critical patent/JPWO2020161791A1/ja
Application granted granted Critical
Publication of JP7120334B2 publication Critical patent/JP7120334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１には、高純度のＧａＮ層の上下に不純物を添加したＡｌＧａＮ層を設け、ヘテロ界面を２段形成してなるヘテロ積層膜を有するヘテロ構造電界効果トランジスタが開示されている。ソース－ドレイン間の各ヘテロ界面のＧａＮ層側には、夫々チャンネルが形成される。この構造によれば、チャンネルがデバイス深さ方向に複数並列に形成され、ＯＮ抵抗がチャンネル数に反比例して低減する。従って、通電損失の低減が図れる。
国際公開第２０００／６５６６３号
特許文献１のようなヘテロ構造電界効果トランジスタでは、チャネル層に炭素が高濃度に取り込まれ、電流コラプスが顕著になるおそれがある。また、ヘテロ構造電界効果トランジスタでは、リーク電流が発生するおそれがある。
本発明は上述の問題を解決するためになされたものであり、その目的は、電流コラプスおよびリーク電流を抑制できる半導体装置および半導体装置の製造方法を得ることである。
本願の発明に係る半導体装置は、基板と、該基板の上に重なる複数の半導体層と、該複数の半導体層の上に設けられたゲート電極、ドレイン電極およびソース電極と、を備え、該複数の半導体層の各々は、ＧａＮから形成されるチャネル層と、該チャネル層の上面に接して設けられ、ＡｌｘＧａ１－ｘＮから形成されるバリア層と、を有し、該複数の半導体層のうち最上の半導体層が有するチャネル層の炭素濃度は、該複数の半導体層のうち該最上の半導体層以外の半導体層が有するチャネル層の炭素濃度の平均値よりも低い。
本願の発明に係る半導体装置の製造方法は、Ｇａ原料ガスとＮ原料ガスを供給し、基板の上にＧａＮから形成される下部チャネル層を成長させる第１工程と、該Ｇａ原料ガスと該Ｎ原料ガスとＡｌ原料ガスを供給し、該下部チャネル層の上面と接するようにＡｌｘＧａ１－ｘＮから形成される下部バリア層を成長させる第２工程と、該第１工程よりもV／III比を大きくした状態で該Ｇａ原料ガスと該Ｎ原料ガスを供給し、該下部バリア層の上にＧａＮから形成される上部チャネル層を成長させる第３工程と、該Ｇａ原料ガスと該Ｎ原料ガスと該Ａｌ原料ガスを供給し、該上部チャネル層の上面と接するようにＡｌｘＧａ１－ｘＮから形成される上部バリア層を成長させる第４工程と、該上部バリア層の上にゲート電極、ドレイン電極およびソース電極を形成する工程と、を備える。
本願の発明に係る半導体装置では、複数の半導体層のうち最上の半導体層が有するチャネル層の炭素濃度は、下層のチャネル層の炭素濃度の平均値よりも低い。トラップの影響を受け易い最上のチャネル層の炭素濃度を低くすることで、電流コラプスを有効に抑制できる。また、下層のチャネル層の炭素濃度は高く設定される。このため、炭素によるリーク電流抑制の効果を得ることができる。
本願の発明に係る半導体装置の製造方法では、第３工程において、第１工程よりもV／III比を大きくした状態で上部チャネル層を成長させる。従って、上部チャネル層の炭素濃度は、下部チャネル層の炭素濃度よりも低くなる。トラップの影響を受け易い上部チャネル層の炭素濃度を低くすることで、電流コラプスを有効に抑制できる。また、下部チャネル層の炭素濃度は高く設定される。このため、下部チャネル層において炭素によるリーク電流抑制の効果を得ることができる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の製造方法を説明する図である。 実施の形態１の変形例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の製造方法を説明する図である。 比較例に係る半導体装置の製造方法を説明する図である。 実施の形態３に係る半導体装置の製造方法を説明する図である。
本発明の実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、２次元電子ガスを利用した高電子移動度トランジスタ（ＨＥＭＴ、Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）である。半導体装置１００は、III族窒化物半導体エピタキシャルウエハから形成される。半導体装置１００は、基板１０、核形成層１２、高抵抗層１４、下部半導体層１７、上部半導体層２１、ゲート電極２４、ドレイン電極２６およびソース電極２８を備える。なお、図１は実際の各層の厚さの比率を表すものではない。
基板１０は炭化ケイ素から形成される。基板１０は、ＳｉＣに限らず、Ｓｉ、サファイアまたはＧａＮ単結晶から形成されても良い。基板１０の材料は、ＧａＮのエピタキシャル成長に適していれば良い。基板１０は、高抵抗で半絶縁性を示す導電型であることが好ましいが、これに限定されるものではない。
基板１０の上にはＡｌＮによって形成される核形成層１２が設けられる。核形成層１２の厚さは、例えば３０ｎｍである。核形成層１はＡｌＮに限らず、ＡｌｘＧａ１－ｘＮであっても良い。また、核形成層１は組成の異なる複数のＡｌｘＧａ１－ｘＮを重ねた多層構造であっても良い。
核形成層１２の上には高抵抗層１４が設けられる。高抵抗層１４はＧａＮから形成される。高抵抗層１４の厚さは、例えば３００ｎｍである。
高抵抗層１４の上には下部半導体層１７が設けられる。下部半導体層１７は、ＧａＮから形成される下部チャネル層１６と、下部チャネル層１６の上面に接して設けられ、ＡｌｘＧａ１－ｘＮから形成される下部バリア層１８とを有する。ここで、０＜ｘ＜１である。
下部チャネル層１６は意図的なドーピングがなされていないアンドープ層である。下部チャネル層１６は不純物として炭素を含む。下部チャネル層１６の膜厚は、例えば１０００ｎｍである。また、下部バリア層１８の膜厚は、５～１０ｎｍ程度であり、好ましくは１０ｎｍ程度である。なお、高抵抗層１４を設けず、下部チャネル層１６を核形成層１２の上に形成しても良い。
下部チャネル層１６のうち下部バリア層１８との界面には、下部２次元電子ガス層１６ａが形成される。電子走行層である下部チャネル層１６と電子供給層である下部バリア層１８はヘテロ接合を形成する。ヘテロ界面には、分極効果により電子が蓄積し、高濃度の２次元電子ガスが形成される。下部２次元電子ガス層１６ａは、２次元電子ガスが形成される層である。
下部半導体層１７の上には、上部半導体層２１が設けられる。上部半導体層２１は、ＧａＮから形成される上部チャネル層２０と、上部チャネル層２０の上面に接して設けられ、ＡｌｘＧａ１－ｘＮから形成される上部バリア層２２とを有する。ここで、０＜ｘ＜１である。
上部チャネル層２０は、意図的なドーピングがなされていないアンドープ層である。上部チャネル層２０は不純物として炭素を含む。上部チャネル層２０の炭素濃度は、下部チャネル層１６の炭素濃度よりも低い。上部チャネル層２０の膜厚は５～１５ｎｍであり、好ましくは１０ｎｍである。上部バリア層２２の膜厚は、例えば２０ｎｍである。
上部チャネル層２０のうち上部バリア層２２との界面には、上部２次元電子ガス層２０ａが形成される。電子走行層である上部チャネル層２０と電子供給層である上部バリア層２２はヘテロ接合を形成する。ヘテロ界面には、分極効果により電子が蓄積し、高濃度の２次元電子ガスが形成される。上部２次元電子ガス層２０ａは、２次元電子ガスが形成される層である。
なお、下部２次元電子ガス層１６ａと上部２次元電子ガス層２０ａとの距離が離れすぎると、デバイス動作時に複数チャネルとして意図した動作ができない場合がある。このため、下部バリア層１８と上部チャネル層２０の膜厚の和は２０ｎｍ以下であることが好ましい。これにより、デバイス動作時に複数のチャネルを安定して機能させることができる。
また、下部バリア層１８は、ＡｌｘＧａ１－ｘＮのｘが０．２以上となるように構造設計しておくことが望ましい。下部バリア層１８の膜厚は薄いため、下部チャネル層１６に２次元電子ガスが形成されにくい場合がある。下部バリア層１８のｘを十分大きく設計することで、下部チャネル層１６に２次元電子ガスを確実に形成できる。
上部半導体層２１の上には、ゲート電極２４、ドレイン電極２６およびソース電極２８が設けられる。また、上部バリア層２２と、ゲート電極２４、ドレイン電極２６およびソース電極２８との間に、キャップ層を設けても良い。キャップ層は、ＧａＮなどの窒化物半導体から形成される。
図２は、実施の形態１に係る半導体装置１００の製造方法を説明する図である。図２は、下部バリア層１８の形成工程から上部バリア層２２の形成工程までの条件シーケンスを示す。図２の横軸、縦軸は、必ずしも正確な比率を表すものではない。
下部チャネル層１６、下部バリア層１８、上部チャネル層２０、上部バリア層２２は半導体エピタキシャル層である。これらの層は、有機金属気相成長（ＭＯＣＶＤ： Ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によって形成される。これに限らず、分子線エピタキシー法などの成長法を用いても構わない。
半導体エピタキシャル層の形成において、Ｇａ原料ガスとしてトリメチルガリウム（ＴＭＧａ）またはトリエチルガリウム（ＴＥＧａ）、Ａｌ原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）を用いる。また、Ｎ原料ガスとしてアンモニアを用いる。キャリアガスは水素または窒素である。各原料ガスはこれらに限定されるものではない。
まず、成長炉内で、基板１０の上に核形成層１２を形成する。核形成層１２の形成時の炉内の成長温度は、例えば１１００度である。次に、核形成層１２の上に高抵抗層１４を形成する。高抵抗層１４の形成時には、ドーピングガスとしてＣｐ２Ｆｅを用いる。これにより、高抵抗層１４に鉄を例えば、1×１０１８ｃｍ‐３添加する。成長条件は、例えば成長温度が１０５０度、成長圧力が２００ｍｂａｒ、V／III比が１０００である。なお、高抵抗層１４の高抵抗化のための添加元素はＦｅに限らず、炭素であっても良い。また、鉄と炭素の両方を同時に用いても良い。
次に、第１工程を実施する。第１工程では、成長炉内で基板１０にＧａ原料ガスとＮ原料ガスを供給し、高抵抗層１４の上に下部チャネル層１６を成長させる。下部チャネル層１６の成長条件は、高抵抗層１４と同じであっても良いし、変えても良い。
下部チャネル層１６の形成後、III族原料ガスであるＧａ原料ガスの供給を停止する。また、成長温度を昇温し、成長圧力を低くする。昇温および降圧が完了後、第２工程を実施する。第２工程では、成長炉内で基板１０にＧａ原料ガスとＮ原料ガスとＡｌ原料ガスを供給し、下部チャネル層１６の上面と接するように下部バリア層１８を成長させる。
ここで、成長温度が高い方がＡｌＧａＮの結晶品質を向上できる。また、成長圧力が低い方が、ＴＭＡｌガスと他原料ガスの間で生じる寄生反応を抑制できる。これにより、基板１０上以外での原料消費を抑制できる。下部バリア層１８には、ケイ素または酸素のドーピングがなされても良い。成長条件は、例えは成長温度が１１００度、成長圧力が５０ｍｂａｒである。
下部チャネル層１６の形成後、Ａｌ原料ガスおよびＧａ原料ガスの供給を停止する。また、成長温度の降温および成長圧力の高圧化を行う。目的とする炉内雰囲気に到達した後、Ｇａ原料ガスの供給を開始し第３工程を実施する。第３工程では、Ｇａ原料ガスとＮ原料ガスを供給し、下部バリア層１８の上に上部チャネル層２０を成長させる。
第３工程では、第１工程よりも成長温度、成長圧力またはV／III比のいずれかを高くする。これにより、上部チャネル層２０の炭素濃度を下部チャネル層１６の炭素濃度より低くすることができる。また、成長温度、成長圧力またはV／III比のうち複数を同時に高めても良い。
上部チャネル層２０の形成後、Ｇａ原料ガスの供給を停止し、成長温度の昇圧および成長圧力の低圧化を行う。目的とする炉内雰囲気に到達後、第４工程を実施する。第４工程は第２工程と同様に、高温、低圧の成長条件で実施される。第４工程では、Ｇａ原料ガスとＮ原料ガスとＡｌ原料ガスを供給し、上部チャネル層２０の上面と接するように上部バリア層２２を成長させる。上部バリア層２２の成長条件は、下部バリア層１８の成長時と同じでも良く、違っていても良い。上部バリア層２２にはケイ素または酸素のドーピングがなされても良い。
次に、上部バリア層２２の上にゲート電極２４、ドレイン電極２６およびソース電極２８を形成する。
半導体装置１００は、III族窒化物半導体から形成された高電子移動度トランジスタである。一般にIII族窒化物半導体は、高出力、高効率、広帯域で動作可能な電子デバイス材料である。また、高電子移動度トランジスタは、半導体ヘテロ接合に誘起された高移動度の２次元電子ガスをチャネルとし、高速動作が可能である。さらに、半導体装置１００では、複数の２次元電子ガスが並列に形成される。これにより、２次元電子ガス層が１つの場合と比較してＯＮ抵抗を低減できる。従って、通電損失を低減でき、さらなる高速動作が可能となる。
ここで、一般に高電子移動度トランジスタでは、チャネル層に含まれる炭素の影響で電子がトラップされ、電流コラプスが生じることがある。ここで、電流コラプスとは、電極に電圧を印加してデバイスを動作させた場合に、トラップに電子が捕獲され、ドレイン電流が減少する現象である。
本実施の形態において、上部２次元電子ガス層２０ａの電子は、電極に印加される高電圧の影響を受け易い。このとき、上部２次元電子ガス層２０ａの電子は、上部バリア層２２の表面のトラップと、上部チャネル層２０内のトラップの両方の影響を受ける。このため、電流コラプスが発生し易い。従って、上部チャネル層２０に炭素が高濃度に取り込まれると、電流コラプスが顕著になるおそれがある。これに対し、下部２次元電子ガス層１６ａでは、下部バリア層１８の上面には、さらに別の半導体層が積層される。このため、上部２次元電子ガス層２０ａと比較して、表面トラップの影響を受けにくい。
また、一般に高電子移動度トランジスタではリーク電流が発生することがある。このリーク電流は例えば窒素空孔に起因するキャリアの存在によって発生する。このリーク電流は、一般に炭素のドーピングにより低減できる。このため、チャネル層の炭素濃度を下げると、リーク電流が大きくなる可能性がある。
本実施の形態に係る半導体装置１００では、上部チャネル層２０の炭素濃度は、下部チャネル層１６の炭素濃度よりも低い。トラップの影響を受け易い上部チャネル層２０の炭素濃度を低くすることで、電流コラプスを有効に抑制できる。また、表面トラップの影響を受けにくい下部チャネル層１６の炭素濃度は高く設定される。このため、炭素によるリーク電流抑制の効果を確保できる。
特に、上部チャネル層２０が１０ｎｍ程度の薄層であるのに対し、下部チャネル層１６は１０００ｎｍである。厚い下部チャネル層１６の炭素濃度は、リーク電流に影響を与え易い。下部チャネル層１６の炭素濃度を高く設定することで、リーク電流を有効に抑制できる。
炭素濃度の最適値は、トランジスタの電界設計などに因る。上部チャネル層２０の炭素濃度は３×１０１６ｃｍ‐３以下であり、下部チャネル層１６の炭素濃度は１×１０１６ｃｍ‐３以上であると良い。より具体的には、上部チャネル層２０の炭素濃度は２×１０１６ｃｍ‐３であり、下部チャネル層１６の炭素濃度は４×１０１６ｃｍ‐３であると良い。
図３は、実施の形態１の変形例に係る半導体装置２００の断面図である。実施の形態１では、チャネル層とバリア層の積層構造を有する上部半導体層２１と下部半導体層１７とが２段に形成された。この変形例として、チャネル層とバリア層の積層構造を有する半導体層が３段以上に形成されても良い。
変形例に係る半導体装置２００は、基板１０の上に重なる複数の半導体層３１、３２、３３を備える。複数の半導体層３１、３２、３３の各々は、チャネル層３１ａ、３２ａ、３３ａとバリア層３１ｂ、３２ｂ、３３ｂとを有する。複数の半導体層３１、３２、３３の各々では、２次元電子ガス層３１ｄ、３２ｄ、３３ｄが形成される。このため、２次元電子ガスが３層以上形成される。従って、ＯＮ抵抗を２次元電子ガス層３１ｄ、３２ｄ、３３ｄの数に反比例して低減できる。
半導体装置２００では、複数の半導体層３１、３２、３３のうち最上の半導体層３３が有するチャネル層３３ａの炭素濃度を、最上の半導体層３３以外の半導体層３１、３２が有するチャネル層３１ａ、３２ａの炭素濃度の平均値よりも低く設定する。これにより、電流コラプスの抑制およびリーク電流の抑制の効果を得ることができる。
また、半導体装置２００では、最上の半導体層３３が有するチャネル層３３ａは、最上の半導体層３３以外の半導体層３１が有するチャネル層３１ａよりも薄い。これにより、下層のチャネル層３１ａによりリーク電流を有効に抑制できる。
また、半導体装置２００において、実施の形態１と同様に、最上の半導体層３３以外の半導体層３１、３２が有するバリア層３１ｂ、３２ｂでは、ｘが０．２以上であると良い。これにより下層の半導体層３１、３２において２次元電子ガスを確実に形成できる。
また、半導体装置２００において、実施の形態１と同様に、最上の半導体層３３が有するチャネル層３３ａの炭素濃度は３×１０１６ｃｍ‐３以下であると良い。また、最上の半導体層３３以外の半導体層３１、３２が有するチャネル層３１ａ、３２ａの炭素濃度の平均値は、１×１０１６ｃｍ‐３以上であると良い。
また、２次元電子ガス層３１ｄ、３２ｄ、３３ｄ同士の距離を低減させるため、最上のチャネル層３３ａと、最上の半導体層３３の直下の半導体層３２が有するバリア層３２ｂとの膜厚の和は２０ｎｍ以下であっても良い。また、チャネル層３２ａと、バリア層３１ｂとの膜厚の和は２０ｎｍ以下であっても良い。
また、最上のチャネル層３３ａと、最上の半導体層３３の直下の半導体層３２が有するバリア層３２ｂは接している。これにより、２次元電子ガス層３１ｄ、３２ｄ、３３ｄ同士の距離を低減できる。
これらの変形は以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図４は、実施の形態２に係る半導体装置１００の製造方法を説明する図である。本実施の形態に係る製造方法で製造された半導体装置１００の構造は実施の形態１と同様である。図４は、下部チャネル層１６の形成工程から上部バリア層２２の形成工程までの条件シーケンスを示す。
第１工程は、第２工程の成長条件に合わせて、予め成長温度を昇温し、成長圧力を低くした状態で実施される。第１工程の実施後、成長圧力、成長温度およびキャリアガス流量を維持したまま、Ａｌ原料ガスの供給を開始し、第２工程を実施する。第１工程と第２工程との間に待機時間は設けない。従って、下部チャネル層１６と下部バリア層１８は成長中断を行わずに連続して形成される。
第２工程の実施後、成長圧力、成長温度およびキャリアガス流量を維持したまま、Ａｌ原料ガスの供給を停止し、第３工程を実施する。第２工程と第３工程との間に待機時間は設けない。従って、下部バリア層１８と上部チャネル層２０は成長中断を行わずに連続して形成される。
第３工程では、第１工程よりもV／III比を大きくした状態で上部チャネル層２０を成長させる。つまり、第１工程よりもＧａ原料ガスの供給量を減らし、Ｎ原料ガスの供給量を増加させる。これに限らず、Ｇａ原料ガスの供給量を減らすこと、または、Ｎ原料ガスの供給量を増加させることの一方を実施しても良い。これにより、ＧａＮ中へ炭素が取り込まれることを抑制できる。従って、上部チャネル層２０の炭素濃度を下部チャネル層１６の炭素濃度よりも低くできる。第１工程のV／III比は例えば１０００であり、第３工程のV／III比は例えば１００００である。
上部チャネル層２０の形成後、成長圧力、成長温度およびキャリアガス流量を維持したまま、Ａｌ原料ガスの供給を開始し、第４工程を実施する。第３工程と第４工程との間に待機時間は設けない。従って、上部チャネル層２０と上部バリア層２２は成長中断を行わずに連続して形成される。第４工程において、Ｇａ原料ガスとＮ原料ガスの供給量は第１工程と同じ状態に戻す。
このように、本実施の形態では、第１工程から第４工程まで、成長圧力と成長温度を一定に保つ。また、下部チャネル層１６、下部バリア層１８、上部チャネル層２０および上部バリア層２２を、成長中断を行わずに連続して形成する。
図５は、比較例に係る半導体装置１００の製造方法を説明する図である。図５に示される実施の形態１の製造方法では、成長炉内雰囲気の移行のために、工程間に成長中断工程が生じる。成長中断工程では、基板１０の表面が高温下にて水素などのキャリアガス雰囲気に曝される。これにより、エッチングが生じる場合がある。
第２工程と第３工程との間の成長中断工程では、下部バリア層１８がエッチングされる。これにより、下部バリア層１８の表面荒れが生じる。上部チャネル層２０は、下部バリア層１８の荒れを引き継いで成長する。上部チャネル層２０が十分に厚い場合には、表面の平坦性を回復できる。しかし、本実施の形態では上部チャネル層２０は薄い。この場合、上部チャネル層２０の表面は、荒れが生じた状態となり易い。
このとき、上部チャネル層２０と上部バリア層２２との界面にはトラップ等が形成され、デバイス特性が低下する。また、エッチングにより下部バリア層１８の膜厚が減少し、意図した構造が得られなくなる可能性がある。
さらに、第３工程と第４工程との間の成長中断工程では、上部チャネル層２０がエッチングされる。特にＧａＮは、ＡｌｘＧａ１－ｘＮよりもエッチングされ易い。このため、第３工程と第４工程との間の成長中断工程では、上部チャネル層２０がすべて消失することがある。この場合、デバイス特性の低下に加え、上部２次元電子ガス層２０ａが形成されないおそれがある。
これに対し、本実施の形態では成長中断を行なわない。この場合、成長中断中のエッチングによる界面へのダメージは発生しない。このため、デバイス特性の低下を抑制できる。また、下層の平坦性が上層に再現性良く得られる。また、２次元電子ガスの積層構造を安定して形成できる。
また、本実施の形態では第３工程においてV／III比を高くする。V／III比が高い場合、マイグレーションが不足し成長表面が荒れる場合がある。しかし、上部チャネル層２０の膜厚が１０ｎｍ程度である場合、下層の平坦性を引き継いだ状態で成長が完了する。このため、成長表面の荒れを抑制できる。
また、V／III比を高めて炭素濃度を調節することは、成長中断を行なわない場合に特に効果的である。成長中断を行なわない場合、炉内圧力および温度を変えることはできない。つまり、変更可能な成長条件は原料ガス流量しかない。ここで、同一の原料ガスラインをあらかじめ複数本設け、工程切り替え時に使用するラインを切り替えても良い。これにより、炉内に衝撃を与えることなく、原料ガスの流量を変化させることができる。
また、前述したように、ＡｌｘＧａ１－ｘＮ形成時の寄生反応を避けるため、下部バリア層１８および上部バリア層２２の形成時の成長圧力は低い方が好ましい。この場合、成長中断を行なわないと、成長圧力が低い状態で上部チャネル層２０を形成することとなる。このとき、上部チャネル層２０には、原料ガスから未分解のメチル基が多量に取り込まれ、炭素濃度が高くなる可能性がある。従って、下部チャネル層１６よりも上部チャネル層２０の炭素濃度が大幅に高くなり、電流コラプスが顕著に現れるおそれがある。
これに対し本実施の形態では、第３工程においてV／III比を高くする。このため、ＧａＮ中へ炭素が取り込まれることを抑制できる。従って、成長圧力は低い状態でも上部チャネル層２０の炭素濃度を抑制できる。
本実施の形態の変形例として、第１工程から第４工程のうち一部の工程を、成長中断を行わずに実施しても良い。例えば、第２工程から第４工程まで、成長圧力、成長温度およびキャリアガス流量を一定に保っても良い。この場合、第１工程の実施後に成長温度を昇温し、成長圧力を低くする。その後、下部バリア層１８と上部チャネル層２０と上部バリア層２２を、成長中断を行わずに連続して形成する。
また、半導体装置２００のように、チャネル層とバリア層の積層構造が３段以上に形成された構造に本実施の形態の製造方法を適用しても良い。この場合、例えば最下のバリア層を形成する工程から最上のバリア層を形成する工程までを、成長温度および成長圧力を一定に保ち実施する。つまり、最下のバリア層から最上のバリア層までが、成長中断が行なわれずに連続して形成される。
この場合、最上のチャネル層の炭素濃度が、最上のチャネル層以外チャネル層の炭素濃度の平均値よりも低くなるよう、それぞれのチャネル層形成時にV／III比の制御が行なわれる。
実施の形態３．
図６は、実施の形態３に係る半導体装置１００の製造方法を説明する図である。本実施の形態に係る製造方法で製造された半導体装置１００の構造は実施の形態１と同様である。図６は、下部チャネル層１６の形成工程から上部バリア層２２の形成工程までの条件シーケンスを示す。
本実施の形態では、第２工程の直前および第４工程の直前に、先行供給工程を備える。先行供給工程は、Ｇａ原料ガスを供給せずＡｌ原料ガスを供給する工程である。Ａｌ原料ガスの先行供給によって、チャネル層とバリア層のヘテロ界面において、Ａｌ組成の遷移層の形成が抑制される。また、ヘテロ界面において、Ａｌ組成の遷移層が薄くなる。これにより、ヘテロ界面の急峻性を向上し、デバイス特性を向上できる。
これに限らず、第１工程と第２工程との間、または、第３工程と第４工程との間に、Ｇａ原料ガスを供給せずＡｌ原料ガスを供給する工程を備えても良い。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
１００、２００ 半導体装置、１０ 基板、１６ 下部チャネル層、１７ 下部半導体層、１８ 下部バリア層、２０ 上部チャネル層、２１ 上部半導体層、２２ 上部バリア層、２４ ゲート電極、２６ ドレイン電極、２８ ソース電極、３１、３２、３３ 半導体層、３１ａ、３２ａ、３３ａ チャネル層、３１ｂ、３２ｂ、３３ｂ バリア層

Claims (13)

  1. 基板と、
    前記基板の上に重なる複数の半導体層と、
    前記複数の半導体層の上に設けられたゲート電極、ドレイン電極およびソース電極と、
    を備え、
    前記複数の半導体層の各々は、ＧａＮから形成されるチャネル層と、前記チャネル層の上面に接して設けられ、ＡｌｘＧａ１－ｘＮから形成されるバリア層と、を有し、
    前記複数の半導体層のうち最上の半導体層が有するチャネル層の炭素濃度は、前記複数の半導体層のうち前記最上の半導体層以外の半導体層が有するチャネル層の炭素濃度の平均値よりも低いことを特徴とする半導体装置。
  2. 前記複数の半導体層の各々では、前記チャネル層のうち前記バリア層との界面に２次元電子ガスが形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記最上の半導体層が有する前記チャネル層は、前記複数の半導体層のうち前記最上の半導体層以外の半導体層が有するチャネル層よりも薄いことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記最上の半導体層が有する前記チャネル層の炭素濃度は、前記複数の半導体層のうち前記最上の半導体層の直下の半導体層が有するチャネル層の炭素濃度よりも低いことを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 前記最上の半導体層が有する前記チャネル層と、前記複数の半導体層のうち前記最上の半導体層の直下の半導体層が有するバリア層は接していることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 前記最上の半導体層が有する前記チャネル層と、前記複数の半導体層のうち前記最上の半導体層の直下の半導体層が有するバリア層と、の膜厚の和は２０ｎｍ以下であることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 前記最上の半導体層以外の半導体層が有するバリア層では、ｘが０．２以上であることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 前記最上の半導体層が有する前記チャネル層の前記炭素濃度は３×１０１６ｃｍ‐３以下であることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
  9. 前記最上の半導体層以外の半導体層が有する前記チャネル層の炭素濃度の平均値は、１×１０１６ｃｍ‐３以上であることを特徴とする請求項１から８の何れか１項に記載の半導体装置。
  10. Ｇａ原料ガスとＮ原料ガスを供給し、基板の上にＧａＮから形成される下部チャネル層を成長させる第１工程と、
    前記Ｇａ原料ガスと前記Ｎ原料ガスとＡｌ原料ガスを供給し、前記下部チャネル層の上面と接するようにＡｌｘＧａ１－ｘＮから形成される下部バリア層を成長させる第２工程と、
    前記第１工程よりもV／III比を大きくした状態で前記Ｇａ原料ガスと前記Ｎ原料ガスを供給し、前記下部バリア層の上にＧａＮから形成される上部チャネル層を成長させる第３工程と、
    前記Ｇａ原料ガスと前記Ｎ原料ガスと前記Ａｌ原料ガスを供給し、前記上部チャネル層の上面と接するようにＡｌｘＧａ１－ｘＮから形成される上部バリア層を成長させる第４工程と、
    前記上部バリア層の上にゲート電極、ドレイン電極およびソース電極を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  11. 前記第２工程から前記第４工程まで、成長圧力と成長温度を一定に保つことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記下部バリア層と前記上部チャネル層と前記上部バリア層を、成長中断を行わずに連続して形成することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記第１工程と前記第２工程との間、または、前記第３工程と前記第４工程との間に、前記Ｇａ原料ガスを供給せず前記Ａｌ原料ガスを供給する工程を備えることを特徴とする請求項１０から１２の何れか１項に記載の半導体装置の製造方法。
JP2020570234A 2019-02-05 2019-02-05 半導体装置および半導体装置の製造方法 Active JP7120334B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/004006 WO2020161791A1 (ja) 2019-02-05 2019-02-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020161791A1 JPWO2020161791A1 (ja) 2021-10-14
JP7120334B2 true JP7120334B2 (ja) 2022-08-17

Family

ID=71947547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020570234A Active JP7120334B2 (ja) 2019-02-05 2019-02-05 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20220020870A1 (ja)
JP (1) JP7120334B2 (ja)
KR (1) KR102526814B1 (ja)
CN (1) CN113348537A (ja)
DE (1) DE112019006829T5 (ja)
WO (1) WO2020161791A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285098A1 (en) 2000-07-18 2005-12-29 Fathimulla Ayub M Ultra-linear multi-channel field effect transistor
JP2008211089A (ja) 2007-02-27 2008-09-11 Fujitsu Ltd 化合物半導体装置及びそれを用いたドハティ増幅器
JP2015060896A (ja) 2013-09-17 2015-03-30 株式会社東芝 半導体装置
WO2016039177A1 (ja) 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
WO2016143381A1 (ja) 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
JP2016213507A (ja) 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000065663A1 (fr) 1999-04-26 2000-11-02 Kansai Research Institute Transistor a heterostructure a effet de champ
WO2004077572A1 (ja) * 2003-02-25 2004-09-10 Sumitomo Chemical Company, Limited 化合物半導体素子及びその製造方法
JP2011077396A (ja) * 2009-09-30 2011-04-14 Panasonic Corp テラヘルツ波放射素子
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
TWI793076B (zh) * 2017-06-30 2023-02-21 晶元光電股份有限公司 半導體元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285098A1 (en) 2000-07-18 2005-12-29 Fathimulla Ayub M Ultra-linear multi-channel field effect transistor
JP2008211089A (ja) 2007-02-27 2008-09-11 Fujitsu Ltd 化合物半導体装置及びそれを用いたドハティ増幅器
JP2015060896A (ja) 2013-09-17 2015-03-30 株式会社東芝 半導体装置
WO2016039177A1 (ja) 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
WO2016143381A1 (ja) 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
JP2016213507A (ja) 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置

Also Published As

Publication number Publication date
KR102526814B1 (ko) 2023-04-27
JPWO2020161791A1 (ja) 2021-10-14
WO2020161791A1 (ja) 2020-08-13
US20220020870A1 (en) 2022-01-20
CN113348537A (zh) 2021-09-03
KR20210088715A (ko) 2021-07-14
DE112019006829T5 (de) 2021-10-21

Similar Documents

Publication Publication Date Title
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
JP2013084819A (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP4725763B2 (ja) 半導体素子形成用板状基体の製造方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR20230007512A (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2012186449A (ja) 半導体装置
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
KR101962201B1 (ko) 질화물계 반도체 및 그 제조방법
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP7422271B1 (ja) 半導体装置および半導体装置の製造方法
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
JP7162580B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
WO2022180659A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャルウエハの製造方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7120334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150