JP2016213507A - 化合物半導体装置 - Google Patents
化合物半導体装置 Download PDFInfo
- Publication number
- JP2016213507A JP2016213507A JP2016174655A JP2016174655A JP2016213507A JP 2016213507 A JP2016213507 A JP 2016213507A JP 2016174655 A JP2016174655 A JP 2016174655A JP 2016174655 A JP2016174655 A JP 2016174655A JP 2016213507 A JP2016213507 A JP 2016213507A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- concentration
- compound semiconductor
- algan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】Si基板1上に、AlNを材料とする第1のバッファ層2と、第1のバッファ層2の上方に形成されたAlGaNを材料とする第2のバッファ層3とを有する化合物半導体積層構造10を含み、第2のバッファ層3は、その下面から上面に向かうほど高濃度に炭素を含有する。
【選択図】図3
Description
しかしながら、Siと窒化物半導体との間では、格子不整合が大きく異なるだけでなく、熱膨張係数が大きく異なる。従って、高品質の窒化物半導体層を成長すべく、適切に設計されたバッファ層を用いる。
本実施形態では、化合物半導体装置として、窒化物半導体のAlGaN/GaN・HEMTを開示する。
図1及び図2は、第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、素子分離領域にはアルゴン(Ar)等の注入により素子分離構造が形成される。
詳細には、上面が(111)面とされたSi基板1上に、初期層としてAlNを200nm程度の厚みに成長する。AlNの成長条件としては、原料ガスとしてトリメチルアルミニウム(TMA)ガス及びアンモニア(NH3)ガスの混合ガスを用いる。成長条件としては、原料ガスにおけるV/III比(NH3ガスに対するTMAの比率)を1000〜2000程度、成長温度を1000℃程度、圧力を5kPa程度とする。これにより、Si基板1上に第1のバッファ層2が形成される。第1のバッファ層2は、後述するようにその原料ガスがTMAガスを含むことから、若干の炭素(C)を含有するが、V/III比を大きくすることでC濃度を低く抑えることができる。第1のバッファ層2のC濃度は、例えば5×1017/cm3程度とされる。
詳細には、AlGaNを、その下面から上面に向かうほどAl組成比が低値となると共に、その下面から上面に向かうほど高濃度に炭素(C)を含有するように成長する。ここでは、AlxGa1-xN、AlyGa1-yN、AlzGa1-zNを、0<z<y<x<1を満たし、この順にC濃度が高くなるように、順次成長する。但し、AlxGa1-xNのC濃度は、第1のバッファ層2のC濃度よりも高い有意な値とされる。
AlxGa1-xNは、200nm程度の厚みで、0.8≦x≦0.9程度(例えばx=0.9程度)で、C濃度が5×1017/cm3程度〜3×1018/cm3程度(例えば1×1018/cm3程度)に成長する。
AlyGa1-yNは、200nm程度の厚みで、0.6≦y≦0.7程度(例えばy=0.6程度)で、C濃度3×1018/cm3程度〜6×1018/cm3程度(例えば5×1018/cm3程度)に成長する。
AlzGa1-zNは、200nm程度の厚みで、0.2≦z≦0.3程度(例えばz=0.2程度)で、C濃度が6×1018/cm3程度〜2×1019/cm3程度(例えば1×1019/cm3程度)に成長する。
詳細には、GaNを、その下層領域4aが炭素(C)を高濃度に含有するように、AlGaN層3cよりもC濃度が高くなるように成長し、これに対して上層領域4bが極めて低いC濃度となるように、第1のバッファ層2よりも低いC濃度となるように成長する。
引き続き、GaNの上層領域4bを1000nm程度の厚みに成長する。成長条件としては、C濃度が第1のバッファ層2よりも低くなるように、V/III比を3000〜8000程度、成長温度を1000℃程度、圧力を20kPa程度とする。上層領域4bのC濃度は、1×1016/cm3程度〜1×1017/cm3程度(例えば2×1016/cm3程度)となる。
詳細には、電子走行層4上にAlGaNを20nm程度の厚みに成長する。AlGaNの成長条件としては、原料ガスとしてTMAガス、TMGガス、及びNH3ガスの混合ガスを用いる。成長条件としては、原料ガスにおけるV/III比(NH3ガスに対するTMA及びTMGの比率)を1000程度、成長温度を1000℃程度、圧力を10kPa程度とする。これにより、電子走行層4上に電子供給層5が形成される。
化合物半導体積層構造10では、電子走行層4の電子供給層5との界面近傍に2次元電子ガス(2DEG)が発生する。この2DEGは、電子走行層4の化合物半導体(ここではGaN)と電子供給層5の化合物半導体(ここではAlGaN)との格子定数の相違に基づいて生成される。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを電子供給層5上に塗布し、ソース電極及びドレイン電極の各形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばTi/Alを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Tiの厚みは100nm程度、Alの厚みは300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTi/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400℃〜1000℃程度の温度、例えば600℃程度で熱処理し、残存するTi/Alを電子供給層5とオーミックコンタクトさせる。Ta/Alの電子供給層5とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層5上にソース電極6及びドレイン電極7が形成される。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを電子供給層5上に塗布し、ゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
第1のバッファ層2では、C濃度は極めて低濃度、例えば5×1017/cm3程度とされる。
第2のバッファ層3では、その下面から上面に向かうほど、即ちAlGaN層3a,3b,3cの順でC濃度が高く、例えば1×1018/cm3程度、5×1018/cm3程度、1×1019/cm3程度とされる。
電子走行層4では、その下層領域4aでC濃度がAlGaN層3cよりも高く、例えば5×1019/cm3程度とされる。これに対して、上層領域4bでC濃度が第1のバッファ層2よりも低く、例えば2×1016/cm3程度とされる。
ここで、第1の実施形態の変形例について説明する。本実施形態では、ショットキー型のAlGaN/GaN・HEMTを例示したが、本例では、ゲート電極がゲート絶縁膜を介して形成される、いわゆるMIS型のAlGaN/GaN・HEMTを例示する。
図5は、第1の実施形態の変形例によるAlGaN/GaN・HEMTの製造方法の主要工程を示す概略断面図である。
詳細には、化合物半導体積層構造10上に絶縁材料として例えばAl2O3を堆積する。Al2O3は、例えば原子層堆積法(Atomic Layer Deposition:ALD法)により膜厚2nm〜200nm程度、ここでは10nm程度に堆積する。これにより、ゲート絶縁膜11が形成される。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストをゲート絶縁膜11上に塗布し、ゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
本実施形態では、第1の実施形態と同様にショットキー型のAlGaN/GaN・HEMTを開示するが、第2のバッファ層の構成が異なる点で第1の実施形態と相違する。
図6及び図7は、第2の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
詳細には、AlGaNを、その下面から上面に向かうほどAl組成比が漸減すると共に、その下面から上面に向かうほど炭素(C)濃度が漸増するように成長する。但し、AlGaNの下面におけるC濃度は、第1のバッファ層2よりも高い有意な値とされる。
AlGaNのAl組成比は、下面で0.8程度〜0.9程度、例えば0.9程度とし、上面で0.2程度〜0.3程度、例えば0.2程度として、下面から上面に向かうほど漸減するように調節する。
AlGaNのC濃度は、下面で5×1017/cm3程度〜5×1018/cm3程度、例えば5×1018/cm3程度とし、上面で5×1018/cm3程度〜1×1020/cm3程度、例えば1×1019/cm3程度として、下面から上面に向かうほど漸増するように調節する。
詳細には、GaNを、その下層領域が炭素(C)を高濃度に含有するように、C濃度が第2のバッファ層21の上面よりもC濃度が高くなるように成長し、これに対して上層領域が極めて低いC濃度となるように、第1のバッファ層2よりも低いC濃度となるように成長する。
引き続き、GaNの上層領域4bを1000nm程度の厚みに成長する。成長条件としては、C濃度が第1のバッファ層2よりも低くなるように、V/III比を3000〜8000程度、成長温度を1000℃程度、圧力を20kPa程度とする。上層領域4bのC濃度は、1×1016/cm3程度〜1×1017/cm3程度(例えば2×1016/cm3程度)となる。
詳細には、電子走行層4上にAlGaNを20nm程度の厚みに成長する。AlGaNの成長条件としては、原料ガスとしてTMAガス、TMGガス、及びNH3ガスの混合ガスを用いる。成長条件としては、原料ガスにおけるV/III比(NH3ガスに対するTMA及びTMGの比率)を1000程度、成長温度を1000℃程度、圧力を10kPa程度とする。これにより、電子走行層4上に電子供給層5が形成される。
化合物半導体積層構造20では、電子走行層4の電子供給層5との界面近傍に2次元電子ガス(2DEG)が発生する。この2DEGは、電子走行層4の化合物半導体(ここではGaN)と電子供給層5の化合物半導体(ここではAlGaN)との格子定数の相違に基づいて生成される。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを電子供給層5上に塗布し、ソース電極及びドレイン電極の各形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばTi/Alを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Tiの厚みは100nm程度、Alの厚みは300nm程度とする。リフトオフ法により、レジストマスク及びその上に堆積したTi/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において400℃〜1000℃程度の温度、例えば600℃程度で熱処理し、残存するTi/Alを電子供給層5とオーミックコンタクトさせる。Ta/Alの電子供給層5とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層5上にソース電極6及びドレイン電極7が形成される。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを電子供給層5上に塗布し、ゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
本実施形態では、第1の実施形態及び変形例、第2の実施形態から選ばれた1種のAlGaN/GaN・HEMTを適用した電源装置を開示する。
図8は、第3の実施形態による電源装置の概略構成を示す結線図である。
一次側回路31は、交流電源34と、いわゆるブリッジ整流回路35と、複数(ここでは4つ)のスイッチング素子36a,36b,36c,36dとを備えて構成される。また、ブリッジ整流回路35は、スイッチング素子36eを有している。
二次側回路22は、複数(ここでは3つ)のスイッチング素子37a,37b,37cを備えて構成される。
本実施形態では、第1の実施形態及び変形例、第2の実施形態から選ばれた1種のAlGaN/GaN・HEMTを適用した高周波増幅器を開示する。
図9は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。
ディジタル・プレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態及び変形例、第2の実施形態から選ばれた1種のAlGaN/GaN・HEMTを有している。なお図9では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタル・プレディストーション回路31に送出できる構成とされている。
第1〜第4の実施形態及び変形例では、化合物半導体装置としてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
本例では、化合物半導体装置として、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1〜第4の実施形態及び変形例では、第1のバッファ層がAlN、第2のバッファ層がAlGaN、電子走行層がGaN、電子供給層がInAlNで形成される。また、この場合のピエゾ分極が殆ど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1〜第4の実施形態及び変形例では、第1のバッファ層がAlN、第2のバッファ層がAlGaN、電子走行層がGaN、電子供給層がInAlGaNで形成される。
前記第1のバッファ層の上方に形成されたAlGaNを材料とする第2のバッファ層と
を有する化合物半導体積層構造を含み、
前記第2のバッファ層は、その下面から上面に向かうほど高濃度に炭素を含有することを特徴とする化合物半導体装置。
前記電子走行層は、その下層領域に炭素を含有することを特徴とする付記1又は2に記載の化合物半導体装置。
前記第1のバッファ層の上方に形成されたAlGaNを材料とする第2のバッファ層と
を有する化合物半導体積層構造を形成するに際して、
前記第2のバッファ層を、その下面から上面に向かうほど高濃度に炭素を含有するように形成することを特徴とする化合物半導体装置の製造方法。
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
AlNを材料とする第1のバッファ層と、
前記第1のバッファ層の上方に形成されたAlGaNを材料とする第2のバッファ層と
を有する化合物半導体積層構造を含み、
前記第2のバッファ層は、その下面から上面に向かうほど高濃度に炭素を含有することを特徴とする電源回路。
トランジスタを有しており、
前記トランジスタは、
AlNを材料とする第1のバッファ層と、
前記第1のバッファ層の上方に形成されたAlGaNを材料とする第2のバッファ層と
を有する化合物半導体積層構造を含み、
前記第2のバッファ層は、その下面から上面に向かうほど高濃度に炭素を含有することを特徴とする高周波増幅器。
2 第1のバッファ層
3,21 第2のバッファ層
3a,3b,3c AlGaN層
4 電子走行層
5 電子走行層
6 ソース電極
7 ドレイン電極
8,12 ゲート電極
10,20 化合物半導体積層構造
11 ゲート絶縁膜
31 一次側回路
32 二次側回路
33 トランス
34 交流電源
35 ブリッジ整流回路
36a,36b,36c,36d,36e,37a,37b,37c スイッチング素子
41 ディジタル・プレディストーション回路
42a,42b ミキサー
43 パワーアンプ
Claims (5)
- AlNを材料とする第1のバッファ層と、
前記第1のバッファ層の上方に設けられ、AlGaNを材料とする第2のバッファ層と、
前記第2のバッファ層の上方に設けられ、前記第2のバッファ層と接する面の近傍において炭素を含有した電子走行層と
を有し、
前記第1のバッファ層に含まれる炭素濃度は、前記第2のバッファ層に含まれる炭素濃度よりも低いことを特徴とする化合物半導体装置。 - AlNを材料とする第1のバッファ層と、
前記第1のバッファ層の上方に設けられ、AlGaNを材料とする第2のバッファ層と、
前記第2のバッファ層の上方に設けられた電子走行層と
を有し、
前記第1のバッファ層に含まれる炭素濃度は、前記電子走行層の上層側に含まれる炭素濃度よりも高いことを特徴とする化合物半導体装置。 - 前記第2のバッファ層は、前記第1のバッファ層から離れるほど高濃度に炭素を含有することを特徴とする請求項1又は2に記載の化合物半導体装置。
- 前記第2のバッファ層のAl組成比は、前記第2のバッファ層の下面から上面に向かうにつれて連続的或いは段階的に小さくなることを特徴とする請求項1〜3のいずれか1項に記載の化合物半導体装置。
- 前記第2のバッファ層に含まれる炭素濃度は、前記第2のバッファ層の下面から上面に向かうにつれて段階的に高くなることを特徴とする請求項1〜4のいずれか1項に記載の化合物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174655A JP6233476B2 (ja) | 2016-09-07 | 2016-09-07 | 化合物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016174655A JP6233476B2 (ja) | 2016-09-07 | 2016-09-07 | 化合物半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012155083A Division JP6151487B2 (ja) | 2012-07-10 | 2012-07-10 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016213507A true JP2016213507A (ja) | 2016-12-15 |
JP6233476B2 JP6233476B2 (ja) | 2017-11-22 |
Family
ID=57552139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016174655A Active JP6233476B2 (ja) | 2016-09-07 | 2016-09-07 | 化合物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6233476B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018180021A1 (ja) * | 2017-03-31 | 2018-10-04 | 富士通株式会社 | 窒化物半導体装置及びその製造方法 |
WO2020161791A1 (ja) * | 2019-02-05 | 2020-08-13 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7398968B2 (ja) | 2020-01-20 | 2023-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147663A (ja) * | 2004-11-16 | 2006-06-08 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2007251144A (ja) * | 2006-02-20 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子 |
JP2009010142A (ja) * | 2007-06-27 | 2009-01-15 | Toyoda Gosei Co Ltd | Iii族窒化物半導体で構成されたhfetおよびその製造方法 |
JP2011035065A (ja) * | 2009-07-30 | 2011-02-17 | Hitachi Cable Ltd | 半導体装置 |
JP2011040766A (ja) * | 2008-12-15 | 2011-02-24 | Dowa Electronics Materials Co Ltd | 電子デバイス用エピタキシャル基板およびその製造方法 |
JP2011082494A (ja) * | 2009-09-14 | 2011-04-21 | Covalent Materials Corp | 化合物半導体基板 |
JP2011166067A (ja) * | 2010-02-15 | 2011-08-25 | Panasonic Corp | 窒化物半導体装置 |
JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2012033575A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2012033703A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
-
2016
- 2016-09-07 JP JP2016174655A patent/JP6233476B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147663A (ja) * | 2004-11-16 | 2006-06-08 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2007251144A (ja) * | 2006-02-20 | 2007-09-27 | Furukawa Electric Co Ltd:The | 半導体素子 |
JP2009010142A (ja) * | 2007-06-27 | 2009-01-15 | Toyoda Gosei Co Ltd | Iii族窒化物半導体で構成されたhfetおよびその製造方法 |
JP2011040766A (ja) * | 2008-12-15 | 2011-02-24 | Dowa Electronics Materials Co Ltd | 電子デバイス用エピタキシャル基板およびその製造方法 |
JP2011035065A (ja) * | 2009-07-30 | 2011-02-17 | Hitachi Cable Ltd | 半導体装置 |
JP2011082494A (ja) * | 2009-09-14 | 2011-04-21 | Covalent Materials Corp | 化合物半導体基板 |
JP2011166067A (ja) * | 2010-02-15 | 2011-08-25 | Panasonic Corp | 窒化物半導体装置 |
JP2012015306A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2012033575A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2012033703A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018180021A1 (ja) * | 2017-03-31 | 2018-10-04 | 富士通株式会社 | 窒化物半導体装置及びその製造方法 |
JP2018174245A (ja) * | 2017-03-31 | 2018-11-08 | 富士通株式会社 | 窒化物半導体装置及びその製造方法 |
US11024730B2 (en) | 2017-03-31 | 2021-06-01 | Fujitsu Limited | Nitride semiconductor device and manufacturing method for the same |
WO2020161791A1 (ja) * | 2019-02-05 | 2020-08-13 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2020161791A1 (ja) * | 2019-02-05 | 2021-10-14 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7120334B2 (ja) | 2019-02-05 | 2022-08-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7398968B2 (ja) | 2020-01-20 | 2023-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6233476B2 (ja) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6151487B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5953706B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5634681B2 (ja) | 半導体素子 | |
JP6018360B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5895666B2 (ja) | 化合物半導体装置及びその製造方法 | |
US9496380B2 (en) | Compound semiconductor device comprising compound semiconductor layered structure having buffer layer and method of manufacturing the same | |
TWI469343B (zh) | 化合物半導體裝置及其製造方法 | |
JP6604036B2 (ja) | 化合物半導体装置及びその製造方法 | |
US10992269B2 (en) | Compound semiconductor device with high power and reduced off-leakage and method for manufacturing the same | |
TW201303967A (zh) | 化合物半導體裝置及其製造方法 | |
JP2014027187A (ja) | 化合物半導体装置及びその製造方法 | |
US9691890B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP6233476B2 (ja) | 化合物半導体装置 | |
US10847642B2 (en) | Compound semiconductor device and fabrication method | |
JP2018195665A (ja) | 化合物半導体装置及びその製造方法 | |
JP2017085014A (ja) | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 | |
JP6350599B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6233476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |