JP2007251144A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2007251144A
JP2007251144A JP2007030341A JP2007030341A JP2007251144A JP 2007251144 A JP2007251144 A JP 2007251144A JP 2007030341 A JP2007030341 A JP 2007030341A JP 2007030341 A JP2007030341 A JP 2007030341A JP 2007251144 A JP2007251144 A JP 2007251144A
Authority
JP
Japan
Prior art keywords
layer
concentration
buffer layer
carbon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007030341A
Other languages
English (en)
Other versions
JP5064824B2 (ja
Inventor
Yoshihiro Sato
義浩 佐藤
Sadahiro Katou
禎宏 加藤
Kiyoteru Yoshida
清輝 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2007030341A priority Critical patent/JP5064824B2/ja
Priority to PCT/JP2007/052872 priority patent/WO2007097264A1/ja
Publication of JP2007251144A publication Critical patent/JP2007251144A/ja
Application granted granted Critical
Publication of JP5064824B2 publication Critical patent/JP5064824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させること。
【解決手段】ＨＥＭＴ１は、基板２上に、それぞれＧａＮ系化合物半導体からなる低温バッファ層３、バッファ層４、電子走行層５および電子供給層６を、この順に積層して備える。バッファ層４は、炭素が添加され、この添加される炭素濃度は、この炭素濃度に対して電流コラプスが急激に変化する濃度以下であり、かつこの炭素濃度に対してＨＥＭＴ１の耐圧が急激に変化する濃度以上とされる。また、電子走行層５の層厚は、この層厚に対して電流コラプスが急激に変化する厚さ以上であり、かつこの層厚に対してＨＥＭＴ１の耐圧が急激に変化する厚さ以下とされる。
【選択図】 図１

Description

本発明は、基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子に関するものである。
化合物半導体を用いて形成された半導体素子は、直接遷移性等、化合物半導体材料が本質的に有する特性から、高耐圧素子、高速素子として有望な電子素子である。かかる半導体素子として、近年、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）の一種である、窒化物系化合物半導体を用いて形成された高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が注目を集めており、種々のＨＥＭＴが提案されている。
図８は、窒化物系化合物半導体としてＧａＮ系化合物半導体を用いて形成された、従来技術にかかるＨＥＭＴの一例を示す断面図である。図８に示すＨＥＭＴ２１では、サファイア基板等の基板２２上に、低温形成したＧａＮからなる低温バッファ層２３と、ＧａＮからなるバッファ層２４と、ＧａＮからなる電子走行層２５と、ＡｌＧａＮからなる電子供給層２６とがこの順に積層され、ヘテロ接合構造が形成されている。電子供給層２６上には、ソース電極２７Ｓ、ゲート電極２７Ｇおよびドレイン電極２７Ｄが配設されている。なお、ソース電極２７Ｓおよびドレイン電極２７Ｄと、電子供給層２６との間には、各層間のコンタクト抵抗を低減させるための図示しないｎ−ＧａＮからなるコンタクト層が形成されている。
かかる構成のＨＥＭＴ２１では、電子走行層２５と電子供給層２６とのヘテロ接合界面直下に形成される２次元電子ガスがキャリアとして利用される。ソース電極２７Ｓとドレイン電極２７Ｄとを作動させた場合、電子走行層２５に供給された電子が２次元電子ガス層２５ａ中を高速走行してドレイン電極２７Ｄまで移動する。このとき、ゲート電極２７Ｇに加える電圧を制御してゲート電極２７Ｇ直下の空乏層の厚さを変化させることで、ソース電極２７Ｓからドレイン電極２７Ｄへ移動する電子、すなわちドレイン電流を制御することができる。
ところで、ＨＥＭＴ等の半導体素子では、バッファ層中のリーク電流の発生を抑制するなどの目的で、一般にバッファ層を高抵抗化する必要がある。バッファ層が高抵抗化されていない場合、例えば図８に示したＨＥＭＴ２１では、ゲート電極２７Ｇ直下の空乏層を拡大させてドレイン電流をオフしようとしても、バッファ層２４や低温バッファ層２３にリーク電流が流れるため、完全にオフすることができないという問題が生じる。これに対して、バッファ層を高抵抗化する方法が提案されている（例えば、特許文献１および２参照）。特許文献１および２では、ＧａＮからなるバッファ層にＺｎ、Ｍｇ等の不純物を添加（ドーピング）して高抵抗化する方法が開示されている。
特開２００２−５７１５８号公報 特開２００３−１９７６４３号公報
しかしながら、不純物をドーピングして高抵抗化したバッファ層を有するＨＥＭＴ等の半導体素子では、出力電流にかかる電気特性が時間変化する現象、言い換えると、出力電流特性の再現性が劣化する現象である「電流コラプス」の発生が顕著になるという問題があった。この電流コラプスは、半導体素子に電流を流した際に、ドーピングされた不純物のうち活性化されなかった一部の不純物が帯電し、２次元電子ガス層中の電子の移動が妨げられることによって発生するものと推測される。
一方、ＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）およびＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）等、絶縁ゲートを有した電化効果トランジスタでは、ＧａＮ系化合物半導体にＺｎ、Ｍｇ等のｐ型不純物を添加する場合、その不純物濃度に応じてバッファ層を高抵抗化し、素子を高耐圧化できるものの、高耐圧化にともなってしきい値電圧を増大させることとなり、電界効果トランジスタの制御性を低下させるという問題があった。
本発明は、上記に鑑みてなされたものであって、不純物をドーピングして電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させた半導体素子を提供することを目的とする。
また、本発明は、しきい値電圧を増大させることなく素子を高耐圧化することができる半導体素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる半導体素子は、基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子において、前記バッファ層は、炭素が添加され、この添加される炭素濃度は、該炭素濃度に対して電流コラプスが急激に変化する濃度以下であり、かつ前記炭素濃度に対して当該半導体素子の耐圧が急激に変化する濃度以上であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度は、１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下であることを特徴とする。
また、本発明にかかる半導体素子は、バッファ層を介して基板上に積層された化合物半導体層を備える半導体素子において、前記化合物半導体層内の電流経路となる層から前記バッファ層までの層厚は、該層厚に対して電流コラプスが急激に変化する厚さ以上であり、かつ前記層厚に対して当該半導体素子の耐圧が急激に変化する厚さ以下であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記電流経路となる層は、前記化合物半導体層内のヘテロ接合界面に形成される２次元電子ガス層であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記層厚は、０．０５μｍ以上、１μｍ以下であることを特徴とする。
また、本発明にかかる半導体素子は、バッファ層を介して基板上に積層された化合物半導体層を備える半導体素子において、前記バッファ層と前記化合物半導体層との間に積層されるとともに、前記化合物半導体層から前記バッファ層に向かう積層方向の距離に応じて添加濃度が増加するように炭素が添加された炭素濃度遷移層を備えることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記バッファ層と前記化合物半導体層との間に積層されるとともに、前記化合物半導体層から前記バッファ層に向かう積層方向の距離に応じて添加濃度が増加するように炭素が添加された炭素濃度遷移層を備えることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度遷移層に添加される炭素の添加濃度は、前記積層方向の距離に応じて、前記化合物半導体層の炭素濃度から前記バッファ層の炭素濃度まで変化することを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度遷移層の層厚は、１μｍ以下であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記化合物半導体層内のヘテロ接合界面から前記バッファ層または前記炭素濃度遷移層までの層厚間の炭素濃度は、１×１０17ｃｍ-3以下であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記化合物半導体層と、前記バッファ層および前記炭素濃度遷移層の少なくとも一方とは、Ａｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）系の半導体材料を用いて形成されることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、当該半導体素子は、ダイオードまたは電界効果トランジスタであることを特徴とする。
また、本発明にかかる半導体素子は、基板上にバッファ層、半導体動作層、絶縁層および電極層を順次積層して備える半導体素子において、前記バッファ層は、炭素が添加された窒化物系化合物半導体層を含み、前記窒化物系化合物半導体層の炭素濃度は、該炭素濃度に対して当該半導体素子の耐圧が急激に変化する濃度以上であり、かつ飽和濃度以下であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記炭素濃度は、１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記窒化物系化合物半導体層における炭素以外の不純物濃度は、１×１０16ｃｍ-3以上、１×１０17ｃｍ-3以下であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記半導体動作層は、炭素が非添加であり、層厚が２００ｎｍ以上、４００ｎｍ以下であることを特徴とする。
また、本発明にかかる半導体素子は、上記の発明において、前記窒化物系化合物半導体層は、ＧａＮ系化合物半導体によって形成されることを特徴とする。
本発明にかかる半導体素子によれば、不純物をドーピングして電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させることができる。
また、本発明にかかる半導体素子によれば、しきい値電圧を増大させることなく素子を高耐圧化することができる。
以下、添付図面を参照して、本発明にかかる半導体素子の好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。
（実施の形態１）
まず、本発明の実施の形態１にかかる半導体素子について説明する。図１は、本実施の形態１にかかる半導体素子としてのＨＥＭＴ１の構成を示す断面図である。図１に示すように、ＨＥＭＴ１は、サファイア、ＳｉまたはＳｉＣ等からなる基板２上に、バッファ層を介して積層された化合物半導体層を備える。具体的には、基板２上に、低温形成したＧａＮからなる低温バッファ層３と、ＧａＮからなるバッファ層４と、ＧａＮからなる電子走行層５と、ＡｌＧａＮからなる電子供給層６とをこの順に積層して形成されたヘテロ接合構造を有する。
また、ＨＥＭＴ１は、電子供給層６上にソース電極７Ｓ、ゲート電極７Ｇおよびドレイン電極７Ｄを備える。オーミック電極としてのソース電極７Ｓおよびドレイン電極７Ｄは、電子供給層６上にＡｌ、Ｔｉ、Ａｕをこの順に積層して形成され、ショットキー電極としてのゲート電極７Ｇは、電子供給層６上にＰｔ、Ａｕをこの順に積層して形成されている。
かかる構成のＨＥＭＴ１では、電子供給層６は電子走行層５に比べてバンドギャップエネルギーが大きく、この２つの層のヘテロ接合界面直下に２次元電子ガス層５ａが形成され、この２次元電子ガス層５ａがキャリアとして利用される。すなわち、ソース電極７Ｓとドレイン電極７Ｄとを作動させた場合、電子走行層５に供給された電子が２次元電子ガス層５ａ中を高速走行してドレイン電極７Ｄまで移動する。このとき、ゲート電極７Ｇに加える電圧を制御してゲート電極７Ｇ直下の空乏層の厚さを変化させることで、ソース電極７Ｓからドレイン電極７Ｄへ移動する電子、すなわちドレイン電流を制御することができる。
ここで、ＨＥＭＴ１が備えるバッファ層４について説明する。バッファ層４は、不純物がドーピングされ、ＨＥＭＴ１の特性としての電流コラプスを悪化させることなく、この層内に発生するリーク電流を低減するように高抵抗化されている。このようなバッファ層４の形成にあたって、本発明者らは、まず、この層に不純物として炭素（Ｃ）をドーピングすることが好適であることを見出した。
すなわち、本発明者らは、バッファ層４内の不純物濃度が、この層の抵抗およびＨＥＭＴ１の電流コラプスに寄与するものと推測し、素子作成において添加濃度をより制御しやすい不純物として炭素が好適であることを見出した。具体的には、炭素を不純物として用いることで、特許文献１および２で用いられたＺｎ、Ｍｇ等をドーピングする場合に比べて、バッファ層４内の不純物の濃度分布を微細に制御することが可能となった。特に、電子走行層５との境界面において、電子走行層５内に炭素を拡散させることなく、積層方向に急峻に炭素濃度を変化させることが可能となった。
つぎに、本発明者らは、バッファ層４内の炭素濃度とＨＥＭＴ１の耐圧および電流コラプスとの対応関係を実測して導出した。図２は、この導出結果を示すグラフである。ここで、ＨＥＭＴ１の耐圧は、バッファ層４の抵抗と一意的に対応する特性であり、この耐圧が大きいほどバッファ層４の抵抗は大きい。また、電流コラプスは、ＨＥＭＴ１をオン状態としたときのソース−ドレイン間電圧（ソース電極７Ｓとドレイン電極７Ｄとの間の電圧）を０〜１０Ｖおよび０〜３０Ｖの範囲で掃引し、各範囲の１０Ｖに対して得られる電流値の比としている。つまり、この電流コラプスは、その値が大きく「１．０」に近いほど、ＨＥＭＴ１の出力電流特性の再現性が良好であることを示す。なお、炭素濃度は、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）を用いて測定した値を示している。
図２に示す結果から、バッファ層４内の炭素濃度の増加にともなって電流コラプスが低下（悪化）し、特に炭素濃度が約１×１０20ｃｍ-3以上に増加した場合に電流コラプスが急激に低下することがわかる。また、バッファ層４内の炭素濃度の減少にともなって耐圧、つまりバッファ層４の抵抗が低下し、特に炭素濃度が約１×１０17ｃｍ-3以下に減少した場合に耐圧が急激に低下することがわかる。なお、このとき、電子走行層５の層厚は、０．１μｍとされている。
これより、本発明者らは、バッファ層４にドーピングされる炭素濃度は、この炭素濃度に対して電流コラプスが急激に変化する濃度以下であり、かつ、この炭素濃度に対してＨＥＭＴ１の耐圧が急激に変化する濃度以上であることが好ましいことを見出した。また具体的に、バッファ層４にドーピングされる炭素濃度は、１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下であることが好ましいことを見出した。炭素濃度がこの範囲内にある場合、ＨＥＭＴ１は、電流コラプスが０．８以上、耐圧が４００Ｖ以上となり、実用的に有効な特性を有するものとなる。
また、炭素濃度が５×１０17ｃｍ-3以上、１×１０19ｃｍ-3以下である場合には、耐圧が７５０Ｖ以上となる。日本の商用電源として供給されている交流電源を使用する際に必要とされる耐圧は４００Ｖ程度であるが、耐圧が７５０Ｖ以上あれば、他のほとんどの国々においても、商用電源に対して必要とされる耐圧を満たすことができる。さらに、炭素濃度が５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下であれば、耐圧が７５０Ｖ以上で、電流コラプスを０．９以上とすることができ、より好ましい。
つづいて、本発明者らは、化合物半導体層において電極間の電流経路となる層から高抵抗層としてのバッファ層までの距離（層厚）が、耐圧および電流コラプスに寄与するものと推測した。この距離は、電界効果トランジスタでは、チャネル層から高抵抗層までの層厚に相当する。また、ＨＥＭＴ１では、チャネル層は、電子走行層５と電子供給層６とのヘテロ接合界面直下に形成される２次元電子ガス層５ａであり、この２次元電子ガス層５ａからバッファ層４までの距離は、電子走行層５の層厚にほぼ等しい。そこで、本発明者らは、電子走行層５の層厚と耐圧および電流コラプスとの対応関係を実測して導出した。
図３は、この導出結果を示すグラフである。図３から、電子走行層５の層厚の減少にともなって電流コラプスが低下し、特に層厚が約０．０５μｍ以下となった場合に電流コラプスが急激に低下することがわかる。また、電子走行層５の層厚の増大にともなって耐圧が低下し、特に層厚が約１．０μｍ以上となった場合に耐圧が急激に低下することがわかる。なお、このとき、バッファ層４の炭素濃度は、１×１０19ｃｍ-3とされている。
これより、本発明者らは、電子走行層５の層厚、つまり電子走行層５と電子供給層６とのヘテロ接合界面からバッファ層４までの層厚は、この層厚に対して電流コラプスが急激に変化する厚さ以上であり、かつ、この層厚に対してＨＥＭＴ１の耐圧が急激に変化する層厚以下であることが好ましいことを見出した。また具体的に、電子走行層５の層厚は、０．０５μｍ以上、１μｍ以下であることが好ましいことを見出した。電子走行層５の層厚がこの範囲内にある場合、ＨＥＭＴ１は、電流コラプスが０．８以上、耐圧が４００Ｖ以上となり、実用的に有効な特性を有するものとなる。
また、電子走行層５の層厚が０．０５μｍ以上、０．５μｍ以下である場合には、耐圧が７５０Ｖ以上となる。この場合、日本を含むほとんどの国々において、商用電源に対して必要とされる耐圧を満たすことができる。さらに、電子走行層５の層厚が０．０５μｍ以上、０．１μｍ以下であれば、８００Ｖ以上の耐圧が得られ、特に耐圧が要求される用途に対して適したものとなる。
以上のことから、本実施の形態１にかかるＨＥＭＴ１では、バッファ層４は、ドーピングされた炭素濃度が１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下となるように形成され、電子走行層５は、層厚が０．０５μｍ以上、１μｍ以下となるように形成されている。これによって、ＨＥＭＴ１では、バッファ層４が電流コラプスを悪化させることなく高抵抗化され、バッファ層４中に発生するリーク電流が低減されている。なお、電子走行層５は、この層の不純物濃度に起因して電流コラプスが発生しないように、高純度のＧａＮによって形成されており、具体的には、その炭素濃度は１×１０17ｃｍ-3以下とされている。
ここで、ＨＥＭＴ１の製造工程について説明する。ＨＥＭＴ１は、基板２上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって窒化物系化合物半導体層を積層して形成される。具体的には、まず、サファイア、Ｓｉ、ＳｉＣ等からなる基板２を設置したＭＯＣＶＤ装置内に、化合物半導体の原料となるトリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ3）とを、それぞれ１４μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度５５０℃で、層厚３０ｎｍのＧａＮからなる低温バッファ層３を基板２上にエピタキシャル成長させる。
つぎに、ＴＭＧａとＮＨ3とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、層厚３μｍの炭素をドーピングしたＧａＮからなるバッファ層４を低温バッファ層３上にエピタキシャル成長させる。このとき、成長速度を制御することによって、バッファ層４内の炭素濃度が１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下とされる。
つづいて、ＴＭＧａとＮＨ3とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、層厚０．０５〜０．１μｍのＧａＮからなる電子走行層５をバッファ層４上にエピタキシャル成長させる。さらに、トリメチルアルミニウム（ＴＭＡｌ）とＴＭＧａとＮＨ3とを、それぞれ１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、層厚３０ｎｍのＡｌＧａＮからなる電子供給層６を電子走行層５上にエピタキシャル成長させる。なお、各層の形成工程において、ＴＭＡｌ、ＴＭＧａ、ＮＨ3の導入に濃度１００％の水素がキャリアガスとして用いられる。
その後、フォトリソグラフィを利用したパターンニングによって、電子供給層６上にＳｉＯ2膜からなるマスクを形成するとともに、ソース電極７Ｓおよびドレイン電極７Ｄを形成すべき領域に各電極形状に対応した開口部を形成する。そして、この開口部にＡｌ、ＴｉおよびＡｕをこの順に蒸着して、ソース電極７Ｓおよびドレイン電極７Ｄを形成する。さらに、電子供給層６上のマスクを一旦除去し、再び電子供給層６上にＳｉＯ2膜からなるマスクを形成するとともに、ゲート電極７Ｇを形成すべき領域にゲート電極形状に対応した開口部を形成する。そして、この開口部にＰｔおよびＡｕをこの順に蒸着して、ゲート電極７Ｇを形成する。
以上説明したように、本実施の形態１にかかるＨＥＭＴ１では、バッファ層４は、炭素がドーピングされ、バッファ層４内の炭素濃度は、この炭素濃度に対してＨＥＭＴ１の電流コラプスが急激に変化する濃度以下、かつ、この炭素濃度に対してＨＥＭＴ１の耐圧が急激に変化する濃度以上とされ、具体的には、１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下とされている。このため、ＨＥＭＴ１では、電流コラプスを悪化させることなくバッファ層４を高抵抗化し、バッファ層４中に発生するリーク電流を低減できるとともに、ＨＥＭＴ１自体を高耐圧化できる。
また、ＨＥＭＴ１では、化合物半導体層内のヘテロ接合界面からバッファ層４までの層厚、つまり電子走行層５の層厚は、この層厚に対してＨＥＭＴ１の電流コラプスが急激に変化する厚さ以上、かつ、この層厚に対してＨＥＭＴ１の耐圧が急激に変化する厚さ以下とされ、具体的には、０．０５μｍ以上、１μｍ以下とされている。このため、ＨＥＭＴ１では、電流コラプスを悪化させることなくバッファ層４を高抵抗化し、バッファ層４中に発生するリーク電流を低減できるとともに、ＨＥＭＴ１自体を高耐圧化できる。
（実施の形態２）
つぎに、本発明の実施の形態２にかかる半導体素子について説明する。図４は、本実施の形態２にかかる半導体素子としてのＨＥＭＴ１１の構成を示す断面図である。図４に示すように、ＨＥＭＴ１１は、ＨＥＭＴ１の構成をもとに、バッファ層４および電子走行層５に替えて、ＧａＮからなるバッファ層１４および電子走行層１５を備えるとともに、このバッファ層１４と電子走行層１５との間に、ＧａＮからなる炭素濃度遷移層１８をさらに備える。その他の構成は、ＨＥＭＴ１と同じであり、同一構成部分には同一符号を付して示している。
バッファ層１４は、ＨＥＭＴ１におけるバッファ層４と同様に炭素をドーピングして形成され、その炭素濃度は、１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下とされている。電子走行層１５は、電子走行層５と同様に高純度のＧａＮによって形成され、その炭素濃度は、１×１０17ｃｍ-3以下とされている。また、電子走行層１５の層厚は、電子走行層５と同様に０．０５μｍ以上、１μｍ以下とされている。
炭素濃度遷移層１８は、電子走行層１５からバッファ層１４に向かう積層方向の距離に応じて添加濃度が増加するように炭素がドーピングされている。図５−１および図５−２は、この様子を模式的に示すグラフである。ここで、横軸は、電子走行層１５と電子供給層６とのヘテロ接合界面からの積層方向の深さ（距離）を示し、縦軸は、この深さに応じた炭素濃度を示している。
図５−１および図５−２に示すように、炭素濃度遷移層１８内の炭素濃度は、電子走行層１５からバッファ層１４に向かう積層方向の距離に応じて、電子走行層１５の炭素濃度からバッファ層１４の炭素濃度まで、連続的または段階的に遷移されている。ただし、連続的な遷移としては、図５−１に示すような直線的な遷移に限定されず、２次関数、対数関数、指数関数等で表される曲線的な遷移でもよい。また、段階的な遷移としては、図５−２に示すような４段階の遷移（４段ステップ遷移）に限定されず、任意の多段ステップ遷移としてよい。さらに、その多段ステップにおける各段の炭素濃度の遷移量は、均等である必要はなく任意でよい。
このように、炭素濃度が連続的または段階的に遷移する炭素濃度遷移層１８を設けることで、ＨＥＭＴ１１では、この炭素濃度の遷移の傾向（遷移タイプ）に応じて、電流コラプスと耐圧との対応関係を微細に制御することができる。ここで、その実測結果である一例を図６−１および６−２と、図７−１および７−２とに示す。
図６−１および６−２は、それぞれ炭素濃度遷移層１８の層厚を０．５μｍおよび１μｍとし、この各層厚内で炭素濃度を１〜４段ステップ、直線的および曲線的に遷移させた場合の、ヘテロ接合界面からの深さに対する炭素濃度プロファイルを示している。また、図７−１および７−２は、それぞれ図６−１および６−２の各炭素濃度プロファイルに応じた電流コラプスと耐圧とを示している。ここで、図７−１および７−２に示す炭素濃度の遷移タイプとしての「１段ステップ」〜「４段ステップ」、「直線遷移」および「曲線遷移」は、それぞれ図６−１および６−２において◆印、★印、＊印、●印、■印および▲印で示す炭素濃度プロファイルに対応する。なお、この各場合で電子走行層１５は層厚が０．１μｍ、炭素濃度が１×１０17ｃｍ-3であり、バッファ層１４は層厚が２μｍ、炭素濃度が１×１０19ｃｍ-3である。
図７−１および７−２に示す結果から、炭素濃度遷移層１８の炭素濃度の遷移タイプ、つまり「１段ステップ」〜「４段ステップ」、「直線遷移」または「曲線遷移」に応じて、ＨＥＭＴ１１の電流コラプスおよび耐圧を各々変化させることができることがわかる。また、炭素濃度遷移層１８の層厚が比較的厚い場合、炭素濃度変化タイプに対する耐圧の変化量が比較的大きいことがわかる。さらに、炭素濃度遷移層１８の層厚が１μｍ以下である場合、約５００Ｖ以上の実用的な耐圧を得られることがわかる。ただし、この層厚がこれより厚くなると実用的な耐圧が得られない場合が生じることが推察される。つまり、炭素濃度遷移層１８の層厚は、１μｍ以下とすることが好ましいことが見出される。
以上説明したように、本実施の形態２にかかるＨＥＭＴ１１は、バッファ層１４と電子走行層１５との間に積層されるとともに、電子走行層１５からバッファ層１４に向かう積層方向の距離に応じて添加濃度が増加するように炭素がドーピングされた炭素濃度遷移層１８を備えているため、この炭素濃度の遷移の傾向（遷移タイプ）に応じて、電流コラプスと耐圧との対応関係を微細に制御することができる。
また、ＨＥＭＴ１１では、バッファ層１４の炭素濃度が１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下とされ、電子走行層１５の炭素濃度が１×１０17ｃｍ-3以下とされ、炭素濃度遷移層１８の炭素濃度が、電子走行層１５からバッファ層１４に向かう積層方向の距離に応じて、電子走行層１５の炭素濃度からバッファ層１４の炭素濃度まで連続的または段階的に遷移するものとされているため、電流コラプスを悪化させることなくバッファ層１４および炭素濃度遷移層１８を高抵抗化し、バッファ層１４および炭素濃度遷移層１８中に発生するリーク電流を低減できるとともに、ＨＥＭＴ１１自体を高耐圧化できる。
なお、ここでは、炭素濃度遷移層１８の炭素濃度は、電子走行層１５の炭素濃度からバッファ層１４の炭素濃度まで遷移するものとして説明したが、電子走行層１５に対する界面において、炭素濃度遷移層１８と電子走行層１５との炭素濃度は必ずしも等しくする必要がなく、同様に、バッファ層１４に対する界面においても、炭素濃度遷移層１８とバッファ層１４との炭素濃度は必ずしも等しくなくてよい。
また、ここでは、バッファ層１４の炭素濃度が１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下であるとして説明したが、バッファ層１４に対する界面において炭素濃度遷移層１８の炭素濃度を１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下とする場合には、バッファ層１４の炭素濃度は、必ずしも上述の範囲内である必要はない。
（実施の形態３）
図９は、本発明の実施の形態３にかかる半導体素子としての電界効果トランジスタ１００の構成を示す断面図である。この図に示すように、電界効果トランジスタ１００は、例えばＳｉ、サファイア、ＳｉＣまたはＺｎＯからなる基板３１上に、窒化物系化合物半導体を用いて形成されたバッファ層３２〜３４および半導体動作層３５が順次積層され、その上にソース電極３６Ｓ、ドレイン電極３６Ｄ、絶縁ゲート３６Ｇが形成されている。
バッファ層３２は、ＡｌＮによって形成され、層厚が４０ｎｍとされている。バッファ層３３は、窒化物系化合物半導体を用いて形成された第１の層４１と、この第１の層４１よりもＡｌ組成が高い窒化物形化合物半導体を用いて形成された第２の層４２とが積層された複合層４０を複数層積層して形成されている。具体的には、第１の層４１は、ＧａＮによって形成され、第２の層４２は、ＡｌＮによって形成され、この各層の層厚は、それぞれ２００ｎｍ、２０ｎｍとされている。また、複合層４０は８層積層されている。
なお、バッファ層３２、第１の層４１および第２の層４２を形成する半導体材料は、ＡｌＮまたはＧａＮに限定されるものではなく、他の元素を含んだ半導体材料とすることもできる。また、複合層４０の積層数は、８層に限定されるものではなく、１層以上であれば任意の層数でよい。ただし、４層以上積層させることが好ましい。
バッファ層３４は、ｐ−ＧａＮによって形成され、層厚が１μｍとされている。バッファ層３４は、ｐ型不純物として例えばＭｇが添加され、その不純物濃度としてのＭｇ濃度は５×１０16ｃｍ-3とされている。また、バッファ層３４は炭素が添加され、その炭素濃度は１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下とされている。なお、バッファ層３４と、後述の半導体動作層３５とに用いるｐ型不純物は、Ｍｇに限定されずＺｎまたはＢｅ等とすることもできる。
半導体動作層３５は、ｐ−ＧａＮからなるチャネル層３５ａと、ｎ型半導体としてのｎ-−ＧａＮからなるリサーフ（resurf）層３５ｂと、ｎ+−ＧａＮからなるコンタクト層３５ｃ，３５ｄとをバッファ層３４上に並列して備える。リサーフ層３５ｂは、チャネル層３５ａとコンタクト層３５ｄとの間に設けられ、コンタクト層３５ｃは、チャネル層３５ａに対してリサーフ層３５ｂと反対側に設けられている。チャネル層３５ａは、ｐ型不純物として例えばＭｇが添加され、その不純物濃度としてのＭｇ濃度は５×１０16ｃｍ-3とされている。リサーフ層３５ｂとコンタクト層３５ｃ，３５ｄとは、ｎ型不純物として例えばＳｉが添加され、そのＳｉ濃度は、それぞれ５×１０17ｃｍ-3および５×１０20ｃｍ-3とされている。また、半導体動作層３５は、炭素が非添加であって、層厚が３００ｎｍとされている。
絶縁ゲート３６Ｇは、チャネル層３５ａ上に絶縁層としてのゲート絶縁膜３６Ｇａと、電極層としてのゲート電極３６Ｇｂとをこの順に積層して形成されている。ゲート絶縁膜３６Ｇａは、ＳｉＯ2またはＡｌ2Ｏ3等、十分な絶縁破壊電界強度を有する酸化膜が用いられ、その層厚は、例えばＳｉＯ2の場合、５０〜１００ｎｍ程度とされる。また、ゲート絶縁膜３６Ｇａは、ドレイン電流が流れる方向（図９における左右方向）において、両端部がそれぞれコンタクト層３５ｃおよびリサーフ層３５ｂ上に張り出して形成されている。ゲート電極３６Ｇｂは、ポリシリコン、もしくはＮｉ／ＡｕやＷＳｉ等の金属膜を用いて形成されている。ソース電極３６Ｓおよびドレイン電極３６Ｄは、それぞれコンタクト層３５ｃ，３５ｄ上に積層され、Ｔｉ／ＡｌやＴｉ／ＡｌＳｉ／Ｍｏ等、コンタクト層３５ｃ，３５ｄに対してオーミック接触が可能な金属膜を用いて形成されている。
このように構成された電界効果トランジスタ１００では、ゲート電極３６Ｇｂに所定電位以上の正電圧を加えることで、チャネル層３５ａの上端部におけるゲート絶縁膜３６Ｇａとの境界近傍に反転層３５ｅが生成される。そして、この反転層３５ｅがチャネルとなり、コンタクト層３５ｃと、リサーフ層３５ｂおよびコンタクト層３５ｄとが電気的に接続され、ソース電極３６Ｓおよびドレイン電極３６Ｄ間にドレイン電流が導通される。このとき、ゲート電極３６Ｇｂに加える電圧によって、ゲート絶縁膜３６Ｇａの直下に形成される図示しない空乏層の厚さを変化させることで、ドレイン電流のＯＮ／ＯＦＦ制御すなわち電界効果トランジスタ１００のＯＮ／ＯＦＦ制御を行うことができる。
つづいて、バッファ層３４について詳細に説明する。図１０は、バッファ層３４としてのｐ−ＧａＮバッファ層の炭素濃度に対する電界効果トランジスタ１００の耐圧を実測した結果を示すグラフである。このグラフに示す結果から、電界効果トランジスタ１００では、バッファ層３４の炭素濃度を増加させることで耐圧を増大させることができることがわかる。特に、炭素濃度が約１×１０17（＝１．０Ｅ＋１７）ｃｍ-3である場合に耐圧が急激に変化し、炭素濃度を１×１０17ｃｍ-3以上とすることで耐圧を７５０Ｖ以上に高耐圧化できることがわかる。また、炭素濃度を１×１０20ｃｍ-3とすることで耐圧を約８５０Ｖまで高耐圧化できることがわかる。
図１１は、バッファ層３４としてのｐ−ＧａＮ層の炭素濃度およびＭｇ濃度に対する電界効果トランジスタ１００のしきい値電圧を実測した結果を示すグラフである。このグラフに示す結果から、電界効果トランジスタ１００では、バッファ層３４の炭素濃度を増加させても、しきい値電圧を一定に維持できることがわかる。これに対し、バッファ層３４のＭｇ濃度を増加させた場合には、しきい値電圧が増大することがわかる。また、バッファ層３４のＭｇ濃度を５×１０16ｃｍ-3とすることで、しきい値電圧を約３Ｖにできることがわかる。なお、図１１に示した炭素濃度に対応する結果は、バッファ層３４のＭｇ濃度を５×１０16ｃｍ-3とした上で炭素を添加して得た結果である。また、図１０および図１１に示す炭素濃度は、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）を用いて測定した値である。
以上の結果をもとに、電界効果トランジスタ１００では、バッファ層３４の炭素濃度は、この炭素濃度に対して電界効果トランジスタ１００の耐圧が急激に変化する濃度以上とされ、その目安値として具体的には１×１０17ｃｍ-3以上とされている。また、バッファ層３４における炭素以外の不純物濃度としてのＭｇ濃度は５×１０16ｃｍ-3とされている。これによって、電界効果トランジスタ１００では、しきい値電圧を増大させることなく素子を高耐圧化することができ、具体的には、商用電源を使用する場合に必要とさる耐圧を国によらず満足可能な７５０Ｖ以上の耐圧を得ることができる。また、一般に電界効果トランジスタ等の半導体素子を制御する上で好適とされている約３Ｖのしきい値電圧を得ることができる。
従来技術にかかる電界効果トランジスタでは、例えば特許文献１に記載された電界効果トランジスタのように、高耐圧化のためにバッファ層にＺｎやＭｇを添加する場合、図１１の結果から容易に推測されるように、ＺｎやＭｇの不純物濃度の増加にともなってしきい値電圧が増大する。特許文献１では、この不純物濃度が１×１０18ｃｍ-3以上であることが望ましいとされているが、その場合、しきい値電圧は少なくとも１０Ｖ以上となり、好適値である３Ｖをはるかに上回ることが図１１の結果から予測される。すなわち、従来技術にかかる電界効果トランジスタでは、素子の高耐圧化としきい値電圧の適正化とを同時に実現することが困難であったのに対し、電界効果トランジスタ１００では、上述のようにバッファ層３４に炭素を添加することで、素子の高耐圧化としきい値電圧の適正化とを両立できるという効果を奏する。
なお、電界効果トランジスタ１００におけるしきい値電圧の好適値は、３Ｖに限定されるものではなく、素子の用途等に応じて３±１Ｖ程度の範囲内で設定されることが好ましい。このため、電界効果トランジスタ１００では、図１１の結果をもとに、バッファ層３４のＭｇ濃度は、１×１０16ｃｍ-3以上、１×１０17ｃｍ-3以下の範囲内で設定されることが好ましい。
ところで、電界効果トランジスタ１００では、図１０に示したように、バッファ層３４の炭素濃度を増加させることによって耐圧を増大させることができるものの、その炭素濃度はある濃度で飽和する。すなわち、添加された炭素原子は、その添加量がある割合以上になった場合、バッファ層３４におけるｐ−ＧａＮの結晶格子を形成する原子と置き換わることができなくなり、バッファ層３４は、正常にエピタキシャル成長できなくなる。具体的には、バッファ層３４における炭素の飽和濃度は、図１０のデータをもとに約１×１０20ｃｍ-3であることが実験的に求められている。
このため、エピタキシャル膜としてのバッファ層３４の炭素濃度は、飽和濃度以下とされ、その目安値として具体的には１×１０20ｃｍ-3以下とされる。これによって、電界効果トランジスタ１００では、バッファ層３４とその上部に積層される半導体動作層３５とを正常にエピタキシャル成長させることができるとともに、しきい値電圧を増大させることなく約８５０Ｖまでの耐圧を得ることができる。
つづいて、電界効果トランジスタ１００の製造工程について説明する。電界効果トランジスタ１００は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、基板３１上に種々の窒化物系化合物半導体を順次積層して形成される。具体的には、まず、基板３１をＭＯＣＶＤ装置内に導入し、化合物半導体の原料となるトリメチルアルミニウム（ＴＭＡｌ）とアンモニア（ＮＨ3）とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２リットル／ｍｉｎの流量で基板３１上に導入し、ＡｌＮからなるバッファ層３２を基板３１上で４０ｎｍの厚さに成長させる。
つぎに、トリメチルガリウム（ＴＭＧａ）とＮＨ3とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２リットル／ｍｉｎの流量でバッファ層３２上に導入し、ＧａＮからなる第１の層４１をバッファ層３２上にエピタキシャル成長させる。つづけて、ＴＭＡｌとＮＨ3とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２リットル／ｍｉｎの流量で第１の層４１上に導入し、ＡｌＮからなる第２の層４２を第１の層４１上にエピタキシャル成長させる。そして、この第１の層４１および第２の層４２の成長を例えば８回繰り返すことで、８層の複合層４０からなるバッファ層３３を形成する。ここで、第１の層４１および第２の層４２の層厚は、それぞれ２００ｎｍ、２０ｎｍとする。
つぎに、ＴＭＧａとＮＨ3とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２リットル／ｍｉｎの流量でバッファ層３３上に導入するとともに、Ｃｐ２Ｍｇ（bis-cyclopentadienyl Mg）と炭素ガスとを導入し、ｐ−ＧａＮからなるバッファ層３４をバッファ層３３上で１μｍの厚さにエピタキシャル成長させる。このとき、Ｃｐ２Ｍｇの流量を調整することによってＭｇ濃度を５×１０16ｃｍ-3とし、成長圧力を調整することによって炭素濃度を１×１０17ｃｍ-3以上、かつ１×１０20ｃｍ-3以下とする。なお、この炭素濃度は、バッファ層３４内で一様である必要はなく、例えばバッファ層３４の積層方向において濃度勾配を有しても構わない。
つぎに、ＴＭＧａとＮＨ3とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２リットル／ｍｉｎの流量でバッファ層３４上に導入するとともに、Ｃｐ２Ｍｇを導入し、半導体動作層３５となるｐ−ＧａＮ層をバッファ層３４上で３００ｎｍの厚さにエピタキシャル成長させる。このとき、Ｃｐ２Ｍｇの流量を調整してＭｇ濃度を５×１０16ｃｍ-3とする。
なお、ここまでの各層の形成工程では、成長温度は１０５０℃とされる。また、ＴＭＡｌ、ＴＭＧａおよびＮＨ3の導入に用いるキャリアガスには１００％の水素ガスが利用される。
つぎに、バッファ層３４上に形成されたｐ−ＧａＮ層に対し、イオン注入（Ion Implantation）によってＳｉを添加する。その際、Ｓｉの打ち込み深さは、半導体動作層３５の層厚と等しくし、Ｓｉ濃度は、リサーフ層３５ｂに対応する領域では１×１０17ｃｍ-3、コンタクト層３５ｃ，３５ｄに対応する領域では１×１０20ｃｍ-3とする。その後、温度１２００℃で活性化アニールを１分間行う。これによって、バッファ層３４上に、チャネル層３５ａ、リサーフ層３５ｂおよびコンタクト層３５ｃ，３５ｄを備えた半導体動作層３５が形成される。なお、イオン注入によるＳｉの打ち込み深さは、半導体動作層３５の層厚と厳密に等しくする必要はなく、半導体動作層３５の層厚以上としてもよい。すなわち、Ｓｉがバッファ層３４内に入り込んでも構わない。
つぎに、ＰＣＶＤ（Plasma Chemical Vapor Deposition）法によって半導体動作層３５上に、例えばＳｉＯ2またはＡｌ2Ｏ3からなる酸化膜を５０〜１００ｎｍの厚さに成膜し、フォトリソグラフィと、緩衝弗酸によるエッチングとによってゲート絶縁膜３６Ｇａを形成する。その後、リフトオフ法によってコンタクト層３５ｃ，３５ｄ上に、例えばＴｉ／ＡｌまたはＴｉ／ＡｌＳｉ／Ｍｏからなる金属膜を成膜し、６００℃の熱処理を１０分間行うことで、オーミック電極としてのソース電極３６Ｓおよびドレイン電極３６Ｄを形成する。さらに、リフトオフ法によってゲート絶縁膜３６Ｇａ上に、例えばＮｉ／ＡｕまたはＷＳｉからなる金属膜を成膜してゲート電極３６Ｇｂを形成する。
なお、半導体動作層３５の層厚は、３００ｎｍに限定されず、ドレイン電流のチャネルを形成する上で過不足ない層厚、具体的には２００〜４００ｎｍ程度であればよい。半導体動作層３５の層厚としてのリサーフ層３５ｂの層厚が厚すぎる場合には、リサーフ層３５ｂを介して電流がリークし、素子の耐圧が低下する。また、リサーフ層３５ｂの層厚が薄すぎる場合には、オン抵抗が増大する。このため、電界効果トランジスタ１００では、半導体動作層３５の層厚は、７５０Ｖ以上の耐圧を確保しつつオン抵抗の増大を抑制できる層厚として２００ｎｍ以上、４００ｎｍ以下とされる。なお、この層厚は、必ずしも半導体動作層３５の全域で満足される必要はなく、少なくともチャネル層３５ａおよびリサーフ層３５ｂにおいて満足されていればよい。
以上説明したように、本実施の形態３にかかる電界効果トランジスタ１００は、基板３１上にバッファ層３２〜３４、半導体動作層３５および絶縁ゲート３６Ｇを順次積層して備え、炭素が添加された窒化物系化合物半導体層としてのバッファ層３４の炭素濃度は、この炭素濃度に対して電界効果トランジスタ１００の耐圧が急激に変化する濃度以上、かつ飽和濃度以下とされ、具体的には１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下とされている。このため、電界効果トランジスタ１００では、しきい値電圧を増大させることなく素子を高耐圧化させることができる。
また、電界効果トランジスタ１００では、バッファ層３４における炭素以外の不純物濃度としてのＭｇ濃度が２×１０16ｃｍ-3以上、１×１０17ｃｍ-3以下とされているため、一般に電界効果トランジスタ等の半導体素子を制御する上で好適な３±１Ｖ程度のしきい値電圧を得ることができる。さらに、電界効果トランジスタ１００では、半導体動作層３５は、炭素が非添加であり、層厚が２００ｎｍ以上、４００ｎｍ以下とされているため、７５０Ｖ以上の耐圧を確保しつつオン抵抗の増大を抑制することができる。
ここまで、本発明を実施する最良の形態を実施の形態１〜３として説明したが、本発明は、この実施の形態１〜３に限定されず、本発明の趣旨を逸脱しない範囲であれば種々の変形が可能である。例えば、上述した実施の形態１および２では、基板２とバッファ層４，１４との間に低温バッファ層３が介在するものとして説明したが、基板や半導体層に適宜適したバッファ層を設けるようにしてもよい。特に、基板と半導体層との格子定数の差が大きい場合には、格子定数が大きく異なる層を交互に積層したバッファ層を設けることによって、半導体層にかかる応力を低減させることができる。
具体的には、例えばＧａＮ系の半導体素子では、各層厚が１〜３０００ｎｍ程度のＡｌＮ層とＧａＮ層とを交互に積層したバッファ層や、ＩｎＧａ層とＡｌＧａＮ層とを交互に積層したバッファ層を設けるとよい。この場合、ＡｌＮ層とＧａＮ層との各接合界面に２次元電子ガス層が形成されやすく、半導体素子の耐圧が低下するとともにリーク電流が増大しやすくなるが、本発明の構成を適用させることで、電流コラプスを悪化させることなくリーク電流を低減させることができる。
また、上述した本実施の形態１および２では、バッファ層４，１４、炭素濃度遷移層１８および電子走行層５，１５は、ＧａＮを用いて形成され、電子供給層６は、ＡｌＧａＮを用いて形成されるものとして説明したが、他の元素を適宜添加した半導体材料を用いて各層を形成するようにしてもよい。例えば、化合物半導体層と、バッファ層および炭素濃度遷移層の少なくとも一方とを、Ａｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）系の半導体材料を用いて形成することができる。より具体的には、例えば電子走行層５を、ＩｎＧａＮを用いて形成することができる。
さらに、上述した実施の形態１および２では、本発明にかかる半導体素子として、ＦＥＴの一種であるＨＥＭＴについて説明したが、ＨＥＭＴに限定して解釈する必要はなく、ＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）、ＭＥＳＦＥＴ（Metal Semiconductor FET）等、種々のＦＥＴに対して本発明は適用可能である。
また、ＦＥＴ以外にも、ショットキーダイオード等、各種ダイオードに対して本発明は適用可能である。本発明を適用したダイオードとして、例えば、ＨＥＭＴ１，１１が備えたソース電極７Ｓ、ドレイン電極７Ｄおよびゲート電極７Ｇに替えて、カソード電極およびアノード電極を形成したダイオードが実現できる。
なお、上述した実施の形態１および２では、本発明にかかる半導体素子が、窒化物系化合物半導体、特にＧａＮ系化合物半導体を用いて形成された化合物半導体層を備えるものとして説明したが、窒化物系およびＧａＮ系に限定して解釈する必要はなく、他の化合物半導体を用いて形成された化合物半導体層を備える半導体素子に対しても、本発明は適用可能である。
また、上述した実施の形態３では、炭素が添加された窒化物系化合物半導体層としてのバッファ層３４がＧａＮによって形成されるものとしたが、ＧａＮに限定して解釈する必要はなく、他の元素を含むＧａＮ系化合物半導体によって形成されたものでもよい。また、ＧａＮ系に限らず、他の窒化物系であってもよく、炭素を添加して活性化できるものであれば窒化物系以外の化合物半導体を用いて形成してもよい。
なお、上述した実施の形態１および２における低温バッファ層３と、実施の形態３におけるバッファ層３２，３３とは、互いに置き換えて用いることができる。具体的には、例えばＨＥＭＴ１，１１における低温バッファ層３に替えてバッファ層３２，３３を、基板２とバッファ層４または１４との間に積層させることができる。同様に、電界効果トランジスタ１００におけるバッファ層３２，３３に替えて低温バッファ層３を、基板３１とバッファ層３４との間に積層させることができる。
本発明の実施の形態１にかかる半導体素子の構成を示す断面図である。 バッファ層の炭素濃度と電流コラプスおよび耐圧との対応関係を示すグラフである。 電子走行層の層厚と電流コラプスおよび耐圧との対応関係を示すグラフである。 本発明の実施の形態２にかかる半導体素子の構成を示す断面図である。 ヘテロ接合界面からの深さと炭素濃度との対応関係を示すグラフである。 ヘテロ接合界面からの深さと炭素濃度との対応関係を示すグラフである。 ヘテロ接合界面からの深さと炭素濃度との対応関係の実測値を示すグラフである。 ヘテロ接合界面からの深さと炭素濃度との対応関係の実測値を示すグラフである。 炭素濃度遷移層の炭素濃度遷移タイプと電流コラプスおよび耐圧との対応関係を示すグラフである。 炭素濃度遷移層の炭素濃度遷移タイプと電流コラプスおよび耐圧との対応関係を示すグラフである。 従来技術にかかる半導体素子の構成を示す断面図である。 本発明の実施の形態３にかかる半導体素子の構成を示す断面図である。 バッファ層の炭素濃度に対する耐圧の関係を示すグラフである。 バッファ層の炭素濃度およびＭｇ濃度に対するしきい値電圧の関係を示すグラフである。
符号の説明
１，１１，２１ ＨＥＭＴ
２，２２ 基板
３，２３ 低温バッファ層
４，１４，２４ バッファ層
５，１５，２５ 電子走行層
５ａ，２５ａ ２次元電子ガス層
６，２６ 電子供給層
７Ｄ，２７Ｄ ドレイン電極
７Ｇ，２７Ｇ ゲート電極
７Ｓ，２７Ｓ ソース電極
１８ 炭素濃度遷移層
３１ 基板
３２〜３４ バッファ層
３５ 半導体動作層
３５ａ チャネル層
３５ｂ リサーフ層
３５ｃ，３５ｄ コンタクト層
３５ｅ 反転層
３６Ｄ ドレイン電極
３６Ｇ 絶縁ゲート
３６Ｇａ ゲート絶縁膜
３６Ｇｂ ゲート電極
３６Ｓ ソース電極
４０ 複合層
４１ 第１の層
４２ 第２の層
１００ 電界効果トランジスタ

Claims (17)

  1. 基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子において、
    前記バッファ層は、炭素が添加され、この添加される炭素濃度は、該炭素濃度に対して電流コラプスが急激に変化する濃度以下であり、かつ前記炭素濃度に対して当該半導体素子の耐圧が急激に変化する濃度以上であることを特徴とする半導体素子。
  2. 前記炭素濃度は、１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下であることを特徴とする請求項１に記載の半導体素子。
  3. バッファ層を介して基板上に積層された化合物半導体層を備える半導体素子において、
    前記化合物半導体層内の電流経路となる層から前記バッファ層までの層厚は、該層厚に対して電流コラプスが急激に変化する厚さ以上であり、かつ前記層厚に対して当該半導体素子の耐圧が急激に変化する厚さ以下であることを特徴とする半導体素子。
  4. 前記電流経路となる層は、前記化合物半導体層内のヘテロ接合界面に形成される２次元電子ガス層であることを特徴とする請求項３に記載の半導体素子。
  5. 前記層厚は、０．０５μｍ以上、１μｍ以下であることを特徴とする請求項３または４に記載の半導体素子。
  6. バッファ層を介して基板上に積層された化合物半導体層を備える半導体素子において、
    前記バッファ層と前記化合物半導体層との間に積層されるとともに、前記化合物半導体層から前記バッファ層に向かう積層方向の距離に応じて添加濃度が増加するように炭素が添加された炭素濃度遷移層を備えることを特徴とする半導体素子。
  7. 前記バッファ層と前記化合物半導体層との間に積層されるとともに、前記化合物半導体層から前記バッファ層に向かう積層方向の距離に応じて添加濃度が増加するように炭素が添加された炭素濃度遷移層を備えることを特徴とする請求項１〜５のいずれか一つに記載の半導体素子。
  8. 前記炭素濃度遷移層に添加される炭素の添加濃度は、前記積層方向の距離に応じて、前記化合物半導体層の炭素濃度から前記バッファ層の炭素濃度まで変化することを特徴とする請求項６または７に記載の半導体素子。
  9. 前記炭素濃度遷移層の層厚は、１μｍ以下であることを特徴とする請求項６〜８のいずれか一つに記載の半導体素子。
  10. 前記化合物半導体層内のヘテロ接合界面から前記バッファ層または前記炭素濃度遷移層までの層厚間の炭素濃度は、１×１０17ｃｍ-3以下であることを特徴とする請求項１〜９のいずれか一つに記載の半導体素子。
  11. 前記化合物半導体層と、前記バッファ層および前記炭素濃度遷移層の少なくとも一方とは、Ａｌ1-x-yＧａxＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１）系の半導体材料を用いて形成されることを特徴とする請求項１〜１０のいずれか一つに記載の半導体素子。
  12. 当該半導体素子は、ダイオードまたは電界効果トランジスタであることを特徴とする請求項１〜１１のいずれか一つに記載の半導体素子。
  13. 基板上にバッファ層、半導体動作層、絶縁層および電極層を順次積層して備える半導体素子において、
    前記バッファ層は、炭素が添加された窒化物系化合物半導体層を含み、前記窒化物系化合物半導体層の炭素濃度は、該炭素濃度に対して当該半導体素子の耐圧が急激に変化する濃度以上であり、かつ飽和濃度以下であることを特徴とする半導体素子。
  14. 前記炭素濃度は、１×１０17ｃｍ-3以上、１×１０20ｃｍ-3以下であることを特徴とする請求項１３に記載の半導体素子。
  15. 前記窒化物系化合物半導体層における炭素以外の不純物濃度は、１×１０16ｃｍ-3以上、１×１０17ｃｍ-3以下であることを特徴とする請求項１３または１４に記載の半導体素子。
  16. 前記半導体動作層は、炭素が非添加であり、層厚が２００ｎｍ以上、４００ｎｍ以下であることを特徴とする請求項１３〜１５のいずれか一つに記載の半導体素子。
  17. 前記窒化物系化合物半導体層は、ＧａＮ系化合物半導体によって形成されることを特徴とする請求項１３〜１６のいずれか一つに記載の半導体素子。
JP2007030341A 2006-02-20 2007-02-09 半導体素子 Active JP5064824B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007030341A JP5064824B2 (ja) 2006-02-20 2007-02-09 半導体素子
PCT/JP2007/052872 WO2007097264A1 (ja) 2006-02-20 2007-02-16 半導体素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006043036 2006-02-20
JP2006043036 2006-02-20
JP2007030341A JP5064824B2 (ja) 2006-02-20 2007-02-09 半導体素子

Publications (2)

Publication Number Publication Date
JP2007251144A true JP2007251144A (ja) 2007-09-27
JP5064824B2 JP5064824B2 (ja) 2012-10-31

Family

ID=38437304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007030341A Active JP5064824B2 (ja) 2006-02-20 2007-02-09 半導体素子

Country Status (2)

Country Link
JP (1) JP5064824B2 (ja)
WO (1) WO2007097264A1 (ja)

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088081A (ja) * 2007-09-28 2009-04-23 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
WO2010070863A1 (ja) 2008-12-15 2010-06-24 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010183093A (ja) * 2008-11-27 2010-08-19 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2010219151A (ja) * 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2010258442A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法
WO2010131451A1 (ja) * 2009-05-11 2010-11-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
KR101006480B1 (ko) * 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
WO2011099097A1 (ja) * 2010-02-15 2011-08-18 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2011187654A (ja) * 2010-03-08 2011-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板
WO2012014352A1 (ja) * 2010-07-30 2012-02-02 パナソニック株式会社 電界効果トランジスタ
JP2012033645A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012033703A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
WO2012105179A1 (ja) 2011-02-03 2012-08-09 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
JP2012174697A (ja) * 2011-02-17 2012-09-10 New Japan Radio Co Ltd 窒化物半導体装置およびその製造方法
CN102832124A (zh) * 2011-06-15 2012-12-19 三菱电机株式会社 氮化物半导体装置的制造方法
JP2013008938A (ja) * 2011-02-22 2013-01-10 Covalent Materials Corp 窒化物半導体基板及びその製造方法
JP2013021106A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2013038157A (ja) * 2011-08-05 2013-02-21 Covalent Materials Corp 化合物半導体基板
EP2573818A1 (en) * 2011-09-21 2013-03-27 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US8552531B2 (en) 2010-08-30 2013-10-08 Advanced Power Device Research Association Nitride-based compound semiconductor and nitride-based compound semiconductor device
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2014108946A1 (ja) * 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
TWI462286B (zh) * 2009-12-10 2014-11-21 Dowa Electronics Materials Co A epitaxial substrate for electronic components and a method for manufacturing the same
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
CN104465743A (zh) * 2013-09-19 2015-03-25 富士通株式会社 半导体器件及其制造方法
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子
US9166031B2 (en) 2013-09-05 2015-10-20 Fujitsu Limited Semiconductor device
US9171945B2 (en) 2011-05-25 2015-10-27 Sharp Kabushiki Kaisha Switching element utilizing recombination
JP2015201575A (ja) * 2014-04-09 2015-11-12 サンケン電気株式会社 半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子
JP2015207771A (ja) * 2015-06-03 2015-11-19 コバレントマテリアル株式会社 化合物半導体基板
US9196685B2 (en) 2013-09-27 2015-11-24 Fujitsu Limited Semiconductor device and manufacturing method thereof
WO2016152106A1 (ja) * 2015-03-26 2016-09-29 株式会社デンソー 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
US9496380B2 (en) 2011-02-25 2016-11-15 Fujitsu Limited Compound semiconductor device comprising compound semiconductor layered structure having buffer layer and method of manufacturing the same
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
JP2017011180A (ja) * 2015-06-24 2017-01-12 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP2017037030A (ja) * 2015-08-12 2017-02-16 日本電信電話株式会社 半導体装置およびその製造方法
WO2017077733A1 (ja) * 2015-11-05 2017-05-11 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
WO2017077734A1 (ja) * 2015-11-05 2017-05-11 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
JP2017092369A (ja) * 2015-11-16 2017-05-25 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
JP2017152690A (ja) * 2016-02-04 2017-08-31 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ エンハンスドノーマリーオフ型高電子移動度ヘテロ接合トランジスタ
JP2018113358A (ja) * 2017-01-12 2018-07-19 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
KR20190035885A (ko) * 2016-08-18 2019-04-03 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
CN111373513A (zh) * 2017-11-20 2020-07-03 罗姆股份有限公司 半导体装置
US10770554B2 (en) 2016-03-31 2020-09-08 Sciocs Company Limited Nitride semiconductor substrate, semiconductor device, and method for manufacturing nitride semiconductor substrate
US10818757B2 (en) 2016-03-31 2020-10-27 Sciocs Company Limited Nitride semiconductor substrate, semiconductor device, and method for manufacturing nitride semiconductor substrate
JP7398968B2 (ja) 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
WO2024004016A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5133927B2 (ja) * 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
US8269253B2 (en) 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
JP2012243886A (ja) * 2011-05-18 2012-12-10 Sharp Corp 半導体装置
JP6249868B2 (ja) 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
JP6494361B2 (ja) 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
US9871108B2 (en) 2015-04-23 2018-01-16 Rohm Co., Ltd. Nitride semiconductor device
JP6671124B2 (ja) 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
JP6660631B2 (ja) 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173203A (ja) * 1996-12-11 1998-06-26 Furukawa Electric Co Ltd:The Ｍｉｓ型電界効果トランジスタ
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2005217361A (ja) * 2004-02-02 2005-08-11 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2005235935A (ja) * 2004-02-18 2005-09-02 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173203A (ja) * 1996-12-11 1998-06-26 Furukawa Electric Co Ltd:The Ｍｉｓ型電界効果トランジスタ
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2005217361A (ja) * 2004-02-02 2005-08-11 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2005235935A (ja) * 2004-02-18 2005-09-02 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法

Cited By (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088081A (ja) * 2007-09-28 2009-04-23 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
KR101006480B1 (ko) * 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP2010183093A (ja) * 2008-11-27 2010-08-19 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
WO2010070863A1 (ja) 2008-12-15 2010-06-24 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010245504A (ja) * 2008-12-15 2010-10-28 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
KR101273040B1 (ko) * 2008-12-15 2013-06-10 도와 일렉트로닉스 가부시키가이샤 전자 디바이스용 에피택셜 기판 및 그 제조 방법
US8410472B2 (en) 2008-12-15 2013-04-02 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
CN102318049A (zh) * 2008-12-15 2012-01-11 同和电子科技有限公司 电子器件用外延基板及其生产方法
JP2010219151A (ja) * 2009-03-13 2010-09-30 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2010258442A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ、電界効果トランジスタの製造方法、および溝の形成方法
TWI466290B (zh) * 2009-05-11 2014-12-21 Dowa Electronics Materials Co A epitaxial substrate for electronic components and a method for manufacturing the same
JP4685961B2 (ja) * 2009-05-11 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
US8426893B2 (en) 2009-05-11 2013-04-23 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
WO2010131451A1 (ja) * 2009-05-11 2010-11-18 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010287882A (ja) * 2009-05-11 2010-12-24 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
TWI462286B (zh) * 2009-12-10 2014-11-21 Dowa Electronics Materials Co A epitaxial substrate for electronic components and a method for manufacturing the same
WO2011099097A1 (ja) * 2010-02-15 2011-08-18 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
US20120299060A1 (en) * 2010-02-15 2012-11-29 Panasonic Corporation Nitride semiconductor device and manufacturing method thereof
JP2011187654A (ja) * 2010-03-08 2011-09-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012033645A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2012033703A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012033679A (ja) * 2010-07-30 2012-02-16 Panasonic Corp 電界効果トランジスタ
US8604516B2 (en) 2010-07-30 2013-12-10 Panasonic Corporation Heterojunction field-effect transistor with field plate connected to gate or source electrode
WO2012014352A1 (ja) * 2010-07-30 2012-02-02 パナソニック株式会社 電界効果トランジスタ
US8552531B2 (en) 2010-08-30 2013-10-08 Advanced Power Device Research Association Nitride-based compound semiconductor and nitride-based compound semiconductor device
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP5810293B2 (ja) * 2010-11-19 2015-11-11 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
CN103155124A (zh) * 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
US20130240901A1 (en) * 2010-11-19 2013-09-19 Panasonic Corporation Nitride semiconductor device
WO2012105179A1 (ja) 2011-02-03 2012-08-09 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
US9099383B2 (en) 2011-02-03 2015-08-04 Furukawa Electric Co., Ltd. Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
JP2012174697A (ja) * 2011-02-17 2012-09-10 New Japan Radio Co Ltd 窒化物半導体装置およびその製造方法
JP2013008938A (ja) * 2011-02-22 2013-01-10 Covalent Materials Corp 窒化物半導体基板及びその製造方法
US9496380B2 (en) 2011-02-25 2016-11-15 Fujitsu Limited Compound semiconductor device comprising compound semiconductor layered structure having buffer layer and method of manufacturing the same
US9171945B2 (en) 2011-05-25 2015-10-27 Sharp Kabushiki Kaisha Switching element utilizing recombination
CN102832124A (zh) * 2011-06-15 2012-12-19 三菱电机株式会社 氮化物半导体装置的制造方法
JP2013021106A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2013038157A (ja) * 2011-08-05 2013-02-21 Covalent Materials Corp 化合物半導体基板
EP2573818A1 (en) * 2011-09-21 2013-03-27 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9831310B2 (en) 2012-07-10 2017-11-28 Fujitsu Limited Compound semiconductor device, method for producing the same, power-supply unit, and high-frequency amplifier
WO2014108946A1 (ja) * 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
US9595606B2 (en) 2013-01-10 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Field-effect transistor
JPWO2014108946A1 (ja) * 2013-01-10 2017-01-19 パナソニックＩｐマネジメント株式会社 電界効果トランジスタ
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
JP2014222716A (ja) * 2013-05-14 2014-11-27 コバレントマテリアル株式会社 窒化物半導体基板
US9117743B2 (en) 2013-05-14 2015-08-25 Covalent Materials Corportion Nitride semiconductor substrate
US9166031B2 (en) 2013-09-05 2015-10-20 Fujitsu Limited Semiconductor device
CN104465743A (zh) * 2013-09-19 2015-03-25 富士通株式会社 半导体器件及其制造方法
US9196685B2 (en) 2013-09-27 2015-11-24 Fujitsu Limited Semiconductor device and manufacturing method thereof
WO2015155932A1 (ja) * 2014-04-09 2015-10-15 サンケン電気株式会社 半導体基板及び半導体素子
KR102121096B1 (ko) * 2014-04-09 2020-06-09 산켄덴키 가부시키가이샤 반도체 기판 및 반도체 소자
CN106165072A (zh) * 2014-04-09 2016-11-23 三垦电气株式会社 半导体基板及半导体元件
KR20160138090A (ko) * 2014-04-09 2016-12-02 산켄덴키 가부시키가이샤 반도체 기판 및 반도체 소자
TWI614895B (zh) * 2014-04-09 2018-02-11 Sanken Electric Co., Ltd. 半導體基板及半導體元件
JP2015201575A (ja) * 2014-04-09 2015-11-12 サンケン電気株式会社 半導体基板の製造方法、半導体素子の製造方法、半導体基板、並びに半導体素子
JP2015201574A (ja) * 2014-04-09 2015-11-12 サンケン電気株式会社 半導体基板及び半導体素子
WO2016152106A1 (ja) * 2015-03-26 2016-09-29 株式会社デンソー 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP2015207771A (ja) * 2015-06-03 2015-11-19 コバレントマテリアル株式会社 化合物半導体基板
JP2017011180A (ja) * 2015-06-24 2017-01-12 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP2017037030A (ja) * 2015-08-12 2017-02-16 日本電信電話株式会社 半導体装置およびその製造方法
WO2017077733A1 (ja) * 2015-11-05 2017-05-11 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
WO2017077734A1 (ja) * 2015-11-05 2017-05-11 シャープ株式会社 窒化物半導体、窒化物半導体の製造方法、および電子デバイス
JP2017092369A (ja) * 2015-11-16 2017-05-25 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体デバイス用基板およびその製造方法
JP2017152690A (ja) * 2016-02-04 2017-08-31 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ エンハンスドノーマリーオフ型高電子移動度ヘテロ接合トランジスタ
US10770554B2 (en) 2016-03-31 2020-09-08 Sciocs Company Limited Nitride semiconductor substrate, semiconductor device, and method for manufacturing nitride semiconductor substrate
US10818757B2 (en) 2016-03-31 2020-10-27 Sciocs Company Limited Nitride semiconductor substrate, semiconductor device, and method for manufacturing nitride semiconductor substrate
KR20190035885A (ko) * 2016-08-18 2019-04-03 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
KR102238369B1 (ko) * 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
US11127596B2 (en) 2016-08-18 2021-09-21 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
US10297447B2 (en) 2017-01-12 2019-05-21 Mitsubishi Electric Corporation High electron mobility transistor manufacturing method and high electron mobility transistor
JP2018113358A (ja) * 2017-01-12 2018-07-19 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
CN111373513A (zh) * 2017-11-20 2020-07-03 罗姆股份有限公司 半导体装置
CN111373513B (zh) * 2017-11-20 2023-10-13 罗姆股份有限公司 半导体装置
JP7398968B2 (ja) 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
WO2024004016A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2007097264A1 (ja) 2007-08-30
JP5064824B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5064824B2 (ja) 半導体素子
US8618578B2 (en) Field effect transistor
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
US20110241017A1 (en) Field effect transistor
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2012033679A (ja) 電界効果トランジスタ
US9087890B2 (en) Semiconductor device
JP2011187623A (ja) 半導体素子、および半導体素子の製造方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
JP2015135946A (ja) 窒化物半導体素子及びその製造方法
JP2009170546A (ja) ＧａＮ系電界効果トランジスタ
CN110310981B (zh) 氮面增强型复合势垒层氮化镓基异质结场效应管
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2011129607A (ja) ＧａＮ系ＭＯＳ型電界効果トランジスタ
JP2015115371A (ja) 窒化物半導体装置およびその製造方法、並びに電界効果トランジスタおよびダイオード
JP2009239144A (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2013135055A (ja) Ｍｉｓ型半導体装置およびその製造方法
WO2018220741A1 (ja) 半導体装置の製造方法
KR101364029B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
KR101427279B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
CN110875379B (zh) 一种半导体器件及其制造方法
KR101427280B1 (ko) 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R151 Written notification of patent or utility model registration

Ref document number: 5064824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350