TWI466290B - A epitaxial substrate for electronic components and a method for manufacturing the same - Google Patents

A epitaxial substrate for electronic components and a method for manufacturing the same Download PDF

Info

Publication number
TWI466290B
TWI466290B TW099114928A TW99114928A TWI466290B TW I466290 B TWI466290 B TW I466290B TW 099114928 A TW099114928 A TW 099114928A TW 99114928 A TW99114928 A TW 99114928A TW I466290 B TWI466290 B TW I466290B
Authority
TW
Taiwan
Prior art keywords
layer
superlattice
substrate
laminate
initial growth
Prior art date
Application number
TW099114928A
Other languages
English (en)
Other versions
TW201101486A (en
Inventor
Tetsuya Ikuta
Jo Shimizu
Tomohiko Shibata
Ryo Sakamoto
Tsuneo Ito
Original Assignee
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co filed Critical Dowa Electronics Materials Co
Publication of TW201101486A publication Critical patent/TW201101486A/zh
Application granted granted Critical
Publication of TWI466290B publication Critical patent/TWI466290B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

電子元件用磊晶基板及其製造方法
本發明，係有關於一種電子元件用磊晶基板及其製造方法，特別是關於HEMT用磊晶基板及其製造方法。
近年來，隨著IC用元件等之高速化，廣泛使用高電子遷移率之電晶體(HEMT：High electron mobility transistor)作為高速之場效電晶體(FET：Field effect transistor)。該種場效型電晶體，例如圖1之示意圖所示，係在基板21上積層通道層22及電子供應層23，在該電子供應層23的表面配設源極24、汲極25、及閘極26，藉此而形成，在元件動作時，電子依照源極24、電子供應層23、通道層22、電子供應層23、及汲極25之順序移動，以橫向作為電流導通方向，該橫向之電子移動，係藉由施加於閘極26之電壓而控制。在HEMT中，於带隙不同之電子供應層23及通道層22之接合界面所產生之電子，與一般之半導體內相較之下，可以較高速來移動。
承上述，橫向之電子移動，亦即電流，係藉由閘極電壓而控制，然而，一般即使是閘極電壓為OFF，電流亦不會為零。此種在閘極電壓為OFF時所流動之電流稱為漏電流，若漏電流增加，則會使消耗電力增加，其結果會造成發熱等問題。上述漏電流一般被分成橫向漏電流與縱向漏電流，橫向漏電流係指，流動於配置在電子供應層23側表面之2電極間(例如源極24與汲極25之間)的漏電流；縱向漏電流係指，流動於分別配置在電子供應層23側表面與基板21側表面之2電極間的漏電流。
又，在使用Ⅲ族氮化物材料以形成電子元件層構造的情形，雖有使用散熱性佳之SiC基板之提案，但為了要抑制縱向漏電流且提升縱向耐壓，一般仍使用絕緣性SiC基板。然而，由於絕緣性SiC基板在基板製造時的高電阻化並不容易，而有成本上升之問題，因而亦有提出使用導電性SiC基板之方法。
在專利文獻1揭示有一種在導電性SiC基板上具備超晶格緩衝層、通道層、及電子供應層之HEMT構造。
又，在專利文獻2所揭示的HEMT結構，係在Si或SiC基板上透過GaN中介層，具備添加有p型雜質之超晶格緩衝層、通道層、及電子供應層。
然而，在專利文獻1所載之發明中，並未充份考慮超晶格緩衝層之絕緣性，而有縱向耐壓惡化的問題。又，在專利文獻2所載之發明中，由於在基板上成長Ⅲ族氮化物層時使用GaN系低溫緩衝層，因此，在使用SiC基板，為了提高絕緣性而使用含有Al之超晶格緩衝層以製得磊晶基板時，會有在磊晶基板發生裂縫的問題。
專利文獻1：日本特開2008-85123號公報
專利文獻2：日本特開2005-85852號公報
本發明之目的在於，提供一種電子元件用磊晶基板及其製造方法，該電子元件用磊晶基板係使用導電性SiC基板作為基板，能良好地兼顧橫向漏電流的降低及橫向耐壓特性，並能提升縱向耐壓，且能抑制裂縫的發生。
為達成上述目的，本發明之主要構成如以下所述。
(1)一種電子元件用磊晶基板，其具備導電性SiC單晶基板、形成於該SiC單晶基板上作為絕緣層之緩衝層、及在該緩衝層上磊晶成長複數層之Ⅲ族氮化物層所形成之主積層體，並以橫向作為電流導通方向；其特徵在於：該緩衝層至少具有與該SiC單晶基板接觸之初期成長層、及該初期成長層上之由超晶格多層結構所構成之超晶格積層體；該初期成長層係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0＜b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)材料所構成，且該超晶格積層體係交互積層由Ba2 Alb2 Gac2 Ind2 N(0≦a2 ≦1，0≦b2 ≦1，0≦c2 ≦1，0≦d2 ≦1，a2 +b2 +c2 +d2 =1)材料所構成之第1層、及由帶隙不同於該第1層之Ba3 Alb3 Gac3 Ind3 N(0≦a3 ≦1，0≦b3 ≦1，0≦c3 ≦1，0≦d3 ≦1，a3 +b3 +c3 +d3 =1)材料所構成之第2層而成；該超晶格積層體、或該主積層體在該緩衝層側之部分的至少一者，C濃度為1×1018 /cm3 以上。
(2)上述第1項之電子元件用磊晶基板中，該超晶格積層體及該主積層體在該緩衝層側之部分，C濃度均為1×1018 /cm3 以上。
(3)上述第1或2項之電子元件用磊晶基板中，該第1層係由AlN材料所構成，該第2層係由Alb3 Gac3 N(a3 =0，0<b3 ≦0.5，0.5≦c3 <1，d3 =0)材料所構成。
(4)上述第1、2或3項之電子元件用磊晶基板中，該初期成長層係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0.5≦b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)材料所構成。
(5)上述第1、2、或3項之電子元件用磊晶基板中，該初期成長層係由AlN材料所構成。
(6)一種電子元件用磊晶基板之製造方法，該電子元件用磊晶基板係具備導電性SiC單晶基板、形成於該SiC單晶基板上作為絕緣層之緩衝層、及在該緩衝層上磊晶成長複數層之Ⅲ族氮化物層所形成之主積層體，並以橫向作為電流導通方向；其特徵在於：該緩衝層至少具有與該SiC單晶基板接觸之初期成長層、及在該初期成長層上之由超晶格多層結構所構成之超晶格積層體；該初期成長層係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0＜b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)材料所構成，且該超晶格積層體係交互積層由Ba2 Alb2 Gac2 Ind2 N(0≦a2 ≦1，0≦b2 ≦1，0≦c2 ≦1，0≦d2 ≦1，a2 +b2 +c2 +d2 =1)材料所構成之第1層、及由帶隙不同於該第1層之Ba3 Alb3 Gac3 Ind3 N(0≦a3 ≦1，0≦b3 ≦1，0≦c3 ≦1，0≦d3 ≦1，a3 +b3 +c3 +d3 =1)材料所構成之第2層而成；該超晶格積層體、或該主積層體在該緩衝層側之部分的至少一者，C濃度為1×1018 /cm3 以上。
(7)上述第6項之電子元件用磊晶基板之製造方法中，該超晶格積層體及該主積層體在該緩衝層側部分，C濃度均為1×1018 /cm3 以上。
本發明之電子元件用磊晶基板，在導電性SiC基板上具備緩衝層及既定之主積層體，上述緩衝層中具有由含Al之Ⅲ族氮化物構成之初期成長層及既定之超晶格積層體；在超晶格積層體及/或主積層體之緩衝層側的部分，具有1×1018 /cm3 以上的C濃度，藉此，不僅能良好地兼顧橫向漏電流的降低及橫向耐壓特性，亦能提升縱向耐壓。又，藉由使用導電性SiC基板，可提升散熱性，更能減少裂縫的發生。
又，本發明可製造一種電子元件用磊晶基板，其具備緩衝層及既定之主積層體，上述緩衝層具有由含Al之Ⅲ族氮化物構成之初期成長層及既定之超晶格積層體；在超晶格積層體及/或主積層體之緩衝層側的部分，具有1×1018 /cm3 以上的C濃度，藉此，不僅能良好地兼顧橫向漏電流的降低及橫向耐壓特性，亦能提升縱向耐壓，並因為使用導電性SiC基板之故，而能提升散熱性，減少裂縫的發生。
接著，一邊參照圖式一邊說明本發明之電子元件用磊晶基板之實施形態。圖2係示意地顯示本發明之電子元件用磊晶基板之截面構造。再者，為了說明方便起見，圖2係放大厚度方向來加以繪製。
如圖2所示，本發明之電子元件用磊晶基板1，係一種以橫向作為電流導通方向之電子元件用磊晶基板，其具備導電性SiC單晶基板2、形成於導電性SiC單晶基板2上之作為絕緣層的緩衝層3、及在緩衝層3上磊晶成長複數層之Ⅲ族氮化物層所形成的主積層體4，其特徵在於，緩衝層3至少具有與Si單晶基板2接觸之初期成長層5、以及初期成長層5上之由超晶格多層結構所構成之超晶格積層體6；初期成長層5係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0＜b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)的材料所構成，且超晶格積層體6係交互積層由Ba2 Alb2 Gac2 Ind2 N(0≦a2 ≦1，0≦b2 ≦1，0≦c2 ≦1，0≦d2 ≦1，a2 +b2 +c2 +d2 =1)材料所構成之第1層6a、及由帶隙不同於該第1層6a之Ba3 Alb3 Gac3 Ind3 N(0≦a3 ≦1，0≦b3 ≦1，0≦c3 ≦1，0≦d3 ≦1，a3 +b3 +c3 +d3 =1)材料所構成之第2層6b而成，超晶格積層體6及/或主積層體4在緩衝層3側之部分4'，C濃度為1×1018 /cm3 以上，由於具有上述構成，不僅能良好地兼顧橫向漏電流的降低及橫向耐壓特性，亦能提升縱向耐壓。又，藉由導電性SiC基板的使用，可提升散熱性，更能抑制裂縫的發生。
雖然可使用各種結晶構造來作為導電性SiC單晶基板2，但較佳係使用4H或6H者。面方向並未限定，可使用(0001)、(10-10)、(11-20)面等，但為了使Ⅲ族氮化物之(0001)面在表面平坦性良好之情況下成長，以使用(0001)面為佳。又，可使用p型或n型任一者之傳導型。對於SiC單晶基板2之導電性，可依用途而適當使用1000Ω‧cm以下之低電阻基板。再者，在本案中，將電阻率在1000Ω‧cm以下之SiC基板稱為導電性SiC基板。該導電性SiC單晶基板2之製造方法，可使用昇華法等各種方法，亦可在基板表面同質磊晶(homoepitaxial)成長SiC。又，亦可使用基板表面形成有由氧化膜、氮化膜、碳化膜所構成之薄膜者，。再者，SiC基板難以高電阻化的主要原因在於，大氣中之主成分的氮氣易混入而成為雜質，混入時成為n型的摻雜物而導致電阻率下降所致。
又，由於以含Al之Ⅲ族氮化物材料(Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0＜b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1))來形成初期成長層5，因而可抑制後述之含Al之超晶格積層體之裂縫的發生。為了要有效地抑制裂縫，宜使初期成長層5的Al組成大於超晶格積層體中Al組成最少之層。由裂縫抑制效果的觀點來看，更佳係以Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0.5≦b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)來作為初期成長層5的材料，以AIN為最佳。原因在於，藉由使組成關係如前述般，可有效抑制超晶格積層體內之拉伸應力。然而，此處所提之AIN材料，亦可含有1%以下之微量雜質(無論是有意為之或是無心之作)，例如，可含有上述之Ga、In，以及Si、H、O、C、B、Mg、As、P等雜質。初期成長層之厚度，較佳係在10nm～200nm的範圍。若初期層過薄時，由於無法充份抑制超晶格積層體內之拉伸應力，故會在超晶格積層體內發生裂縫；當過厚時，則會造成初期層內之拉伸應力累積，致使在初期層內發生裂縫。
此處，「以橫向作為電流導通方向」，係指如圖1所示，電流主要係於積層體之寬度方向由源極24朝汲極25流動，亦即與例如以一對電極夾持半導體之結構，其電流主要於縱向(亦即積層體之厚度方向)流動者不同。
又，此處所云之交互積層超晶格積層體，係指以周期性地含有第1層6a與第2層6b之方式加以積層。亦可含有第1層6a與第2層6b以外之層(例如組成遷移層)。
主積層體4在緩衝層3側之部分4'的C濃度，較佳為高於超晶格積層體6之C濃度。在部分4'中，因緩衝層3與主積層體4之晶格常數之不同所造成的影響，會發生差排朝橫向或斜向彎曲的現象，而形成漏電流容易流動的通路。因此，部分4'較緩衝層3易有漏電流流動，為了抑制該漏電流，較佳係設成上述之C濃度。又，若是該主積層體4在緩衝層3側的部分4'之厚度未達0.1μm時，則有可能連C濃度較少的部分亦顯著存在差排之彎曲，因此，較佳為設定成0.1μm以上的厚度。至於部分4'之厚度上限，從提升耐壓、降低漏電流之觀點而言，並無特別限定，可從抑制基板彎度、裂縫之觀點而適當設定之。
較佳為構成超晶格積層體6之第1層6a由AIN材料構成，第2層6b由AlGaN(a3 =0，0<b3 ≦0.5，0.5≦c3 <1，d3 =0)的材料構成。由於第1層6a與第2層6b之帶隙差會提高縱向耐壓，故較佳為儘可能地增大組成差而將帶隙差儘可能地增大。在以Ⅲ族氮化物半導體材料來製作混晶時，最大帶隙差乃是AIN(6.2eV)與GaN(3.5eV)，因此較佳為以AlGaN材料來製作超晶格構造。至於組成差的下限，若是小於0.5，則藉由單晶矽與Ⅲ族氮化物之晶格常數差所達成之應力緩和並不充份，而發生裂縫，因此組成差較佳在0.5以上。又，至於組成差的上限，雖然組成差以較大為佳，但由於AlGaN層本身的絕緣化不斷發展以提升耐壓，故較佳為使帶隙較小的第2層至少含有Al，Al之組成差小於1。原因在於，至少含有Al之情形時，能更加有效率地獲取C。超晶格之組數，至少在40組以上，因為合計膜厚若在1μm以上時，則可降低耐壓的不一致性，故較佳。該超晶格層的厚度越厚，則可使耐壓越大，對於在高電壓之用途較佳，但亦有原料費增加的缺點，故應依照用途，適當地選擇厚度。
有關於各層之厚度，若由耐壓提升之觀點來考量，帶隙較大之第1層6a之厚度，較佳為能抑制穿隧電流之厚度以上，且為不發生裂縫之膜厚以下。例如，在使用AIN之情形時，宜設定成2～10nm。第2層6b之厚度，可由抑制裂縫、彎度的觀點來適當地設定，但為了要有效發揮超晶格積層構造的應變緩衝效果以抑制裂縫的發生，較佳使帶隙較小之層之厚度厚於帶隙較大之層，40nm以下為較佳。又，在超晶格積層體內無須以相同膜厚、相同組成來進行積層。
電子元件用磊晶基板1，可用於以橫向作為電流導通方向之各種用途。用於HEMT為較佳。圖2所示之磊晶基板1之主積層體4，可具有由(Ba4 Alb4 Gac4 Ind4 N(0≦a4 ≦1，0≦b4 ≦1，0≦c4 ≦1，0≦d4 ≦1，a4 +b4 +c4 +d4 =1)所構成之通道層4a、以及由帶隙大於通道層4a之Ba5 Alb5 Gac5 Ind5 N(0≦a5 ≦1，0≦b5 ≦1，0≦c5 ≦1，0≦d5 ≦1，a5 +b5 +c5 +d5 =1)材料所構成之電子供應層4b。此際，兩層皆可由單一或複數之組成來構成之。特別是，為了要避免合金散亂，降低電流導通部分之比電阻，通道層4a之至少與電子供應層4b接觸的部分，以GaN材料為佳。
通道層4a之與緩衝層為相反側的部分，宜有較低之C濃度，較佳為設定成4×1016 /cm3 以下。原因係由於該部分相當於電子元件之電流導通部分，以不含有會妨礙導電性、或會發生電流崩塌(current collapse)的雜質。又，為了抑制n型雜質之殘留載子造成的漏電流，較佳係存在有1×1015 /cm3 以上。
接著，一邊參照圖式一邊說明本發明之電子元件用磊晶基板之製造方法的實施形態。
如圖2所示，係在導電性SiC單晶基板2上依序形成作為絕緣層用途之緩衝層3、以及在緩衝層3上磊晶成長複數層Ⅲ族氮化物層而成之HEMT構造的主積層體4，並以橫向作為電流導通方向之電子元件用磊晶基板1的製造方法，其特徵在於，緩衝層3具有與SiC單晶基板2接觸之初期成長層5、以及在初期成長層5上之由超晶格多層結構所構成的超晶格積層體6，初期成長層5係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0＜b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)材料所構成，且超晶格積層體6係交互積層Ba2 Alb2 Gac2 Ind2 N(0≦a2 ≦1，0≦b2 ≦1，0≦c2 ≦1，0≦d2 ≦1，a2 +b2 +c2 +d2 =1)材料所構成之第1層6a、及帶隙不同於該第1層6a之Ba3 Alb3 Gac3 Ind3 N(0≦a3 ≦1，0≦b3 ≦1，0≦c3 ≦1，0≦d3 ≦1，a3 +b3 +c3 +d3 =1)材料所構成之第2層6b而成；超晶格積層體6及/或主積層體4中在緩衝層3側的部分4'形成為C濃度在1×1018 /cm3 以上，藉由具有上述構成，可製造一種能良好地兼顧縱向耐壓特性及橫向耐壓特性，且能降低橫向漏電流之電子元件用磊晶基板。至於其他的雜質量，並無特別限定，較佳為能抑制雜質能階較低之施體雜質(Si、O、Ge)的混入，儘管如此，若是含有可補償此施體能階程度之C，則可容許有某種程度的混入。再者，雜質濃度係使用SIMS分析，一邊從表面側進行蝕刻，一邊測定深度方向之雜質濃度分布。此時，當僅變更部分4'之Ⅲ族元素的組成，或者改變從部分4'朝通道層4a之與緩衝層為相反側之部分的C濃度或Ⅲ族元素的組成時，可以使之急速地變化，亦可使之連續地變化。
添加於超晶格積層體6、與主積層體4之緩衝層3側之部分4'的C，在使用CVD法來生長時，可藉由以下所示之幾種方法來添加。
第1種方法：將含有C之原料氣體，在Ⅲ族氮化物的生長中另行添加。如甲烷、乙烷、乙烯、乙炔、苯、環戊烷等。
第2種方法：將有機金屬中的甲基、乙基等，藉由長Ⅲ族氮化物成長條件混入磊晶成長層。以能抑制有機金屬分解的方式，來適當地設定成長溫度、成長壓力、成長速度、成長時的氨流量、氫流量、氮流量等，藉此調整添加於磊晶成長層的C濃度。
再者，在本案中，超晶格積層體6的C濃度，係SIMS在超晶格積層體6被去除1/2厚度後之位置的測定值。主積層體4在緩衝層3側之部分4'的C濃度，係藉由SIMS在上述部分4'去除1/2厚度後之位置的測定值。
再者，圖1及圖2係表示代表性實施形態之例，但本發明並不侷限於此等實施形態。例如，亦可在各層之間插入不會對本發明效果造成不良影響的中間層、或是插入其他超晶格層、或是在組成上形成梯度。又，亦可在導電性SiC單晶的表面形成氮化膜、碳化膜、Al層等。
再者，本發明之積層構造，並不僅侷限於導電性SiC基板，亦可延伸應用於初期成長層為GaN時會發生裂縫之各種金屬材料或低電阻半導體材料(Ge、GaN、AlGaN、GaAs、ZnO等)所構成的其他導電性基板。藉此，即使是使用導電性基板之情形時，亦可得到抑制裂縫的發生、且降低橫向漏電流、使橫向及縱向之耐壓特性為良好之本案的效果。
(實驗例1)
在比電阻分別為1×10-1 Ω‧cm、10Ω‧cm、100Ω‧cm的300μm厚的(0001)面3吋6H-SiC單晶基板上，成長初期成長層(AIN材料：厚度100nm)及超晶格積層體(AIN：膜厚4nm與Al0.15 Ga0.85 N：膜厚25nm，合計85層)以形成緩衝層，在該超晶格積層體上磊晶成長通道層(GaN材料：厚1.5μm)及電子供應層(Al0.25 Ga0.75 材料：厚20nm)而形成HEMT構造的主積層體，得到試樣1～3。改變超晶格積層體的C濃度，主積層體在緩衝層側部分的C濃度之任一結果均在1.5～2.0×1018 /cm3 的範圍內。又，通道層在電子供應層側的部分，C濃度在0.8～3.5×1016 /cm3 的範圍。各層之成長溫度、壓力如表1所示。藉由調整表中P1 來調整C濃度，藉由降低成膜壓力來增加C濃度。使用MOCVD法來作為成長方法，Ⅲ族原料，係使用TMA(三甲基鋁)、TMG(三甲基鎵)，V族原料，係使用氨，載子氣體，則是使用氫及氮氣。此處所稱之成膜溫度，係指在成長中使用輻射溫度計所測得之基板本身的溫度。再者，C濃度之SIMS測定，係從磊晶層側進行蝕刻，藉由Cameca製之測定裝置，以Cs- 作為離子源，以8keV的離子能量來進行。
圖3(a)、圖3(b)及圖3(c)，表示試樣2之橫向耐壓、橫向漏電流及縱向耐壓的測定結果。測定係以下述方式進行。
縱向：在基板表面形成由80μmψ構成之Ti/Al積層構造之歐姆電極，對歐姆電極外側以50nm的厚度進行蝕刻之後，將基板內面接地於金屬板，對電壓測定流經兩電極間之電流值。
橫向：以各邊相距10μm距離之方式，配置形成由200μm□(平方)構成之Ti/Al構造之歐姆電極，對該歐姆電極周圍以150nm厚度進行蝕刻後，對電壓測定流經兩電極間的電流值。此時，為了要抑制空氣中的放電，以絕緣油使兩電極間絕緣。又，為了要消除漏電流對基板內面的影響，在基板下配置有絕緣板。
本實驗例中，縱向耐壓的定義為，將縱向電流值以上述電極面積換算成每單位面積之值達到10-4 A/cm2 時的電壓值；橫向耐壓的定義為，將橫向電流值換算成上述電極之每1邊長度之值達到10-4 A/cm2 時之電壓值；橫向漏電流之定義為，橫向在100V時之電流值。
超晶格積層體6之C濃度，係以SIMS，藉由對超晶格積層體6被去除1/2厚度之位置進行測定而得。主積層體4在緩衝層3側的部分4'的C濃度，係以SIMS，藉由對該部分4'被去除1/2厚度之位置進行測定而得。
改變超晶格積層體之C濃度的結果，在橫向耐壓、橫向漏電流幾乎皆沒有變化，相對於此，試樣2的縱向耐壓，若超晶格積層體的C濃度超過1×1018 /cm3 時，則會異常急遽地升高。再者，試樣1、3，亦得到與圖3(a)、圖3(b)及圖3(c)相同的結果。
再者，對所有實驗例所製得之磊晶基板，藉霍爾效應測定法，評價通道層部分之電氣特性，可確認具有片電阻值在440Ω/□以下(平方)、遷移率在1570cm2 /Vs以上之良好特性。
以光學顯微鏡(100倍)對所有實驗例所製得之磊晶基板的表面進行觀察，未發現裂縫。
(實驗例2)
將超晶格積層體之成長壓力設為10kPa，改變主積層體在緩衝層側的部分之C濃度，各層之成長溫度及壓力以表2所示的條件來進行，除此之外，以與實驗例1之試樣1～3相同的方法來製作試樣4～6。藉由調整表中P2 ，來調整C濃度，藉由降低成膜壓力，來增加C濃度。超晶格積層體之C濃度之任一結果均在1.5～2.5×1018 /cm3 的範圍。
圖4(a)、圖4(b)及圖4(c)，顯示試樣4之橫向耐壓、橫向漏電流及縱向耐壓的測定結果。改變主積層體的C濃度的結果，橫向耐壓、橫向漏電流幾乎沒有變化，相對於此，試樣4的縱向耐壓，若主積層體於緩衝層側部分之C濃度超過1×1018 /cm3 時，則可確認到會異常急遽地升高。又，與實驗例1相同地，針對所使用之Si單晶基板之比電阻不同的試樣5及6，亦未發現與圖4(a)～圖4(c)所示結果有大的差異。
以光學顯微鏡(100倍)，對所有之實驗例所製得之磊晶基板的表面進行觀察，未有發現裂縫。
由以上之實驗例1及2可知，藉由將超晶格積層體之C濃度或主積層體在緩衝層側部分之C濃度的任一方設在1×1018 /cm3 以上，可有效地增大縱向耐壓。
(實驗例3)
以在700℃成長之GaN材料(厚度：20nm)來形成初期成長層，各層之成長溫度及壓力以表3所示之條件來進行，除此之外，則以與實驗例1之試樣2相同的方法，來製作試樣7。
以光學顯微鏡(100倍)，對所有實驗例所製得之磊晶基板的表面進行觀察，可確認有複數個裂縫發生。在晶圓整面發生有裂縫，無法進行元件試作。
(實驗例4)
除了以Al0.5 Ga0.5 N材料作為初期成長層外，其他則以相同於實驗例1之試樣1～3的方法，製成試樣8～10，並進行相同的實驗。其結果，在所有的試樣可確認到與圖3(a)、圖3(b)及圖3(c)相同的結果，可確認具有片電阻值在450Ω/□以下(平方)、遷移率在1550cm2 /Vs以上之良好特性。
以光學顯微鏡(100倍)，對所有之實驗例所製得之磊晶基板的表面進行觀察，未有發現裂縫。
(實驗例5)
除了以Al0.5 Ga0.5 N材料作為初期成長層外，其他則以相同於實驗例2之試樣4～6的方法，製成試樣11～13，並進行相同的實驗。其結果，在所有的試樣可確認到與圖4(a)、圖4(b)及圖4(c)相同的結果。
以光學顯微鏡(100倍)，對所有之實驗例所製得之磊晶基板的表面進行觀察，未有發現裂縫。
根據本發明之電子元件用磊晶基板，在導電性SiC基板上具備具有含Al之初期成長層及既定之超晶格積層體的緩衝層、及既定之主積層體；超晶格積層體及/或主積層體之緩衝層側的部分，具有1×1018 /cm3 以上的C濃度，藉此，不僅能良好地兼顧橫向漏電流的降低及橫向耐壓特性，且亦能提升縱向耐壓。又，藉由使用導電性SiC基板，可提升散熱性，並且能減少裂縫的發生。
1‧‧‧電子元件用磊晶基板
2‧‧‧導電性SiC單晶基板
3‧‧‧緩衝層
4‧‧‧主積層體
4a‧‧‧通道層
4b‧‧‧電子供應層
5‧‧‧初期成長層
6‧‧‧超晶格積層體
6a‧‧‧第1層
6b‧‧‧第2層
圖1係顯示一般場效電晶體之示意截面圖。
圖2係本發明之電子元件用磊晶基板之示意截面圖。
圖3(a)、(b)、(c)係分別表示橫向耐壓、橫向漏電流、及縱向耐壓之測定結果之線形圖。
圖4(a)、(b)、(c)係分別表示橫向耐壓、橫向漏電流、及縱向耐壓之測定結果之線形圖。
1．．．電子元件用磊晶基板
2．．．導電性SiC單晶基板
3．．．緩衝層
4．．．主積層體
4a．．．通道層
4b．．．電子供應層
5．．．初期成長層
6．．．超晶格積層體
6a．．．第1層
6b．．．第2層

Claims (5)

  1. 一種電子元件用磊晶基板，其具備導電性SiC單晶基板、形成於該SiC單晶基板上作為絕緣層之緩衝層、及在該緩衝層上磊晶成長複數層之Ⅲ族氮化物層所形成之主積層體，並以橫向作為電流導通方向；其特徵在於：該緩衝層至少具有與該SiC單晶基板接觸之初期成長層、及該初期成長層上之由超晶格多層結構所構成之超晶格積層體；該初期成長層係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0<b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)材料所構成，且該超晶格積層體係交互積層由Ba2 Alb2 Gac2 Ind2 N(0≦a2 ≦1，0≦b2 ≦1，0≦c2 ≦1，0≦d2 ≦1，a2 +b2 +c2 +d2 =1)材料所構成之第1層、及由帶隙不同於該第1層之Ba3 Alb3 Gac3 Ind3 N(0≦a3 ≦1，0≦b3 ≦1，0≦c3 ≦1，0≦d3 ≦1，a3 +b3 +c3 +d3 =1)材料所構成之第2層而成；該超晶格積層體、及該主積層體在該緩衝層側之部分，C濃度均為1×1018 /cm3 以上。
  2. 如申請專利範圍第1項之電子元件用磊晶基板，其中，該第1層係由AlN材料所構成，該第2層係由Alb3 Gac3 N(a3 =0，0<b3 ≦0.5，0.5≦c3 <1，d3 =0)材料所構成。
  3. 如申請專利範圍第1項之電子元件用磊晶基板，其中，該初期成長層係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0.5≦b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)材料所構成。
  4. 如申請專利範圍第1項之電子元件用磊晶基板，其中，該初期成長層係由AlN材料所構成。
  5. 一種電子元件用磊晶基板之製造方法，該電子元件用磊晶基板係具備導電性SiC單晶基板、形成於該SiC單晶基板上作為絕緣層之緩衝層、及在該緩衝層上磊晶成長複數層之Ⅲ族氮化物層所形成之主積層體，並以橫向作為電流導通方向；其特徵在於：該緩衝層至少具有與該SiC單晶基板接觸之初期成長層、及該初期成長層上之由超晶格多層結構所構成之超晶格積層體；該初期成長層係由Ba1 Alb1 Gac1 Ind1 N(0≦a1 ≦1，0<b1 ≦1，0≦c1 ≦1，0≦d1 ≦1，a1 +b1 +c1 +d1 =1)材料所構成，且該超晶格積層體係交互積層由Ba2 Alb2 Gac2 Ind2 N(0≦a2 ≦1，0≦b2 ≦1，0≦c2 ≦1，0≦d2 ≦1，a2 +b2 +c2 +d2 =1)材料所構成之第1層、及由帶隙不同於該第1層之Ba3 Alb3 Gac3 Ind3 N(0≦a3 ≦1，0≦b3 ≦1，0≦c3 ≦1，0≦d3 ≦1，a3 +b3 +c3 +d3 =1)材料所構成之第2層而成；該超晶格積層體、及該主積層體在該緩衝層側之部分，C濃度均為1×1018 /cm3 以上。
TW099114928A 2009-05-11 2010-05-11 A epitaxial substrate for electronic components and a method for manufacturing the same TWI466290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009114860 2009-05-11
JP2010107821A JP4685961B2 (ja) 2009-05-11 2010-05-10 電子デバイス用エピタキシャル基板およびその製造方法

Publications (2)

Publication Number Publication Date
TW201101486A TW201101486A (en) 2011-01-01
TWI466290B true TWI466290B (zh) 2014-12-21

Family

ID=43084836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114928A TWI466290B (zh) 2009-05-11 2010-05-11 A epitaxial substrate for electronic components and a method for manufacturing the same

Country Status (7)

Country Link
US (1) US8426893B2 (zh)
EP (1) EP2432005A4 (zh)
JP (1) JP4685961B2 (zh)
KR (1) KR101321625B1 (zh)
CN (1) CN102460664B (zh)
TW (1) TWI466290B (zh)
WO (1) WO2010131451A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2498282A4 (en) * 2009-11-04 2014-06-25 Dowa Electronics Materials Co NITRIDE III SUBSTRATE WITH EPITAXIAL STRATIFICATION
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
JP5787417B2 (ja) * 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
JP6385350B2 (ja) * 2013-07-30 2018-09-05 住友化学株式会社 半導体基板および半導体基板の製造方法
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
US9159788B2 (en) 2013-12-31 2015-10-13 Industrial Technology Research Institute Nitride semiconductor structure
WO2015182283A1 (ja) * 2014-05-26 2015-12-03 シャープ株式会社 窒化物系化合物半導体
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
KR102427203B1 (ko) 2014-05-27 2022-07-29 실라나 유브이 테크놀로지스 피티이 리미티드 n-형 및 p-형 초격자를 포함하는 전자 디바이스
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
KR102318317B1 (ko) 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
CN107078034B (zh) * 2014-11-07 2020-10-23 住友化学株式会社 半导体基板以及半导体基板的检查方法
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
CN107995995B8 (zh) 2015-03-31 2022-03-25 斯维甘公司 异质结构及其生产方法
JP6615075B2 (ja) 2016-09-15 2019-12-04 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
JP6796467B2 (ja) * 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
JP6376257B2 (ja) * 2017-09-01 2018-08-22 富士通株式会社 半導体装置
CN112750904B (zh) 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件
JP2022036462A (ja) * 2020-08-24 2022-03-08 エア・ウォーター株式会社 化合物半導体基板および化合物半導体デバイス
TWI818379B (zh) * 2021-12-08 2023-10-11 財團法人工業技術研究院 高電子遷移率電晶體元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー　インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491482B1 (ko) * 1997-01-09 2005-05-27 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
JP3946969B2 (ja) * 2001-05-31 2007-07-18 日本碍子株式会社 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ
CN100403549C (zh) * 2002-12-19 2008-07-16 松下电器产业株式会社 半导体器件及保持电路
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP3960957B2 (ja) 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
WO2005024955A1 (ja) * 2003-09-05 2005-03-17 Sanken Electric Co., Ltd. 半導体装置
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands
JP2007214384A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
JP5099008B2 (ja) * 2006-07-26 2012-12-12 富士通株式会社 ＳｉＣ基板を用いた化合物半導体装置とその製造方法
JP2008085123A (ja) 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
CN101611479B (zh) * 2007-02-16 2012-05-02 住友化学株式会社 氮化镓系外延结晶、其制造方法及场效应晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー　インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子

Also Published As

Publication number Publication date
WO2010131451A1 (ja) 2010-11-18
US8426893B2 (en) 2013-04-23
EP2432005A1 (en) 2012-03-21
EP2432005A4 (en) 2015-05-27
JP2010287882A (ja) 2010-12-24
CN102460664A (zh) 2012-05-16
KR20120023761A (ko) 2012-03-13
KR101321625B1 (ko) 2013-10-23
TW201101486A (en) 2011-01-01
JP4685961B2 (ja) 2011-05-18
CN102460664B (zh) 2014-08-13
US20120091435A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
TWI466290B (zh) A epitaxial substrate for electronic components and a method for manufacturing the same
JP4677499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
KR101358633B1 (ko) Ⅲ족 질화물 에피택셜 적층 기판
JP5787417B2 (ja) 窒化物半導体基板
WO2013116747A1 (en) Buffer layer structures suited for iii-nitride devices with foreign substrates
JP2015043437A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
CN107408511A (zh) 化合物半导体基板
TWI791495B (zh) 化合物半導體基板
JP5622499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
WO2015045412A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2014241387A (ja) 基板、基板の製造方法、及び電子装置
JP2015070091A (ja) Ｉｉｉ族窒化物半導体基板
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
EP3364463A2 (en) Nitride semiconductor substrate and method for manufactuing the same
JP2011258782A (ja) 窒化物半導体基板
JP6404738B2 (ja) 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法
TWI462286B (zh) A epitaxial substrate for electronic components and a method for manufacturing the same
JP2024015770A (ja) 半導体装置
JP2024015771A (ja) 半導体装置