JP2022036462A - 化合物半導体基板および化合物半導体デバイス - Google Patents

化合物半導体基板および化合物半導体デバイス Download PDF

Info

Publication number
JP2022036462A
JP2022036462A JP2020140677A JP2020140677A JP2022036462A JP 2022036462 A JP2022036462 A JP 2022036462A JP 2020140677 A JP2020140677 A JP 2020140677A JP 2020140677 A JP2020140677 A JP 2020140677A JP 2022036462 A JP2022036462 A JP 2022036462A
Authority
JP
Japan
Prior art keywords
layer
concentration
pieces
less
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020140677A
Other languages
English (en)
Inventor
啓介 川村
Keisuke Kawamura
澄人 大内
Sumito Ouchi
繁臣 菱木
Shigeomi Hishiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Water Inc filed Critical Air Water Inc
Priority to JP2020140677A priority Critical patent/JP2022036462A/ja
Priority to US18/023,185 priority patent/US20230343865A1/en
Priority to CN202180051895.XA priority patent/CN116157904A/zh
Priority to GB2302790.7A priority patent/GB2612558A/en
Priority to PCT/JP2021/030327 priority patent/WO2022044942A1/ja
Priority to TW110131060A priority patent/TW202226599A/zh
Publication of JP2022036462A publication Critical patent/JP2022036462A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高い品質を有する化合物半導体基板および化合物半導体デバイスを提供する。【解決手段】化合物半導体基板ＣＳ１は、３×１０17個／ｃｍ3以上３×１０18個／ｃｍ3以下のＯ濃度を有するＳｉ基板１と、Ｓｉ基板１上に形成されたＳｉＣ層２と、ＳｉＣ層２上に形成された第１の窒化物半導体層４であって、絶縁性または半絶縁性の層を含み、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）よりなる第１の窒化物半導体層４と、第１の窒化物半導体層４上に形成された第２の窒化物半導体層５であって、Ｃ－ＧａＮ層５１を含む第２の窒化物半導体層５と、第２の窒化物半導体層５上に形成され、ＡｌzＧａ1-zＮ（０≦ｚ＜０．１）よりなる電子走行層６とを備える。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷは、６μｍ以上１０μｍ以下である。【選択図】図１

Description

本発明は、化合物半導体基板および化合物半導体デバイスに関する。より特定的には、電子走行層と障壁層とを備えた化合物半導体基板および化合物半導体デバイスに関する。
近年、スマートフォンなどの通信機器が本格的に普及している。これに伴い、移動体無線通信システムにおける通信機器間の通信容量および通信速度を向上するニーズが増加している。近年の移動体無線通信システムでは、携帯電話の通信規格であるＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）のサービスが実施されている。ＬＴＥの次の世代の通信規格の実用化も検討されている。
上記の移動体通信システムにおいて鍵となる技術として、ＧａＮ（窒化ガリウム）やＡｌＧａＮ（窒化アルミニウムガリウム）などの窒化物半導体よりなるＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、高電子移動度トランジスタ）が注目されている。窒化物半導体よりなるＨＥＭＴの技術は、近年、急速に開発されている。
ＨＥＭＴは、電子走行層と、電子走行層上に形成された障壁層とを含んでいる。障壁層を構成する材料は、電子走行層を構成する材料のバンドギャップよりも広いバンドギャップを有している。ＨＥＭＴでは、電子走行層における障壁層との界面付近に２次元電子ガスが形成される。この２次元電子ガスがＨＥＭＴの動作に用いられる。窒化物半導体よりなるＨＥＭＴは、ＧａＡｓ（ガリウムヒ素）系の半導体材料よりなる電界効果トランジスタと比較して、多くの２次元電子ガスを生み出すことができ、電流密度が大きい。
一例として、ＡｌＧａＮとＧａＮとの格子定数の差は、ＡｌＧａＡｓ（アルミニウムガリウムヒ素）とＧａＡｓとの格子定数差よりも大きい。このため、ＡｌＧａＮ／ＧａＮの積層構造におけるＡｌＧａＮ層は、ＡｌＧａＡｓ／ＧａＡｓの積層構造におけるＡｌＧａＡｓ層に比べて大きく歪む。したがって、ＡｌＧａＮ／ＧａＮの積層構造におけるＡｌＧａＮ層には、ＡｌＧａＡｓ／ＧａＡｓの積層構造におけるＡｌＧａＡｓ層に比べて大きなピエゾ電界が発生する。この大きなピエゾ電界により、ＡｌＧａＮ／ＧａＮの積層構造には、ＡｌＧａＡｓ／ＧａＡｓの積層構造よりも多くの２次元電子ガスが誘起される。加えて、ＡｌＧａＮ層はＡｌＧａＡｓ層とは異なり、大きく自発分極する。ＡｌＧａＮ層の自発分極に起因する分極電界によって、ＡｌＧａＮ層との境界付近のＧａＮ層には多くの２次元電子ガスが誘起される。その結果、窒化物半導体であるＡｌＧａＮ／ＧａＮよりなるＨＥＭＴは、ＧａＡｓ系であるＡｌＧａＡｓ／ＧａＡｓよりなる電界効果トランジスタと比較して、約１０倍の２次元電子ガスを生み出すことができる。
したがって、窒化物半導体よりなるＨＥＭＴは、高出力および高効率での動作が可能であるため、次世代の高出力増幅器として期待されている。
上記の移動体通信システムにおける高周波増幅器として、窒化物半導体よりなるＨＥＭＴを使用するためには、ＨＥＭＴのゲート電極に高周波電圧を印加した場合の高周波信号の損失を抑止することが重要である。この高周波信号の損失の主な原因は、半導体装置の寄生容量ならびに寄生抵抗である。半導体装置の寄生容量が大きく、さらに寄生容量と並列に寄生抵抗成分が存在する場合、これらの寄生要素が高周波信号の損失に寄与し、半導体装置の高速動作を妨げる。
上述の原因による高周波信号の減衰を抑止するためには、２次元電子ガスの周囲の領域を絶縁性の高い材料で構成することが有効である。ＨＥＭＴの基板として半絶縁性基板または高抵抗基板を使用することで、上述の寄生要素を低減することができる。一方、ＨＥＭＴの基板として導電性基板を使用する場合、導電性基板と半導体装置の構成要素との間に厚い半絶縁性ないし高抵抗の化合物半導体層を介在させることにより、上述の寄生要素を低減することができる。この観点で、従来、種々の構造が提案されている。たとえば下記特許文献１および非特許文献１には、図２２に示す構造が開示されている。
図２２は、従来のＨＥＭＴの構造の第１の例を模式的に示す断面図である。
図２２を参照して、第１の例のＨＥＭＴ１０１０は、半絶縁性のＳｉＣ（炭化ケイ素）基板１０５１と、窒化物バッファー層１０５２と、ＧａＮよりなる電子走行層１０５３と、ＡｌＧａＮよりなる障壁層１０５４と、ソース電極１０５５と、ドレイン電極１０５６と、ゲート電極１０５７とを備えている。半絶縁性のＳｉＣ基板１０５１上には、窒化物バッファー層１０５２が形成されている。窒化物バッファー層１０５２上には、電子走行層１０５３が形成されている。電子走行層１０５３上には、障壁層１０５４が形成されている。障壁層１０５４上には、ソース電極１０５５、ドレイン電極１０５６、およびゲート電極１０５７が形成されている。ソース電極１０５５、ドレイン電極１０５６、およびゲート電極１０５７の各々は、互いに間隔を空けて形成されている。
ＨＥＭＴ１０１０では、電子走行層１０５３における障壁層１０５４との境界付近に２次元電子ガス１０５３ａが形成される。２次元電子ガス１０５３ａの周囲の領域を絶縁性の高い材料で構成するために、電子走行層１０５３、窒化物バッファー層１０５２、およびＳｉＣ基板１０５１が絶縁性の高い材料で構成されている。しかし、半絶縁性のＳｉＣ基板には、大きなサイズの基板を入手することが難しいという問題があった。これは、半絶縁性のＳｉＣの結晶を成長する難度が高いためであると推測される。具体的には、４インチを超える直径の半絶縁性のＳｉＣ基板を入手することは難しかった。また、半絶縁性のＳｉＣ基板は他の基板と比較して高価であった。
そこで、半絶縁性のＳｉＣ基板を使用しない技術として、図２３および図２４に示す構造が提案されている。図２３に示す構造は、下記非特許文献２に開示されている。図２４に示す構造は、下記特許文献２および非特許文献３に開示されている。
図２３は、従来のＨＥＭＴの構造の第２の例を模式的に示す断面図である。
図２３を参照して、第２の例としてのＨＥＭＴ１０２０は、基板として半絶縁性のＳｉＣ基板の代わりに高抵抗のＦｚ－Ｓｉ（ケイ素）基板１０６１を用いている点で、図２２に示す構造と異なっている。Ｆｚ―Ｓｉ基板は、Ｆｚ法(Ｆｌｏａｔｉｎｇ ｚｏｎｅ法）により作製されたＳｉ基板である。また、ＨＥＭＴ１０２０における窒化物バッファー層１０５２は、たとえば１μｍという厚さを有している。
図２３に示す構造では、２次元電子ガス１０５３ａの周囲の領域を絶縁性の高い材料で構成するために、電子走行層１０５３、窒化物バッファー層１０５２、およびＦｚ－Ｓｉ基板１０６１が絶縁性の高い材料で構成されている。加えて、Ｆｚ－Ｓｉ基板１０６１は、半絶縁性のＳｉＣ基板と比較して安価である。
図２４は、従来のＨＥＭＴの構造の第３の例を模式的に示す断面図である。
図２４を参照して、第３の例であるＨＥＭＴ１０３０は、基板として半絶縁性のＳｉＣ基板の代わりにｎ型ＳｉＣ基板１０６２を用いており、かつ窒化物バッファー層１０５２が厚い点で、図２２に示す構造と異なっている。ｎ型ＳｉＣ基板１０６２は、ヘキサゴナルの結晶構造を有している。窒化物バッファー層１０５２は、１０μｍ以上の厚さを有している。
図２４に示す構造では、２次元電子ガス１０５３ａの周囲の領域を絶縁性の高い材料で構成するために、窒化物バッファー層１０５２および電子走行層１０５３が絶縁性の高い材料で構成されている。また、窒化物バッファー層１０５２が１０μｍを超える厚さで形成されている。加えて、ｎ型ＳｉＣ基板１０６２は、半絶縁性のＳｉＣ基板と比較して大きなサイズの基板を入手することが容易である。具体的には、６インチの直径のｎ型ＳｉＣ基板１０６２を入手することが可能である。
特表２００６－５１７７２６号公報（特許第４９９０４９６号） 国際公開第２００７／１１６５１７号（特許第５２７４２４５号）
S. T. Sheppard et al. "High-Power Microwave GaN/AlGaN HEMT's on Semi-Insulating Silicon Carbide Substrates", IEEE Electron Device Lett., vol.20, No.4, pp.161-163, Apr 1999. J. W. Johnson et al. "12 W/mm AlGaN-GaN HFETs on Silicon Substrates", IEEE Electron Device Lett., vol.25, No.7, pp.459-461, Jul 2004. Toshihide Kikkawa et al. "Highly Uniform AlGaN/GaN Power HEMT on a 3-inch Conductive N-SiC Substrate for Wireless Base Station Application", Technical Digest of IEEE CSIC 2005 Symposium, vol.25, No.7, pp.77-80.
しかしながら、図２３および図２４に示す構造には、品質が低いという問題があった。
図２３に示すＨＥＭＴ１０２０では、基板として絶縁性のＦｚ－Ｓｉ基板１０６１が使用される。Ｆｚ－Ｓｉ基板１０６１の弾性限界は低い。このため、窒化物バッファー層１０５２の成長時に、Ｆｚ－Ｓｉ基板１０６１と窒化物バッファー層１０５２との格子定数の差に起因して窒化物バッファー層１０５２から受ける応力によって、基板が塑性変形しやすかった。その結果、ＨＥＭＴの製造プロセスにおいて不適当なレベルにまで基板の反りが増加するという問題があった。加えて、ＳｉはＳｉＣと比較してバンドギャップが小さいため、高温下において低抵抗化しやすい。このため、ＨＥＭＴの増幅動作により基板の温度が上昇すると、基板に含まれるＳｉが容易に低抵抗化して、高周波信号の損失が顕著になるという問題があった。
図２４に示すＨＥＭＴ１０３０では、基板としてｎ型ＳｉＣ基板１０６２が使用される。このｎ型ＳｉＣ基板１０６２の導電性は高い。このため、２次元電子ガス１０５３ａの周囲の領域を絶縁性の高い材料で構成するために、窒化物バッファー層１０５２を厚くする必要があった。窒化物バッファー層１０５２を厚くした場合、窒化物バッファー層１０５２にクラックが発生しやすいという問題や、基板の反りが大きくなるという問題があった。加えて、製造コストの観点で、半絶縁性のＳｉＣ基板をｎ型ＳｉＣ基板に置き換えることによるメリットが、窒化物バッファー層を厚く形成することによるデメリットにより相殺される。このため、製造コストの観点で、図２４に示すＨＥＭＴ１０３０は、図２２に示すＨＥＭＴ１０１０よりも優れたものではなかった。
本発明は、上記課題を解決するためのものであり、その目的は、高い品質を有する化合物半導体基板および化合物半導体デバイスを提供することである。
本発明の一の局面に従う化合物半導体基板は、３×１０17個／ｃｍ3以上３×１０18個／ｃｍ3以下のＯ濃度を有するＳｉ基板と、Ｓｉ基板上に形成されたＳｉＣ層と、ＳｉＣ層上に形成された第１の窒化物半導体層であって、絶縁性または半絶縁性の層を含み、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）よりなる第１の窒化物半導体層と、第１の窒化物半導体層上に形成された第２の窒化物半導体層であって、絶縁性または半絶縁性のＡｌyＧａ1-yＮ（０≦ｙ＜０．１）よりなる主層を含む第２の窒化物半導体層と、第２の窒化物半導体層上に形成され、ＡｌzＧａ1-zＮ（０≦ｚ＜０．１）よりなる電子走行層と、電子走行層上に形成され、電子走行層のバンドギャップよりも広いバンドギャップを有する障壁層とを備え、第１および第２の窒化物半導体層、ならびに電子走行層の合計の厚さは、６μｍ以上１０μｍ以下である。
上記化合物半導体基板において好ましくは、第２の窒化物半導体層は、主層の内部および主層上のうち少なくともいずれか一方に形成された１層以上の中間層であって、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）よりなる中間層をさらに含み、主層は、電子走行層のＣ濃度よりも高いＣ濃度、および電子走行層のＦｅ濃度よりも高いＦｅ濃度のうち少なくともいずれか一方を有する。
上記化合物半導体基板において好ましくは、中間層は２層以上であり、２層以上の中間層の各々は１０ｎｍ以上３０ｎｍ以下の厚さを有し、０．５μｍ以上１０μｍ以下の間隔で形成されている。
上記化合物半導体基板において好ましくは、Ｓｉ基板は、Ｂを含み、ｐ型の導電型を有し、０．１ｍΩｃｍ以上１００ｍΩｃｍ以下の抵抗率を有する。
上記化合物半導体基板において好ましくは、ＳｉＣ層は、０．５μｍ以上２μｍ以下の厚さを有する。
上記化合物半導体基板において好ましくは、電子走行層のＳｉ濃度、Ｏ濃度、Ｍｇ濃度、Ｃ濃度、およびＦｅ濃度はいずれも、０より大きく１×１０17個／ｃｍ3以下である。
上記化合物半導体基板において好ましくは、第１の窒化物半導体層は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の領域と、０．５μｍ以上の厚さを有するＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第２の領域とのうち少なくともいずれか一方を含み、第１の領域は、０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＭｇ濃度を有し、第２の領域は、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＭｇ濃度を有し、第２の領域におけるＣ濃度またはＦｅ濃度のうち少なくともいずれか一方は、第２の領域におけるＳｉ濃度、Ｏ濃度、およびＭｇ濃度のいずれよりも高く５×１０19個／ｃｍ3以下であり、主層は、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＭｇ濃度を有し、第２の窒化物半導体層におけるＣ濃度またはＦｅ濃度のうち少なくともいずれか一方は、第２の窒化物半導体層におけるＳｉ濃度、Ｏ濃度、およびＭｇ濃度のいずれよりも高く５×１０19個／ｃｍ3以下であり、主層は、活性化したドナーイオンの濃度が０個／ｃｍ3以上２×１０14個／ｃｍ3以下の領域を含み、電子走行層は、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＯ濃度、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＭｇ濃度、０個／ｃｍ3以上１×１０17個／ｃｍ3以下のＣ濃度、および０個／ｃｍ3以上１×１０17個／ｃｍ3以下のＦｅ濃度を有する。
上記化合物半導体基板において好ましくは、第１の窒化物半導体層は、第１の領域と第２の領域との両方を含み、第１の領域とＳｉＣ層との距離は、第２の領域とＳｉＣ層との距離よりも小さい。
上記化合物半導体基板において好ましくは、第１の窒化物半導体層は、第２の窒化物半導体層の厚さ以下の厚さを有する。
上記化合物半導体基板において好ましくは、電子走行層は０．３μｍ以上の厚さを有する。
上記化合物半導体基板において好ましくは、化合物半導体基板の上面の最小二乗平面を規定し、最小二乗平面から化合物半導体基板の上面の最高点までの距離と、最小二乗平面から化合物半導体基板の上面の最低点までの距離との合計値を反り量とした場合、反り量は０以上５０μｍ以下である。
上記化合物半導体基板において好ましくは、化合物半導体基板の上面における外周端部からの距離が５ｍｍ以下となる領域以外の領域は、クラックを含まない。
上記化合物半導体基板において好ましくは、円板形状を有し、１００ｍｍ以上２００ｍｍ以下の直径を有する。
上記化合物半導体基板において好ましくは、化合物半導体基板の上面は、メルトバックエッチングの痕跡を含まない。
本発明の他の局面に従う化合物半導体基板は、０．１Ωｃｍ以上１×１０5Ωｃｍ未満の抵抗率を有する導電性のＳｉＣ基板と、ＳｉＣ基板上に形成された第１の窒化物半導体層であって、絶縁性または半絶縁性の層を含み、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）よりなる第１の窒化物半導体層と、第１の窒化物半導体層上に形成された第２の窒化物半導体層であって、絶縁性または半絶縁性のＡｌyＧａ1-yＮ（０≦ｙ＜０．１）よりなる主層を含む第２の窒化物半導体層と、第２の窒化物半導体層上に形成され、ＡｌzＧａ1-zＮ（０≦ｚ＜０．１）よりなる電子走行層と、電子走行層上に形成され、電子走行層のバンドギャップよりも広いバンドギャップを有する障壁層とを備え、第１および第２の窒化物半導体層、ならびに電子走行層の合計の厚さは、６μｍ以上１０μｍ以下であり、第２の窒化物半導体層は、主層の内部および主層上のうち少なくともいずれか一方に形成された１層以上の中間層であって、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）よりなる中間層をさらに含み、主層は、電子走行層のＣ濃度よりも高いＣ濃度、および電子走行層のＦｅ濃度よりも高いＦｅ濃度のうち少なくともいずれか一方を有する。
本発明のさらに他の局面に従う化合物半導体デバイスは、上記化合物半導体基板と、障壁層上に形成された第１および第２の電極と、障壁層上に形成され、印加される電圧により第１の電極と第２の電極との間に流れる電流を制御する第３の電極とを備える。
本発明によれば、高い品質を有する化合物半導体基板および化合物半導体デバイスを提供することができる。
本発明の第１の実施の形態における化合物半導体デバイスＤＣ１および化合物半導体基板ＣＳ１の構成を示す断面図である。 本発明の第１の実施の形態における第１の窒化物半導体層４内部のＡｌ組成比の分布を示す図である。 Ｃ－ＧａＮ層５１を構成するＧａＮの二次元成長を模式的に示す図である。 本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す平面図である。 本発明の第２の実施の形態における化合物半導体デバイスＤＣ２および化合物半導体基板ＣＳ２の構成を示す断面図である。 本発明の第１および第２の実施の形態の第１の変形例における第１の窒化物半導体層４内部のＡｌ組成比の分布を示す図である。 本発明の第１および第２の実施の形態の第２の変形例における第１の窒化物半導体層４内部のＡｌ組成比の分布を示す図である。 本発明の第３の実施の形態における化合物半導体デバイスＤＣ３および化合物半導体基板ＣＳ３の構成を示す断面図である。 本発明の第４の実施の形態における化合物半導体デバイスＤＣ４および化合物半導体基板ＣＳ４の構成を示す断面図である。 本発明の第１の実施例における試料１～３の各々の上面における反り量の分布を示す図である。 本発明の第１の実施例における試料１および７の各々の上面のレーザー散乱画像である。 本発明の第１の実施例における試料２および８の各々の上面のレーザー散乱画像である。 図１２に示すレーザー散乱画像の部分拡大図である。 本発明の第１の実施例における試料３および９の各々の上面のレーザー散乱画像である。 本発明の第１の実施例において、試料３を用いて作製された化合物半導体デバイスＤＣ４の遮断周波数とゲート長との関係を示す図である。 本発明の第１の実施例における、試料２のＳパラメーターＳ１１の周波数特性を示す図である。 本発明の第１の実施例における、試料３のＳパラメーターＳ１１の周波数特性を示す図である。 本発明の第２の実施例において算出された濃度誤差ΔＣの値を示す図である。 本発明の第２の実施例において算出された膜厚誤差ΔＷの値を示す図である。 本発明の第２の実施例における真性破壊電圧の計測方法を示す断面図である。 本発明の第２の実施例において計測された欠陥密度の値を示す図である。 従来のＨＥＭＴの構造の第１の例を模式的に示す断面図である。 従来のＨＥＭＴの構造の第２の例を模式的に示す断面図である。 従来のＨＥＭＴの構造の第３の例を模式的に示す断面図である。
以下、本発明の実施の形態について、図面に基づいて説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態における化合物半導体デバイスＤＣ１および化合物半導体基板ＣＳ１の構成を示す断面図である。
図１を参照して、本実施の形態における化合物半導体デバイスＤＣ１（化合物半導体デバイスの一例）は、ＨＥＭＴの構造を含んでいる。化合物半導体デバイスＤＣ１は、化合物半導体基板ＣＳ１（化合物半導体基板の一例）と、ソース電極１１（第１の電極の一例）と、ドレイン電極１２（第２の電極の一例）と、ゲート電極１３（第３の電極の一例）とを備えている。ソース電極１１、ドレイン電極１２、およびゲート電極１３は、化合物半導体基板ＣＳ１の障壁層８上に形成されている。ゲート電極１３は、印加される電圧によりソース電極１１とドレイン電極１２との間に流れる電流を制御する。
化合物半導体基板ＣＳ１は、Ｓｉ基板１（Ｓｉ基板の一例）と、ＳｉＣ層２（ＳｉＣ層の一例）と、第１の窒化物半導体層４（第１の窒化物半導体層の一例）と、第２の窒化物半導体層５（第２の窒化物半導体層の一例）と、電子走行層６（電子走行層の一例）と、障壁層８（障壁層の一例）とを含んでいる。
Ｓｉ基板１は、Ｃｚ法（Ｃｚｏｃｈｒａｌｓｋｉ法）により作製されたものである。Ｃｚ法では、石英坩堝内で溶融したＳｉ中からＡｒなどの所定の雰囲気中にＳｉの種結晶が徐々に引き上げられる。種結晶に付着したＳｉは雰囲気中で冷却され、結晶化する。これによりＳｉの単結晶が得られる。Ｃｚ法では、Ｓｉが結晶化する際に、坩堝を構成する石英材料に含まれるＯ（酸素）が結晶中に取り込まれる。このため、Ｓｉ基板１は、Ｆｚ法により作製されたＳｉ基板と比較してＯ濃度が高い。具体的には、Ｓｉ基板１は、３×１０17個／ｃｍ3以上３×１０18個／ｃｍ3以下のＯ濃度を有している。Ｓｉ基板１は、Ｏ濃度が高いため、Ｆｚ法により作製されたＳｉ基板と比較して弾性限界が高い。Ｓｉ基板１は、ＳｉＣ基板などと比較して大きなサイズ（たとえば８インチの直径）の基板を入手することが容易であり、安価である。
Ｓｉ基板１は、たとえばｐ+型のＳｉよりなっている。Ｓｉ基板１は、意図的なドーピングを行っていなくてもよい。Ｓｉ基板１の上面には（１１１）面が露出している。Ｓｉ基板１の上面は、０以上１度以下のオフ角を有しており、より好ましくは０．５度以下のオフ角を有している。Ｓｉ基板１は、単結晶ダイヤモンド構造を有していることが好ましい。
Ｓｉ基板１がＢ（ホウ素）を含み、ｐ型の導電型を有している場合、Ｓｉ基板１は、たとえば、０．１ｍΩｃｍ以上１００ｍΩｃｍ以下の抵抗率を有している。Ｓｉ基板１は、０．５ｍΩｃｍ以上２０ｍΩｃｍ以下の抵抗率を有していることが好ましく、１ｍΩｃｍ以上５ｍΩｃｍ以下の抵抗率を有していることがより好ましい。
好ましくは、Ｓｉ基板１は約５０ｍｍ（一例として４７ｍｍ～５３ｍｍ）の直径を有しており、かつ２７０μｍ以上１６００μｍ以下の厚さを有している。Ｓｉ基板１は約５０．８ｍｍ（一例として４７．８ｍｍ～５３．８ｍｍ）の直径を有しており、かつ２７０μｍ以上１６００μｍ以下の厚さを有している。Ｓｉ基板１は約７５ｍｍ（一例として７２ｍｍ～７８ｍｍ）の直径を有しており、かつ３５０μｍ以上１６００μｍ以下の厚さを有している。Ｓｉ基板１は約７６．２ｍｍ（一例として７３．２ｍｍ～７９．２ｍｍ）の直径を有しており、かつ３５０μｍ以上１６００μｍ以下の厚さを有している。Ｓｉ基板１は約１００ｍｍ（一例として９７ｍｍ～１０３ｍｍ）の直径を有しており、かつ５００μｍ以上１６００μｍ以下の厚さを有している。Ｓｉ基板１は約１２５ｍｍ（一例として１２２ｍｍ～１２８ｍｍ）の直径を有しており、かつ６００μｍ以上１６００μｍ以下の厚さを有している。Ｓｉ基板１は約１５０ｍｍ（一例として１４７ｍｍ～１５３ｍｍ）の直径を有しており、かつ６００μｍ以上１６００μｍ以下の厚さを有している。または、Ｓｉ基板１は約２００ｍｍ（一例として１９７ｍｍ～２０３ｍｍ）の直径を有しており、かつ７００μｍ以上２１００μｍ以下の厚さを有している。
より好ましくは、Ｓｉ基板１は約１００ｍｍ（一例として９９．５ｍｍ～１００．５ｍｍ）の直径を有しており、かつ７００μｍ以上１１００μｍ以下の厚さを有している。Ｓｉ基板１は約１２５ｍｍ（一例として１２４．５ｍｍ～１２５．５ｍｍ）の直径を有しており、かつ７００μｍ以上１１００μｍ以下の厚さを有している。Ｓｉ基板１は約１５０ｍｍ（一例として１４９．８ｍｍ～１５０．２ｍｍ）の直径を有しており、かつＳｉ基板１は９００μｍ以上１１００μｍ以下の厚さを有している。または、Ｓｉ基板１は約２００ｍｍ（一例として１９９．８ｍｍ～２００．２ｍｍ）の直径を有しており、かつ９００μｍ以上１６００μｍ以下の厚さを有している。
なお、Ｓｉ基板１は、ｎ型の導電型を有していてもよい。Ｓｉ基板１の上面には（１００）面や（１１０）面が露出していてもよい。
ＳｉＣ層２は、Ｓｉ基板１に接触しており、Ｓｉ基板１上に形成されている。ＳｉＣ層２は、３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ、または６Ｈ－ＳｉＣなどよりなっている。特に、ＳｉＣ層２がＳｉ基板１上にエピタキシャル成長されたものである場合、一般的に、ＳｉＣ層２は３Ｃ－ＳｉＣよりなっている。
ＳｉＣ層２は、Ｓｉ基板１の上面を炭化することで得られたＳｉＣよりなる下地層上に、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＬＰＥ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法などを用いて、ＳｉＣをホモエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、Ｓｉ基板１の上面を炭化することのみによって形成されてもよい。さらに、ＳｉＣ層２は、Ｓｉ基板１の上面に（またはバッファー層を挟んで）ヘテロエピタキシャル成長させることによって形成されてもよい。ＳｉＣ層２は、たとえばＮ（窒素）などがドープされており、ｎ型の導電型を有している。ＳｉＣ層２はｐ型の導電型を有していてもよいし、半絶縁性であってもよい。
ＳｉＣ層２は、たとえば０．５μｍ以上２μｍ以下の厚さを有している。ＳｉＣ層２の厚さを０．５μｍ以上とすることで、Ｓｉ基板１のＳｉとＳｉ基板１の上層に含まれるＧａ（ガリウム）との反応（メルトバックエッチング）を抑止することができる。また、ＳｉＣ層２の上面の状態を、第１の窒化物半導体層４を構成する材料の成長に適した状態にすることができる。ＳｉＣ層２の厚さを２μｍ以下とすることで、ＳｉＣ層２へのクラックの発生を抑止することができ、ＳｉＣ層２に起因するＳｉ基板１の反りの発生を抑止することができる。ＳｉＣ層２は、０．７μｍ以上１．５μｍ以下の厚さを有していることが好ましい。ＳｉＣ層２は、０．９μｍ以上１．２μｍ以下の厚さを有していることがより好ましい。
第１の窒化物半導体層４は、ＳｉＣ層２と接触しており、ＳｉＣ層２上に形成されている。第１の窒化物半導体層４は、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）よりなっている。第１の窒化物半導体層４は、ＳｉＣ層２と第２の窒化物半導体層５との格子定数の差を緩和するバッファー層としての機能を果たす。第１の窒化物半導体層４は、たとえば６００ｎｍ以上４μｍ以下、好ましくは１μｍ以上３μｍ以下、より好ましくは１．５μｍ以上２．５μｍ以下の厚さを有している。第１の窒化物半導体層４は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成される。このとき、Ａｌ（アルミニウム）源ガスとしては、たとえばＴＭＡ（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）や、ＴＥＡ（Ｔｒｉ Ｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）などが用いられる。Ｇａ源ガスとしては、たとえば、ＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）や、ＴＥＧ（Ｔｒｉ Ｅｔｈｙｌ Ｇａｌｌｉｕｍ）などが用いられる。Ｎ源ガスとしては、たとえばＮＨ3（アンモニア）が用いられる。第１の窒化物半導体層４は、後述する第２の窒化物半導体層５の厚さ以下の厚さを有することが好ましい。
第１の窒化物半導体層４は、絶縁性または半絶縁性を有している。但し、第１の窒化物半導体層４のＳｉＣ層２に近い領域（下側の層）は、結晶性が極端に低くなるおそれがある。このため、第１の窒化物半導体層４のＳｉＣ層２に近い領域は、局所的に絶縁性または半絶縁性を有していなくてもよい。この場合であっても、第１の窒化物半導体層４の電子走行層６に近い領域（上側の層）は、絶縁性または半絶縁性を有している。第１の窒化物半導体層４は、アンインテンショナルドープ層（ｕｉｄ層）、Ｃ（炭素）がドープされた層、または遷移金属がドープされた層などよりなっている。
ｕｉｄ層とは、層の形成時に意図的な不純物の導入が行われていない層を意味している。ｕｉｄ層は、層の形成時に意図せず導入された不純物（層の形成時の雰囲気中の不純物）をわずかに含んでいる。
第１の窒化物半導体層４は、後述するように互いに異なる材料よりなる複数の層によって構成されていてもよい。第１の窒化物半導体層４は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の領域と、０．５μｍ以上の厚さを有するＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第２の領域とのうち少なくともいずれか一方を含んでいる。第１の窒化物半導体層４は、第１の領域と第２の領域との両方を含んでおり、第１の領域とＳｉＣ層２との距離は、第２の領域とＳｉＣ層２との距離よりも小さいことが好ましい。
第１の窒化物半導体層４がｕｉｄ層である場合、第１の窒化物半導体層４の第１の領域は、０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＭｇ濃度を有している。第１の窒化物半導体層４の第２の領域は、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＭｇ濃度を有している。さらに、第１の窒化物半導体層４の第２の領域におけるＣ濃度またはＦｅ濃度のうち少なくともいずれか一方は、第１の窒化物半導体層４の第２の領域におけるＳｉ濃度、Ｏ濃度、およびＭｇ濃度のいずれよりも高く５×１０19個／ｃｍ3以下である。これにより、第１の窒化物半導体層の絶縁性を向上することができる。
第２の窒化物半導体層５は、第１の窒化物半導体層４に接触しており、第１の窒化物半導体層４上に形成されている。第２の窒化物半導体層５は、第１の窒化物半導体層４と電子走行層６との間に形成されている。第２の窒化物半導体層５には、ＣまたはＦｅが意図的に導入されていることが好ましい。この場合、第２の窒化物半導体層５におけるＣ濃度またはＦｅ濃度のうち少なくともいずれか一方は、第２の窒化物半導体層５におけるＳｉ濃度、Ｏ濃度、およびＭｇ濃度のいずれよりも高く５×１０19個／ｃｍ3以下であることが好ましい。第２の窒化物半導体層５は、Ｃ－ＧａＮ層５１（主層の一例）と、中間層５２（中間層の一例）とを含んでいる。
Ｃ－ＧａＮ層５１とは、Ｃを含むＧａＮ層（意図的にＣが導入されたＧａＮ層）である。ＣはＧａＮの絶縁性を高める役割を果たす。Ｃ－ＧａＮ層５１には、層の形成時にＣ以外の不純物の意図的な導入が行われていない。この場合、Ｃ－ＧａＮ層５１は、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＭｇ濃度を有している。また、Ｃ－ＧａＮ層５１は、活性化したドナーイオンの濃度が０個／ｃｍ3以上２×１０14個／ｃｍ3以下の領域を含んでいる。
なお、第２の窒化物半導体層５を構成する主層は、Ｃ－ＧａＮ層５１に限られるものではなく、絶縁性または半絶縁性のＡｌyＧａ1-yＮ（０≦ｙ＜０．１）よりなっていればよい。第２の窒化物半導体層５を構成する主層は、電子走行層６のＣ濃度よりも高いＣ濃度、および電子走行層６のＦｅ濃度よりも高いＦｅ濃度のうち少なくともいずれか一方を有することが好ましい。一方、第２の窒化物半導体層５を構成する主層には、層の形成時に上述のＣおよびＦｅ以外の不純物の意図的な導入が行われていないことが好ましい。
中間層５２は、Ｃ－ＧａＮ層５１の内部およびＣ－ＧａＮ層５１上のうち少なくともいずれか一方に形成されている。中間層５２は、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）よりなっている。中間層５２は、ＡｌＮよりなることが好ましい。中間層５２は１層以上であればよい。中間層５２は２層以下であることが好ましく、１層であることがより好ましい。
本実施の形態の第２の窒化物半導体層５は、２層の中間層５２ａおよび５２ｂを含んでいる。中間層５２ａおよび５２ｂは、Ｃ－ＧａＮ層５１の内部に形成されている。中間層５２ａおよび５２ｂによって、Ｃ－ＧａＮ層５１は３層のＣ－ＧａＮ層５１ａ、５１ｂ、および５１ｃに分断されている。Ｃ－ＧａＮ層５１ａは第２の窒化物半導体層５を構成する層のうち最下層となっており、第１の窒化物半導体層４と接触している。中間層５２ａはＣ－ＧａＮ層５１ａと接触しており、Ｃ－ＧａＮ層５１ａ上に形成されている。Ｃ－ＧａＮ層５１ｂは中間層５２ａと接触しており、中間層５２ａ上に形成されている。中間層５２ｂはＣ－ＧａＮ層５１ｂと接触しており、Ｃ－ＧａＮ層５１ｂ上に形成されている。Ｃ－ＧａＮ層５１ｃは中間層５２ｂと接触しており、中間層５２ｂ上に形成されている。Ｃ－ＧａＮ層５１ｃは第２の窒化物半導体層５を構成する層のうち最上層となっており、電子走行層６と接触している。
Ｃ－ＧａＮ層５１（本実施の形態ではＣ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々）において、中心ＰＴ１（図４）における深さ方向の平均炭素濃度は、３×１０18個／ｃｍ3以上５×１０20個／ｃｍ3以下であり、好ましくは３×１０18個／ｃｍ3以上２×１０19個／ｃｍ3以下である。Ｃ－ＧａＮ層５１が複数のＣ－ＧａＮ層に分断されている場合、複数のＣ－ＧａＮ層の各々は、同一の平均炭素濃度を有していてもよいし、互いに異なる平均炭素濃度を有していてもよい。複数のＣ－ＧａＮ層のうち最上部のＣ－ＧａＮ層は、電子走行層６のＣ濃度よりも高いＣ濃度を有していることが好ましい。
また、Ｃ－ＧａＮ層５１が複数のＣ－ＧａＮ層に分断されている場合、複数のＣ－ＧａＮ層の各々は、たとえば５５０ｎｍ以上３０００ｎｍ以下の厚さを有しており、好ましくは８００ｎｍ以上２５００ｎｍ以下の厚さを有している。複数のＣ－ＧａＮ層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。
第２の窒化物半導体層５を構成する中間層５２（本実施の形態では中間層５２ａおよび５２ｂ）が２層以上である場合、２層以上の中間層の各々は、同一の厚さを有していてもよいし、互いに異なる厚さを有していてもよい。２層以上の中間層の各々は１０ｎｍ以上３０ｎｍ以下の厚さを有することが好ましい。２層以上の中間層の各々は、０．５μｍ以上１０μｍ以下の間隔で形成されていることが好ましい。
第２の窒化物半導体層５は、ＭＯＣＶＤ法を用いて形成される。一般的に、Ｃ－ＧａＮ層を形成する際には、Ｃを取り込まない場合のＧａＮ層の成長温度よりも、ＧａＮ層の成長温度が低く設定（具体的には、意図的にＣをドープしないＧａＮ層の成長温度より約３００℃低い温度に設定）される。これにより、Ｇａ源ガスに含まれるＣがＧａＮ層に取り込まれ、ＧａＮ層がＣ－ＧａＮ層となる。一方で、ＧａＮ層の成長温度が低くなると、Ｃ－ＧａＮ層の品質が低下し、Ｃ－ＧａＮ層のＣ濃度の面内均一性が低下する。
そこで本願発明者らは、Ｃ－ＧａＮ層を形成する際に、反応チャンバー内にＧａ源ガスおよびＮ源ガスとともにＣ源ガス（Ｃプリカーサ）として炭化水素を導入する方法を見出した。この方法によれば、ＣのＧａＮ層への取り込みが促進されるため、ＧａＮの成長温度を高温に設定（具体的には、意図的にＣをドープしないＧａＮ層の成長温度より約２００℃低い温度に設定）しつつ、Ｃ－ＧａＮ層を形成することができる。その結果、Ｃ－ＧａＮ層の品質が向上し、Ｃ－ＧａＮ層のＣ濃度の面内均一性が向上する。
具体的に、Ｃ源ガスとしては、メタン、エタン、プロパン、ブタン、ペンタン、ヘキサン、ヘプタン、オクタン、エチレン、プロピレン、ブテン、ペンテン、ヘキセン、ヘプテン、オクテン、アセチレン、プロピン、ブチン、ペンチン、ヘキシン、ヘプチン、またはオクチンなどの炭化水素が用いられる。特に二重結合や三重結合を含む炭化水素は、高い反応性を有するため好ましい。Ｃ源ガスとしては、１種類のみの炭化水素が用いられてもよいし、２種類以上の炭化水素が用いられてもよい。
また、第１の窒化物半導体層４は、第２の窒化物半導体層５の厚さ以下の厚さを有することが好ましい。ＭＯＣＶＤを用いてＡｌを含む窒化物層を形成する場合、Ａｌの有機金属ガスおよびアンモニアを含む原料ガスが基板上に導入される。このとき、原料ガスの流量が多いと、Ａｌの有機金属ガスとアンモニアとが不要に反応して気相中粒子が発生する。このため、原料ガスの流量を増加することはできず、Ａｌを含む窒化物層の形成には長い時間を要する。第１の窒化物半導体層４のＡｌ組成比は第２の窒化物半導体層５の主層のＡｌ組成比よりも高い。このため、第１の窒化物半導体層４が第２の窒化物半導体層５の厚さ以下の厚さを有することで、第１の窒化物半導体層４および第２の窒化物半導体層５の成膜に要する時間を短縮することができる。
なお、第１の窒化物半導体層４と第２の窒化物半導体層５との間には、ｕｉｄ層であるＧａＮ層（ｕｉｄ－ＧａＮ層）などの他の層が介在していてもよい。第２の窒化物半導体層５は中間層以外の層を含んでいてもよいし、中間層は省略されてもよい。
電子走行層６は、第２の窒化物半導体層５に接触しており、第２の窒化物半導体層５上に形成されている。電子走行層６は、ＡｌzＧａ1-zＮ（０≦ｚ＜０．１）よりなっている。電子走行層６は、ｕｉｄ層であることが好ましく、層の形成時にｎ型化、ｐ型化、または半絶縁化するための不純物の意図的な導入が行われていないことが好ましい。この場合、電子走行層６のＳｉ濃度、Ｏ濃度、Ｍｇ濃度、Ｃ濃度、およびＦｅ濃度はいずれも、０より大きく１×１０17個／ｃｍ3以下である。電子走行層６は、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＯ濃度、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＭｇ濃度、０個／ｃｍ3以上１×１０17個／ｃｍ3以下のＣ濃度、および０個／ｃｍ3以上１×１０17個／ｃｍ3以下のＦｅ濃度を有することがより好ましい。電子走行層６は、たとえば０．３μｍ以上５μｍ以下の厚さを有している。電子走行層６は、ＭＯＣＶＤ法を用いて形成される。
特に、電子走行層６における障壁層８との境界から０．５μｍ以内の領域は、０以上１×１０17個／ｃｍ3以下のＣ濃度を有することが好ましい。電子走行層６における障壁層８との境界から０．５μｍ以内の領域が上記のＣ濃度を有する場合、電子走行層６における障壁層８との境界から３μｍ以内の領域は、０以上１×１０18個／ｃｍ3以下のＣ濃度を有することが好ましい。２次元電子ガス６ａの付近の領域のＣ濃度を上記の範囲に設定することで、電流コラプスを抑止することができ、ＨＥＭＴの高周波特性の劣化を抑止することができる。
第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷは、６μｍ以上１０μｍ以下である。厚さＷは、７．５μｍ以上８．５μｍ以下であることが好ましい。
障壁層８は、電子走行層６に接触しており、電子走行層６上に形成されている。障壁層８は、電子走行層６のバンドギャップよりも広いバンドギャップを有する窒化物半導体よりなっている。障壁層８は、たとえばＡｌを含む窒化物半導体よりなっており、たとえばＡｌaＧａ1-aＮ（０＜ａ≦１）で表される材料よりなっている。障壁層８は、ＡｌaＧａ1-aＮ（０．１７≦ａ≦０．２７）よりなっていることが好ましく、ＡｌaＧａ1-aＮ（０．１９≦ａ≦０．２２）よりなっていることがより好ましい。障壁層８は、たとえば１０ｎｍ以上５０ｎｍ以下の厚さを有している。障壁層８は、たとえば２５ｎｍ以上３４ｎｍ以下の厚さを有していることが好ましい。障壁層８がＡｌaＧａ1-aＮ（０＜ａ≦１）で表される材料よりなる場合、障壁層８を形成する際の成長温度は、たとえば１０００℃以上１１００℃以下である。障壁層８は、ＭＯＣＶＤ法を用いて形成される。
なお、電子走行層６と障壁層８との間には、スペーサ層などが介在していてもよい。障壁層８上には、キャップ層やパッシベーション層が形成されていてもよい。
図２は、本発明の第１の実施の形態における第１の窒化物半導体層４内部のＡｌ組成比の分布を示す図である。
図２を参照して、第１の窒化物半導体層４の内部におけるＡｌの組成比は、下部から上部に向かうに従って減少している。第１の窒化物半導体層４は、ＡｌＮ層４０と、ＡｌＧａＮ層４ａとを含んでいる。ＡｌＮ層４０は、ＳｉＣ層２に接触しており、ＳｉＣ層２上に形成されている。
ＡｌＧａＮ層４ａは、ＡｌＮ層４０に接触しており、ＡｌＮ層４０上に形成されている。ＡｌＧａＮ層４ａの内部におけるＡｌの組成比は、下部から上部に向かうに従って減少している。ＡｌＧａＮ層４ａは、Ａｌ0.75Ｇａ0.25Ｎ層４１（Ａｌの組成比が０．７５であるＡｌＧａＮ層）と、Ａｌ0.5Ｇａ0. 5Ｎ層４２（Ａｌの組成比が０．５であるＡｌＧａＮ層）と、Ａｌ0.25Ｇａ0.75Ｎ層４３（Ａｌの組成比が０．２５であるＡｌＧａＮ層）とにより構成されている。Ａｌ0.75Ｇａ0.25Ｎ層４１は、ＡｌＮ層４０に接触しており、ＡｌＮ層４０上に形成されている。Ａｌ0.5Ｇａ0.5Ｎ層４２は、Ａｌ0.75Ｇａ0.25Ｎ層４１に接触しており、Ａｌ0.75Ｇａ0.25Ｎ層４１上に形成されている。Ａｌ0.25Ｇａ0.75Ｎ層４３は、Ａｌ0.5Ｇａ0.5Ｎ層４２に接触しており、Ａｌ0.5Ｇａ0.5Ｎ層４２上に形成されている。
ＡｌＮ層４０、Ａｌ0.75Ｇａ0.25Ｎ層４１、およびＡｌ0.5Ｇａ0. 5Ｎ層４２の各々は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の窒化物半導体層４の第１の領域に相当する。Ａｌ0.25Ｇａ0.75Ｎ層４３は、ＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第１の窒化物半導体層４の第２の領域に相当する。
なお、第１の窒化物半導体層４の内部のＡｌ組成比は任意である。第１の窒化物半導体層４が複数の層により構成されている場合、最下層はＡｌＮ層であることが好ましい。
本実施の形態においては、第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷが６μｍ以上１０μｍ以下である。厚さＷが６μｍ以上であるため、２次元電子ガス６ａから見て基板側の方向が、絶縁性または半絶縁性の層で厚く覆われる。その結果、基板の寄生容量および寄生抵抗による高周波損失を抑止することができ、ＨＥＭＴの高周波特性を向上することができる。また、厚さＷが１０μｍ以下であるため、第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さが厚くなることによるクラックの発生や基板の反りの発生を抑止することができる。具体的には、化合物半導体基板ＣＳ１の反り量を０より大きく５０μｍ以下の範囲に抑えることができる。
また、Ｓｉ基板１は、Ｃｚ法で作製される。このため、Ｓｉ基板１は、５×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下という高いＯ濃度を有しており、高い弾性限界を有している。Ｃｚ法で作製されたＳｉ基板１を用いることで、６μｍ以上１０μｍ以下の合計の厚さＷで形成された第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６に起因する基板の反りを抑止することができる。また、Ｓｉ基板１と第１の窒化物半導体層４との間にＳｉＣ層２を形成することにより、Ｓｉ基板１上に形成される層に含まれるＧａとＳｉ基板１のＳｉとの反応に起因するメルトバックエッチングを抑止することができる。また、Ｓｉ基板１と第１の窒化物半導体層４との間にＳｉＣ層２を形成することにより、ＳｉＣ層２がＳｉ基板１と第１の窒化物半導体層４との間のバッファー層としての役割を果たし、第１の窒化物半導体層４へのクラックの発生を抑止することができる。その結果、高い品質を有する化合物半導体基板および化合物半導体デバイスを提供することができる。
また、本実施の形態によれば、第２の窒化物半導体層５において、Ｃ－ＧａＮ層５１の内部およびＣ－ＧａＮ層５１上のうち少なくともいずれか一方に中間層５２を形成することにより、Ｓｉ基板１の反りの発生を抑止することができ、中間層５２上のＣ－ＧａＮ層５１または電子走行層６へのクラックの発生を抑止することができる。これについて以下に説明する。
中間層５２がＣ－ＧａＮ層５１の内部に形成される場合、中間層５２の下地はＣ－ＧａＮ層５１となり、中間層５２上に形成される層もＣ－ＧａＮ層５１となる。中間層５２がＣ－ＧａＮ層５１上に形成される場合、中間層５２の下地はＣ－ＧａＮ層５１となり、中間層５２上に形成される層は電子走行層６となる。
中間層５２を構成するＡｌyＧａ1-yＮ（０．５≦ｙ≦１）は、下地であるＣ－ＧａＮ層５１を構成するＧａＮ（一般化すれば、主層を構成するＡｌyＧａ1-yＮ（０≦ｙ＜０．１））の結晶に対して不整合な状態（滑りが生じた状態）で、Ｃ－ＧａＮ層５１上にエピタキシャル成長する。一方、中間層５２上のＣ－ＧａＮ層５１を構成するＧａＮまたは電子走行層６を構成するＡｌzＧａ1-zＮ（０≦ｚ＜０．１）は、下地である中間層５２を構成するＡｌyＧａ1-yＮ（０．５≦ｙ≦１）の結晶の影響を受ける。すなわち、中間層５２上のＣ－ＧａＮ層５１を構成するＧａＮまたは電子走行層６を構成するＡｌzＧａ1-zＮ（０≦ｚ＜０．１）は、中間層５２を構成するＡｌyＧａ1-yＮ（０．５≦ｙ≦１）の結晶構造を引き継ぐように、中間層５２上にエピタキシャル成長する。ＧａＮおよびＡｌzＧａ1-zＮ（０≦ｚ＜０．１）の格子定数は、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）の格子定数よりも大きいため、中間層５２上のＧａＮおよびＡｌzＧａ1-zＮ（０≦ｚ＜０．１）の図１中横方向の格子定数は、一般的な（圧縮歪みを含まない）ＧａＮおよびＡｌzＧａ1-zＮ（０≦ｚ＜０．１）の格子定数よりも小さくなる。言い換えれば、中間層５２上のＣ－ＧａＮ層５１または電子走行層６は、その内部に圧縮歪みを含んでいる。
Ｃ－ＧａＮ層５１および電子走行層６形成後の降温時には、ＧａＮおよびＡｌzＧａ1-zＮ（０≦ｚ＜０．１）と、Ｓｉとの熱膨張係数の差に起因して、Ｃ－ＧａＮ層５１および電子走行層６は下地である中間層５２から応力を受ける。この応力がＳｉ基板１の反りの発生の原因となり、Ｃ－ＧａＮ層５１および電子走行層６へのクラックの発生の原因となり得る。しかしこの応力は、Ｃ－ＧａＮ層５１および電子走行層６の形成時に、中間層５２上のＣ－ＧａＮ層５１または電子走行層６の内部に導入された圧縮歪みによって緩和される。その結果、Ｓｉ基板１の反りの発生を抑止することができ、Ｃ－ＧａＮ層５１または電子走行層６へのクラックの発生を抑止することができる。
また、化合物半導体基板ＣＳ１は、ＧａＮの絶縁破壊電圧よりも高い絶縁破壊電圧を有するＣ－ＧａＮ層５１、中間層５２、ならびに第１の窒化物半導体層４を含んでいる。その結果、化合物半導体基板の縦方向の耐電圧を向上することができる。
また、本実施の形態によれば、化合物半導体基板ＣＳ１が、Ｓｉ基板１と電子走行層６との間に第１の窒化物半導体層４を含んでいるので、Ｓｉの格子定数と電子走行層６のＡｌzＧａ1-zＮ（０≦ｚ＜０．１）の格子定数との差を緩和することができる。第１の窒化物半導体層４のＡｌxＧａ1-xＮ（０．１≦ｘ≦１）の格子定数は、Ｓｉの格子定数とＡｌzＧａ1-zＮ（０≦ｚ＜０．１）の格子定数との間の値を有しているためである。その結果、電子走行層６の結晶品質を向上することができる。また、Ｓｉ基板１の反りの発生を抑止することができ、Ｃ－ＧａＮ層５１および電子走行層６へのクラックの発生を抑止することができる。
また、本実施の形態によれば、上述のようにＳｉ基板１の反りの発生、および電子走行層６へのクラックの発生が抑止されるので、電子走行層６を厚膜化することができる。
さらに、化合物半導体基板ＣＳ１は、電子走行層６の下地層としてＳｉＣ層２を含んでいる。ＳｉＣの格子定数は、Ｓｉの格子定数と比較して電子走行層６の電子走行層６のＡｌzＧａ1-zＮ（０≦ｚ＜０．１）の格子定数に近い。ＳｉＣ層２上にＣ－ＧａＮ層５１および電子走行層６が形成されることにより、Ｃ－ＧａＮ層５１および電子走行層６の結晶品質を向上することができる。
上述のように本実施の形態によれば、第１の窒化物半導体層４、第２の窒化物半導体層５、およびＳｉＣ層２の各々の機能を分けることで、Ｓｉ基板１の反りの発生を抑止する効果、Ｃ－ＧａＮ層５１および電子走行層６へのクラックの発生を抑止する効果、化合物半導体基板ＣＳ１の耐電圧を向上する効果、ならびにＣ－ＧａＮ層５１および電子走行層６の結晶品質を向上する効果の各々を増大させることができる。特に、本実施の形態では、ＳｉＣ層２を下地層とすることで、電子走行層６の結晶品質を改善できる点の寄与が大きい。
本実施の形態によれば、ＳｉＣ層２があり、Ｃ－ＧａＮ層５１および電子走行層６の結晶品質が向上することにより、第２の窒化物半導体層５中の中間層５２によって、より効率的に反りの発生およびクラックの発生を抑えることができる。また、ＳｉＣ層２があり、Ｃ－ＧａＮ層５１の結晶品質が向上することにより、Ｃ－ＧａＮ層５１および電子走行層６を厚くすることができるため、より耐電圧を改善することができる。ＨＥＭＴの性能も向上することができる。
本実施の形態において、第２の窒化物半導体層５は、Ｃ－ＧａＮ層５１の内部およびＣ－ＧａＮ層５１上のうち少なくともいずれか一方に形成された１層以上の中間層５２であって、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）よりなる中間層５２を含んでいる。Ｃ－ＧａＮ層５１は、電子走行層６のＣ濃度よりも高いＣ濃度、および電子走行層６のＦｅ濃度よりも高いＦｅ濃度のうち少なくともいずれか一方を有している。これにより、窒化物半導体層の絶縁性を高めつつ、反りの発生およびクラックの発生を抑えることができる。
本実施の形態によれば、円板形状を有しており、１００ｍｍ以上２００ｍｍ以下の直径を有する化合物半導体基板（大口径化した化合物半導体基板）において、後述の記載により定義される反り量を０以上５０μｍ以下にすることができる。また、化合物半導体基板の上面における外周端部からの距離が５ｍｍ以下となる領域以外の領域が、クラックを含まないようにすることができる。さらに、化合物半導体基板の上面が、メルトバックエッチングの痕跡を含まないようにすることができる。
また、Ｃ－ＧａＮ層５１を形成する際に、Ｃ源ガスとして炭化水素を導入することにより、ＧａＮの成長温度を高温に設定しつつ、Ｃ－ＧａＮ層５１を形成することができる。ＧａＮの成長温度が高温になるため、Ｃ－ＧａＮ層５１の品質が向上する。
図３は、Ｃ－ＧａＮ層５１を構成するＧａＮの二次元成長を模式的に示す図である。図３（ａ）はＧａＮの成長温度が低温である場合の成長を示しており、図３（ｂ）はＧａＮの成長温度が高温である場合の成長を示している。
図３（ａ）を参照して、ＧａＮの成長温度が低温である場合には、Ｃ－ＧａＮ層５１の二次元成長（図３中横方向）が遅いため、Ｃ－ＧａＮ層５１の下層に存在していたピットなどの欠陥ＤＦがＣ－ＧａＮ層５１によって覆われず、欠陥ＤＦがＣ－ＧａＮ層５１の内部にも広がりやすい。
図３（ｂ）を参照して、本実施の形態ではＧａＮの成長温度が高温になるため、ＧａＮの二次元成長が促進され、Ｃ－ＧａＮ層５１の下層に存在していたピットなどの欠陥ＤＦがＣ－ＧａＮ層５１によって覆われる。その結果、Ｃ－ＧａＮ層５１の欠陥密度を低減することができ、欠陥ＤＦが化合物半導体基板を縦方向に貫通し、化合物半導体基板の耐圧が著しく低下する事態を回避することができる。
図４は、本発明の第１の実施の形態における化合物半導体基板ＣＳ１の構成を示す平面図である。
図４を参照して、化合物半導体基板ＣＳ１の平面形状は任意である。化合物半導体基板ＣＳ１が円の平面形状を有している場合、化合物半導体基板ＣＳ１の直径は６インチ以上である。平面的に見た場合に、化合物半導体基板ＣＳ１の中心を中心ＰＴ１とし、中心ＰＴ１から７１．２ｍｍ離れた位置（直径６インチの基板における外周端部から５ｍｍ離れた位置に相当）をエッジＰＴ２とする。
Ｃ－ＧａＮ層５１の品質が向上した結果、Ｃ－ＧａＮ層５１の膜厚の面内均一性が向上し、Ｃ－ＧａＮ層５１のＣ濃度の面内均一性が向上する。また、化合物半導体基板ＣＳ１の縦方向の真性破壊電圧値が向上し、Ｃ－ＧａＮ層５１の欠陥密度が減少する。その結果、縦方向の電流－電圧特性の面内均一性を向上することができる。
具体的には、Ｃ－ＧａＮ層５１の中心ＰＴ１における深さ方向（図１中縦方向）の中心位置における炭素濃度を濃度Ｃ１とし、Ｃ－ＧａＮ層５１のエッジＰＴ２における深さ方向の中心位置における炭素濃度を濃度Ｃ２とした場合に、ΔＣ（％）＝｜Ｃ１－Ｃ２｜×１００／Ｃ１で表される濃度誤差ΔＣは、０以上５０％以下であり、好ましくは０以上３３％以下である。
また、Ｃ－ＧａＮ層５１における中心ＰＴ１の膜厚を膜厚Ｗ１とし、Ｃ－ＧａＮ層５１におけるエッジＰＴ２の膜厚を膜厚Ｗ２とした場合に、ΔＷ（％）＝｜Ｗ１－Ｗ２｜×１００／Ｗ１で表される膜厚誤差ΔＷは、０より大きく８％以下であり、好ましくは０より大きく４％以下である。
また、化合物半導体基板ＣＳ１の縦方向の真性破壊電圧値は１２００Ｖ以上１６００Ｖ以下である。また、この真性破壊電圧値の８０％以下の電圧値での絶縁破壊を引き起こすＣ－ＧａＮ層５１の中心ＰＴ１の欠陥密度は、０より大きく１００個／ｃｍ2以下であり、好ましくは０より大きく２個／ｃｍ2以下である。また、この真性破壊電圧値の８０％以下の電圧値での絶縁破壊を引き起こすＣ－ＧａＮ層５１のエッジＰＴ２の欠陥密度は、０より大きく７個／ｃｍ2以下であり、好ましくは０より大きく２個／ｃｍ2以下である。
［第２の実施の形態］
図５は、本発明の第２の実施の形態における化合物半導体デバイスＤＣ２および化合物半導体基板ＣＳ２の構成を示す断面図である。
図５を参照して、本実施の形態における化合物半導体デバイスＤＣ２（化合物半導体デバイスの一例）は、化合物半導体基板ＣＳ１の代わりに化合物半導体基板ＣＳ２（化合物半導体基板の一例）を備えている。化合物半導体基板ＣＳ２は、化合物半導体基板ＣＳ１と比較して、第２の窒化物半導体層５の内部の構成が異なっている。具体的には、本実施の形態における第２の窒化物半導体層５は、１層のみの中間層５２を含んでいる。中間層５２は、Ｃ－ＧａＮ層５１上に形成されている。中間層５２は第２の窒化物半導体層５を構成する層のうち最上層となっており、電子走行層６と接触している。第２の窒化物半導体層５を構成する層の数の減少に伴う厚さＷの減少を補う目的で、電子走行層６の厚さは、第１の実施の形態における電子走行層の厚さよりも厚くなっている。
なお、上述以外の化合物半導体デバイスＤＣ２および化合物半導体基板ＣＳ２の構成は、第１の実施の形態における化合物半導体デバイスＤＣ１および化合物半導体基板ＣＳ１の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。加えて、第２の窒化物半導体層５を構成する層の数が少なくなるため、化合物半導体基板および化合物半導体デバイスが簡素な構成となる。
［第１および第２の実施の形態の変形例］
本変形例では、化合物半導体基板ＣＳ１およびＣＳ２の各々の第１の窒化物半導体層４の変形例の構成について説明する。
図６は、本発明の第１および第２の実施の形態の第１の変形例における第１の窒化物半導体層４内部のＡｌ組成比の分布を示す図である。
図６を参照して、本変形例における第１の窒化物半導体層４は、ＡｌＮ層４０と、ＡｌＧａＮ層４ａと、ＡｌＮ層４４と、ＡｌＧａＮ層４ｂとを含んでいる。ＡｌＮ層４０は、ＳｉＣ層２に接触しており、ＳｉＣ層２上に形成されている。
ＡｌＧａＮ層４ａは、ＡｌＮ層４０に接触しており、ＡｌＮ層４０上に形成されている。ＡｌＧａＮ層４ａは、Ａｌ0.75Ｇａ0.25Ｎ層４１（Ａｌの組成比が０．７５であるＡｌＧａＮ層）よりなっている。ＡｌＧａＮ層４ａの内部におけるＡｌの組成比は一定である。
ＡｌＮ層４４は、ＡｌＧａＮ層４ａに接触しており、ＡｌＧａＮ層４ａ上に形成されている。ＡｌＧａＮ層４ｂは、ＡｌＮ層４４に接触しており、ＡｌＮ層４４上に形成されている。ＡｌＧａＮ層４ｂの内部におけるＡｌの組成比は、下部から上部に向かうに従って減少している。ＡｌＧａＮ層４ｂは、Ａｌ0.5Ｇａ0. 5Ｎ層４２（Ａｌの組成比が０．５であるＡｌＧａＮ層）と、Ａｌ0.25Ｇａ0.75Ｎ層４３（Ａｌの組成比が０．２５であるＡｌＧａＮ層）とにより構成されている。Ａｌ0.5Ｇａ0.5Ｎ層４２は、ＡｌＮ層４４に接触しており、ＡｌＮ層４４上に形成されている。Ａｌ0.25Ｇａ0.75Ｎ層４３は、Ａｌ0.5Ｇａ0.5Ｎ層４２に接触しており、Ａｌ0.5Ｇａ0.5Ｎ層４２上に形成されている。
ＡｌＮ層４０および４４、Ａｌ0.75Ｇａ0.25Ｎ層４１、ならびにＡｌ0.5Ｇａ0. 5Ｎ層４２の各々は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の窒化物半導体層４の第１の領域に相当する。Ａｌ0.25Ｇａ0.75Ｎ層４３は、ＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第１の窒化物半導体層４の第２の領域に相当する。
図７は、本発明の第１および第２の実施の形態の第２の変形例における第１の窒化物半導体層４内部のＡｌ組成比の分布を示す図である。
図７を参照して、本変形例における第１の窒化物半導体層４は、ＡｌＮ層４０と、ＡｌＧａＮ層４ａと、ＡｌＮ層４４と、ＡｌＧａＮ層４ｂとを含んでいる。ＡｌＮ層４０は、ＳｉＣ層２に接触しており、ＳｉＣ層２上に形成されている。
ＡｌＧａＮ層４ａは、ＡｌＮ層４０に接触しており、ＡｌＮ層４０上に形成されている。ＡｌＧａＮ層４ａの内部におけるＡｌの組成比は、下部から上部に向かうに従って減少している。ＡｌＧａＮ層４ａは、Ａｌ0.75Ｇａ0.25Ｎ層４１（Ａｌの組成比が０．７５であるＡｌＧａＮ層）と、Ａｌ0.5Ｇａ0.5Ｎ層４２（Ａｌの組成比が０．５であるＡｌＧａＮ層）とにより構成されている。Ａｌ0.75Ｇａ0.25Ｎ層４１は、ＡｌＮ層４０に接触しており、ＡｌＮ層４０上に形成されている。Ａｌ0.5Ｇａ0.5Ｎ層４２は、Ａｌ0.75Ｇａ0.25Ｎ層４１に接触しており、Ａｌ0.75Ｇａ0.25Ｎ層４１上に形成されている。
ＡｌＮ層４４は、ＡｌＧａＮ層４ａに接触しており、ＡｌＧａＮ層４ａ上に形成されている。ＡｌＧａＮ層４ｂは、ＡｌＮ層４４に接触しており、ＡｌＮ層４４上に形成されている。ＡｌＧａＮ層４ｂは、Ａｌ0.25Ｇａ0.75Ｎ層４３（Ａｌの組成比が０．２５であるＡｌＧａＮ層）よりなっている。ＡｌＧａＮ層４ｂの内部におけるＡｌの組成比は一定である。
ＡｌＮ層４０および４４、Ａｌ0.75Ｇａ0.25Ｎ層４１、ならびにＡｌ0.5Ｇａ0. 5Ｎ層４２の各々は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の窒化物半導体層４の第１の領域に相当する。Ａｌ0.25Ｇａ0.75Ｎ層４３は、ＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第１の窒化物半導体層４の第２の領域に相当する。
なお、第１および第２の変形例の化合物半導体基板の各々における上述以外の構成は、上述の実施の形態の場合の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
ＡｌＮ層４４は、ＡｌＧａＮ層４ｂに圧縮歪みを生じさせる機能を果たす。第１および第２の変形例のように、ＡｌＮ層４４を設けることで、反りやクラックをさらに抑制することができる。
［第３の実施の形態］
図８は、本発明の第３の実施の形態における化合物半導体デバイスＤＣ３および化合物半導体基板ＣＳ３の構成を示す断面図である。
図８を参照して、本実施の形態における化合物半導体デバイスＤＣ３（化合物半導体デバイスの一例）は、化合物半導体基板ＣＳ１の代わりに化合物半導体基板ＣＳ３（化合物半導体基板の一例）を備えている。化合物半導体基板ＣＳ３において、第１の窒化物半導体層４は、ＡｌＮ層４０と、Ａｌ0.75Ｇａ0.25Ｎ層４１と、ＡｌＮ層４４と、Ａｌ0.5Ｇａ0.5Ｎ層４２と、ＡｌＮ層４５と、Ａｌ0.25Ｇａ0.75Ｎ層４３とを含んでいる。ＡｌＮ層４０は、ＳｉＣ層２と接触しており、ＳｉＣ層２上に形成されている。Ａｌ0.75Ｇａ0.25Ｎ層４１は、ＡｌＮ層４０に接触しており、ＡｌＮ層４０上に形成されている。ＡｌＮ層４４は、Ａｌ0.75Ｇａ0.25Ｎ層４１に接触しており、Ａｌ0.75Ｇａ0.25Ｎ層４１上に形成されている。Ａｌ0.5Ｇａ0.5Ｎ層４２は、ＡｌＮ層４４に接触しており、ＡｌＮ層４４上に形成されている。ＡｌＮ層４５は、Ａｌ0.5Ｇａ0.5Ｎ層４２に接触しており、Ａｌ0.5Ｇａ0.5Ｎ層４２上に形成されている。Ａｌ0.25Ｇａ0.75Ｎ層４３は、ＡｌＮ層４５に接触しており、ＡｌＮ層４５上に形成されている。
ＡｌＮ層４０、４４、および４５、Ａｌ0.75Ｇａ0.25Ｎ層４１、ならびにＡｌ0.5Ｇａ0. 5Ｎ層４２の各々は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の窒化物半導体層４の第１の領域に相当する。Ａｌ0.25Ｇａ0.75Ｎ層４３は、ＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第１の窒化物半導体層４の第２の領域に相当する。
なお、上述以外の化合物半導体デバイスＤＣ３および化合物半導体基板ＣＳ３の構成は、第１の実施の形態における化合物半導体デバイスＤＣ１および化合物半導体基板ＣＳ１の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
［第４の実施の形態］
図９は、本発明の第４の実施の形態における化合物半導体デバイスＤＣ４および化合物半導体基板ＣＳ４の構成を示す断面図である。
図９を参照して、本実施の形態における化合物半導体デバイスＤＣ４（化合物半導体デバイスの一例）は、化合物半導体基板ＣＳ１の代わりに化合物半導体基板ＣＳ４（化合物半導体基板の一例）を備えている。化合物半導体基板ＣＳ４において、第１の窒化物半導体層４は、第３の実施の形態における化合物半導体基板ＣＳ３の第１の窒化物半導体層の構成と同様の構成を有している。具体的には、第１の窒化物半導体層４は、ＡｌＮ層４０と、Ａｌ0.75Ｇａ0.25Ｎ層４１と、ＡｌＮ層４４と、Ａｌ0.5Ｇａ0.5Ｎ層４２と、ＡｌＮ層４５と、Ａｌ0.25Ｇａ0.75Ｎ層４３とを含んでいる。ＡｌＮ層４０は、ＳｉＣ層２と接触しており、ＳｉＣ層２上に形成されている。Ａｌ0.75Ｇａ0.25Ｎ層４１は、ＡｌＮ層４０に接触しており、ＡｌＮ層４０上に形成されている。ＡｌＮ層４４は、Ａｌ0.75Ｇａ0.25Ｎ層４１に接触しており、Ａｌ0.75Ｇａ0.25Ｎ層４１上に形成されている。Ａｌ0.5Ｇａ0.5Ｎ層４２は、ＡｌＮ層４４に接触しており、ＡｌＮ層４４上に形成されている。ＡｌＮ層４５は、Ａｌ0.5Ｇａ0.5Ｎ層４２に接触しており、Ａｌ0.5Ｇａ0.5Ｎ層４２上に形成されている。Ａｌ0.25Ｇａ0.75Ｎ層４３は、ＡｌＮ層４５に接触しており、ＡｌＮ層４５上に形成されている。
ＡｌＮ層４０、４４、および４５、Ａｌ0.75Ｇａ0.25Ｎ層４１、ならびにＡｌ0.5Ｇａ0. 5Ｎ層４２の各々は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の窒化物半導体層４の第１の領域に相当する。Ａｌ0.25Ｇａ0.75Ｎ層４３は、ＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第１の窒化物半導体層４の第２の領域に相当する。
また、化合物半導体基板ＣＳ４において、第２の窒化物半導体層５は、第２の実施の形態における化合物半導体基板ＣＳ２の第２の窒化物半導体層の構成と同様の構成を有している。具体的には、第２の窒化物半導体層５は、１層のみの中間層５２を含んでいる。中間層５２は、Ｃ－ＧａＮ層５１上に形成されている。中間層５２は第２の窒化物半導体層５を構成する層のうち最上層となっており、電子走行層６と接触している。
なお、上述以外の化合物半導体デバイスＤＣ４および化合物半導体基板ＣＳ４の構成は、第１の実施の形態における化合物半導体デバイスＤＣ１および化合物半導体基板ＣＳ１の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
本実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
［実施例］
第１の実施例として、本願発明者らは、試料として以下に説明する構成を有する試料１～３の各々を製造した。
試料１（本発明例）：Ｃｚ法により作製された６インチのＳｉ基板を用いて、図８に示す化合物半導体基板ＣＳ３と同様の構造を製造した。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを７μｍに設定した。
試料２（本発明例）：Ｃｚ法により作製された６インチのＳｉ基板を用いて、図８に示す化合物半導体基板ＣＳ３と同様の構造を製造した。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを８μｍに設定した。
試料３（本発明例）：Ｃｚ法により作製された６インチのＳｉ基板を用いて、図９に示す化合物半導体基板ＣＳ４と同様の構造を製造した。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを８μｍに設定した。
試料４（比較例）：Ｆｚ法により作製された６インチのＳｉ基板を用いた点を除いて、図８に示す化合物半導体基板ＣＳ３と同様の構造を製造した。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを７μｍに設定した。
試料５（比較例）：Ｆｚ法により作製された６インチのＳｉ基板を用いた点を除いて、図８に示す化合物半導体基板ＣＳ３と同様の構造を製造した。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを８μｍに設定した。
試料６（比較例）：Ｆｚ法により作製された６インチのＳｉ基板を用いた点を除いて、図９に示す化合物半導体基板ＣＳ４と同様の構造を製造した。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを８μｍに設定した。
試料７（比較例）：ＳｉＣ層２を省略した点を除いて、図８に示す化合物半導体基板ＣＳ３と同様の構造を製造した。本比較例には、Ｃｚ法により作製された６インチのＳｉ基板を用いた。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを７μｍに設定した。
試料８（比較例）：ＳｉＣ層２を省略した点を除いて、図８に示す化合物半導体基板ＣＳ３と同様の構造を製造した。本比較例には、Ｃｚ法により作製された６インチのＳｉ基板を用いた。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを８μｍに設定した。
試料９（比較例）：ＳｉＣ層２を省略した点を除いて、図９に示す化合物半導体基板ＣＳ４と同様の構造を製造した。本比較例には、Ｃｚ法により作製された６インチのＳｉ基板を用いた。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを８μｍに設定した。
本願発明者らは、得られた試料１～３の各々について、表面測定として、表面２探針型の水銀プローブを用いてＣＶ測定を行った。そして、得られたＣＶデータから、試料１～３の各々におけるドナーイオン濃度の深さ方向分布を取得した。ＣＶ測定には、「Ｆｏｕｒ Ｄｉｍｅｎｓｉｏｎｓ（登録商標）」社製の「ＣＶ９２Ｍ マニュアル水銀プローバ（登録商標）」、ならびに「Ｋｅｙｓｉｇｈｔ Ｔｅｈｃｎｏｌｏｇｉｅｓ（登録商標）」社製の「Ｅ４９８０Ａ ＬＣＲメータ（登録商標）」を用いた。この結果、試料１～３のいずれにおいても、２×１０14個／ｃｍ3以下のドナーイオン濃度を有する、十分に高抵抗または半絶縁性の領域が、Ｃ－ＧａＮ層５１（主層）内に確認された。
本願発明者らは、得られた試料１～６の各々について、反り量の測定を行った。反り量の測定には、「Ｃｏｒｎｉｎｇ Ｔｒｏｐｅｌ（登録商標）」社製の「Ｆｌａｔｍａｓｔｅｒ」という平面度測定機を用いた。ＳＯＲＩという規格に従い反り量を算出した。具体的には、試料の上面の最小二乗平面を算出（規定）した。そして、算出された最小二乗平面から試料の上面における最高点までの距離の絶対値と、試料の上面における最低点までの距離の絶対値との合計を反り量として算出した。
図１０は、本発明の第１の実施例における試料１～３の各々の上面における反り量の分布を示す図である。図１０（ａ）は、試料１の上面における反り量の分布を示す図である。図１０（ｂ）は、試料２の上面における反り量の分布を示す図である。図１０（ｃ）は、試料３の上面における反り量の分布を示す図である。
図１０を参照して、試料１の反り量は３４．２６０μｍであった。試料２の反り量は１３．４６１μｍであった。試料３の反り量は１９．５２６μｍであった。本願発明者らは試料１として複数の試料を製造し、得られた複数の試料１の各々の反り量を算出した。本願発明者らは試料２として複数の試料を製造し、得られた複数の試料２の各々の反り量を算出した。さらに、本願発明者らは試料３として複数の試料を製造し、得られた複数の試料３の各々の反り量を算出した。その結果、試料１～３の反り量はいずれも０以上５０μｍ以下であった。これに対して、試料４～６の反り量はいずれも５０μｍを超えていた。この結果から、試料１～３では、試料４～６よりも反り量が抑止されていることが分かる。
次に本願発明者らは、得られた試料１～３および７～９の各々について、クラックの発生の有無およびメルトバックエッチングの発生の有無を確認した。試料の上面にレーザー光を照射し、受信した散乱光に基づいてレーザー散乱画像を作成した。作成したレーザー散乱画像から、クラックの発生の有無およびメルトバックエッチングの発生の有無を確認した。レーザー散乱画像の作成には、「ＫＬＡ－ＴＥＮＣＯＲ（登録商標）」社製の「ＣＡＮＤＥＬＡ（登録商標）」を用いた。
図１１は、本発明の第１の実施例における試料１および７の各々の上面のレーザー散乱画像である。図１０（ａ）は、試料１の上面のレーザー散乱画像である。図１０（ｂ）は、試料７の上面のレーザー散乱画像である。
図１１を参照して、試料１および７の各々の厚さＷは、いずれも７μｍである。試料１の上面の外周端部付近の領域（外周端部からの距離が５ｍｍ以下となる領域）には、わずかなクラックの発生が見られた。それ以外の領域にはクラックの発生は見られなかった。試料１の上面には、メルトバックエッチングの痕跡は見られなかった。一方、試料７の上面の外周端部付近の領域には、１０ｍｍ以上の長さを有する巨大なクラックの発生が見られた。
図１２は、本発明の第１の実施例における試料２および８の各々の上面のレーザー散乱画像である。図１２（ａ）は、試料２の上面のレーザー散乱画像である。図１２（ｂ）は、試料８の上面のレーザー散乱画像である。
図１２を参照して、試料２および８の各々の厚さＷは、いずれも８μｍである。試料２の上面の外周端部付近の領域（外周端部からの距離が５ｍｍ以下となる領域）には、わずかなクラックの発生が見られた。それ以外の領域にはクラックの発生は見られなかった。一方、試料８の上面には、全体にわたって巨大なクラックの発生が見られた。
図１３は、図１２に示すレーザー散乱画像の部分拡大図である。図１３（ａ）は、図１２（ａ）に示すレーザー散乱画像の部分拡大図である。図１３（ｂ）は、図１２（ｂ）に示すレーザー散乱画像の部分拡大図である。
図１３を参照して、試料２の上面には、メルトバックエッチングの痕跡は見られなかった。一方、試料８の上面の外周端部付近のクラックの底には金属化したＳｉが露出した（図１３（ｂ）中矢印で示す部分）。金属化したＳｉは、メルトバックエッチングの発生の痕跡である。
図１４は、本発明の第１の実施例における試料３および９の各々の上面のレーザー散乱画像である。図１４（ａ）は、試料３の上面のレーザー散乱画像である。図１４（ｂ）は、試料９の上面のレーザー散乱画像である。
図１４を参照して、試料３および９の各々の厚さＷは、いずれも８μｍである。試料３の上面の外周端部付近の領域（外周端部からの距離が５ｍｍ以下となる領域）には、わずかなクラックの発生が見られた。それ以外の領域にはクラックの発生は見られなかった。試料３の上面には、メルトバックエッチングの痕跡は見られなかった。一方、試料９の上面には、全体にわたって巨大なクラックの発生が見られた。
図１１～図１４の結果から、試料１～３では、厚さＷが６μｍ以上であっても、化合物半導体基板の上面の外周端部からの距離が５ｍｍ以下となる領域以外の領域へのクラックの発生を抑止することができることが分かる。また、試料１～３では、化合物半導体基板の上面全体にわたってメルトバックエッチングの発生を抑止できることが分かる。
次に本願発明者らは、得られた試料３を用いて化合物半導体デバイスＤＣ４を作製した。そして、作製した化合物半導体デバイスＤＣ４の遮断周波数を室温にて測定した。ここでは、障壁層８の組成をＡｌ0.26Ｇａ0.74Ｎとした。
化合物半導体デバイスＤＣ４は、次の方法で作製された。まず、デバイスの外周領域を素子分離した。素子分離の際には、ＢＣｌ3プラズマベースの反応性イオンエッチング（ＲＩＥ）技術を用いて、試料３の表面から３００ｎｍの深さ位置まで試料３をディープメサエッチング加工した。
続いて、紫外線（ＵＶ）フォトリソグラフィーおよび電子ビーム蒸着法を用いて、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ金属スタックを堆積した。これにより、ソース電極１１およびドレイン電極１２が形成された。ソース電極１１およびドレイン電極１２の各々と試料３の表面とのオーミックコンタクトは、Ｎ2雰囲気で８５０℃３０秒間のラピッドサーマルアニーリング（ＲＴＡ）を行うことで作成された。ショットキー電極であるゲート電極１３は、電子ビーム蒸着法を用いてＮｉ／Ａｕ金属スタックを堆積することで形成された。
なお、ゲートパッドは、試料３の表面から３００ｎｍの深さ位置までディープメサエッチング加工した領域に形成された。このため、後述のオープンゲートパッドのＳパラメーター測定に対応する有効な窒化物層の厚さは、７．７μｍとなっている。
遮断周波数の測定の際には、２本のゲート電極１３が並列に形成されたデバイスを用いた。ゲート電極１３のゲート長は２μｍであり、ゲート幅は５０μｍであった。遮断周波数の測定は、「Ｋｅｙｓｉｇｈｔ Ｔｅｈｃｎｏｌｏｇｉｅｓ（登録商標）」社製の「Ｐ５４００Ａ ベクトルネットワークアナライザー（登録商標）」を用いて行われた。この測定システムは、オープン－ショート－ロードスルー較正標準により、正確に較正された。
遮断周波数の測定は、１０Ｖのドレイン電圧および－０．８Ｖのゲート電圧を印加することによりデバイスを導通（ＯＮ）の状態にして、０．５～２０ＧＨｚの周波数領域で行われた。これにより、電流ゲイン（｜Ｈ２１｜）の周波数依存性曲線が取得された。次に、周波数の対数に対して｜Ｈ２１｜２の値をプロットしたデータを直線で外挿し、｜Ｈ２１｜＝０ｄＢとなる際の周波数が、遮断周波数として決定された。
図１５は、本発明の第１の実施例において、試料３を用いて作製された化合物半導体デバイスＤＣ４の遮断周波数とゲート長との関係を示す図である。なお図１５では、従来の高周波用途の化合物半導体デバイスの遮断周波数とゲート長との関係も併せて示されている。図１５中の円のプロットは、試料３を用いて作製された化合物半導体デバイスＤＣ４の遮断周波数とゲート長との関係を示している。図１５中のひし形のプロットは、図２２に示すＨＥＭＴ１０１０の遮断周波数とゲート長との関係を示している。図１５中の三角のプロットは、図２３に示すＨＥＭＴ１０２０の遮断周波数とゲート長との関係を示している。図１５中の正方形のプロットは、図２３に示すＨＥＭＴ１０２０において、Ｆｚ－Ｓｉ基板１０６１と窒化物バッファー層１０５２との間に薄いＳｉＣ層を追加した構造の遮断周波数とゲート長との関係を示している。
図１５を参照して、従来の高周波用途の化合物半導体デバイスの遮断周波数とゲート長との関係を示す複数のプロットを結ぶ直線Ｌを引いた。試料３を用いて作製された化合物半導体デバイスＤＣ４の遮断周波数とゲート長との関係を示すプロットは、直線Ｌ上に存在する。この結果により、化合物半導体デバイスＤＣ４は、従来の高周波用途の化合物半導体デバイスと同程度の高周波特性を有していることが分かる。
次に本願発明者らは、遮断周波数の測定の場合（図１５の場合）と同様の方法で、試料２および３の各々を用いて化合物半導体デバイスＤＣ３およびＤＣ４の各々を作製した。そして、作製した化合物半導体デバイスＤＣ３およびＤＣ４の各々の小信号特性の温度変化を評価した。具体的には、２５℃、５０℃、７５℃、１００℃、および１２５℃の各々の温度で、ゲートオープンパッド構造に対するＳパラメーターＳ１１を測定した。Ｓパラメーターの測定には、「Ｋｅｙｓｉｇｈｔ Ｔｅｈｃｎｏｌｏｇｉｅｓ（登録商標）」社製の「Ｐ５４００Ａ ベクトルネットワークアナライザー（登録商標）」を用いて行われた。この測定システムは、オープン－ショート－ロードスルー較正標準により、正確に較正された。
ＳパラメーターＳ１１の測定の際には、電子走行層の上にゲート電極が存在せず、ゲートパッドのみが形成されているデバイス、即ちゲートオープンパッド構造のデバイスを用いた。ゲートパッド領域の面積は４．９×１０-5ｃｍ2とした。
なお、ゲートパッドは、試料３の表面から３００ｎｍの深さ位置までディープメサエッチング加工した領域に形成された。このため、オープンゲートパッドのＳパラメーター測定に対応する有効な窒化物層の厚さは、７．７μｍとなっている。
図１６は、本発明の第１の実施例における、試料２のＳパラメーターＳ１１の周波数特性を示す図である。図１７は、本発明の第１の実施例における、試料３のＳパラメーターＳ１１の周波数特性を示す図である。なお図１６および図１７では、２５℃および１２５℃の各々の温度でのＳパラメーターＳ１１のみが示されている。
図１６および図１７を参照して、上述のゲートオープンパッド構造のデバイスを用いて、ＳパラメーターＳ１１の周波数依存性曲線が、０．５～２０ＧＨｚの周波数領域で取得され、Ｓｍｉｔｈチャート上にプロットされた。
図１６および図１７から明らかであるように、試料２および３のＳパラメーターＳ１１は、温度によらずほぼ一定の挙動を示した。この結果から、化合物半導体デバイスＤＣ３およびＤＣ４は、図２３に示す従来のＨＥＭＴ１０２０などとは異なり、高温でも室温と同様に高周波信号の減衰が少ないことが分かる。
さらに、図１７のデータを単純なＲＣ直列回路でフィッティングしたところ、パッドの静電容量と抵抗の測定値は、それぞれ０．０５９ｐＦと９．５Ωであった。パッドの抵抗値である９．５Ωは、ゲートパッド領域の面積である４．９×１０-5ｃｍ2で規格化すると、単位面積当たりの値として十分に高抵抗である。このことから試料３では、高周波特性の劣化につながる寄生導通要素が、十分に抑制されていることが分かる。
また、パッドの静電容量をゲートパッド領域の面積で規格化し、規格化した値を用いて、窒化物の絶縁性の高い部分の厚みを、パッドの静電容量の誘電層の厚みとして見積もった。その結果、見積もられた値は７．１μｍであった。この値は、ゲートパッドのＳパラメーター測定に対応する有効な窒化物層の厚さである、７．７μｍに近い値である。このことから、試料３では、窒化物層の大部分が、誘電層としての性質（即ち半絶縁性または十分な高抵抗性）を維持していることが分かる。
このように、本願の構成で厚いＳｉＣ層上に厚い窒化物層を形成すると、窒化物層の大部分が、誘電層としての性質、即ち半絶縁性または十分な高抵抗性を維持することが可能である。さらに、窒化物層の下側にＳｉＣ層を設けることで、窒化物層の厚みを、高周波特性の劣化が小さくなるように十分に厚くできる。その結果、デバイスの高周波性能を向上することができる。さらに、高温でも室温と同様に高周波信号の減衰を少なくすることができる。
第２の実施例として、本願発明者らは、図８に示す化合物半導体基板ＣＳ３と同様の構造を２通りの製造条件で製造し、試料１０および１１の各々を得た。試料１０および１１は、Ｃｚ法により作製された６インチのＳｉ基板を用いて製造された。
試料１０：Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々を形成する際に、成膜温度を高温（ＣをドープしないＧａＮ層の成長温度より約２００℃低い温度）に設定し、Ｃ源ガスとして炭化水素を導入した。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを７μｍに設定した。
試料１１：Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々を形成する際に、成膜温度を低温（ＣをドープしないＧａＮ層の成長温度より約３００℃低い温度）に設定し、Ｃ源ガスを導入しなかった。第１の窒化物半導体層４、第２の窒化物半導体層５、および電子走行層６の合計の厚さＷを７μｍに設定した。
続いて本願発明者らは、化合物半導体基板ＣＳ３へのクラックの発生の有無を目視にて確認した。その結果、試料１０および１１のいずれにおいてもクラックは発生していなかった。
続いて本願発明者らは、化合物半導体基板ＣＳ３のＳｉ基板１へのメルトバックエッチング（ＳｉとＧａとの反応により結晶が変質する現象）の発生の有無を光学顕微鏡による観察にて確認した。その結果、試料１０および１１のいずれにおいてもメルトバックエッチングは発生していなかった（試料１０および１１のいずれも基板全面でメルトバックフリーを満たしていた）。
次に本願発明者らは、化合物半導体基板ＣＳ３のＣ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々について、中心ＰＴ１における深さ方向の炭素濃度分布と、エッジＰＴ２における深さ方向の炭素濃度分布とを計測した。この計測にはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた。次に計測した炭素濃度分布に基づいて、中心ＰＴ１における深さ方向の中心位置における炭素濃度である濃度Ｃ１と、エッジＰＴ２における深さ方向の中心位置における炭素濃度である濃度Ｃ２とを算出した。次に、算出した濃度Ｃ１およびＣ２に基づいて、ΔＣ（％）＝｜Ｃ１－Ｃ２｜×１００／Ｃ１で表される濃度誤差ΔＣを算出した。
図１８は、本発明の第２の実施例において算出された濃度誤差ΔＣの値を示す図である。
図１８を参照して、試料１０において、Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の中心ＰＴ１における深さ方向の炭素濃度の範囲は、４×１０18個／ｃｍ2以上８×１０18個／ｃｍ2以下であり、エッジＰＴ２における深さ方向の炭素濃度の範囲は、４．３×１０18個／ｃｍ2以上７×１０18個／ｃｍ2以下であった。試料１０では、中心ＰＴ１の炭素濃度とエッジＰＴ２の炭素濃度とがほぼ同じ値であり、Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の濃度誤差ΔＣは、それぞれ３３％、２１％、および０％であった。本願発明者らは複数の試料１０を製造し、得られた複数の試料１０の各々の濃度誤差ΔＣを上述の方法で計測した。その結果、いずれの試料１０も濃度誤差ΔＣは０以上５０％以下の範囲内の値となった。
一方、試料１１において、Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の中心ＰＴ１における深さ方向の炭素濃度の範囲は、５×１０18個／ｃｍ2以上１．５×１０19個／ｃｍ2以下であり、エッジＰＴ２における深さ方向の炭素濃度の範囲は、２．３×１０19個／ｃｍ2以上４．２×１０19個／ｃｍ2以下であった。試料１１では、エッジＰＴ２の炭素濃度が中心ＰＴ１の炭素濃度と比較して高く、Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の濃度誤差ΔＣは、それぞれ４４８％、３１２％、および２５８％であった。
以上の結果から、試料１０では、試料１１に比べてＣ－ＧａＮ層の炭素濃度の面内均一性が向上していることが分かる。
次に本願発明者らは、化合物半導体基板ＣＳ３のＣ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々について、中心ＰＴ１の膜厚である膜厚Ｗ１と、エッジＰＴ２の膜厚である膜厚Ｗ２との各々を計測した。この計測は、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて化合物半導体基板ＣＳ３の断面を観察することにより行った。次に計測した膜厚Ｗ１およびＷ２に基づいて、ΔＷ（％）＝｜Ｗ１－Ｗ２｜×１００／Ｗ１で表される膜厚誤差ΔＷを算出した。
図１９は、本発明の第２の実施例において算出された膜厚誤差ΔＷの値を示す図である。
図１９を参照して、試料１０において、Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の膜厚誤差ΔＷはそれぞれ３．９％、１．８％、および１．２％であり、いずれも小さい値であった。本願発明者らは試料１０として複数の試料１０を製造し、得られた複数の試料１０の各々の膜厚誤差ΔＷを上述の方法で計測した。その結果、いずれの試料１０も膜厚誤差ΔＷは０より大きく８％以下の範囲内の値となった。
一方、試料１１において、Ｃ－ＧａＮ層５１ａ、５１ｂ、および５１ｃの各々の膜厚誤差ΔＷはそれぞれ９％、１１％、および１１％であり、いずれも大きい値であった。
以上の結果から、試料１０では、試料１１に比べてＣ－ＧａＮ層の膜厚の面内均一性が向上していることが分かる。
次に本願発明者らは、試料１０および１１の各々の真性破壊電圧を計測した。真性破壊電圧の計測は、次の方法で行われた。
図２０は、本発明の第２の実施例における真性破壊電圧の計測方法を示す断面図である。
図２０を参照して、ガラス板２１上に貼り付けられた銅板２２上に、計測対象となる試料の化合物半導体基板ＣＳ３を固定した。固定した化合物半導体基板ＣＳ３の障壁層８上に、障壁層８に接触するようにＡｌよりなる電極２３を設けた。
電極２３として十分に小さい面積を有する電極（具体的には直径０．１ｃｍの電極）を用い、化合物半導体基板ＣＳ３における障壁層８の表面の４つの異なる位置に電極２３を順番に接触させ、それぞれの位置に電極２３を接触させた場合の銅板２２と電極２３との間を流れる電流（試料を縦方向に流れる電流）の密度を計測した。計測された電流の密度が１×１０-1Ａ／ｍｍ2に達した時に試料が絶縁破壊したものとみなし、この時の銅板２２と電極２３との間の電圧を計測した。得られた４つの電圧のうち最も高い値と最も低い値とを除外し、残りの２つの値の平均値を真性破壊電圧とした。試料１０として複数の試料を作製し、それぞれの試料についての真性破壊電圧を計測した。その結果、試料１０の真性破壊電圧は、いずれも１２００Ｖ以上１６００Ｖ以下の値であった。
さらに本願発明者らは、化合物半導体基板ＣＳ３のＧａＮ層（ＧａＮ層５１ａ、５１ｂ、および５１ｃのうち任意のＧａＮ層）の欠陥密度を次の方法による計測した。始めに、化合物半導体基板ＣＳ３における障壁層８の表面の中心ＰＴ１付近の５つの異なる位置に電極２３を順番に接触させ、それぞれの位置に電極２３を接触させた場合の銅板２２と電極２３との間を流れる電流（試料を縦方向に流れる電流）の密度を計測した。計測された電流の密度が１×１０-1Ａ／ｍｍ2に達した時に試料が絶縁破壊したものとみなし、この時の銅板２２と電極２３との間の電圧を中心ＰＴ１の絶縁破壊電圧とした。次に、計測した絶縁破壊電圧が真性絶縁破壊電圧の８０％以下である位置を欠陥が存在する位置と判断した。絶縁破壊電圧を計測した５つの位置に対する欠陥が存在する位置の個数の割合を、中心ＰＴ１の欠陥密度Ｄとして算出した。
上述の中心ＰＴ１の欠陥密度Ｄの算出を、４種類の異なる面積Ｓ（０．２８３ｃｍ2、０．１２６ｃｍ2、０．０３１ｃｍ2、０．００２ｃｍ2）の電極の各々を用いてそれぞれ行った。その結果、電極の面積Ｓと中心ＰＴ１の欠陥密度Ｄとの組が４組得られた。
次に、歩留りＹと、電極の面積Ｓと、欠陥密度Ｄとの関係を示す一般的なポアソン式である式（１）を用いて、４種類の異なる面積Ｓのそれぞれについての歩留りＹを算出した。
Ｙ＝ｅｘｐ（－Ｓ×Ｄ） ・・・（１）
次に、算出した歩留りＹが５０％に最も近い面積Ｓの電極を、欠陥密度の算出に最適な電極と判断し、最適な電極の面積Ｓに対応する欠陥密度Ｄを、中心ＰＴ１の欠陥密度として採用した。
また、電極２３を接触させる位置を障壁層８の表面のエッジＰＴ２付近の５つの異なる位置に変更し、上述と同様の方法でエッジＰＴ２の欠陥密度を計測した。
図２１は、本発明の第２の実施例において計測された欠陥密度の値を示す図である。
図２１を参照して、試料１０の中心ＰＴ１の欠陥密度は１．８個／ｃｍ2であり、試料１０のエッジＰＴ２の欠陥密度は１．８個／ｃｍ2であった。本願発明者らは複数の試料１０を製造し、得られた複数の試料１０の各々の中心ＰＴ１およびエッジＰＴ２の欠陥密度を上述の方法で計測した。その結果、いずれの試料１０も欠陥密度は０より大きく７個／ｃｍ2以下の範囲内の値となった。一方、試料１１の中心ＰＴ１の欠陥密度は２０７個／ｃｍ2であり、試料１１のエッジＰＴ２の欠陥密度は７．１個／ｃｍ2であった。
以上の結果から、試料１０では、試料１１に比べてＧａＮ層の欠陥密度が低減されていることが分かる。
［その他］
上述の実施の形態の化合物半導体基板は、高周波デバイスの用途に限定されるものではなく、パワーデバイスの用途としても適している。上述の実施の形態の化合物半導体基板をパワーデバイスの用途とした場合には、縦方向のリーク電流を低減することができる。
化合物半導体基板ＣＳ１、ＣＳ２、ＣＳ３、およびＣＳ４の各々において、Ｓｉ基板１およびＳｉＣ層２が、０．１Ωｃｍ以上１×１０5Ωｃｍ未満の抵抗率を有する導電性のＳｉＣ基板に置き換えられてもよい。この場合にも、Ｃ－ＧａＮ層５１および中間層５２の作用により、窒化物半導体層の絶縁性を高めつつ、反りの発生およびクラックの発生を抑えることができる。その結果、高い品質を有する化合物半導体基板および化合物半導体デバイスを提供することができる。
上述の実施の形態、変形例、および実施例の構成および製造方法は、適宜組み合わせることが可能である。たとえば化合物半導体基板ＣＳ１、ＣＳ２、ＣＳ３、およびＣＳ４の各々の第１の窒化物半導体層４として、図２、図６、図７、または図８の構成などが適用されてもよい。化合物半導体基板ＣＳ１、ＣＳ２、ＣＳ３、およびＣＳ４の各々の第２の窒化物半導体層５として、図１の構成または図５の構成などが適用されてもよい。
上述の実施の形態、変形例、および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ Ｓｉ（ケイ素）基板（Ｓｉ基板の一例）
２ ＳｉＣ（炭化ケイ素）層（ＳｉＣ層の一例）
４ 第１の窒化物半導体層（第１の窒化物半導体層の一例）
４ａ，４ｂ ＡｌＧａＮ（窒化アルミニウムガリウム）層
５ 第２の窒化物半導体層（第２の窒化物半導体層の一例）
６，１０５３ 電子走行層（電子走行層の一例）
６ａ，１０５３ａ ２次元電子ガス
８，１０５４ 障壁層（障壁層の一例）
１１，１０５５ ソース電極（第１の電極の一例）
１２，１０５６ ドレイン電極（第２の電極の一例）
１３，１０５７ ゲート電極（第３の電極の一例）
２１ ガラス板
２２ 銅板
２３ 電極
４０，４４，４５ ＡｌＮ（窒化アルミニウム）層
４１ Ａｌ0.75Ｇａ0.25Ｎ層
４２ Ａｌ0.5Ｇａ0.5Ｎ層
４３ Ａｌ0.25Ｇａ0.75Ｎ層
５１，５１ａ，５１ｂ，５１ｃ Ｃ－ＧａＮ（窒化ガリウム）層（主層の一例）
５２，５２ａ，５２ｂ 中間層（中間層の一例）
１０５１ ＳｉＣ基板
１０５２ 窒化物バッファー層
１０６１ Ｆｚ－Ｓｉ基板
１０６２ ｎ型ＳｉＣ基板
ＣＳ１，ＣＳ２，ＣＳ３，ＣＳ４ 化合物半導体基板（化合物半導体基板の一例）
ＤＣ１，ＤＣ２，ＤＣ３，ＤＣ４ 化合物半導体デバイス（化合物半導体デバイスの一例）
ＰＴ１ 中心
ＰＴ２ エッジ

Claims (16)

  1. ３×１０17個／ｃｍ3以上３×１０18個／ｃｍ3以下のＯ濃度を有するＳｉ基板と、
    前記Ｓｉ基板上に形成されたＳｉＣ層と、
    前記ＳｉＣ層上に形成された第１の窒化物半導体層であって、絶縁性または半絶縁性の層を含み、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）よりなる第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に形成された第２の窒化物半導体層であって、絶縁性または半絶縁性のＡｌyＧａ1-yＮ（０≦ｙ＜０．１）よりなる主層を含む第２の窒化物半導体層と、
    前記第２の窒化物半導体層上に形成され、ＡｌzＧａ1-zＮ（０≦ｚ＜０．１）よりなる電子走行層と、
    前記電子走行層上に形成され、前記電子走行層のバンドギャップよりも広いバンドギャップを有する障壁層とを備え、
    前記第１および第２の窒化物半導体層、ならびに前記電子走行層の合計の厚さは、６μｍ以上１０μｍ以下である、化合物半導体基板。
  2. 前記第２の窒化物半導体層は、前記主層の内部および前記主層上のうち少なくともいずれか一方に形成された１層以上の中間層であって、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）よりなる中間層をさらに含み、
    前記主層は、前記電子走行層のＣ濃度よりも高いＣ濃度、および前記電子走行層のＦｅ濃度よりも高いＦｅ濃度のうち少なくともいずれか一方を有する、請求項１に記載の化合物半導体基板。
  3. 前記中間層は２層以上であり、２層以上の前記中間層の各々は１０ｎｍ以上３０ｎｍ以下の厚さを有し、０．５μｍ以上１０μｍ以下の間隔で形成されている、請求項２に記載の化合物半導体基板。
  4. 前記Ｓｉ基板は、Ｂを含み、ｐ型の導電型を有し、０．１ｍΩｃｍ以上１００ｍΩｃｍ以下の抵抗率を有する、請求項１～３のいずれかに記載の化合物半導体基板。
  5. 前記ＳｉＣ層は、０．５μｍ以上２μｍ以下の厚さを有する、請求項１～４のいずれかに記載の化合物半導体装置。
  6. 前記電子走行層のＳｉ濃度、Ｏ濃度、Ｍｇ濃度、Ｃ濃度、およびＦｅ濃度はいずれも、０より大きく１×１０17個／ｃｍ3以下である、請求項１～５のいずれかに記載の化合物半導体装置。
  7. 前記第１の窒化物半導体層は、ＡｌxＧａ1-xＮ（０．４＜ｘ≦１）よりなる第１の領域と、０．５μｍ以上の厚さを有するＡｌxＧａ1-xＮ（０．１≦ｘ≦０．４）よりなる第２の領域とのうち少なくともいずれか一方を含み、
    前記第１の領域は、０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上５×１０17個／ｃｍ3以下のＭｇ濃度を有し、
    前記第２の領域は、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＭｇ濃度を有し、
    前記第２の領域におけるＣ濃度またはＦｅ濃度のうち少なくともいずれか一方は、前記第２の領域におけるＳｉ濃度、Ｏ濃度、およびＭｇ濃度のいずれよりも高く５×１０19個／ｃｍ3以下であり、
    前記主層は、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＯ濃度、および０個／ｃｍ3以上２×１０16個／ｃｍ3以下のＭｇ濃度を有し、
    前記第２の窒化物半導体層におけるＣ濃度またはＦｅ濃度のうち少なくともいずれか一方は、前記第２の窒化物半導体層におけるＳｉ濃度、Ｏ濃度、およびＭｇ濃度のいずれよりも高く５×１０19個／ｃｍ3以下であり、
    前記主層は、活性化したドナーイオンの濃度が０個／ｃｍ3以上２×１０14個／ｃｍ3以下の領域を含み、
    前記電子走行層は、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＳｉ濃度、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＯ濃度、０個／ｃｍ3以上１×１０16個／ｃｍ3以下のＭｇ濃度、０個／ｃｍ3以上１×１０17個／ｃｍ3以下のＣ濃度、および０個／ｃｍ3以上１×１０17個／ｃｍ3以下のＦｅ濃度を有する、請求項６に記載の化合物半導体基板。
  8. 前記第１の窒化物半導体層は、前記第１の領域と前記第２の領域との両方を含み、
    前記第１の領域と前記ＳｉＣ層との距離は、前記第２の領域と前記ＳｉＣ層との距離よりも小さい、請求項７に記載の化合物半導体基板。
  9. 前記第１の窒化物半導体層は、前記第２の窒化物半導体層の厚さ以下の厚さを有する、請求項１～８のいずれかに記載の化合物半導体装置。
  10. 前記電子走行層は０．３μｍ以上の厚さを有する、請求項１～９のいずれかに記載の化合物半導体基板。
  11. 前記化合物半導体基板の上面の最小二乗平面を規定し、前記最小二乗平面から前記化合物半導体基板の上面の最高点までの距離と、前記最小二乗平面から前記化合物半導体基板の上面の最低点までの距離との合計値を反り量とした場合、前記反り量は０以上５０μｍ以下である、請求項１～１０のいずれかに記載の化合物半導体基板。
  12. 前記化合物半導体基板の上面における外周端部からの距離が５ｍｍ以下となる領域以外の領域は、クラックを含まない、請求項１～１１のいずれかに記載の化合物半導体基板。
  13. 円板形状を有し、１００ｍｍ以上２００ｍｍ以下の直径を有する、請求項１～１２のいずれかに記載の化合物半導体基板。
  14. 前記化合物半導体基板の上面は、メルトバックエッチングの痕跡を含まない、請求項１～１３のいずれかに記載の化合物半導体基板。
  15. ０．１Ωｃｍ以上１×１０5Ωｃｍ未満の抵抗率を有する導電性のＳｉＣ基板と、
    前記ＳｉＣ基板上に形成された第１の窒化物半導体層であって、絶縁性または半絶縁性の層を含み、ＡｌxＧａ1-xＮ（０．１≦ｘ≦１）よりなる第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に形成された第２の窒化物半導体層であって、絶縁性または半絶縁性のＡｌyＧａ1-yＮ（０≦ｙ＜０．１）よりなる主層を含む第２の窒化物半導体層と、
    前記第２の窒化物半導体層上に形成され、ＡｌzＧａ1-zＮ（０≦ｚ＜０．１）よりなる電子走行層と、
    前記電子走行層上に形成され、前記電子走行層のバンドギャップよりも広いバンドギャップを有する障壁層とを備え、
    前記第１および第２の窒化物半導体層、ならびに前記電子走行層の合計の厚さは、６μｍ以上１０μｍ以下であり、
    前記第２の窒化物半導体層は、前記主層の内部および前記主層上のうち少なくともいずれか一方に形成された１層以上の中間層であって、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）よりなる中間層をさらに含み、
    前記主層は、前記電子走行層のＣ濃度よりも高いＣ濃度、および前記電子走行層のＦｅ濃度よりも高いＦｅ濃度のうち少なくともいずれか一方を有する、化合物半導体基板。
  16. 請求項１～１５のいずれかに記載の化合物半導体基板と、
    前記障壁層上に形成された第１および第２の電極と、
    前記障壁層上に形成され、印加される電圧により前記第１の電極と前記第２の電極との間に流れる電流を制御する第３の電極とを備えた、化合物半導体デバイス。
JP2020140677A 2020-08-24 2020-08-24 化合物半導体基板および化合物半導体デバイス Pending JP2022036462A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020140677A JP2022036462A (ja) 2020-08-24 2020-08-24 化合物半導体基板および化合物半導体デバイス
US18/023,185 US20230343865A1 (en) 2020-08-24 2021-08-19 Compound semiconductor substrate and compound semiconductor device
CN202180051895.XA CN116157904A (zh) 2020-08-24 2021-08-19 化合物半导体基板及化合物半导体装置
GB2302790.7A GB2612558A (en) 2020-08-24 2021-08-19 Compound semiconductor substrate and compound semiconductor device
PCT/JP2021/030327 WO2022044942A1 (ja) 2020-08-24 2021-08-19 化合物半導体基板および化合物半導体デバイス
TW110131060A TW202226599A (zh) 2020-08-24 2021-08-23 化合物半導體基板及化合物半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020140677A JP2022036462A (ja) 2020-08-24 2020-08-24 化合物半導体基板および化合物半導体デバイス

Publications (1)

Publication Number Publication Date
JP2022036462A true JP2022036462A (ja) 2022-03-08

Family

ID=80355155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020140677A Pending JP2022036462A (ja) 2020-08-24 2020-08-24 化合物半導体基板および化合物半導体デバイス

Country Status (6)

Country Link
US (1) US20230343865A1 (ja)
JP (1) JP2022036462A (ja)
CN (1) CN116157904A (ja)
GB (1) GB2612558A (ja)
TW (1) TW202226599A (ja)
WO (1) WO2022044942A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476763B (zh) * 2023-12-28 2024-05-28 深圳天狼芯半导体有限公司 一种具有低漏电的e-hemt及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294769A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
EP2432005A4 (en) * 2009-05-11 2015-05-27 Dowa Electronics Materials Co EPITACTICAL SUBSTRATE FOR ELECTRONIC EQUIPMENT AND METHOD FOR THE PRODUCTION THEREOF
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
CN104704608B (zh) * 2012-09-13 2017-03-22 松下知识产权经营株式会社 氮化物半导体结构物
JP6592524B2 (ja) * 2015-10-21 2019-10-16 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板
JP2020113693A (ja) * 2019-01-16 2020-07-27 エア・ウォーター株式会社 化合物半導体基板

Also Published As

Publication number Publication date
GB2612558A (en) 2023-05-03
GB202302790D0 (en) 2023-04-12
WO2022044942A1 (ja) 2022-03-03
TW202226599A (zh) 2022-07-01
CN116157904A (zh) 2023-05-23
US20230343865A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
EP2498293B1 (en) Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
US7662682B2 (en) Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
US8648351B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US10186421B2 (en) Composite semiconductor substrate
US8471265B2 (en) Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US20200020778A1 (en) Compound semiconductor substrate
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
WO2022044942A1 (ja) 化合物半導体基板および化合物半導体デバイス
KR102372451B1 (ko) 화합물 반도체 기판의 제조방법 및 화합물 반도체 기판
Yu et al. Metalorganic chemical vapor deposition growth and thermal stability of the AlInN/GaN high electron mobility transistor structure
WO2020149184A1 (ja) 化合物半導体基板
WO2022014592A1 (ja) 化合物半導体基板および化合物半導体基板の製造方法
JP2024015771A (ja) 半導体装置
JP2024015770A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230524