JP6796467B2 - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP6796467B2
JP6796467B2 JP2016231902A JP2016231902A JP6796467B2 JP 6796467 B2 JP6796467 B2 JP 6796467B2 JP 2016231902 A JP2016231902 A JP 2016231902A JP 2016231902 A JP2016231902 A JP 2016231902A JP 6796467 B2 JP6796467 B2 JP 6796467B2
Authority
JP
Japan
Prior art keywords
layer
crystal
crystal layer
semiconductor substrate
sialn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016231902A
Other languages
English (en)
Other versions
JP2018088502A (ja
Inventor
大貴 山本
大貴 山本
剛規 長田
剛規 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2016231902A priority Critical patent/JP6796467B2/ja
Priority to EP17877275.2A priority patent/EP3550592A4/en
Priority to CN201780073938.8A priority patent/CN110024083A/zh
Priority to PCT/JP2017/042919 priority patent/WO2018101367A1/ja
Priority to TW106141869A priority patent/TWI761400B/zh
Publication of JP2018088502A publication Critical patent/JP2018088502A/ja
Priority to US16/425,516 priority patent/US11011630B2/en
Application granted granted Critical
Publication of JP6796467B2 publication Critical patent/JP6796467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Description

本発明は、半導体基板に関する。
Ｓｉ基板上にＩＩＩ族窒化物半導体を結晶成長する技術として、たとえば以下の文献に示すような技術が検討されている。
特許文献１は、デバイス化の工程で発生する割れの抑制を目的として為されたＩＩＩ族窒化物エピタキシャル基板を開示する。当該ＩＩＩ族窒化物エピタキシャル基板は、Ｓｉ基板と、該Ｓｉ基板と接する初期層と、該初期層上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層を順次有する積層体を複数組有する超格子積層体と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴としている。
特許文献２は、窒化物半導体層の割れ（クラック）や結晶欠陥、反りの発生を抑制し、かつ生産性の向上が可能な化合物半導体基板を開示する。当該化合物半導体基板は、結晶面方位が（１１１）面であるシリコン単結晶基板と、前記シリコン単結晶基板上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成された第１バッファ層と、前記第１バッファ層上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層と、厚さが５．０ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層とが交互に複数積層された第２バッファ層と、前記第２バッファ層上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含む半導体素子形成領域と、を備える。
特許文献３は、ウェハの反りを抑制しつつ、リーク電流を一層低減させることができる半導体電子デバイスを開示する。当該半導体電子デバイスは、基板上にバッファ層を介して積層された化合物半導体層を備える半導体電子デバイスであって、前記バッファ層は、Ａｌ組成が０．２以下の窒化物系化合物半導体を用いて形成された第１の層上に、Ａｌ組成が０．８以上の窒化物系化合物半導体を用いて形成された第２の層が積層された複合層を有する。
非特許文献１には、「ＧａＮとＡｌＮを交互に積層させてＧａＮの上のＡｌＮは緩和させ，ＡｌＮの上のＧａＮには圧縮応力が残るような成長が可能であればＧａＮ／ＡｌＮのヒズミ周期構造（Ｓｔｒａｉｎｅｄ Ｌａｙｅｒ Ｓｕｐｅｒ−ｌａｔｔｉｃｅと呼称される。以下ＳＬＳ）を用いて膜全体に圧縮応力を持たせることが可能と予想される。ＳＬＳ以外にも上に積層させる膜ほど格子定数が広がるような組み合わせにしても圧縮応力を加えることが可能と思われる。」との記載がある。
特開２０１３−０２１１２４号公報 特開２０１０−２３２３２２号公報 特開２００８−１７１８４３号公報
K. Matsumoto et al., J. Vac. Soc. Jpn. 54, 6 (2011), p376-380.
Ｓｉ基板上にＩＩＩ族窒化物半導体層を形成する場合、ＳｉとＩＩＩ族窒化物半導体結晶との熱膨張係数の違いに起因して、基板の反りやＩＩＩ族窒化物半導体層の割れ（クラック）が発生する。このため、前記した特許文献および非特許文献に記載されているように、内部圧縮応力を発生する層（応力発生層）を形成し、当該圧縮応力と熱膨張係数の相違に起因して窒化物結晶層に発生する引張応力とが均衡され、室温に戻った状態での半導体基板の反りを抑え、ＩＩＩ族窒化物半導体層の割れを防止するようにしている。
しかし、応力発生層による半導体基板の反りの制御については不明な点も多く、応力発生層とＳｉ基板との間に位置する結晶層の構造、結晶性、化学状態等と反りについての実験結果との関連性を観察することも重要である。そのような観点から、本発明者らは、上記した応力発生層とＳｉ基板との間に位置する結晶層や応力発生層の構造等と反り量との関連につき実験検討を重ね、本件発明をするに至った。
本発明の目的は、エピタキシャル成長法を用いてＩＩＩ族窒化物半導体結晶層を形成するに際し、反り量の小さい半導体基板を提供することにある。
上記課題を解決するために、本発明の第１の態様においては、シリコン基板、反応抑制層、応力発生層および活性層を有し、前記シリコン基板、前記反応抑制層、前記応力発生層および前記活性層が、前記シリコン基板、前記反応抑制層、前記応力発生層、前記活性層の順に位置する半導体基板であって、前記反応抑制層が、シリコン原子とＩＩＩ族原子との反応を抑制する窒化物結晶層であり、前記応力発生層が、圧縮応力を発生する窒化物結晶層であり、前記活性層が、電子素子が形成される窒化物結晶層であり、前記シリコン基板と前記反応抑制層との間に、シリコン原子、アルミニウム原子および窒素原子を主構成原子とするＳｉＡｌＮ層をさらに有する半導体基板を提供する。
前記ＳｉＡｌＮ層の厚みは、１．８ｎｍ以下とすることができる。前記ＳｉＡｌＮ層は、周期構造を有するものとすることができる。前記ＳｉＡｌＮ層のＥＥＬＳ測定におけるＳｉ原子Ｌ端ピークにおける損失エネルギー値が、バルクＳｉの場合と比較してΔＥだけ大きいことが好ましく、前記ΔＥとして、３．１ｅＶ以上４．８ｅＶ以下を挙げることができる。
前記反応抑制層として、ＡｌｚＧａ１−ｚＮ（０．９≦ｚ≦１）を挙げることができる。前記応力発生層として、バルク結晶における格子定数がａ１である第１結晶層およびバルク結晶における格子定数がａ２（ａ１＜ａ２）である第２結晶層を含む第１多重結晶層である第１の構成、前記第１結晶層、前記第２結晶層、および、バルク結晶における格子定数がａ３（ａ２＜ａ３）である第３結晶層を含む第２多重結晶層である第２の構成、バルク結晶における格子定数が、前記シリコン基板の近くから遠ざかるに従い連続的またはステップ状に大きくなるグレーディッド結晶層である第３の構成、または、前記第１多重結晶層、前記第２多重結晶層または前記グレーディッド結晶層が複数繰り返して積層された多重積層結晶層である第４の構成、の何れかの構成を挙げることができる。特に、前記応力発生層として、バルク結晶における格子定数がａ１である第１結晶層およびバルク結晶における格子定数がａ２（ａ１＜ａ２）である第２結晶層を含む第１多重結晶層、または、前記第１多重結晶層が複数繰り返して積層された多重積層結晶層が好ましく、この場合、前記第１結晶層としてＡｌｘＧａ１−ｘＮ（０．９≦ｘ≦１）を、前記第２結晶層としてＡｌｙＧａ１−ｙＮ（０≦ｙ≦０．３）を挙げることができる。
前記活性層が、ＡｌｐＧａ１−ｐＮ（０≦ｐ≦０．１）からなる層を含んでも良い。前記反応抑制層と前記応力発生層との間に、ＡｌｑＧａ１−ｑＮ（０≦ｑ≦１、ｑ＜ｚ）からなる中間層をさらに有してもよい。前記中間層の厚みは、２０ｎｍ以上６００ｎｍ以下が好ましい。
半導体基板１００の断面図である。 実験例１におけるＳｉＡｌＮ層１２０の厚さを計測するための図である。 実験例２におけるＳｉＡｌＮ層１２０の厚さを計測するための図である。 比較例におけるＳｉＡｌＮ層１２０の厚さを計測するための図である。 窒化処理時間に対するＳｉＡｌＮ層１２０の厚さをプロットしたグラフである。 実験例１におけるＳｉＡｌＮ層１２０の構造周期性を示すための図である。 実験例２におけるＳｉＡｌＮ層１２０の構造周期性を示すための図である。 比較例におけるＳｉＡｌＮ層１２０の構造周期性を示すための図である。 実験例１、２および比較例におけるＳｉＡｌＮ層１２０のＥＥＬＳ測定結果を示すグラフである。 Ｓｉ原子Ｌ端ピークにおけるＥＥＬＳ損失エネルギーのバルクＳｉからの差分（ΔＥ）を窒化処理時間に対しプロットしたグラフである。
図１は、半導体基板１００の断面図である。半導体基板１００は、シリコン基板１０２、反応抑制層１０４、応力発生層１０６およびデバイス形成層１０８を有し、反応抑制層１０４と応力発生層１０６との間に中間層１１０を、シリコン基板１０２と反応抑制層１０４との間に、ＳｉＡｌＮ層１２０を有する。応力発生層１０６は、第１結晶層１０６ａおよび第２結晶層１０６ｂからなる第１多重結晶層１０６ｃを有する。デバイス形成層１０８は、活性層１１２およびショットキ層１１４を有する。シリコン基板１０２、反応抑制層１０４、応力発生層１０６および活性層１１２は、シリコン基板１０２、反応抑制層１０４、応力発生層１０６、活性層１１２の順に位置する。反応抑制層１０４、応力発生層１０６および活性層１１２は、窒化物結晶層である。
シリコン基板１０２は、ＳｉＡｌＮ層１２０より上層の各層を支持する支持基板である。シリコン基板１０２を用いることにより、材料価格を下げることができ、従来のシリコンプロセスで用いられている半導体製造装置を利用することができる。これにより、コスト競争力を高めることができる。さらに、シリコン基板１０２を用いることにより、直径１５０ｍｍ以上の大型の基板を安価にかつ工業的に利用することができるようになる。
ＳｉＡｌＮ層１２０は、シリコン基板１０２と反応抑制層１０４との間に位置し、シリコン原子、アルミニウム原子および窒素原子を主構成原子とする。ＳｉＡｌＮ層１２０は、その厚みを１．８ｎｍ以下とすることが好ましい。また、ＳｉＡｌＮ層１２０は、周期構造を有するものとすることができる。さらに、ＳｉＡｌＮ層１２０は、そのＥＥＬＳ（Electron Energy Loss Spectroscopy）測定におけるＳｉ原子Ｌ端ピークにおける損失エネルギー値が、バルクＳｉの場合と比較してΔＥだけ大きく、当該ΔＥが、３．１ｅＶ以上４．８ｅＶ以下ものとすることができる。
ここで、ＳｉＡｌＮ層１２０の「厚み」とは、ＴＥＭ（Transmission Electron Microscopy）画像における濃淡周期のずれから測定されるものとし、たとえば、ＴＥＭ画像における濃淡周期のずれから、シリコン基板１０２とＳｉＡｌＮ層１２０との界面およびＳｉＡｌＮ層１２０とその上層（本実施の形態の場合反応抑制層１０４）との界面の位置を特定し、両界面間の距離を厚みと定義することができる。界面位置の特定方法として、たとえば、ＴＥＭ画像におけるシリコン基板１０２（または反応抑制層１０４）の領域からＳｉＡｌＮ層１２０の領域にかけて取得した、複数ラインについての明度プロファイルにおいて、当該明度プロファイルをフーリエ変換して得られる特定周期における強度が、減少または０になるライン位置を界面位置と特定することができる。なお、ＳｉＡｌＮ層１２０の厚みの下限は、１原子層程度とすることができる。
また、「周期構造」とは、ＳｉＡｌＮ層１２０をＸ線回折や電子線回折等により構造解析した場合に、その構造に何らかの周期性を有するものをいう。たとえばＢＦ−ＳＴＥＭ（Bright Field-Scanning TEM）像および電子回折像により原子配列の周期性を検出することができる。
反応抑制層１０４は、シリコン基板１０２等に含まれるシリコン原子と応力発生層１０６等に含まれるＩＩＩ族原子との反応を抑制する窒化物結晶層である。反応抑制層１０４の上層にある窒化物結晶層が、ＡｌＧａＮ、ＧａＮ等のＧａＮ系半導体層である場合、当該ＧａＮ系半導体層に含まれるＧａ原子とシリコン原子との合金化を防止することができる。反応抑制層１０４として、ＡｌｚＧａ１−ｚＮ（０．９≦ｚ≦１）を挙げることができ、代表的にはＡｌＮ層を挙げることができる。反応抑制層１０４により、シリコン基板１０２の表面を保護し、上層の支持を確実にすることができる。また、反応抑制層１０４は、シリコン基板１０２上に形成される結晶層の初期核を形成することができる。反応抑制層１０４の厚さは、３０ｎｍ以上３００ｎｍ以下とすることができる。
中間層１１０は、反応抑制層１０４と応力発生層１０６との間に位置する窒化物結晶層である。中間層１１０は任意的な構成要素であり、半導体基板１００に必須の構成要素ではない。中間層１１０が反応抑制層１０４に接して位置する場合、中間層１１０のバルク結晶状態における格子定数は、反応抑制層１０４のバルク結晶状態における格子定数より大きいことが好ましい。中間層１１０として、たとえばＡｌｑＧａ１−ｑＮ（０≦ｑ≦１、ｑ＜ｚ）を挙げることができる。中間層１１０は、反応抑制層１０４とのヘテロ接合面において、理想的には、結晶格子が反応抑制層１０４の結晶格子に対しコヒーレントに連続しているように形成できる。これにより、中間層１１０は、反応抑制層１０４との格子定数差に起因して圧縮応力を発生できる。また、中間層１１０は、反応抑制層１０４で形成した初期核を拡大し、上層に形成する応力発生層１０６の下地面を形成できる。中間層１１０の厚さは、２０ｎｍ以上６００ｎｍ以下、たとえば３００ｎｍとすることができる。なお、中間層１１０と反応抑制層１０４のヘテロ界面がコヒーレントに連続しているというのは、あくまでも理想的な状態をいうのであり、実際には欠陥等による格子緩和も混在しており、コヒーレント成長された領域が支配的であるに過ぎない。
応力発生層１０６は、シリコン基板１０２とデバイス形成層１０８の間に位置し、圧縮応力を発生する。応力発生層１０６は、半導体基板１００全体の反りを低減する応力発生層として機能する。圧縮応力は応力発生層１０６内の歪超格子構造により発生させることができる。
本実施の形態における応力発生層１０６は、第１結晶層１０６ａおよび第２結晶層１０６ｂからなる第１多重結晶層１０６ｃが複数繰り返して積層された多重積層結晶層である。第１結晶層１０６ａは、バルク結晶における格子定数がａ１であり、第２結晶層１０６ｂは、バルク結晶における格子定数がａ２（ａ１＜ａ２）である。第１多重結晶層１０６ｃの繰り返し数は、たとえば２〜５００とすることができる。第１多重結晶層１０６ｃを多数積層することにより、応力発生層１０６が発生する圧縮応力を大きくすることができる。また、第１多重結晶層１０６ｃの積層数により応力発生層１０６が発生する圧縮応力の大きさを容易に制御することができる。さらに、第１多重結晶層１０６ｃを多数積層することで、第１結晶層１０６ａによる耐電圧の向上をより高めることができる。
ここでは、応力発生層１０６として第１多重結晶層１０６ｃが複数繰り返して積層された構成を例示しているが、第１多重結晶層１０６ｃは複数繰り返して積層されなくてもよく、この場合第１多重結晶層１０６ｃが応力発生層１０６を構成する。あるいは、応力発生層１０６は、第１結晶層１０６ａおよび第２結晶層１０６ｂに加え、バルク結晶における格子定数がａ３（ａ２＜ａ３）である第３結晶層を含む第２多重結晶層としてもよい。あるいは、バルク結晶における格子定数が、シリコン基板１０２の近くから遠ざかるに従い連続的またはステップ状に大きくなるグレーディッド結晶層としてもよい。さらに、第１多重結晶層１０６ｃ、第２多重結晶層またはグレーディッド結晶層が複数繰り返して積層された多重積層結晶層としてもよい。
第１結晶層１０６ａとしてＡｌｘＧａ１−ｘＮ（０．９≦ｘ≦１）が例示でき、第２結晶層１０６ｂとしてＡｌｙＧａ１−ｙＮ（０≦ｙ≦０．３）が例示できる。第１結晶層１０６ａの厚さは、１ｎｍ以上２０ｎｍ以下、好ましくは５．０ｎｍを超え２０ｎｍ未満とすることができる。第２結晶層１０６ｂの厚さは、５ｎｍ以上３００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下とすることができる。
デバイス形成層１０８は、トランジスタやＬＥＤ（light emitting diode）等任意のデバイスが形成できる結晶層であり、たとえば二次元電子ガス（２ＤＥＧ）をチャネルとするＨＥＭＴ（High Electron Mobility Transistor）用である場合、デバイス形成層１０８は、活性層１１２およびショットキ層１１４を有することができる。活性層１１２としてＧａＮ層が例示でき、ショットキ層１１４としてＡｌＧａＮ層が例示できる。
デバイス形成層１０８の熱膨張係数が、シリコン基板１０２の熱膨張係数より大きい場合、第２結晶層１０６ｂの平均格子定数を第１結晶層１０６ａの平均格子定数より大きいものとすることができる。すなわち、デバイス形成層１０８をＭＯＣＶＤ法等高温環境下で形成した場合、半導体基板１００が室温に戻るとデバイス形成層１０８の熱収縮がシリコン基板１０２より大きく引張応力を受ける。このような場合、前記した通り、第２結晶層１０６ｂのバルク状態における格子定数を第１結晶層１０６ａのバルク状態における格子定数より大きくすれば、応力発生層１０６に圧縮応力が生じ、デバイス形成層１０８による引張応力をキャンセルすることができる。
活性層１１２は、電子素子が形成される窒化物結晶層である。活性層１１２は、ＡｌｐＧａ１−ｐＮ（０≦ｐ≦０．１）からなる層を含んでも良い。代表的な活性層１１２としてＧａＮ層を挙げることができる。活性層１１２は、ＡｌＩｎＧａＮ層であってもよい。活性層１１２は、２層に分けることができ、上層は炭素原子等の不純物濃度を極力少なくした高純度層とし、下層は炭素原子を含む層とすることができる。下層に炭素原子を含むことで耐電圧を高めることができ、上層の純度を高めることで不純物原子によるキャリアの散乱を少なくし、移動度を高めることができる。
ショットキ層１１４は、たとえばＡｌｘ５Ｇａ１−ｘ５Ｎ（０＜ｘ５＜１）である。活性層１１２およびショットキ層１１４のヘテロ界面には２次元電子ガス（２ＤＥＧ）が生成され、トランジスタのチャネル層として機能させることができる。ショットキ層１１４は、形成するトランジスタの構造に応じて適宜変更することが可能である。
シリコン基板１０２上に位置する応力発生層１０６およびデバイス形成層１０８を含む窒化物結晶層の厚さは、６ｎｍ以上２００００ｎｍ以下とすることができ、好ましくは５００ｎｍ以上１３０００ｎｍ以下とすることができる。窒化物結晶層の厚さを当該範囲とすることで、半導体基板１００の反り量を小さくすることができる。シリコン基板１０２の厚さが４００μｍ以上であり、シリコン基板１０２の直径が１００ｍｍ以上である場合、反応抑制層１０４の厚さは、３０ｎｍ以上３００ｎｍ以下とすることが好ましい。シリコン基板１０２および反応抑制層１０４を当該範囲とすることで、半導体基板１００の反り量を小さくすることができる。
シリコン基板１０２上に位置する反応抑制層１０４、中間層１１０、応力発生層１０６およびデバイス形成層１０８は、一般的なＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて形成できる。たとえば、ＭＯＣＶＤ法により形成する層がＡｌＮ層、ＡｌＧａＮ層およびＧａＮ層である場合、ＩＩＩ族原料ガスとしてトリメチルアルミニウム（Ａｌ（ＣＨ３）３）およびトリメチルガリウム（Ｇａ（ＣＨ３）３）を用いることができ、窒素原料ガスとしてアンモニア（ＮＨ３）を用いることができる。成長温度は１１００℃〜１２６０℃の範囲で選択可能であり、ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比Ｖ／ＩＩＩ比は、１６０〜３７００の範囲で選択可能である。形成する層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出し、成長時間により厚さを制御できる。
ＳｉＡｌＮ層１２０の形成には、シリコン基板１０２の表面の窒化処理を用いることができる。たとえば、反応抑制層１０４をＭＯＣＶＤ法で形成する前に、原料ガスを除く成長温度その他の条件を反応抑制層１０４の形成時と同一に維持した状態で、窒素原料ガスのみを先流しして、シリコン基板１０２の表面を窒化処理することができる。ＳｉＡｌＮ層１２０の厚さは、窒素原料ガスの先流し時間（窒化処理時間）により制御することができる。なお、ＳｉＡｌＮ層１２０の形成方法として、窒素原料ガスの先流しによる窒化処理を例示したが、他の方法を用いてもよい。たとえばＳｉ原子を含むシリコン原料ガス（たとえばシラン、ジシラン等）をＩＩＩ族原料ガスおよび窒素原料ガスに混入し、ＭＯＣＶＤ法によりＳｉＡｌＮ層１２０を形成してもよい。
上記した半導体基板１００では、シリコン基板１０２上に形成された窒化物結晶層の熱膨張係数がシリコン基板１０２より大きく、エピタキシャル成長時の高い基板温度が室温近くまで降下するに従い、窒化物結晶層がシリコン基板１０２より大きく収縮し、その結果、窒化物結晶層に引張応力を生じる。しかし、本実施形態の半導体基板１００によれば、ＳｉＡｌＮ層１２０の存在および応力発生層１０６の存在により圧縮応力が発生され、当該圧縮応力を窒化物結晶層の降温による引張応力と均衡させ、半導体基板１００の反りを抑制できる。特に、ＳｉＡｌＮ層１２０の厚みを１．８ｎｍ以下とし、あるいはＳｉＡｌＮ層１２０を周期構造とし、あるいはＳｉＡｌＮ層１２０のＥＥＬＳ測定におけるＳｉ原子Ｌ端ピークにおける損失エネルギー値がバルクＳｉの場合と比較してΔＥだけ大きく、当該ΔＥを３．１ｅＶ以上４．８ｅＶ以下とすることで、応力発生層１０６による反り低減の効果をより確実ならしめることができる。
上記では、反応抑制層１０４と応力発生層１０６との間に中間層１１０を形成した例を説明したが、応力発生層１０６とデバイス形成層１０８との間、デバイス形成層１０８の上層に中間層１１０を形成しても良い。
（実施例）
ＳｉＡｌＮ層１２０の作成を窒素原料ガスの先流しによる窒化処理により行うこととし、窒素原料ガスの先流し時間（窒化処理時間）を２０秒、１２０秒および６００秒と変えた３つの試料（半導体基板１００）を作製した。すなわち、シリコン基板１０２として（１１１）面を主面とするＳｉウェハを用い、窒素原料ガスの先流しによる窒化処理を上記所定の時間行った後、反応抑制層１０４、中間層１１０、応力発生層１０６およびデバイス形成層１０８を形成した。反応抑制層１０４および中間層１１０として、設計厚さ１５０〜１６０ｎｍのＡｌＮ層および設計厚さ２５０ｎｍのＡｌＧａＮ層を形成した。応力発生層１０６として、設計厚さ５ｎｍのＡｌＮ層（第１結晶層１０６ａ）および設計厚さ２８ｎｍのＡｌＧａＮ層（第２結晶層１０６ｂ）からなるＡｌＮ／ＡｌＧａＮ積層構造（第１多重結晶層１０６ｃ）を繰り返し積層して形成し、デバイス形成層１０８として、設計厚さ８００ｎｍのＧａＮ層（活性層１１２）および設計厚さ２０〜５０ｎｍのＡｌＧａＮ層（ショットキ層１１４）を形成した。
反応抑制層１０４、中間層１１０、応力発生層１０６およびデバイス形成層１０８（ＡｌＮ層、ＡｌＧａＮ層およびＧａＮ層）の形成にはＭＯＣＶＤ法を用い、ＩＩＩ族原料ガスとしてトリメチルアルミニウムおよびトリメチルガリウムを用い、窒素原料ガスとしてアンモニアを用いた。成長温度は１１００℃〜１２６０℃の範囲で選択し、ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比Ｖ／ＩＩＩ比は、１６０〜３７００の範囲で選択した。予備実験で得た成長速度から算出した成長時間により各層の厚さを制御したため、各層の実際の厚さと設計厚さとは異なる。
窒化処理時間が２０秒の試料（実験例１）および１２０秒の試料（実験例２）は、半導体基板１００の反り量が合格判定範囲内にあり、良品であることから実験例とした。窒化処理時間が６００秒の試料は、反り量が合格判定範囲外にあり、不良品であることから比較例とした。
図２は、実験例１におけるＳｉＡｌＮ層１２０の厚さを計測するための図であり、図３は、実験例２におけるＳｉＡｌＮ層１２０の厚さを計測するための図であり、図４は、比較例におけるＳｉＡｌＮ層１２０の厚さを計測するための図である。図２〜図４の各図において、（ａ）はＢＦ−ＳＴＥＭ画像を、（ｂ）は（ａ）のＢＦ−ＳＴＥＭ画像における特定ラインに沿ったコントラストプロファイルを、（ｃ）は（ｂ）のコントラストプロファイルをフーリエ変換したコントラストプロファイルの周波数スペクトルを示す。図２から図４の（ａ）において、ＢＦ−ＳＴＥＭ画像には原子像の濃淡が表示されており、上部領域には反応抑制層１０４（ＡｌＮ）の原子像が、中部領域にはＳｉＡｌＮ層１２０（ＳｉＡｌＮ）の原子像が、下部領域にはシリコン基板１０２（Ｓｉ）の原子像が示されている。上部領域および下部領域の原子像は明瞭に表示されており、中部領域の原子像は比較的不明瞭である。
以下、図２を例に、ＳｉＡｌＮ層１２０の厚さ計測の方法を説明する。まず、図２（ａ）の上部領域における原子像の濃淡（ピーク）に沿うようラインａ１、ａ２、ａ３・・・のような平行な線を引き、当該平行線の間隔が維持されるものとして、中部領域に至る平行線を設定する（ラインａ１〜ａ１０）。同様に、下部領域における原子像の濃淡（ピーク）に沿うようラインｂ６、ｂ５、ｂ４・・・のような平行な線を引き、当該平行線の間隔が維持されるものとして、中部領域に至る平行線を設定する（ラインａ６〜ｂ１）。設定したラインａ１〜ａ１０、ラインａ６〜ｂ１のそれぞれについて、各ラインに沿ったＢＦ−ＳＴＥＭ画像のコントラストプロファイルを取得し（図２（ｂ））、各コントラストプロファイルについて、これをフーリエ変換し、各コントラストプロファイルについての周波数スペクトルを得る（図２（ｃ））。上部領域および下部領域においては、それぞれＡｌＮおよびＳｉの単結晶原子像が表示されており、この単結晶原子像に沿ったラインでのコントラストプロファイルは、ほぼ単一周期の振動波形として表示される（図２（ｂ））ことから、これらをフーリエ変換した周波数プロファイルにおいては、当然にほぼ単一の特定周波数において強度がピークを示す（図２（ｃ））。
一方、中部領域においては、その結晶構造が上部領域および下部領域とは異なることから、中部領域における原子像の濃淡（ピーク）は、上部領域または下部領域における原子配列を前提としたラインａ１０、ａ９やラインｂ１、ｂ２から外れることとなる。よって、中部領域におけるラインに沿ったコントラストプロファイルの周波数スペクトルは、上部領域および下部領域において示していた特定周波数におけるピーク強度が低下または無くなり、あるいは上部領域および下部領域において示していた特定周波数とは異なる周波数においてピークを示すようになる。従って、上部領域または下部領域から中部領域に渡り各ラインにおけるコントラストプロファイルの周波数スペクトルを観察し、特定周波数における強度のピーク値が低下し始めたとき、そのラインを中部領域との境界と特定することができる。このようにして特定した上部領域と中部領域との境界と、下部領域と中部領域との境界との距離を測長してＳｉＡｌＮ層１２０の厚さとすることができる。
以上のような方法で測長したＳｉＡｌＮ層１２０の厚さは、図２に示す実験例１の場合で１．２５ｎｍであり、図３に示す実験例２の場合で１．４６ｎｍであり、図４に示す比較例の場合で１．８８ｎｍであった。図５は、窒化処理時間に対するＳｉＡｌＮ層１２０の厚さをプロットしたグラフである。上記結果から、ＳｉＡｌＮ層１２０の厚みは１．８ｎｍ以下が好ましいことがわかる。
図６は、実験例１におけるＳｉＡｌＮ層１２０の構造周期性を示すための図であり、図７は、実験例２におけるＳｉＡｌＮ層１２０の構造周期性を示すための図であり、図８は、比較例におけるＳｉＡｌＮ層１２０の構造周期性を示すための図である。図６〜図８の各図において、左側の写真はＢＦ−ＳＴＥＭ画像を示す。ＢＦ−ＳＴＥＭ画像の右側には、ＢＦ−ＳＴＥＭ画像中に１、２・・・等の符号を付して示した四角領域における電子線回折像を各四角領域について示す。各ＢＦ−ＳＴＥＭ画像の上部領域には反応抑制層１０４（ＡｌＮ）の原子像が、中部領域にはＳｉＡｌＮ層１２０（ＳｉＡｌＮ）の原子像が、下部領域にはシリコン基板１０２（Ｓｉ）の原子像が示されている。
実験例１である図６を参照すれば、ＳｉＡｌＮ層１２０における電子線回折像（符号２，３）のスポットの明瞭さ、スポット数の少なさは、上部領域の反応抑制層１０４（ＡｌＮ）における電子線回折像（符号１）および下部領域のシリコン基板１０２（Ｓｉ）における電子線回折像（符号４）と同等であり、実験例１におけるＳｉＡｌＮ層１２０の構造周期性は、シリコン基板１０２および反応抑制層１０４と同様に高いと言える。
また、実験例２である図７を参照すれば、ＳｉＡｌＮ層１２０における電子線回折像（符号２）のスポットの明瞭さ、スポット数の少なさは、上部領域の反応抑制層１０４（ＡｌＮ）における電子線回折像（符号１）および下部領域のシリコン基板１０２（Ｓｉ）における電子線回折像（符号３）と同等であり、実験例２におけるＳｉＡｌＮ層１２０の構造周期性は、シリコン基板１０２および反応抑制層１０４と同様に高いと言える。
他方、比較例である図８を参照すれば、ＳｉＡｌＮ層１２０における電子線回折像（符号３〜８）のスポットの明瞭さ、スポット数の少なさは、上部領域の反応抑制層１０４（ＡｌＮ）における電子線回折像（符号２）および下部領域のシリコン基板１０２（Ｓｉ）における電子線回折像（符号１）とは異なり、不明瞭さが増し、スポット数も増加している。これは、比較例のＳｉＡｌＮ層１２０では、シリコン基板１０２および反応抑制層１０４と同等の構造周期性が維持されておらず、構造周期性に乱れが生じていることを示している。以上の結果から、実験例１および実験例２のＳｉＡｌＮ層１２０は、比較例のＳｉＡｌＮ層１２０にはない周期性を有していると言える。
図９は、実験例１、２および比較例におけるＳｉＡｌＮ層１２０のＥＥＬＳ測定結果を示すグラフである。参考にバルクＳｉ結晶およびバルクＳｉＮｘ結晶のＥＥＬＳ測定結果も同時に示す。図９中に白抜き下向き三角（▽）で示したピークはＳｉ原子Ｌ端ピークである。試料によりＳｉ原子Ｌ端ピークが異なることから、試料ごとの組成または電子状態が異なることがわかる。
図１０は、Ｓｉ原子Ｌ端ピークにおけるＥＥＬＳ損失エネルギーのバルクＳｉからの差分（ΔＥ）を窒化処理時間に対しプロットしたグラフである。図１０から、良品である実験例１（２０ｓ）および実験例２（１２０ｓ）のΔＥは３．１ｅＶ〜４．８ｅＶの範囲にあり、当該範囲を外れる比較例（６００ｓ）やＳｉ３Ｎ４では反り量が不合格となることがわかっている。よって、ＳｉＡｌＮ層１２０のＥＥＬＳ測定におけるＳｉ原子Ｌ端ピークにおける損失エネルギー値がバルクＳｉの場合と比較してΔＥだけ大きく、当該ΔＥは３．１ｅＶ以上４．８ｅＶ以下であることが好ましいといえる。
１００…半導体基板、１０２…シリコン基板、１０４…反応抑制層、１０６…応力発生層、１０６ａ…第１結晶層、１０６ｂ…第２結晶層、１０６ｃ…第１多重結晶層、１０８…デバイス形成層、１１０…中間層、１１２…活性層、１１４…ショットキ層、１２０…ＳｉＡｌＮ層。

Claims (9)

  1. シリコン基板、反応抑制層、応力発生層および活性層を有し、前記シリコン基板、前記反応抑制層、前記応力発生層および前記活性層が、前記シリコン基板、前記反応抑制層、前記応力発生層、前記活性層の順に位置する半導体基板であって、
    前記反応抑制層が、シリコン原子とＩＩＩ族原子との反応を抑制する窒化物結晶層であり、
    前記応力発生層が、圧縮応力を発生する窒化物結晶層であり、
    前記活性層が、電子素子が形成される窒化物結晶層であり、
    前記シリコン基板と前記反応抑制層との間に、シリコン原子、アルミニウム原子および窒素原子を主構成原子とするＳｉＡｌＮ層をさらに有し、
    前記ＳｉＡｌＮ層が、周期構造を有する
    半導体基板。
  2. 前記ＳｉＡｌＮ層の厚みが、１．８ｎｍ以下である
    請求項１に記載の半導体基板。
  3. 前記ＳｉＡｌＮ層のＥＥＬＳ測定におけるＳｉ原子Ｌ端ピークにおける損失エネルギー値が、バルクＳｉの場合と比較してΔＥだけ大きく、
    前記ΔＥが、３．１ｅＶ以上４．８ｅＶ以下である
    請求項１または請求項２に記載の半導体基板。
  4. 前記反応抑制層が、ＡｌｚＧａ１−ｚＮ（０．９≦ｚ≦１）である
    請求項１から請求項３の何れか一項に記載の半導体基板。
  5. 前記応力発生層が、
    バルク結晶における格子定数がａ１である第１結晶層およびバルク結晶における格子定数がａ２（ａ１＜ａ２）である第２結晶層を含む第１多重結晶層である第１の構成、
    前記第１結晶層、前記第２結晶層、および、バルク結晶における格子定数がａ３（ａ２＜ａ３）である第３結晶層を含む第２多重結晶層である第２の構成、
    バルク結晶における格子定数が、前記シリコン基板の近くから遠ざかるに従い連続的またはステップ状に大きくなるグレーディッド結晶層である第３の構成、または、
    前記第１多重結晶層、前記第２多重結晶層または前記グレーディッド結晶層が複数繰り返して積層された多重積層結晶層である第４の構成、
    の何れかの構成を有する
    請求項１から請求項４の何れか一項に記載の半導体基板。
  6. 前記応力発生層が、
    バルク結晶における格子定数がａ１である第１結晶層およびバルク結晶における格子定数がａ２（ａ１＜ａ２）である第２結晶層を含む第１多重結晶層、または、前記第１多重結晶層が複数繰り返して積層された多重積層結晶層であり、
    前記第１結晶層が、ＡｌｘＧａ１−ｘＮ（０．９≦ｘ≦１）であり、
    前記第２結晶層が、ＡｌｙＧａ１−ｙＮ（０≦ｙ≦０．３）である
    請求項５に記載の半導体基板。
  7. 前記活性層が、ＡｌｐＧａ１−ｐＮ（０≦ｐ≦０．１）からなる層を含む
    請求項１から請求項６の何れか一項に記載の半導体基板。
  8. 前記反応抑制層と前記応力発生層との間に、ＡｌｑＧａ１−ｑＮ（０≦ｑ≦１、ｑ＜ｚ）からなる中間層をさらに有する
    請求項１から請求項７の何れか一項に記載の半導体基板。
  9. 前記中間層の厚みが、２０ｎｍ以上６００ｎｍ以下である
    請求項８に記載の半導体基板。
JP2016231902A 2016-11-30 2016-11-30 半導体基板 Active JP6796467B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016231902A JP6796467B2 (ja) 2016-11-30 2016-11-30 半導体基板
EP17877275.2A EP3550592A4 (en) 2016-11-30 2017-11-29 SEMICONDUCTOR SUBSTRATE
CN201780073938.8A CN110024083A (zh) 2016-11-30 2017-11-29 半导体衬底
PCT/JP2017/042919 WO2018101367A1 (ja) 2016-11-30 2017-11-29 半導体基板
TW106141869A TWI761400B (zh) 2016-11-30 2017-11-30 半導體基板
US16/425,516 US11011630B2 (en) 2016-11-30 2019-05-29 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016231902A JP6796467B2 (ja) 2016-11-30 2016-11-30 半導体基板

Publications (2)

Publication Number Publication Date
JP2018088502A JP2018088502A (ja) 2018-06-07
JP6796467B2 true JP6796467B2 (ja) 2020-12-09

Family

ID=62241714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016231902A Active JP6796467B2 (ja) 2016-11-30 2016-11-30 半導体基板

Country Status (6)

Country Link
US (1) US11011630B2 (ja)
EP (1) EP3550592A4 (ja)
JP (1) JP6796467B2 (ja)
CN (1) CN110024083A (ja)
TW (1) TWI761400B (ja)
WO (1) WO2018101367A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6868389B2 (ja) * 2016-12-27 2021-05-12 住友化学株式会社 半導体基板および電子デバイス
JP7204339B2 (ja) * 2018-05-02 2023-01-16 株式会社三共 遊技機
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
JP7132156B2 (ja) * 2019-03-07 2022-09-06 株式会社東芝 半導体装置
CN111816756A (zh) * 2020-07-14 2020-10-23 济南晶正电子科技有限公司 一种复合压电衬底及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
JP2006310688A (ja) * 2005-05-02 2006-11-09 Nichia Chem Ind Ltd 半導体構造体、半導体素子、窒化物半導体結晶の形成方法
JP5224311B2 (ja) 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5133927B2 (ja) 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
US8426893B2 (en) * 2009-05-11 2013-04-23 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device and method of producing the same
DE112010003214B4 (de) * 2009-08-07 2016-06-16 Ngk Insulators, Ltd. Epitaxiesubstrat für eine halbleitervorrichtung, verfahren zur herstellung eines epitaxiesubstrats für eine halbleitervorrichtung, und halbleitervorrichtung
JP5689245B2 (ja) * 2010-04-08 2015-03-25 パナソニック株式会社 窒化物半導体素子
JP5665676B2 (ja) 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5139567B1 (ja) * 2011-09-22 2013-02-06 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP5785103B2 (ja) 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN102851734B (zh) * 2012-09-06 2015-11-25 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
JP2015216311A (ja) * 2014-05-13 2015-12-03 株式会社ニューフレアテクノロジー 半導体基板、半導体基板の製造方法および半導体装置
AT518350A3 (de) 2014-11-07 2019-06-15 Sumitomo Chemical Co Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers

Also Published As

Publication number Publication date
EP3550592A4 (en) 2020-08-05
EP3550592A1 (en) 2019-10-09
US20190296136A1 (en) 2019-09-26
WO2018101367A1 (ja) 2018-06-07
CN110024083A (zh) 2019-07-16
JP2018088502A (ja) 2018-06-07
TW201828366A (zh) 2018-08-01
US11011630B2 (en) 2021-05-18
TWI761400B (zh) 2022-04-21

Similar Documents

Publication Publication Date Title
JP6796467B2 (ja) 半導体基板
Shih et al. Ultralow threading dislocation density in GaN epilayer on near-strain-free GaN compliant buffer layer and its applications in hetero-epitaxial LEDs
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
US9419160B2 (en) Nitride semiconductor structure
WO2016072521A1 (ja) 半導体基板および半導体基板の検査方法
Jiang et al. Suppressing the compositional non-uniformity of AlGaN grown on a HVPE-AlN template with large macro-steps
Yusoff et al. Plasma-assisted MBE growth of AlN/GaN/AlN heterostructures on Si (1 1 1) substrate
Luong et al. Phase separation-suppressed and strain-modulated improvement of crystalline quality of AlGaN epitaxial layer grown by MOCVD
TW201009898A (en) Film deposition method
Susanto et al. Enhancement of optical property and crystal structure for GaN films on 2D MoS2 buffer layer by nitridation treatment
Abd Rahman et al. Diminishing the Induced Strain and Oxygen Incorporation on Aluminium Nitride Films Deposited Using Pulsed Atomic-Layer Epitaxy Techniques at Standard Pressure MOCVD
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US11522105B2 (en) Nitride semiconductor laminated structure, nitride semiconductor light emitting element, and method for manufacturing nitride semiconductor laminated structure
JP5225928B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
TWI744429B (zh) 半導體基板
Li et al. Defect reduction in Si-doped Al0. 45Ga0. 55N films by SiNx interlayer method
JP6812322B2 (ja) 窒化物半導体基板
JP6807730B2 (ja) 半導体基板の検査方法、半導体基板の品質判定方法および半導体基板
Lu et al. High quality GaN film overgrown on GaN nanorods array template by HVPE
Wei et al. Effect of high temperature AlGaN buffer thickness on GaN Epilayer grown on Si (111) substrates
Chen et al. Nanostructure study of the coalescence growth of GaN columns with molecular beam epitaxy
KR100731586B1 (ko) 질화물 반도체 및 그 제조방법
Li MOCVD Growth and Characterization of High Quality Semi-polar (11-22) AlGaN Obtained with Overgrowth Technique
Tot et al. Low temperature growth of InAlN on epitaxially grown SiC/Si (111) wafers
Wu et al. Crack-free InAlGaN quaternary alloy films grown on Si (1 1 1) substrate by metalorganic chemical vapor deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201116

R150 Certificate of patent or registration of utility model

Ref document number: 6796467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350