JP7132156B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7132156B2
JP7132156B2 JP2019041385A JP2019041385A JP7132156B2 JP 7132156 B2 JP7132156 B2 JP 7132156B2 JP 2019041385 A JP2019041385 A JP 2019041385A JP 2019041385 A JP2019041385 A JP 2019041385A JP 7132156 B2 JP7132156 B2 JP 7132156B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
substrate
lattice period
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019041385A
Other languages
English (en)
Other versions
JP2020145331A (ja
Inventor
正明 小野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019041385A priority Critical patent/JP7132156B2/ja
Priority to US16/458,670 priority patent/US10910489B2/en
Publication of JP2020145331A publication Critical patent/JP2020145331A/ja
Application granted granted Critical
Publication of JP7132156B2 publication Critical patent/JP7132156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置に関する。
スイッチング素子においてはＳｉ基板上に窒化物半導体を形成する、いわゆるＧａＮ－ｏｎ－Ｓｉ技術の開発が行われている。Ｓｉ基板は安価で且つ大口径化が進んでいることから低コストで量産性に優れているばかりか、Ｓｉ基板が電界緩和として機能し、さらには実用上問題が無い放熱性を稼ぐことができるために、スイッチング素子用基板として期待されている。
しかし、Ｓｉ基板上に窒化物半導体を形成する場合、Ｓｉと窒化物半導体の格子不整合と熱膨張係数差が問題となる。例えば、ＡｌＮ（窒化アルミニウム）の（０００１）面のａ軸方向格子定数は０．３１１１ｎｍであるのに対し、Ｓｉの（１１１）面の格子定数は０．３８４０ｎｍである。従って、ＳｉとＧａＮの間の１９％の格子不整合により、窒化物半導体層内に１×１０９ｃｍ－２以上の貫通転位密度が発生してしまうという問題があった。また、Ｓｉの熱膨張係数とＧａＮの熱膨張係数の差は、６０％程度と非常に大きいため、格子不整合と熱膨張係数差によって発生する歪応力のために、高温環境下でＳｉ基板上に窒化物半導体がエピタキシャル成長されたウェハは、エピタキシャル成長後に室温まで戻すと、例えば下凸方向に大きく反ってしまうばかりか、窒化物半導体層またはＳｉ基板にクラック（ひび割れ）が生じやすいという問題があった。これらの問題により、貫通転位が少ない良質な窒化物半導体を得にくいばかりか、電極形成のためのプロセス中にウェハが割れ易いなどの課題があった。
特表２０１８－５０９７５４号公報 特表２０１８－５０９７５５号公報
本発明が解決しようとする課題は、良質な窒化物半導体層を有する半導体装置を提供することである。
実施形態の半導体装置は、基板と、基板の上に設けられ、基板面に平行な第１方向に第１格子周期を有し、且つ、窒素及びアルミニウムを含む第１窒化物半導体層と、基板と第１窒化物半導体層の間に設けられ、基板面に平行な第１方向に第１格子周期の３倍の第２格子周期を少なくとも一部に有し、且つ、窒素及びアルミニウムを含む第２窒化物半導体層と、第１窒化物半導体層の上に設けられた第３窒化物半導体層と、第３窒化物半導体層の上に設けられ、第３窒化物半導体層よりバンドギャップの大きな第４窒化物半導体層と、第４窒化物半導体層の上に設けられた電流供給のための少なくとも１個の主電極と、第３窒化物半導体層の上に設けられた電流を制御するための制御電極と、を備える。
実施形態の半導体装置の模式断面図である。 実施形態の半導体装置において、基板、第２窒化物半導体層及び第１窒化物半導体層の断面の分析結果を掲載した図である。 第２窒化物半導体層のＡｌＮ結晶構造を模式的に説明するためのものである。 実施形態の他の態様による半導体装置の模式断面図である。 実施形態の他の態様による半導体装置の模式断面図である。
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「窒化物半導体」とは、ＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）からなるIII族窒化物半導体の総称である。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（実施形態）
実施形態の半導体装置は、基板と、基板の上に設けられ、基板面に平行な第１方向に第１格子周期を有し、且つ、窒素及びアルミニウムを含む第１窒化物半導体層と、基板と第１窒化物半導体層の間に設けられ、基板面に平行な第１方向に第１格子周期の３倍の第２格子周期を少なくとも一部に有し、且つ、窒素及びアルミニウムを含む第２窒化物半導体層と、第１窒化物半導体層の上に設けられた第３窒化物半導体層と、第３窒化物半導体層の上に設けられ、第３窒化物半導体層よりバンドギャップの大きな第４窒化物半導体層と、第４窒化物半導体層の上に設けられた電流供給のための少なくとも１個の主電極と、第３窒化物半導体層の上に設けられた電流を制御するための制御電極と、を備える。
図１は、本実施形態の半導体装置１００の模式断面図である。本実施形態の半導体装置１００は、窒化物半導体を用いたノーマリオン型のＨＦＥＴ（Ｈｅｔｅｒｏ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又はＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる半導体装置である。
半導体装置１００は、基板２と、第２窒化物半導体層４と、第１窒化物半導体層６と、ＡｌＧａＮ層８（第７窒化物半導体層の一例）と、ＡｌＮ／ＧａＮ超格子半導体層１０（第６窒化物半導体層の一例）と、ＧａＮ高抵抗層１２（第５窒化物半導体層の一例）と、第３窒化物半導体層１４と、第４窒化物半導体層１６と、絶縁膜１８と、ソース電極２０と、ゲート電極２２と、ドレイン電極２４と、を備える。
ここで、ｘ軸と、ｘ軸に垂直なｙ軸と、ｘ軸及びｙ軸に垂直なｚ軸を定義する。基板２の基板面は、ｘｙ面に平行に配置されているものとする。
基板２は、例えばＳｉ基板である。基板２の基板面の面方位はＳｉ（１１１）であることが好ましい。基板２は、例えば、８インチのＳｉ（１１１）基板の場合は厚さが７２５μｍであることが好ましいが、７２５ μｍより厚くても構わない。
第１窒化物半導体層６は、基板２の上に設けられている。第１窒化物半導体層６は、Ｎ（窒素）及びＡｌ（アルミニウム）を含む。第１窒化物半導体層６は、例えば、ＡｌＮであることが好ましいが、これに限定されるものではない。第１窒化物半導体層６の膜厚は、例えば２００ｎｍ程度である。
第２窒化物半導体層４は、基板２と第１窒化物半導体層６の間に設けられている。言い換えると、第２窒化物半導体層４は、基板２の上に設けられている。そして、第１窒化物半導体層６は、第２窒化物半導体層４の上に設けられている。第２窒化物半導体層は、Ｎ及びＡｌを含む。第２窒化物半導体層の膜厚は１０ｎｍ以下であることが好ましく、５ｎｍ以下であることがさらに好ましい。
ＡｌＧａＮ層８は、第１窒化物半導体層６の上に設けられている。ＡｌＧａＮ層８は、第１窒化物半導体層６と、後述するＡｌＮ／ＧａＮ超格子半導体層１０より上の層との格子不整合を緩和させるためのバッファ層である。ＡｌＧａＮ層８の材料としては、より具体的には、例えばＡｌ０．６Ｇａ０．４Ｎを用いることができるが、これに限定されるものではない。なお、ＡｌＧａＮ層８は、半導体装置仕様に応じて、Ａｌ組成の異なる積層構造であっても、または形成しなくても構わない。ＡｌＧａＮ層８の膜厚は、例えば、１５０ｎｍである。
ＡｌＮ／ＧａＮ超格子半導体層１０は、ＡｌＧａＮ層８の上に設けられている。ＡｌＮ／ＧａＮ超格子半導体層１０は、基板２と、後述するドレイン電極２４の間にかかる電界を緩和させるための積層構造である。ＡｌＮ／ＧａＮ超格子半導体層１０は、バンドギャップが６．２ｅＶと大きなＡｌＮを有する。そのため、ＡｌＮ／ＧａＮ超格子半導体層１０を設けることにより、半導体装置１００はエピ成長方向の素子破壊がおこしにくくなる。なお、ＡｌＮ／ＧａＮ超格子半導体層１０は、半導体装置仕様に応じて、組成や膜厚が異なる複数の積層構造であっても、または形成しなくても良い。ＡｌＮ／ＧａＮ超格子半導体層１０は、例えば、膜厚１０ｎｍのＡｌＮと膜厚２５ｎｍのＧａＮを交互に１００回積層させることにより形成される。
ＧａＮ高抵抗層１２は、ＡｌＮ／ＧａＮ超格子半導体層１０の上に設けられている。ＧａＮ高抵抗層１２は、例えばＣ（炭素）を１×１０１９ｃｍ－３程度含む。一般的に窒化物半導体は残留不純物を多く含み、また点欠陥や転位欠陥を有する。そのため、通常窒化物半導体は、アンドープで形成しても、１×１０１７ｃｍ－３程度のキャリア濃度を有するｎ型半導体となる。しかしながら、適量なＣをドープすることにより窒化物半導体中のドナー型準位を補償して高い抵抗を有することができる。ＧａＮ高抵抗層１２を挿入することで半導体装置１００のエピ方向の耐圧を向上することが出来る。ＧａＮ高抵抗層１２の膜厚は、例えば１μｍ程度である。
第３窒化物半導体層１４は、ＧａＮ高抵抗層１２の上に設けられている。第３窒化物半導体層１４は、チャネル層である。第３窒化物半導体層１４は、例えば、アンドープのＡｌＸＧａ１－ＸＮ（０≦Ｘ＜１）である。第３窒化物半導体層１４は、より具体的には、例えば、アンドープのＧａＮである。第３窒化物半導体層１４の膜厚は、例えば、５００ｎｍ程度である。
第４窒化物半導体層１６は、第３窒化物半導体層１４の上に設けられている。第４窒化物半導体層１６は、バリア層である。第４窒化物半導体層１６のバンドギャップは、第３窒化物半導体層１４のバンドギャップよりも大きい。第４窒化物半導体層１６は、例えば、アンドープのＡｌＹＧａ１－ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。第４窒化物半導体層１６は、より具体的には、例えば、アンドープのＡｌ０．２Ｇａ０．８Ｎである。第４窒化物半導体層１６の膜厚は、例えば、３０ｎｍ程度である。
第３窒化物半導体層１４と第４窒化物半導体層１６とのヘテロ接合界面近傍の第３窒化物半導体層には、２次元電子ガス（２ＤＥＧ）が形成される。これにより、半導体装置１００は、ＨＦＥＴとして機能する。
ソース電極（主電極又は第１主電極の一例）２０は、第４窒化物半導体層１６の上に設けられている。ドレイン電極（主電極又は第２主電極の一例）２４は、第４窒化物半導体層１６の上に設けられている。絶縁膜１８は、ソース電極２０とドレイン電極２４の間の、第４窒化物半導体層１６の上に設けられている。ゲート電極（制御電極の一例）２２は、絶縁膜１８の上に設けられている。
ソース電極２０及びドレイン電極２４と、第４窒化物半導体層１６は、オーミック接合されていることが好ましい。ソース電極２０とドレイン電極２４の距離は、例えば５μｍ以上５０μｍ以下である。また、特には図示していないが、基板２の下にオーミック接合を有する電極を設けることが可能である。
絶縁膜１８は、ゲート絶縁膜である。絶縁膜１８は、例えばＳｉＮｘ（窒化ケイ素）膜、ＳｉＯｘ（酸化ケイ素）膜、ＡｌＮ膜、ＡｌＯｘ（酸化アルミニウム）膜のいずれかが好ましい。
ソース電極２０、ドレイン電極２４及びゲート電極２２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）を含む積層構造を有する金属電極であることが好ましい。
なお、ソース電極２０、ドレイン電極２４、ゲート電極２２及び絶縁膜１８の構成態様は上記のものに限定されるものではなく、窒化物半導体を用いたＨＦＥＴに用いることが可能であれば好ましく用いることができる。
図２は、実施形態の半導体装置１００において、基板２、第２窒化物半導体層４及び第１窒化物半導体層６の断面の分析結果を掲載した図である。図２（ａ）は、基板２、第２窒化物半導体層４及び第１窒化物半導体層６の断面の、ＨＡＡＤＦ－ＳＴＥＭ（Ｈｉｇｈ－ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像である。図２（ｂ）は、基板２、第２窒化物半導体層４及び第１窒化物半導体層６の断面の、ＨＲ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ）－ＴＥＭ像である。図２（ｃ）、図２（ｄ）、図２（ｅ）及び図２（ｆ）は、それぞれ、第１窒化物半導体層６、第２窒化物半導体層４の上部、第２窒化物半導体層４と基板２の界面近傍、及び基板２について、基板面に平行でかつ図が掲載された紙面の横方向（ｘ方向、第１方向の一例）に１０ｎｍの長さで、基板面に垂直でかつ図が掲載された紙面の縦方向（ｚ方向）に数原子層の幅で、ＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）解析した結果を示したものである。言い換えれば、幅数原子層で長さ１０ｎｍの領域の透過電子線回折スポットに対応する図面である。なお、図２において、試料の厚さ（紙面奥行方向の厚さ）は５０ｎｍであり、ＦＦＴ解析には紙面奥行方向（ｙ方向、第２方向の一例）の情報も含まれる。また、図２において、基板２はＳｉ（１１１）基板であり、第１窒化物半導体層６はＡｌＮである。
図２（ｃ）に示されている回折スポットに対応する格子周期は、ＡｌＮの格子周期（第１格子周期の一例）である。
図２（ｄ）では、ＡｌＮの格子周期に対応する回折スポットに加えて、ＡｌＮの格子周期に対応する回折スポットの１／３と２／３のところに回折スポットが観測されている。ここで、上述の通り、図２（ｄ）はＦＦＴ解析した結果である。そのため、ＡｌＮの格子周期に対応する回折スポットの１／３と２／３のところに回折スポットが観測されているということは、実空間において第２窒化物半導体層４は、ＡｌＮの格子周期の３倍の格子周期（第２格子周期の一例）を含むということを意味している。但し、第２窒化物半導体層４は、ＡｌＮの格子周期の３倍の格子周期のみで形成されているとは言い難く、ＡｌＮの格子周期構造とその３倍の格子周期構造が混在していると考えられる。
図２（ｆ）では、Ｓｉ（１１１）面が有する格子周期（第３格子周期の一例）に対応する回折スポットが観測されている。
図２（ｅ）においては、ＡｌＮの格子周期に対応する回折スポットと、ＡｌＮの格子周期の３倍の格子周期に対応する回折スポットに加えて、図２（ｆ）で観測された、Ｓｉ（１１１）面が有する格子周期に対応する回折スポットが、あわせて観測されている。これは、基板２として表面が研磨により平坦化処理された基板を用いた場合でさえ、基板２の表面（基板面）は完全に平坦ではなく数原子層程度の凹凸があるため、基板２と直接接する第２窒化物半導体層４の界面部分においては、Ｓｉ（１１１）面が有する格子周期に対応する回折スポットも観測されたものと考えられる。すなわち、基板２の表面（基板面）は凹凸を有していてもかまわない。さらに、凹凸は数原子層程度のものに限定されるものではなく、エッチングや熱処理などにより故意に表面に凹凸を形成した基板を用いてもかまわない。また、半導体装置１００は、基板２と第２窒化物半導体層４の界面を含む第１方向に、第２格子周期及び第３格子周期を有する。また、図２（ｅ）においては、ＳｉＮｘ（０＜ｘ≦４／３）の回折スポットは観察されていないことから、基板２と第２窒化物半導体層４の界面にはＳｉＮｘが存在していないと考えられる。従って、ＳｉＮｘを介して転位密度の低減がなされたものではないと考えられる。さらに、本実施例においては基板２と第２窒化物半導体層４の界面にＳｉ基板の自然酸化膜ＳｉＯｘ（０＜ｘ≦２）やＡｌＯｘ（０＜ｘ≦３／２）などの酸化膜の回折スポットは観察されていないことから、基板２と第２窒化物半導体層４の界面には酸化膜が存在していないと考えられる。
なお、理解を助けるために、図２（ｆ）で観測されたＳｉ（１１１）面が有する格子周期（第３格子周期）を、Ｓｉ（１１１）面の格子定数０．３８４０ｎｍに対応する格子周期と仮定すると、図２（ｃ）で観測された格子周期は０．３１１１ｎｍの格子周期に対応する。これはＡｌＮのａ軸の格子定数に一致している。そのため、第１窒化物半導体層６に含まれるＡｌＮは、ＡｌＮ本来の格子定数で形成されているといえる。
なお、図２で示した３倍の周期構造を有するＴＥＭ像及びＦＦＴ像の透過電子線の入射方向はａ軸方向とｍ軸方向の少なくとも一つの方向で観測されれば良い。言い換えれば、ａ軸方向とｍ軸方向の両方、または紙面のｘ軸方向とｙ軸方向の両方で観測されると望ましいが、両方で観測されなければならないものではない。
図２（ａ）においては、第２窒化物半導体層４内において、視覚的に、Ｓｉ基板の近傍に軽元素（Ｎ元素）が欠乏しているために黒く見える窒素欠乏領域４ａ（第１領域の一例）がある。そして、窒素欠乏領域（第１領域）４ａの上には、窒素欠乏領域４ａと比較して黒く見えないが窒素欠乏領域（第２領域）４ｂがある。このように、第２窒化物半導体層４のＮ元素の組成比は、第１窒化物半導体層６のＮ元素の組成比に比べて低い。
言い換えると、第２窒化物半導体層４内の窒素濃度は、基板２側の窒素欠乏領域（第１領域）４ａよりも、窒素欠乏領域４ａの上の、第１窒化物半導体層６ｆ側に設けられた窒素欠乏領域（第２領域）４ｂにおいて高い。
なおＡｌ元素とＮ元素の組成比は、例えばＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ―Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により分析可能である。ＥＥＬＳで観測した場合、第２窒化物半導体層４内の窒素濃度は、基板２との界面から第１窒化物半導体層６との界面に向けて傾斜的に増大し、第１窒化物半導体層６の界面においてＡｌ元素とＮ元素の組成比は略１：１となる。一方で、第２窒化物半導体層４内のアルミニウム濃度は、基板２との界面から急激に立ち上がり、第１窒化物半導体層６のアルミニウム濃度となる。
なお、第２窒化物半導体層４においては、ＳｉＮｘの格子周期に対応する回折スポットは観測されない。言い換えると、第２窒化物半導体層４は、ＳｉＮｘを含まない。
次に、実施形態の半導体装置１００の製造方法について述べる。
まず、例えばＳｉ（１１１）基板である基板２の上に、窒素及びアルミニウムを含む第２窒化物半導体層４を、例えば有機金属気相成長法（ＭＯＣＶＤ法；Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等のエピタキシャル成長法により形成する。なお、第２窒化物半導体層４の形成の直前に、基板２の基板面の自然酸化膜は除去処理しておくことが望ましい。また、第２窒化物半導体層４の膜厚は１０ ｎｍ以下であることが好ましく、５ ｎｍ以下であればさらに好ましい。
次に、第２窒化物半導体層４の上に、窒素及びアルミニウムを含む第１窒化物半導体層６を、例えばエピタキシャル成長法により形成する。このときに、第１窒化物半導体層６は、例えば、ＡｌＮが本来有するａ軸の格子定数０．３１１１ ｎｍを保持しながら、ｃ軸配向（Ａｌ極性）で形成される。第１窒化物半導体層６が形成されている間の基板２の反りの曲率半径は、例えば、下に凸の方向に、２０ ｋｍ－１以上５０ ｋｍ－１以下の範囲の任意の値の曲率半径で反っているが、この曲率半径の値は第２窒化物半導体層４を形成してから第１窒化物半導体層６の形成が完了するまで、ほぼ一定で変化しない。
また、第１窒化物半導体層６の膜厚は、少なくとも３００ ｎｍまでは形成することが可能である。
次に、第１窒化物半導体層６の上に、ＡｌＧａＮ層８を、例えばエピタキシャル成長法により形成する。
次に、ＡｌＧａＮ層８の上に、例えばエピタキシャル成長法により、膜厚１０ ｎｍのＡｌＮと膜厚２５ ｎｍのＧａＮを交互に１００回積層させてＡｌＮ／ＧａＮ超格子半導体層１０を形成する。
次に、ＡｌＮ／ＧａＮ超格子半導体層１０の上に、例えば所望のＣ濃度が得られる成長温度に調整してＧａＮ高抵抗層１２をエピタキシャル成長法により形成するが、メタン等のガスを加えて所望のＣ濃度に調整しても構わない。
次に、ＧａＮ高抵抗層１２の上に、第３窒化物半導体層１４を、例えばエピタキシャル成長法により形成する。
次に、第３窒化物半導体層１４の上に、第４窒化物半導体層１６を、例えばエピタキシャル成長法により形成する。
高温でのエピタキシャル成長法により基板２上に第４窒化物半導体層１６までを形成した後に室温まで下げた８インチのエピタキシャルウェハの反り量は、例えば、下に凸に１０ μｍであり、降温工程の最適化と合わせてエピタキシャルウェハにクラックを発生させないことができる。また、エピタキシャル成長条件や窒化物半導体層の厚さを調整することにより、上に凸の方向に５０ μｍから下に凸の方向に５０ μｍの範囲に容易に制御できるため、汎用の半導体プロセスを用いても、特にウェハハンドリングやリソグラフィ工程を含む全工程において支障をきたさないことが可能になる。
次に、絶縁膜１８、ソース電極２０、ドレイン電極２４、及びゲート電極２２を第４窒化物半導体層１６の上に形成し、実施形態の半導体装置１００を得る。
このようにして形成された半導体装置１００において、ＡｌＮが第１窒化物半導体層６の場合のＸＲＣ－ＦＷＨＭ（Ｘ線ロッキングカーブ半値幅）は、ＡｌＮ（００２）で８００ ａｒｃｓｅｃ以下である。これは、第１窒化物半導体層６の転位密度が低いことを示している。また、アンドープＧａＮが第３窒化物半導体層１４の場合のＸＲＣ－ＦＷＨＭ（Ｘ線ロッキングカーブ半値幅）は、ＧａＮ（００２）、ＧａＮ（１０２）のどちらも３００ ａｒｃｓｅｃ以下である。これは、第３窒化物半導体層１４の転位密度が５×１０８ｃｍ－２以下と低いことを示している。
次に、実施形態の作用効果を記載する。
図３は第２窒化物半導体層４のＡｌＮ結晶構造を模式的に説明するためのものである。通常、ＭＯＣＶＤ法などのエピタキシャル成長法を用いてＡｌＮを含む窒化物半導体を結晶成長する場合、ＡｌＮにおいては、図３（ａ）で示すように、Ａｌ原子とＮ原子はともにイオン化して互いに引き合い、Ａｌ原子はＮ原子の直上に配置され、ウルツ鉱型結晶構造を形成する。ウルツ鉱型結晶と閃亜鉛型結晶は、両者ともに４配位結合であるという共通点があるが、両者の相違点はイオン性の違いにより相対的に原子結合が６０°異なることであり、イオン化していない場合は閃亜鉛型結晶になる。図３（ｂ）はウルツ鉱型結晶に対してＡｌ原子とＮ原子がイオン化していない場合の結晶構造であり、Ｎ原子の上に結合する３つのＡｌ原子がウルツ鉱型結晶に対して６０°回転している。共有結合バンドギャップエネルギーとイオン結合バンドギャップエネルギーの関係から見積もられたウルツ鉱型結晶と閃亜鉛型結晶の境界を示す文献は公知である。ＡｌＮ、ＧａＮ、ＩｎＮなどの窒化物半導体はいずれもウルツ鉱型結晶構造を有してはいるものの、その境界線からわずかにウルツ鉱型結晶構造側に位置するため、エピタキシャル成長条件を調整することでＮ原子をイオン化させずに吸着させられればウルツ鉱型結晶に対して６０°回転した状態を形成することができる。前述のように第２窒化物半導体層４内の窒素組成は、基板２との界面から第１窒化物半導体層６との界面に向けて傾斜的に増大することが好ましく、従って、基板２との界面では原子結合のイオン性が弱く、第１窒化物半導体層６に向けてイオン化させることが好ましい。このような原子結合を有する第２窒化物半導体層４を形成することでウルツ鉱型構造ＡｌＮ結晶の３倍の格子周期が得られ、転位低減や歪応力低減に寄与する。尚、第２窒化物半導体層４中のｘ－ｙ平面において、すべてのＮ原子の上側の結合を６０°回転させて形成せずに、微視的にイオン化領域と非イオン化領域を混在させて形成しても構わない。
第２窒化物半導体層４を設けることにより、第１窒化物半導体層６の膜厚はこれまで２００ ｎｍ程度が限界であったが、少なくとも３００ ｎｍ程度にまで厚くすることが可能となる。また、従前は基板２と第１窒化物半導体層６の界面を起点とする転位密度が１×１０９／ｃｍ２以上であったものを、第２窒化物半導体層４を設けることにより５×１０８／ｃｍ２以下とすることが可能となる。さらに、上述のように、基板２の反り量を低減させることが可能となる。
また、主に転位密度が小さくなるため、半導体装置１００のリーク電流を低減させることが出来る。また、基板面に垂直な方向の耐圧を高くすることが可能となる。さらに、窒化物半導体の結晶欠陥起因による劣化や破壊が大幅に低減するため、信頼性の高い半導体装置の提供が可能となる。
実施形態の半導体装置によれば、良質な窒化物半導体層を有する半導体装置の提供が可能になる。
なお、実施形態の半導体装置は、ノーマリオフ動作を得るために半導体装置１００の第３窒化物半導体層１４とゲート電極（制御電極の一例）２２の間は、ゲート電極（制御電極の一例）２２に電圧を印加しない場合において２ＤＥＧが発生しない構造を設けても構わない。即ち、ゲート電極２２は、第３窒化物半導体層１４の上に設けられていれば構わない。このような半導体装置の例を、図４及び図５に示す。
図４は、本実施形態の他の態様における半導体装置１１０の模式断面図である。半導体装置１１０は、窒化物半導体を用いたＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体装置１１０においては、第４窒化物半導体層１６の上にｐ型窒化物半導体層２６が設けられている。そして、ゲート電極２２がｐ型窒化物半導体層２６の上に設けられている。
図５に、本実施形態の他の態様による半導体装置１２０の模式断面図を示す。半導体装置１２０は、窒化物半導体を用いたＭＩＳＦＥＴ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体装置１２０においては、ソース電極２０とドレイン電極２４の間に、例えば第４窒化物半導体層１６を貫通して第３窒化物半導体層１４に到達するトレンチが形成されている。そして、絶縁膜１８がトレンチ内に形成されている。また、トレンチ内に形成された絶縁膜１８の上にゲート電極２２が形成されている。
また、半導体装置１００、１１０及び１２０に高電圧を印加した際に電界緩和をさせるためにフィールドプレートを形成しても構わない。
なお、実施形態の半導体装置は、スイッチング素子等のパワー半導体用素子のみならず、ＲＦ半導体素子としても適用可能である。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２ 基板
４ 第２窒化物半導体層
４ａ 窒素欠乏領域（第１領域）
４ｂ 窒素欠乏領域（第２領域）
６ 第１窒化物半導体層
８ ＡｌＧａＮ層（第７窒化物半導体層）
１０ ＡｌＮ／ＧａＮ超格子半導体層（第６窒化物半導体層）
１２ ＧａＮ高抵抗層（第５窒化物半導体層）
１４ 第３窒化物半導体層
１６ 第４窒化物半導体層
１８ 絶縁膜
２０ ソース電極
２２ ゲート電極
２４ ドレイン電極
２６ ｐ型窒化物半導体層
１００ 半導体装置
１１０ 半導体装置
１２０ 半導体装置

Claims (7)

  1. 基板と、
    前記基板の上に設けられ、基板面に平行な第１方向に第１格子周期を有し、窒素及びアルミニウムを含む第１窒化物半導体層と、
    前記基板と前記第１窒化物半導体層の間に設けられ、前記基板面に平行な第１方向に前記第１格子周期の３倍の第２格子周期を少なくとも一部に有し、窒素及びアルミニウムを含む第２窒化物半導体層と、
    前記第１窒化物半導体層の上に設けられた第３窒化物半導体層と、
    前記第３窒化物半導体層の上に設けられ、前記第３窒化物半導体層よりバンドギャップの大きな第４窒化物半導体層と、
    前記第４窒化物半導体層の上に設けられた少なくとも１個の主電極と、
    前記第３窒化物半導体層の上に設けられた電流を制御するための制御電極と、
    を備える半導体装置。
  2. 前記基板はシリコン基板であり、前記基板面の面方位は（１１１）である請求項１記載の半導体装置。
  3. 前記第２窒化物半導体層の膜厚は１０ｎｍ以下である請求項１または請求項２記載の半導体装置。
  4. 前記基板面は凹凸を有し、前記基板と前記第２窒化物半導体層の界面を含む前記第１方向に前記第２格子周期及びシリコン（１１１）面の格子周期に対応する第３格子周期を有する請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記基板と前記第２窒化物半導体層の界面近傍において、シリコン（１１１）面が有する格子周期に対応する回折スポットを有する請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２窒化物半導体層内の窒素濃度は、前記基板側の第１領域よりも、前記第１窒化物半導体側の第２領域において高い請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２窒化物半導体層は、前記第１方向に直交する第２方向に、前記第１格子周期の３倍の第２格子周期をさらに有する請求項１ないし請求項６いずれか一項記載の半導体装置。
JP2019041385A 2019-03-07 2019-03-07 半導体装置 Active JP7132156B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019041385A JP7132156B2 (ja) 2019-03-07 2019-03-07 半導体装置
US16/458,670 US10910489B2 (en) 2019-03-07 2019-07-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019041385A JP7132156B2 (ja) 2019-03-07 2019-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2020145331A JP2020145331A (ja) 2020-09-10
JP7132156B2 true JP7132156B2 (ja) 2022-09-06

Family

ID=72335675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019041385A Active JP7132156B2 (ja) 2019-03-07 2019-03-07 半導体装置

Country Status (2)

Country Link
US (1) US10910489B2 (ja)
JP (1) JP7132156B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002029873A1 (en) 2000-10-03 2002-04-11 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
JP2011166067A (ja) 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
WO2018101367A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398558B (zh) * 2009-03-11 2013-06-11 Univ Nat Sun Yat Sen 氮化鎵立體磊晶結構及其製作方法
EP2538434B1 (en) * 2010-02-16 2018-05-02 NGK Insulators, Ltd. Epitaxial substrate and method for producing same
TWI416762B (zh) * 2010-08-23 2013-11-21 Univ Nat Sun Yat Sen 同質異相量子井
US8916906B2 (en) * 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
FR3031834B1 (fr) 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
FR3031833B1 (fr) 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une structure semi-conductrice a base de nitrures d'elements iii passivee et une telle structure
US20160359004A1 (en) 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002029873A1 (en) 2000-10-03 2002-04-11 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
JP2011166067A (ja) 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
WO2018101367A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板

Also Published As

Publication number Publication date
US10910489B2 (en) 2021-02-02
JP2020145331A (ja) 2020-09-10
US20200287035A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
US11830940B2 (en) Semiconductor device including high electron mobility transistor or high hole mobility transistor and method of fabricating the same
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
US9293561B2 (en) High voltage III-nitride semiconductor devices
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
US20180247817A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US10109736B2 (en) Superlattice buffer structure for gallium nitride transistors
US8471265B2 (en) Epitaxial substrate with intermediate layers for reinforcing compressive strain in laminated composition layers and manufacturing method thereof
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
US10388736B2 (en) Methods of forming substrate structures and semiconductor components
US20130020583A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
US10629688B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
JP7132156B2 (ja) 半導体装置
US20160293710A1 (en) Nitride semiconductor substrate
US20160329419A1 (en) Nitride semiconductor layered body, method for manufacturing the same, and nitride semiconductor device
US20230215922A1 (en) Compound semiconductor substrate and method for manufacturing compound semiconductor substrate
US11973137B2 (en) Stacked buffer in transistors
US20230377882A1 (en) Low defect semiconductor formation techniques
WO2023238852A1 (ja) 窒化物半導体装置
JP2024070020A (ja) 窒化物半導体装置
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7132156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150