JP2015216311A - 半導体基板、半導体基板の製造方法および半導体装置 - Google Patents

半導体基板、半導体基板の製造方法および半導体装置 Download PDF

Info

Publication number
JP2015216311A
JP2015216311A JP2014099628A JP2014099628A JP2015216311A JP 2015216311 A JP2015216311 A JP 2015216311A JP 2014099628 A JP2014099628 A JP 2014099628A JP 2014099628 A JP2014099628 A JP 2014099628A JP 2015216311 A JP2015216311 A JP 2015216311A
Authority
JP
Japan
Prior art keywords
film
silicon
aluminum
nitride
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014099628A
Other languages
English (en)
Inventor
拓未 山田
Takumi Yamada
拓未 山田
佐藤　裕輔
Yusuke Sato
裕輔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2014099628A priority Critical patent/JP2015216311A/ja
Priority to TW104112959A priority patent/TW201543548A/zh
Priority to KR1020150065358A priority patent/KR20150133637A/ko
Priority to US14/709,530 priority patent/US20150332914A1/en
Publication of JP2015216311A publication Critical patent/JP2015216311A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

【目的】シリコン基板上にガリウムを含む良質な単結晶膜を容易に形成することが可能な半導体基板を提供する。
【構成】実施形態の半導体基板は、シリコン基板と、上記シリコン基板上に形成された膜厚１ｎｍ以上の窒化シリコン膜と、上記窒化シリコン膜上に形成された単結晶の窒化アルミニウムと、上記窒化アルミニウム上に形成されたガリウム（Ｇａ）を含む単結晶膜と、を有する。
【選択図】図１

Description

本発明は、シリコン基板上にガリウムを含む単結晶膜を形成した半導体基板、半導体基板の製造方法および半導体装置に関する。
高品質な半導体膜を成膜する方法として、ウェハ等の基板に気相成長により単結晶膜を成長させるエピタキシャル成長技術がある。エピタキシャル成長では、ウェハを加熱しながら、成膜の原料となるソースガス等のプロセスガスをウェハ表面に供給する。ウェハ表面ではソースガスの熱反応等が生じ、ウェハ表面にエピタキシャル単結晶膜が成膜される。
近年、発光デバイスやパワーデバイスの材料として、窒化ガリウム（ＧａＮ）系の半導体デバイスが注目されている。ＧａＮ系の半導体膜を成膜するエピタキシャル成長技術として、有機金属気相成長法（ＭＯＣＶＤ法）がある。
シリコン（Ｓｉ）基板上にＧａＮ系の半導体膜を形成する場合、良質な単結晶膜の成長が困難であることが知られている。これは、シリコンとガリウムの反応に起因すると考えられている。
特許文献１には、この問題を解決するために、窒化アルミニウム（ＡｌＮ）のバッファ層をシリコン基板上に形成する方法が記載されている。また、特許文献２には、シリコン基板上に２原子層以下の窒化シリコン膜を形成した後、窒化アルミニウムガリウム膜を形成する方法が記載されている。窒化シリコン膜が厚い場合、窒化シリコン膜上には、窒化アルミニウムが成膜しにくい、単結晶成長しないという問題点がある。
特開２００６−２６１４７６号公報 特開２０１２−１６４７１７号公報
本発明が解決しようとする課題は、シリコン基板上にガリウムを含む良質な単結晶膜を容易に形成することが可能な半導体基板、半導体装置の製造方法および半導体装置を提供することである。
本発明の一態様の半導体基板は、シリコン基板と、前記シリコン基板上に形成された膜厚１ｎｍ以上の窒化シリコン膜と、前記窒化シリコン膜上に形成された単結晶の窒化アルミニウムと、前記窒化アルミニウム上に形成されたガリウム（Ｇａ）を含む単結晶膜と、
を有することを特徴とする。
上記態様の半導体基板において、前記窒化アルミニウムが前記窒化シリコン膜上に島状に形成されていることが望ましい。
上記態様の半導体基板において、前記ガリウム（Ｇａ）を含む単結晶膜が、窒化ガリウム（ＧａＮ）または窒化アルミニウムガリウム（ＡｌＸＧａ（１−Ｘ）Ｎ）であることが望ましい。
本発明の一態様の半導体基板は、シリコン基板と、前記シリコン基板上に形成された膜厚１ｎｍ以上の窒化シリコン膜と、前記窒化シリコン膜上に形成された単結晶の窒化アルミニウムと、前記窒化アルミニウム上に形成されたガリウム（Ｇａ）を含む単結晶膜と、
を有することを特徴とする。
本発明の一態様の半導体基板の製造方法は、シリコン基板上に単結晶の窒化アルミニウムを形成し、前記シリコン基板を窒化して、前記窒化アルミニウムと前記シリコン基板との間に膜厚１ｎｍ以上の窒化シリコン膜を形成し、前記窒化アルミニウム上にガリウム（Ｇａ）を含む単結晶膜を形成することを特徴とする。
上記態様の半導体基板の製造方法において、前記窒化アルミニウムを前記シリコン基板上に島状に形成することが望ましい。
上記態様の半導体基板の製造方法において、前記窒化アルミニウムを前記シリコン基板上に形成する前に、前記シリコン基板上にアルミシードもしくは２原子層以下のシリコン窒化膜を形成することが望ましい。
本発明によれば、シリコン基板上にガリウムを含む良質な単結晶膜を容易に形成することが可能な半導体基板、半導体基板の製造方法および半導体装置を提供することが可能となる。
第１の実施形態の半導体基板の模式断面図である。 第１の実施形態の第１の製造方法のプロセスフロー図である。 第１の実施形態の第１の製造方法を示す模式断面図である。 第１の実施形態の第２の製造方法のプロセスフロー図である。 第１の実施形態の第２の製造方法を示す模式断面図である。 第２の実施形態の半導体基板の模式断面図である。 第２の実施形態の製造方法のプロセスフロー図である。 第２の実施形態の製造方法を示す模式断面図である。 第３の実施形態の半導体装置の模式断面図である。 実施例および比較例の断面ＴＥＭ写真である。
以下、本発明の実施形態について図面を参照しつつ説明する。
（第１の実施形態）
本実施形態の半導体基板は、シリコン（Ｓｉ）基板と、シリコン基板上に形成された膜厚１ｎｍ以上の窒化シリコン（Ｓｉ３Ｎ４）膜と、窒化シリコン膜上に形成された単結晶の窒化アルミニウム（ＡｌＮ）と、窒化アルミニウム上に形成されたガリウム（Ｇａ）を含む単結晶膜と、を備える。なお、窒化シリコン膜のシリコンと窒素の量比は、必ずしも３：４に一致する必要はない。
図１は、本実施形態の半導体基板の模式断面図である。
本実施形態の半導体基板は、シリコン（Ｓｉ）基板１０と、シリコン基板１０上に形成された膜厚１ｎｍ以上の窒化シリコン（Ｓｉ３Ｎ４）膜１２と、窒化シリコン膜１２上に形成された単結晶の窒化アルミニウム（ＡｌＮ）１４と、窒化アルミニウム１４上に形成された単結晶の窒化アルミニウムガリウム（ＡｌｘＧａ（１−Ｘ）Ｎ）膜１６と、窒化アルミニウムガリウム膜１６上に形成された窒化ガリウム（ＧａＮ）膜１８を備える。
シリコン（Ｓｉ）基板１０は、例えば、表面が（１１１）面のシリコン基板である。シリコン基板１０の表面は（１１１）面から１０度以下の角度でオフセットしていてもかまわない。
シリコン基板１０上に窒化シリコン（Ｓｉ３Ｎ４）膜１２が形成される。窒化シリコン膜１２は膜厚が１ｎｍ以上である。なお、窒化シリコン膜のシリコンと窒素の量比は、必ずしも３：４に一致する必要はない。
窒化シリコン膜１２は、シリコン基板１０上にガリウム（Ｇａ）を含む単結晶膜をエピタキシャル成長させる際に、シリコンとガリウムとの反応が生じ、ガリウム（Ｇａ）を含む単結晶膜の膜質が劣化することや、シリコン基板がメルトバックすることを抑制する。シリコンとガリウムとの反応を抑制する観点から膜厚が１ｎｍ以上であることが望ましい。
また、窒化シリコン膜１２の膜厚が厚すぎると、窒化シリコン膜１２の形成が困難になる。また、窒化シリコン膜１２に起因する応力により、半導体基板の反りが大きくなるおそれがある。これらの観点から窒化シリコン膜１２の膜厚は、１０ｎｍ以下であることが望ましい。
窒化シリコン膜１２上には、単結晶の窒化アルミニウム１４が形成されている。本実施形態では、窒化アルミニウム１４は、窒化シリコン膜１２上に、連続した膜ではなく、島状に形成されている。窒化アルミニウム１４の形成は、窒化シリコン膜１２の前に行われていてもよい。
窒化アルミニウム１４上および窒化シリコン膜１２上には、単結晶の窒化アルミニウムガリウム膜１６が形成される。窒化アルミニウムガリウム膜１６は、ガリウムを含む単結晶膜の一例である。本実施形態では、窒化アルミニウムガリウムが連続した膜となる場合を例に説明するが、例えば、窒化アルミニウムガリウムが島状に形成されていてもかまわない。
窒化アルミニウムガリウム膜１６上には、単結晶の窒化ガリウム膜１８が形成される。なお、窒化ガリウム膜１８上に、さらに、単結晶の窒化アルミニウムガリウム（ＡｌＸＧａ（１−Ｘ）Ｎ）膜等、その他の単結晶膜が形成されていてもかまわない。
なお、窒化アルミニウム１４および窒化アルミニウムガリウム膜１６は、窒化ガリウム膜１８とシリコン基板１０との間の格子不整合を緩和するバッファ層として機能する。本実施形態では、島状の窒化アルミニウム１４と一層の窒化アルミニウムガリウム膜１６の場合を例に説明したが、バッファ層の構成はこの構成に限定されるものではない。例えば、窒化ガリウム膜、窒化アルミニウムガリウム膜と窒化アルミニウム膜が複数回交互に形成された積層構造であってもかまわない。
本実施形態の半導体基板の構造を採用することにより、窒化シリコン膜１２が、シリコンとガリウムの反応を抑制するため、シリコン基板１０上にガリウムを含む良質な単結晶膜を容易に形成できる。また、窒化シリコン膜１２が、シリコンとガリウムの反応を抑制するため、例えば、ガリウムを含む単結晶膜を形成する前に、シリコンとガリウムの反応を抑制するための厚い窒化アルミニウム膜の形成が不要となる。したがって、半導体基板の反りの制御マージンを大きくすることが可能となる。また、１ｎｍ以上の窒化シリコン膜１２が絶縁性を向上させるため、本実施形態の半導体基板を用いて製造される半導体素子の耐圧を向上させることが可能となる。
次に、本実施形態の半導体基板の製造方法について説明する。本実施形態の半導体基板は、ＭＯＣＶＤ法（有機金属気相成長法）を用いて形成する。例えば、縦型の枚葉型のエピタキシャル装置を用いて形成する。
本実施形態の半導体基板の製造方法は、シリコン基板上に単結晶の窒化アルミニウムを形成し、シリコン基板を窒化して、窒化アルミニウムとシリコン基板との間に膜厚１ｎｍ以上の窒化シリコン膜を形成し、窒化アルミニウム上にガリウム（Ｇａ）を含む単結晶膜を形成する。
最初に、本実施形態の第１の製造方法について説明する。図２は、本実施形態の第１の製造方法のプロセスフロー図である。また、図３は、本実施形態の第１の製造方法を示す模式断面図である。
本実施形態の第１の製造方法は、シリコン（Ｓｉ）基板準備ステップ（Ｓ１００）、窒化アルミニウム（ＡｌＮ）種結晶形成ステップ（Ｓ１１０）、窒化シリコン（Ｓｉ３Ｎ４）膜形成ステップ（Ｓ１２０）、窒化アルミニウムガリウム（ＡｌＧａＮ）膜形成ステップ（Ｓ１３０）、窒化ガリウム（ＧａＮ）膜形成ステップ（Ｓ１４０）を備えている。
まず、例えば、水素（Ｈ２）中で、１１００℃でベークし、自然酸化膜を除去した（１１１）面のシリコン基板１０を準備する（Ｓ１００）。そして、シリコン基板１０上に、島状に窒化アルミニウム（ＡｌＮ）種結晶１４を形成する（Ｓ１１０、図３（ａ））。
窒化アルミニウム種結晶１４は、シリコン基板１０上にエピタキシャル成長させる。シリコン基板１０を加熱し、例えば、水素（Ｈ２）で希釈されたトリメチルアルミニウム（ＴＭＡ）と、水素（Ｈ２）で希釈されたアンモニア（ＮＨ３）をソースガスとして供給することにより成長させる。ＴＭＡはアルミニウム（Ａｌ）のソースであり、アンモニアは窒素（Ｎ）のソースである。
次に、窒化アルミニウム（ＡｌＮ）種結晶１４とシリコン基板１０との間に、窒化シリコン（Ｓｉ３Ｎ４）膜１２を形成する（Ｓ１２０、図３（ｂ））。窒化シリコン膜１２は、シリコン基板１０を加熱し、例えば、（Ｈ２）で希釈されたアンモニア（ＮＨ３）を供給することにより、シリコン基板１０を窒化して形成する。
次に、窒化アルミニウム種結晶１４上に、窒化アルミニウム種結晶１４を成長核として窒化アルミニウムガリウム（ＡｌＸＧａ（１−Ｘ）Ｎ）膜１６をエピタキシャル成長させる（Ｓ１３０、図３（ｃ））。窒化アルミニウムガリウム膜１６は、ガリウムを含む単結晶膜の一例である。
窒化アルミニウムガリウム膜１６は、シリコン基板１０を加熱し、例えば、水素（Ｈ２）で希釈されたトリメチルアルミニウム（ＴＭＡ）とトリメチルガリウム（ＴＭＧ）、水素（Ｈ２）で希釈されたアンモニア（ＮＨ３）をソースガスとして供給することにより成長させる。ＴＭＡはアルミニウム（Ａｌ）のソースであり、ＴＭＧはガリウム（Ｇａ）のソースであり、アンモニアは窒素（Ｎ）のソースである。
次に、窒化アルミニウムガリウム膜１６上に窒化ガリウム（ＧａＮ）膜１８をエピタキシャル成長させることにより、図１に示した半導体基板が製造される。窒化ガリウム膜１８は、シリコン基板１０を加熱し、例えば、水素（Ｈ２）で希釈されたトリメチルガリウム（ＴＭＧ）、水素（Ｈ２）で希釈されたアンモニア（ＮＨ３）をソースガスとして供給することにより成長させる。ＴＭＧはガリウム（Ｇａ）のソースであり、アンモニアは窒素（Ｎ）のソースである。
本実施形態の半導体基板の製造方法によれば、窒化シリコン膜１２が、シリコンとガリウムの反応を抑制するため、シリコン基板上にガリウムを含む良質な単結晶膜を容易に形成できる。また、窒化シリコン膜１２が、シリコンとガリウムの反応を抑制するため、例えば、ガリウムを含む単結晶膜を形成する前に、シリコンとガリウムの反応を抑制するための厚い窒化アルミニウム膜の形成が不要となる。
また、島状の窒化アルミニウム種結晶１４上に窒化アルミニウムガリウム膜１６をエピタキシャル成長させる。したがって、窒化アルミニウムガリウム膜１６の核成長の起点が限られるため、成長過程で窒化アルミニウムガリウム同士が接する境界の密度が減少する。よって、これらの境界に起因する欠陥密度が低減する。したがって、良質の単結晶膜が形成される。また、転位の方向がななめとなり、窒化ガリウム膜１８の成長とともに転位が減少する。
なお、アルミニウム（Ａｌ）のソースとしてトリエチルアルミニウム（ＴＥＡ）等、ガリウム（Ｇａ）のソースとしてトリエチルガリウム（ＴＥＧ）等、窒素（Ｎ）のソースとしてモノメチルヒドラジン、ジメチルヒドラジン等を適用することも可能である。
また、窒化アルミニウム種結晶１４の成長前に、例えば、アルミシードもしくは２原子層以下の薄い窒化シリコン膜を形成してもかまわない。ただし、この窒化シリコン膜の膜厚は、窒化アルミニウム種結晶１４が単結晶として成長することを妨げない膜厚とする。アルミシードを成長させる場合は、トリメチルアルミニウムを供給する。アルミシードは、その後の窒化アルミを成長させる際に、アンモニアと反応して島状の窒化アルミとなる。２原子層以下の薄い窒化シリコン膜を成長させる場合は、アンモニアを供給する。
上述のように窒化シリコン膜１２は、１ｎｍ以上１０ｎｍ以下であることが望ましい。
また、窒化ガリウム１８膜上に、さらに、単結晶の窒化アルミニウムガリウム膜等、その他の単結晶膜が形成されていてもかまわない。
また、窒化アルミニウム種結晶１４上には、ガリウムを含む単結晶膜として、窒化ガリウムをエピタキシャル成長させてもかまわない。
次に、本実施形態の第２の製造方法について説明する。図４は、本実施形態の第２の製造方法のプロセスフロー図である。また、図５は、本実施形態の第２の製造方法を示す模式断面図である。
本実施形態の第２の製造方法は、シリコン（Ｓｉ）基板準備ステップ（Ｓ１００）、窒化アルミニウム（ＡｌＮ）種結晶および窒化シリコン（Ｓｉ３Ｎ４）膜形成ステップ（Ｓ１１５）、窒化アルミニウムガリウム（ＡｌＧａＮ）膜形成ステップ（Ｓ１３０）、窒化ガリウム（ＧａＮ）膜形成ステップ（Ｓ１４０）を備えている。窒化アルミニウム種結晶および窒化シリコン膜を同時に形成する以外は、上記第１の製造方法と同様である。したがって、第１の製造方法と重複する内容については一部記述を省略する。
まず、例えば、（１１１）面のシリコン基板１０を準備する（Ｓ１００）。そして、シリコン基板１０上に、島状に窒化アルミニウム（ＡｌＮ）種結晶１４を形成すると同時に、窒化アルミニウム種結晶１４とシリコン基板１０との間に、窒化シリコン（Ｓｉ３Ｎ４）膜１２を形成する（Ｓ１１５、図５（ａ））。
窒化アルミニウム種結晶１４は、シリコン基板１０上にエピタキシャル成長させる。シリコン基板１０を加熱し、例えば、水素（Ｈ２）で希釈されたトリメチルアルミニウム（ＴＭＡ）と、水素（Ｈ２）で希釈されたアンモニア（ＮＨ３）をソースガスとして供給することにより成長させる。ＴＭＡはアルミニウム（Ａｌ）のソースであり、アンモニアは窒素（Ｎ）のソースである。
この時、ソースガスのアンモニアによって、シリコン基板１０が窒化されることにより、窒化アルミニウム種結晶１４とシリコン基板１０との間に、窒化シリコン膜１２が形成される。窒化アルミニウム種結晶１４と窒化シリコン膜１２を同時に形成するために、ＴＭＡとアンモニアの流量を調整する。すなわち、ＴＭＡとアンモニアの流量を窒化アルミニウムの成長とシリコンの窒化が同時に競合して生ずるよう調整する。アンモニアとＴＭＡとの流量比（Ｖ／ＩＩＩ比）は、通常の窒化アルミニウム単結晶形成条件に比較して大きくし、シリコンの窒化速度を早くする。
ＴＭＡとアンモニアの流量が適切に制御された条件で、ソースガスを供給することにより、窒化アルミニウム種結晶１４が成長すると同時に、窒化シリコン膜１２も厚くなり膜厚が１ｎｍ以上となる（図５（ｂ））。
その後、窒化アルミニウム種結晶１４上に、窒化アルミニウムガリウム膜１６をエピタキシャル成長させる（Ｓ１３０、図５（ｃ））。
第２の製造方法によれば、第１の製造方法よりも、より簡便なプロセスで図１に示した半導体基板を製造することが可能となる。
（第２の実施形態）
本実施形態の半導体基板は、窒化アルミニウムがシリコン基板上に、島状ではなく膜上に設けられること以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については一部記述を省略する。
図６は、本実施形態の半導体基板の模式断面図である。
本実施形態の半導体基板は、シリコン（Ｓｉ）基板１０と、シリコン基板１０上に設けられた膜厚１ｎｍ以上の窒化シリコン（ＳｉＮ）１２膜と、窒化シリコン膜１２上に設けられた単結晶の窒化アルミニウム（ＡｌＮ）膜２４と、窒化アルミニウム膜２４上に設けられた単結晶の窒化アルミニウムガリウム（ＡｌＧａＮ）膜１６と、窒化アルミニウムガリウム膜１６上に設けられた窒化ガリウム（ＧａＮ）１８膜を備える。
シリコン（Ｓｉ）基板１０は、例えば、表面が（１１１）面のシリコン基板である。そして、シリコン基板１０上に窒化シリコン（Ｓｉ３Ｎ４）膜１２が設けられる。窒化シリコン膜１２は膜厚が１ｎｍ以上である。
窒化シリコン膜１２上には、単結晶の窒化アルミニウム（ＡｌＮ）膜２４が設けられる。本実施形態では、窒化アルミニウム膜２４は、窒化シリコン膜１２上に、連続した膜として設けられる。
窒化アルミニウム膜２４上には、単結晶の窒化アルミニウムガリウム（ＡｌＧａＮ）膜１６が形成される。窒化アルミニウムガリウム膜１６は、ガリウム（Ｇａ）を含む単結晶膜の一例である。
窒化アルミニウムガリウム膜１６上には、単結晶の窒化ガリウム（ＧａＮ）１８膜が形成される。なお、窒化ガリウム１８膜上に、さらに、単結晶の窒化アルミニウムガリウム（ＡｌＧａＮ）膜等、その他の単結晶膜が形成されていてもかまわない。
なお、窒化アルミニウム膜２４および窒化アルミニウムガリウム膜１６は、窒化ガリウム膜１８とシリコン基板１０との間の格子不整合を緩和するバッファ層として機能する。本実施形態では、一層の窒化アルミニウム膜２４と一層の窒化アルミニウムガリウム膜１６の場合を例に説明したが、バッファ層の構成はこの構成に限定されるものではない。例えば、窒化アルミニウムガリウム膜と窒化アルミニウム膜が複数回交互に形成された積層構造であってもかまわない。
本実施形態の半導体基板の構造と採用することにより、第１の実施形態と同様の効果が得られる。また、窒化アルミニウムを島状ではなく、膜状に形成するため、製造プロセスの制御が容易になる。
次に、本実施形態の半導体基板の製造方法について説明する。本実施形態の半導体基板は、ＭＯＣＶＤ法（有機金属気相成長法）を用いて形成する。
本実施形態の半導体基板の製造方法は、シリコン基板上に単結晶の窒化アルミニウム膜を形成し、シリコン基板を窒化して、窒化アルミニウム膜とシリコン基板との間に膜厚１ｎｍ以上の窒化シリコン膜を形成し、窒化アルミニウム上にガリウム（Ｇａ）を含む単結晶膜を形成する。シリコン基板上に窒化アルミニウムを島状ではなく膜状に形成すること以外は、第１の実施形態の第１の製造方法と同様である。したがって、第１の実施形態の第１の製造方法と重複する内容については一部記述を省略する。
図７は、本実施形態の製造方法のプロセスフロー図である。また、図８は、本実施形態の製造方法を示す模式断面図である。
本実施形態の製造方法は、シリコン（Ｓｉ）基板準備ステップ（２００）、窒化アルミニウム（ＡｌＮ）膜形成ステップ（Ｓ２１０）、窒化シリコン（Ｓｉ３Ｎ４）膜形成ステップ（Ｓ２２０）、窒化アルミニウムガリウム（ＡｌＸＧａ（１−Ｘ）Ｎ）膜形成ステップ（Ｓ２３０）、窒化ガリウム（ＧａＮ）膜形成ステップ（Ｓ２４０）を備えている。
まず、例えば、水素（Ｈ２）中で、１１００℃でベークし、自然酸化膜を除去した（１１１）面のシリコン基板１０を準備する（Ｓ２００）。そして、シリコン基板１０上に、窒化アルミニウム（ＡｌＮ）膜２４を形成する（Ｓ２１０、図８（ａ））。
窒化アルミニウム膜２４は、シリコン基板１０上にエピタキシャル成長させる。窒化アルミニウム膜２４の膜厚は、後の窒化シリコン膜１２形成の際に、窒素がシリコン基板側に通過可能な厚さに設定する。
次に、窒化アルミニウム膜２４とシリコン基板１０との間に、窒化シリコン膜１２を形成する（Ｓ２２０、図８（ｂ））。窒化シリコン膜２４は、シリコン基板１０を加熱し、例えば、（Ｈ２）で希釈されたアンモニア（ＮＨ３）を供給することにより、シリコン基板１０を窒化して形成する。窒素が窒化アルミニウム膜２４中を拡散し、シリコン基板１０が窒化される。
次に、窒化アルミニウム膜２４上に、窒化アルミニウムガリウム（ＡｌＧａＮ）膜１６をエピタキシャル成長させる（Ｓ２３０、図８（ｃ））。窒化アルミニウムガリウム膜１６は、ガリウム（Ｇａ）を含む単結晶膜の一例である。
次に、窒化アルミニウムガリウム膜１６上に窒化ガリウム（ＧａＮ）膜１８をエピタキシャル成長させることにより、図６に示した半導体基板が製造される（Ｓ２４０）。
本実施形態の半導体基板の製造方法によれば、第１の実施形態と同様の効果が得られる。また、窒化アルミニウム島状ではなく、膜状に形成するため、製造プロセスの制御が容易になる。
なお、本実施形態においても、第１の実施形態の第２の製造方法と同様に、窒化アルミニウム膜２４および窒化シリコン膜１２を同時に形成することも可能である。
（第３の実施形態）
本実施形態の半導体装置は、シリコン基板と、シリコン基板上に形成された膜厚１ｎｍ以上の窒化シリコン膜と、窒化シリコン膜上に形成された単結晶の窒化アルミニウムと、窒化アルミニウム上に形成されたガリウム（Ｇａ）を含む単結晶膜と、を備える。本実施形態の半導体装置は、第１の実施形態の半導体基板を備える半導体装置である。したがって、第１の実施形態と重複する内容については一部記述を省略する。
図９は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、青色の光を発するＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｉｏｄｅ）である。
本実施形態の半導体装置は、シリコン（Ｓｉ）基板１０と、シリコン基板１０上に形成された膜厚１ｎｍ以上の窒化シリコン（Ｓｉ３Ｎ４）膜１２と、窒化シリコン膜１２上に形成された単結晶の窒化アルミニウム（ＡｌＮ）１４と、窒化アルミニウム１４上に形成された単結晶の窒化アルミニウムガリウム（ＡｌｘＧａ（１−Ｘ）Ｎ）膜１６と、窒化アルミニウムガリウム膜１６上に形成されたｎ型の窒化ガリウム（ＧａＮ）膜３８を備える。さらに、ｎ型の窒化ガリウム（ＧａＮ）膜３８上に、ｎ型の窒化アルミニウムガリウム（ＡｌｘＧａ（１−Ｘ）Ｎ）膜４０、活性層４２、ｐ型の窒化アルミニウムガリウム（ＡｌｘＧａ（１−Ｘ）Ｎ）膜４４、ｐ型の窒化ガリウム（ＧａＮ）膜４６を備える。
また、ｎ型の窒化ガリウム（ＧａＮ）膜３８上には、ｎ側電極５０が設けられる。ｐ型の窒化ガリウム（ＧａＮ）膜４６上には、ｐ側透明電極４８が設けられる。
活性層４２は、例えば、多重量子井戸構造を備える。活性層４２は、例えば、窒化インジウムガリウム（ＩｎＹＧａ（１−Ｙ）Ｎ）膜と窒化ガリウム（ＧａＮ）膜とが交互に積層された構造を備える。
本実施形態の半導体装置は、ｐ側透明電極４８とｎ側電極５０間に通電することにより、青色の光を発光する。半導体装置は、シリコン基板１０から剥離して、反射率の高い金属にマウントしてもよい。
本実施形態によれば、シリコン基板１０上にガリウムを含む良質な単結晶膜を容易に形成できる。したがって、発光特性に優れたＬＥＤが容易に実現される。
以下、本発明の実施例について説明する。
（実施例）
第１の実施形態の第２の製造方法と同様のプロセスで半導体基板を製造した。（１１１）面のシリコン基板に、縦型の枚葉型のエピタキシャル装置の反応室で、窒化アルミニウム種結晶および窒化シリコン膜を同時に形成した。窒化シリコン膜は３〜４ｎｍの膜厚とした。
この際、シリコン基板は水素中で１１００℃に加熱し、自然酸化膜を除去した後、１０００℃に加熱し、反応室の圧力は、２６．６ｋＰａとした。ソースガスとして、トリメチルアルミニウム（ＴＭＡ）を３ｓｃｃｍ、アンモニア（ＮＨ３）を１５ｓｌｍ、水素（Ｈ２）を６０ｓｌｍ供給した。
次に、窒化アルミニウム種結晶および窒化シリコン膜上に、窒化アルミニウムガリウム膜を形成した。ソースガスとしてＴＭＡとＴＭＧを水素で希釈したガスと、アンモニアを水素で希釈したガスを用いた。
その後、窒化アルミニウムガリウム膜上に窒化ガリウム膜を形成した。ソースガスとしてＴＭＧを水素で希釈したガスと、アンモニアを水素で希釈したガスを用いた。
（比較例）
窒化アルミニウム種結晶の形成前に、シリコン基板を、アンモニアを水素で希釈したガスで窒化し、窒化シリコン膜を形成すること以外は、実施例と同様の方法で膜形成を行った。この際、窒化シリコン膜は３〜４ｎｍの膜厚とした。
実施例および比較例について、成膜後の半導体基板の断面を透過型電子顕微鏡（ＴＥＭ）により観察した。図９は、実施例および比較例の断面ＴＥＭ写真である。図９（ａ）が実施例、図９（ｂ）が比較例である。
実施例の場合、窒化シリコン（Ｓｉ３Ｎ４）膜上の、ＡｌＮ、ＡｌＧａＮ膜、ＧａＮ膜は、結晶格子像が観察されることから単結晶であることがわかる。また、シリコンとガリウムの反応により、単結晶膜の品質が劣化したり、シリコン基板がＧａと反応してメルトバックしたりする現象は確認されなかった。
一方、比較例では、結晶格子像が観察されないことから、ＡｌＮ、ＡｌＧａＮ膜、ＧａＮ膜は、単結晶ではなく非晶質もしくは多結晶であることがわかる。比較例の場合、窒化シリコン膜が厚く、窒化シリコン膜上に窒化アルミニウム（ＡｌＮ）がエピタキシャル成長しなかったためであると考えられる。
実施例により、単結晶の窒化アルミニウムとシリコン基板との間に、１ｎｍ以上の窒化シリコン膜を形成することで、シリコンとガリウムの反応が抑制され、ガリウムを含む良質の単結晶膜を形成できることが明らかになった。
以上、具体例を参照しつつ本発明の実施形態について説明した。上記、実施形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、各実施形態の構成要素を適宜組み合わせてもかまわない。
実施形態では、半導体基板、半導体基板の製造方法および半導体装置等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、本導体装置の構成やその製造方法等を適宜選択して用いることができる。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板、半導体基板の製造方法および半導体装置は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ シリコン基板
１２ 窒化シリコン膜
１４ 窒化アルミニウム種結晶
１６ 窒化アルミニウムガリウム膜
１８ 窒化ガリウム膜
２４ 窒化アルミニウム膜

Claims (7)

  1. シリコン基板と、
    前記シリコン基板上に形成された膜厚１ｎｍ以上の窒化シリコン膜と、
    前記窒化シリコン膜上に形成された単結晶の窒化アルミニウムと、
    前記窒化アルミニウム上に形成されたガリウム（Ｇａ）を含む単結晶膜と、
    を有することを特徴とする半導体基板。
  2. 前記窒化アルミニウムが前記窒化シリコン膜上に島状に形成されていることを特徴とする請求項１記載の半導体基板。
  3. 前記ガリウム（Ｇａ）を含む単結晶膜が、窒化ガリウム（ＧａＮ）または窒化アルミニウムガリウム（ＡｌＧａＮ）であることを特徴とする請求項１または請求項２記載の半導体基板。
  4. シリコン基板と、
    前記シリコン基板上に形成された膜厚１ｎｍ以上の窒化シリコン膜と、
    前記窒化シリコン膜上に形成された単結晶の窒化アルミニウムと、
    前記窒化アルミニウム上に形成されたガリウム（Ｇａ）を含む単結晶膜と、
    を有することを特徴とする半導体装置。
  5. シリコン基板上に単結晶の窒化アルミニウムを形成し、
    前記シリコン基板を窒化して、前記窒化アルミニウムと前記シリコン基板との間に膜厚１ｎｍ以上の窒化シリコン膜を形成し、
    前記窒化アルミニウム上にガリウム（Ｇａ）を含む単結晶膜を形成することを特徴とする半導体基板の製造方法。
  6. 前記窒化アルミニウムを前記シリコン基板上に島状に形成することを特徴とする請求項５記載の半導体基板の製造方法。
  7. 前記窒化アルミニウムを前記シリコン基板上に形成する前に、前記シリコン基板上にアルミシードもしくは２原子層以下のシリコン窒化膜を形成することを特徴とする請求項５または請求項６記載の半導体基板の製造方法。
JP2014099628A 2014-05-13 2014-05-13 半導体基板、半導体基板の製造方法および半導体装置 Pending JP2015216311A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014099628A JP2015216311A (ja) 2014-05-13 2014-05-13 半導体基板、半導体基板の製造方法および半導体装置
TW104112959A TW201543548A (zh) 2014-05-13 2015-04-23 半導體基板、半導體基板的製造方法以及半導體裝置
KR1020150065358A KR20150133637A (ko) 2014-05-13 2015-05-11 반도체 기판, 반도체 기판의 제조 방법 및 반도체 장치
US14/709,530 US20150332914A1 (en) 2014-05-13 2015-05-12 Semiconductor substrate, method of manufacturing semiconductor substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014099628A JP2015216311A (ja) 2014-05-13 2014-05-13 半導体基板、半導体基板の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2015216311A true JP2015216311A (ja) 2015-12-03

Family

ID=54539103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014099628A Pending JP2015216311A (ja) 2014-05-13 2014-05-13 半導体基板、半導体基板の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US20150332914A1 (ja)
JP (1) JP2015216311A (ja)
KR (1) KR20150133637A (ja)
TW (1) TW201543548A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6796467B2 (ja) * 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
TWI645454B (zh) * 2017-03-31 2018-12-21 環球晶圓股份有限公司 磊晶基板及其製造方法
US10903623B2 (en) 2019-05-14 2021-01-26 Soraa Laser Diode, Inc. Method and structure for manufacturable large area gallium and nitrogen containing substrate
US11228158B2 (en) * 2019-05-14 2022-01-18 Kyocera Sld Laser, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815241B2 (en) * 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
JP4945725B2 (ja) * 2007-07-26 2012-06-06 ソイテック 改善されたエピタキシャル材料を製造するための方法
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20150133637A (ko) 2015-11-30
US20150332914A1 (en) 2015-11-19
TW201543548A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
JP5378829B2 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
US7645622B2 (en) Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
US20180182916A1 (en) Group iii nitride semiconductor light-emitting device and production method therefor
JP2008078186A (ja) 窒化物系化合物半導体の結晶成長方法
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
JP2015216311A (ja) 半導体基板、半導体基板の製造方法および半導体装置
US20160087153A1 (en) ACTIVE REGION CONTAINING NANODOTS (ALSO REFERRED TO AS "QUANTUM DOTS") IN MOTHER CRYSTAL FORMED OF ZINC BLENDE-TYPE (ALSO REFERRED TO AS "CUBIC CRYSTAL-TYPE") AlyInxGal-y-xN CRYSTAL(Y . 0, X>0) GROWN ON Si SUBSTRATE, AND LIGHTEMITTING DEVICE USING THE SAME (LED AND LD)
JP6090899B2 (ja) エピタキシャルウェハの製造方法
JP5460751B2 (ja) 半導体装置
JP2012204540A (ja) 半導体装置およびその製造方法
WO2016020990A1 (ja) 窒化物半導体テンプレート及び発光素子
JP5768027B2 (ja) 窒化物半導体層の形成方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP6480244B2 (ja) 気相成長方法
JP2003124124A (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5837642B2 (ja) 半導体素子、及び、窒化物半導体ウェーハ
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP4556034B2 (ja) Ｉｉｉ族窒化物半導体の作製方法
JP5376458B2 (ja) Ｉｉｉ族窒化物半導体
JP2009267341A (ja) Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体レーザ素子の製造方法
JP2014154591A (ja) ＧａＮ薄膜の製造方法及びＧａＮ薄膜