JP5768027B2 - 窒化物半導体層の形成方法 - Google Patents

窒化物半導体層の形成方法 Download PDF

Info

Publication number
JP5768027B2
JP5768027B2 JP2012207626A JP2012207626A JP5768027B2 JP 5768027 B2 JP5768027 B2 JP 5768027B2 JP 2012207626 A JP2012207626 A JP 2012207626A JP 2012207626 A JP2012207626 A JP 2012207626A JP 5768027 B2 JP5768027 B2 JP 5768027B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
concentration
thickness
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012207626A
Other languages
English (en)
Other versions
JP2014096396A (ja
Inventor
洪 洪
洪 洪
直治 杉山
直治 杉山
学史 吉田
学史 吉田
年輝 彦坂
年輝 彦坂
原田　佳幸
佳幸 原田
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012207626A priority Critical patent/JP5768027B2/ja
Priority to US13/780,374 priority patent/US9123831B2/en
Publication of JP2014096396A publication Critical patent/JP2014096396A/ja
Priority to US14/744,153 priority patent/US9305773B2/en
Application granted granted Critical
Publication of JP5768027B2 publication Critical patent/JP5768027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の実施形態は、窒化物半導体層の形成方法に関する。
窒化物半導体は、発光・受光素子で代表される光デバイス、及び、高周波素子で代表される高速電子デバイスなどのさまざまな分野で利用されている。高い性能を得るために、転位の少ない高品位の結晶が望まれる。
特許第４６２２４６６号公報
本発明の実施形態は、転位の少ない窒化物半導体層の形成方法を提供する。
本発明の実施形態によれば、シリコン基板の主面の上に設けられたＡｌＮ及びＡｌＧａＮの少なくともいずれかを含む下地層の上に、直接、第１積層体を含む窒化物半導体層を形成する工程を含む窒化物半導体層の形成方法が提供される。前記第１積層体は、第１濃度でＳｉを含有し第１厚さを有する、窒化物半導体の第１下層と、前記第１下層の上に前記第１下層に接して設けられ前記第１濃度よりも低い第２濃度でＳｉを含有し前記第１厚さよりも厚い第２厚さを有する、窒化物半導体の第１中層と、前記第１中層の上に前記第１中層に接して設けられ前記第２濃度よりも低い第３濃度でＳｉを含有し第３厚さを有する、窒化物半導体の第１上層と、を含む。前記第１厚さは、１０ナノメートル以上３５０ナノメートル未満である。前記第２厚さは、２００ナノメートル以上８００ナノメートル以下であり前記第１厚さよりも厚い。前記第３厚さは、１００ナノメートル以上８００ナノメートル以下であり前記第２厚さよりも薄い。前記第１濃度は、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３未満である。前記第２濃度は、２×１０１７ｃｍ−３以上１×１０１９ｃｍ−３未満である。前記第３濃度は、２×１０１７ｃｍ−３未満である。前記窒化物半導体層の前記形成は、前記第１下層の少なくとも一部を第１のＶ／III比と第１の温度とで形成する工程と、前記第１下層の上に前記第１下層に接して前記第１中層の一部を、前記第１のＶ／III比よりも低い第２のＶ／III比と、前記第１の温度以上の第２の温度と、で形成する工程と、前記第１中層の前記一部の上に前記一部に接して前記第１中層の他部を、前記第１のＶ／III比よりも低く前記第２のＶ／III比よりも高い第３のＶ／III比と、前記第２の温度と、で形成する工程と、前記第１中層の前記他部の上に前記他部に接して前記第１上層を、前記第３のＶ／III比と、前記第２の温度よりも高い第３の温度と、で形成する工程と、を含む。前記第１下層の前記少なくとも一部の前記形成は、前記下地層の上に、直接、前記第１下層の前記少なくとも一部となるＳｉを含む第１膜を不連続な島状に成長させることを含む。前記第１中層の前記一部の前記形成は、前記第１膜の成長に引き続いて、前記不連続な島状の前記第１膜で覆われていない前記下地層の上に、窒化物半導体の第２膜を成長させることを含む。前記第１中層の前記他部の前記形成は、前記第２膜の上において、前記主面に対して平行な方向に、窒化物半導体の第３膜を成長させて前記第１膜を前記第３膜で覆うことを含む。
第１の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。 第１の実施形態に係る窒化物半導体ウェーハの一部を示す模式的断面図である。 図３（ａ）及び図３（ｂ）は、窒化物半導体ウェーハを示すグラフ図である。 第１の実施形態に係る窒化物半導体ウェーハの製造方法を示すフローチャート図である。 図５（ａ）〜図５（ｆ）は、第１の実施形態に係る窒化物半導体ウェーハの製造方法を示す模式図である。 図６（ａ）〜図６（ｅ）は、第１の実施形態に係る窒化物半導体ウェーハの製造方法を示す模式的断面図である。 第１の実施形態に係る窒化物半導体ウェーハを示す顕微鏡写真像である。 図８（ａ）及び図８（ｂ）は、窒化物半導体ウェーハを示す顕微鏡写真像である。 第２の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。 第２の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。 第３の実施形態に係る半導体素子を示す模式的断面図である。 第３の実施形態に係る半導体素子を示す模式的断面図である。 第３の実施形態に係る半導体素子を示す模式的断面図である。 第３の実施形態に係る半導体素子を示す模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
第１の実施形態は、窒化物半導体ウェーハに係る。窒化物半導体ウェーハには、例えば、半導体素子の少なくとも一部、または、半導体素子の少なくとも一部となる部分が設けられる。この半導体素子は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１は、第１の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る窒化物半導体ウェーハ１１０は、基板５０と、窒化物半導体層５５と、を含む。窒化物半導体層５５は、第１積層体ＳＬ１を含む。
基板５０は、主面５０ａを有する。第１積層体ＳＬ１は、主面５０ａの上に設けられる。
第１積層体ＳＬ１は、窒化物半導体の第１下層ＬＡ１と、窒化物半導体の第１中層ＬＢ１と、窒化物半導体の第１上層ＬＣ１と、を含む。
第１下層ＬＡ１は、第１濃度でＳｉを含有し、第１厚さｔ１を有する。
第１中層ＬＢ１は、第１下層ＬＡ１の上に第１下層ＬＡ１に接して設けられる。第１中層ＬＢ１は、第１濃度よりも低い第２濃度でＳｉを含有し、第１厚さｔ１よりも厚い第２厚さｔ２を有する。
第１上層ＬＣ１は、第１中層ＬＢ１の上に第１中層ＬＢ１に接して設けられる。第１上層ＬＣ１は、第２濃度よりも低い第３濃度でＳｉを含有し、第３厚さｔ３を有する。第３厚さｔ３は、例えば、第１厚さｔ１よりも厚い。第３厚さｔ３は、例えば、第２厚さｔ２よりも厚い。第３厚さｔ３は、例えば、第２厚さｔ２以下でも良い。
主面５０ａに対して垂直な方向をＺ軸方向とする。第１下層ＬＡ１から第３上層ＬＣ１に向かう方向が＋Ｚ軸方向である。
後述するように、窒化物半導体層５５は、複数の積層体を含んでも良い。すなわち、窒化物半導体層５５は、第１積層体ＳＬ１の他に、例えば、第２積層体などをさらに含んでも良い。以下では、窒化物半導体層５５に１つの積層体（第１積層体ＳＬ１）が設けられる例について説明する。
基板５０には、例えばシリコン基板が用いられる。基板５０には、例えば、Ｓｉ（１１１）基板が用いられる。実施形態はこれに限らず、基板５０の面方位は、任意である。この他、基板５０には、サファイア、ＧａＮまたはＳｉＣなどの基板を用いても良い。
この例では、窒化物半導体ウェーハ１１０は、窒化物半導体の機能層４０をさらに含む。機能層４０は、窒化物半導体層５５の上に設けられる。機能層４０は、例えば、半導体発光素子の発光機能を有する層を含む。機能層４０は、例えば、半導体受光素子の受光機能を有する層を含む。機能層４０は、例えば、電子デバイスの整流、スイッチング及び増幅の少なくともいずれかの機能を有する層を含む。機能層４０の構成の例については、後述する。
この例では、窒化物半導体ウェーハ１１０は、下地層５１をさらに備える。下地層５１は、主面５０ａ上に設けられる、下地層５１は、基板５０と、窒化物半導体層５５（この例では、第１積層体ＳＬ１）と、の間に設けられる。
本願明細書において、「第１層の上に第２層が設けられる状態」は、第１層の上に第１層に接して第２層が配置される状態の他に、第１層の上に第３層が挿入され第３層の上に第２層が配置される状態も含む。
この例では、下地層５１は、第１下地層５１ａと、第２下地層５１ｂと、第３下地層５１ｃと、を含む。第２下地層５１ｂは、第１下地層５１ａの上に設けられる。第３下地層５１ｃは、第２下地層５１ｂの上に設けられる。
第１下地層５１ａには、例えば、ＡｌＮが用いられる。第１下地層５１ａには、例えば、低温成長のＡｌＮ層が用いられる。第１下地層５１ａは、基板５０の主面５０ａに設けられる核形成層としての機能を有することができる。第１下地層５１ａの厚さは、例えば、１０ナノメートル（ｎｍ）以上２００ｎｍ以下である。
第２下地層５１ｂには、例えば、Ａｌｚ２Ｇａ１−ｚ２Ｎ（０＜ｚ２＜１）が用いられる。第２下地層５１ｂには、例えば、ＡｌＧａＮが用いられる。第２下地層５１ｂの厚さは、例えば、１０ｎｍ以上４００ｎｍ以下である。
第３下地層５１ｂには、例えば、Ａｌｚ３Ｇａ１−ｚ３Ｎ（０≦ｚ３＜１、ｚ３＜ｚ２）が用いられる。第３下地層５１ｃには、例えば、ＧａＮが用いられる。第３下地層５１ｃの厚さは、例えば、１０ｎｍ以上３００ｎｍ以下である。
図２は、第１の実施形態に係る窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。
図２は、窒化物半導体ウェーハ１１０が、半導体発光素子に応用される場合における機能層４０の構成を例示している。
図２に表したように、この例では、機能層４０は、ｎ形半導体層１０と、ｐ形半導体層２０と、発光層３０と、を含む。ｎ形半導体層１０は、窒化物半導体層５５の上に設けられる。ｎ形半導体層１０は、窒化物半導体を含む。ｐ形半導体層２０は、ｎ形半導体層１０の上に設けられる。ｐ形半導体層２０は、窒化物半導体を含む。
発光層３０は、ｎ形半導体層１０とｐ形半導体層２０との間に設けられる。発光層３０は、複数の障壁層３１と、複数の障壁層３１の間に設けられた井戸層３２と、を含む。井戸層３２の数は、１つでも良く、複数でも良い。すなわち、発光層３０は、ＳＱＷ（Single-Quantum Well）構造、または、ＭＱＷ（Multi-Quantum Well）構造を有することができる。
障壁層３１のバンドギャップエネルギーは、井戸層３２のバンドギャップエネルギーよりも大きい。井戸層３２には、例えば、ＩｎＧａＮが用いられる。障壁層３１には、ＧａＮが用いられる。障壁層３１にＩｎＧａＮが用いられる場合は、障壁層３１におけるＩｎ組成比は、井戸層３２におけるＩｎ組成比よりも小さい。発光層３０から放出される光のピーク波長は、例えば２００ｎｍ以上１３００ｎｍ以下である。
この例では、機能層４０には、ｎ形半導体層１０が設けられている。後述するように、窒化物半導体層５５がｎ形半導体層として機能する場合があり、この場合は、ｎ形半導体層１０を省略できる。
なお、窒化物半導体ウェーハ１１０は、基板５０と、窒化物半導体層５５と、を含み、例えば、機能層４０は省略しても良い。
図１は、本実施形態に係る半導体素子２１０の構成も例示している。半導体素子２１０は、窒化物半導体の機能層４０を備える。機能層４０は、第１積層体ＳＬ１を含む窒化物半導体層５５の上に設けられる。
半導体素子２１０においては、窒化物半導体層５５を基板５０の上に形成した後に窒化物半導体層５５の少なくとも一部が除去されても良い。そして、基板５０が除去されても良い。このように、半導体素子２１０においては、窒化物半導体層５５の少なくとも一部は省略されても良い。そして、基板５０は、省略されても良い。
半導体素子２１０において、窒化物半導体層５５は、基板５０の主面５０ａの上に設けられた第１積層体ＳＬ１を含む。第１積層体ＳＬ１は、上記の第１下層ＬＡ１、第１中層ＬＢ１及び第１上層ＬＣ１を含む。これらの構成は、窒化物半導体ウェーハ１１０におけるそれらの構成と同様である。
以下、窒化物半導体ウェーハ１１０及び半導体素子２１０における窒化物半導体層５５の構成の例について説明する。
図３（ａ）及び図３（ｂ）は、窒化物半導体ウェーハの構成を例示するグラフ図である。
これらの図は、窒化物半導体層５５（第１積層体ＳＬ１）におけるＳｉ濃度のプロファイルの測定結果を例示している。図３（ａ）は、本実施形態に係る窒化物半導体ウェーハ１１０（及び半導体素子２１０）に対応する。図３（ｂ）は、参考例の窒化物半導体ウェーハ１１９に対応する。参考例の窒化物半導体ウェーハ１１９においては、第１積層体ＳＬ１に第１下層ＬＡ１と第１上層ＬＣ１とが設けられ、第１中層ＬＢ１が設けられていない。これらの図の横軸は、Ｚ軸方向の位置（深さＤ（ｎｍ））である。縦軸は、Ｓｉ濃度Ｃ（Ｓｉ）である。これらの例は、下地層５１が設けられている例である。
図３（ａ）に表したように、本実施形態に係る窒化物半導体ウェーハ１１０（半導体素子２１０）において、第１下層ＬＡ１は、第１濃度Ｃ１でＳｉを含有する。第１濃度Ｃ１は、１×１０1９ｃｍ−３以上、１×１０２２ｃｍ−３以下である。この例では、第１濃度Ｃ１は、１×１０1９ｃｍ−３以上、約２×１０２０ｃｍ−３以下である。第１濃度Ｃ１は、例えば、第１下層ＬＡ１におけるＳｉ濃度の最大値としても良い。第１濃度Ｃ１は、例えば、第１下層ＬＡ１におけるＳｉの濃度の平均値としても良い。
第１中層ＬＢ１は、第２濃度Ｃ２でＳｉを含有する。第２濃度Ｃ２は、第１濃度Ｃ１よりも低い。この例では、第２濃度Ｃ２は、約２×１０１７ｃｍ−３以上、約１×１０１９ｃｍ−３未満である。
第１上層ＬＣ１は、第３濃度Ｃ３を有する。第３濃度Ｃ３は、第２濃度Ｃ２よりも低い。この例では、第３濃度Ｃ３は、１×１０１６ｃｍ−３以上、２×１０１７ｃｍ−３未満である。第３濃度Ｃ３は、例えば、第１上層ＬＣ１におけるＳｉ濃度の最小値としても良い。第３濃度Ｃ３は、例えば、第１上層ＬＣ１におけるＳｉの濃度の平均値としても良い。
この例では、第１下層ＬＡ１の第１厚さｔ１は、約２００ｎｍである。第１中層ＬＢ１の第２厚さｔ２は、約５００ｎｍである。第１上層ＬＣ１の第３厚さｔ３は、約３００ｎｍである。
このように、実施形態においては、第１積層体ＳＬ１に、第１下層ＬＡ１、第２中層ＬＢ１及び第１上層ＬＣ１が設けられる。そして、第２濃度Ｃ２が第１濃度Ｃ１よりも低く、第３濃度Ｃ３が第２濃度Ｃ２よりも低い。そして、第２厚さｔ２が第１厚さｔ１よりも厚い。このような構成を有する窒化物半導体ウェーハ１１０（半導体素子２１０）において、窒化物半導体層５５の上面における刃状転位密度の測定結果の例は、４．３×１０８ｃｍ−２である。
一方、図３（ｂ）に表したように、参考例の窒化物半導体ウェーハ１１９においては、第１下層ＬＡ１と第１上層ＬＣ１とが設けられている。すなわち、参考例においては、Ｓｉ濃度が高い層（第１下層ＬＡ１）と、低い層（第１上層ＬＣ１）と、の２層構成を有し、中間のＳｉ濃度の第１中層ＬＢ１が設けられていない。窒化物半導体ウェーハ１１９においては、第１下層ＬＡ１の第１濃度Ｃ１は、約１×１０２０ｃｍ−３である。第１上層ＬＣ１の第３濃度Ｃ３は、約１×１０１６ｃｍ−３以上８×１０１６ｃｍ−３以下である。第１下層ＬＡ１の第１厚さｔ１は、約３０ｎｍである。
このような構成を有する窒化物半導体ウェーハ１１９において、窒化物半導体層５５の上面における刃状転位密度の測定結果は、５．３×１０９ｃｍ−２である。
一方、上記のように、実施形態においては、第１下層ＬＡ１、第１中層ＬＢ１及び第１上層ＬＣ１の３層構成が適用される。３層構成の実施形態における刃状転位密度は、２層構成の参考例における刃状転位密度の約１０分の１である。
このように、実施形態によれば、転位の少ない半導体素子及び窒化物半導体ウェーハが提供できる。
実施形態に係るこのような窒化物半導体ウェーハ１１０及び半導体素子２１０の製造方法の例について説明する。
図４は、第１の実施形態に係る窒化物半導体ウェーハの製造方法を例示するフローチャート図である。
本製造方法は、基板５０の主面５０ａの上に、第１積層体ＳＬ１を含む窒化物半導体層５５を形成する処理（ステップＳ１０１）を含む。さらに、機能層４０を形成する処理（ステップＳ２１０）が設けられても良い。第１積層体ＳＬ１は、上記の第１下層ＬＡ１、第１中層ＬＢ１及び第１上層ＬＣ１を含む。
図４に表したように、窒化物半導体層５５の形成（ステップＳ１０１）は、第１下層ＬＡ１を形成する処理（ステップＳ１１０）と、第１中層ＬＢ１を形成する処理（ステップＳ１２０）と、第１上層ＬＣ１を形成する処理（ステップＳ１３０）と、を含む。
第１下層ＬＡ１を形成においては、第１下層ＬＡ１を、第１のＶ／III比（Ｒ１）と第１の温度（Ｔ１）とで形成する。
第１中層ＬＢ１の形成においては、第１下層ＬＡ１の上に第１下層ＬＡ１に接して第１中層ＬＢ１を形成する。このとき、第１中層ＬＢ１の少なくとも一部を、第２のＶ／III比（Ｒ２）と第２の温度（Ｔ２）とで形成する。第２のＶ／III比（Ｒ２）は、第１のＶ／III比（Ｒ１）よりも低い。第２の温度（Ｔ２）は、第１の温度（Ｔ１）以上である。
第１上層ＬＣ１の形成においては、第１中層ＬＢ１の上に第１中層ＬＢ１に接して第１上層ＬＣ１を形成する。この際、第１上層ＬＣ１を、第３のＶ／III比（Ｒ３）と第３の温度（Ｔ３）とで形成する。第３のＶ／III比（Ｒ３）は、第１のＶ／III比（Ｒ１）よりも低い。第３の温度（Ｔ３）は、第２の温度（Ｔ２）よりも高い。
Ｖ／III比は、層の形成において、リアクターに単位時間に導入されるＶ族元素の数（Ｎ５）の、単位時間に導入されるIII元素の数（Ｎ３）に対する比（すなわち、Ｎ５／Ｎ３）である。
実施形態において、窒化物半導体層５５の形成には、例えば、ＭＯＶＰＥ法などが用いられる。
図５（ａ）〜図５（ｆ）は、第１の実施形態に係る窒化物半導体ウェーハの製造方法を例示する模式図である。
図５（ａ）は、窒化物半導体ウェーハ１１０（及び半導体素子２１０）の構成を例示する模式的断面図である。
図５（ｂ）〜図５（ｆ）は、窒化物半導体層５５の形成条件を例示するグラフ図である。これらの図の横軸は、時間ｔを表している。時間ｔは、図５（ａ）に例示した各層の形成位置（Ｚ軸方向における位置）に実質的に対応する。
図５（ｂ）の縦軸は、供給するＳｉを含むガスの流量Ｆ（Ｓｉ）を、規格化して表している。
図５（ｃ）の縦軸は、供給するＶ族元素を含むガスの流量Ｆ（Ｖ）を、規格化して表している。
図５（ｄ）の縦軸は、供給するIII族元素を含むガスの流量Ｆ（III）を、規格化して表している。
図５（ｅ）の縦軸は、供給するガスにおけるＶ／III比Ｒ（Ｖ／III）を表している。
図５（ｆ）の縦軸は、成膜温度Ｔを表している。
例えば、第１時刻ｔｍ１よりも前において、基板５０の主面５０ａ上に、下地層５１を形成する。このとき、例えば、Ｓｉを含むガスを導入せず、Ｓｉを含むガスの流量Ｆ０（Ｓｉ）は、０である。そして、Ｖ族元素を含むガスの流量Ｆ０（Ｖ）は、例えば、４×１０５μｍｏｌである。そして、III族元素を含むガスの流量Ｆ０（III）は、例えば、６５μｍｏｌである。このとき、供給するガスにおけるＶ／III比Ｒ０は、６５００である。そして、成膜温度Ｔ０は、１０００℃である。
その後、下地層５１の上に、第１下層ＬＡ１を形成する。例えば、第１時刻ｔｍ１から第２時刻ｔｍ２の間において、例えば、Ｓｉを含むガスの流量Ｆ１（Ｓｉ）は、９×１０−２μｍｏｌである。そして、Ｖ族元素を含むガスの流量Ｆ１（Ｖ）は、例えば、４×１０５μｍｏｌである。そして、III族元素を含むガスの流量Ｆ１（III）は、例えば、６５μｍｏｌである。このとき、供給するガスにおけるＶ／III比（第１のＶ／III比Ｒ１）は、６５００である。そして、第１の温度Ｔ１は、１０００℃である。これにより、例えば第１下層ＬＡ１の少なくとも一部が形成される。この場合は、第１下層ＬＡ１のうちの下側の一部が形成される。
第２時刻ｔｍ２において、Ｓｉを含むガスの流量を、流量Ｆ１（Ｓｉ）よりも小さくする。そして、第２時刻ｔｍ２において、Ｖ族元素を含むガスの流量Ｆ２（Ｖ）を、例えば、２×１０５μｍｏｌにする。そして、III族元素を含むガスの流量Ｆ２（III）を、例えば、１３０μｍｏｌにする。このとき、供給するガスにおけるＶ／III比（第２のＶ／III比Ｒ２）は、１５００となる。そして、温度は１０００℃のままである。これにより、第１下層ＬＡ１のうちの他の一部（上側の一部）が形成される。
第１下層ＬＡ１の上に、第１中層ＬＢ１を形成する。例えば、第１下層ＬＡ１の上記の形成の後に、第３時刻ｔｍ３までの間において、例えば、Ｓｉを含むガスの流量Ｆ２（Ｓｉ）は、０である。そして、Ｖ族元素を含むガスの流量Ｆ２（Ｖ）は、例えば、２×１０５μｍｏｌである。そして、III族元素を含むガスの流量Ｆ２（III）は、例えば、１３０μｍｏｌである。このとき、供給するガスにおけるＶ／III比（第２のＶ／III比Ｒ２）は、１５００である。そして、第２の温度Ｔ２は、１０００℃である。このように、第２のＶ／III比Ｒ２は、第１のＶ／III比Ｒ１よりも低い。これにより、例えば第１中層ＬＢ１の少なくとも一部が形成される。この場合は、第１中層ＬＢ１のうちの下側の一部が形成される。
その後、第３時刻ｔｍ３において、Ｖ族元素を含むガスの流量Ｆ（Ｖ）を大きくする。例えば、第３時刻ｔｍ３から第４時刻ｔｍ４までの間、例えば、Ｓｉを含むガスの流量Ｆ（Ｓｉ）は、０のままである。そして、Ｖ族元素を含むガスの流量Ｆ（Ｖ）は、例えば、４×１０５μｍｏｌとする（例えば流量Ｆ１（Ｖ）と同じである）。そして、III族元素を含むガスの流量Ｆ（III）は、例えば、１３０μｍｏｌとする。このとき、供給するガスにおけるＶ／III比は、３０００である。そして、成膜温度Ｔは、１０００℃である（例えば第１の温度Ｔ１と同じ）。これにより、例えば第１中層ＬＢ１のうちの残りの一部（上側の一部）が形成される。
その後、第１中層ＬＢ１の上に、第１上層ＬＣ１を形成する。例えば、第３時刻ｔｍ３よりも後の第４時刻ｔｍ４よりも後において、例えば、Ｓｉを含むガスの流量Ｆ３（Ｓｉ）は、０である。そして、Ｖ族元素を含むガスの流量Ｆ３（Ｖ）は、例えば、４×１０５μｍｏｌである。そして、III族元素を含むガスの流量Ｆ３（III）は、例えば、１３０μｍｏｌである。このとき、供給するガスにおけるＶ／III比（第３のＶ／III比Ｒ３）は、３０００である。そして、第３の温度Ｔ３は、１１００℃である。このように、第３のＶ／III比Ｒ３は、第２のＶ／III比Ｒ２よりも高い。この例では、第３のＶ／III比Ｒ３は、第１のＶ／III比Ｒ１よりも低い。そして、第３の温度Ｔ３は、第２の温度Ｔ２よりも高い。これにより、例えば第１上層ＬＣ１が形成される。
さらに、必要に応じて機能層４０を形成する。このようにして、本実施形態に係る窒化物半導体ウェーハ１１０（及び半導体素子２１０）が形成される。
図６（ａ）〜図６（ｅ）は、第１の実施形態に係る窒化物半導体ウェーハの製造方法を例示する模式的断面図である。
これらの図は、窒化物半導体ウェーハ１１０（及び半導体素子２１０）の構成を工程順に例示している。
図６（ａ）に表したように、例えば、第１時刻ｔｍ１から第２時刻ｔｍ２の間において、第１膜Ｌａｆを形成する。第１膜Ｌａｆは、第１下層ＬＡ１の少なくとも一部となる。第１膜Ｌａｆは、基板５０の主面５０ａの上に（この例では、下地層５１の上に）、島状に形成される。第１膜Ｌａｆが形成されていない部分から、下地層５１が露出している。第１膜Ｌａｆは、例えば、ＳｉＮの構成を有していても良い。
図６（ｂ）に表したように、例えば、第２時刻ｔｍ２から第３時刻ｔｍ３の間において、窒化物半導体の第２膜Ｌｂｆを形成する。第２膜Ｌｂｆは、第１下層ＬＡ１の少なくとも一部となる。また、第２膜Ｌｂｆの一部は、第１中層ＬＢ１となっても良い。第２膜Ｌｂｆは、例えば、島状の第１膜Ｌａｆの上では、実質的に形成されない。または、第１膜Ｌａｆの上における結晶の成長速度は、それ以外（下地層５１）の上における成長速度よりも遅い。第２膜Ｌｂｆは、第１膜Ｌａｆが形成されていない部分から露出している下地層５１の上に、選択的に形成される。
図６（ｃ）に表したように、第２膜Ｌｂｆの形成をさらに続けると、第２膜Ｌｂｆの厚さ（高さ）が、増大する。このとき、転位ＤＩ（貫通転位）が、第２膜Ｌｂｆ中に形成される。転位ＤＩが延びる方向は、主にＺ軸方向に沿っている。すなわち、この段階では、転位ＤＩは縦方向に延びる。
図６（ｂ）及び図６（ｃ）に例示した処理においては、第２膜Ｌｂｆが縦方向に成長する条件で、第２膜Ｌｂｆが成長される。第２膜Ｌｂｆが縦方向に成長する条件（縦方向成長モード）においては、縦方向（Ｚ軸方向に沿う方向）における成長速度が、横方向（Ｚ軸方向に対して垂直な方向）における成長速度よりも大きい。縦方向成長モードにおいては、上記の第２のＶ／III比Ｒ２及び第２の温度Ｔ２が採用される。上記のように、第２のＶ／III比Ｒ２は、第１のＶ／III比Ｒ１より低い。第２の温度Ｔ２は、第１の温度Ｔ１以上である。
その後、第３時刻ｔｍ３の後では、供給するガスにおけるＶ／III比を第２のＶ／III比Ｒ２よりも高くする。そして、第４時刻ｔｍ４で成膜温度Ｔを、第２の温度Ｔ２よりも高い第３の温度Ｔ３にする。これにより、形成される膜は、横方向に成長するようになる。横方向に成長する条件（横方向成長モード）においては、縦方向の成長速度よりも横方向の成長速度の方が大きい。
すなわち、図６（ｄ）に表したように、第２膜Ｌｂｆの形成の後に、第３膜Ｌｃｆを形成する。第３膜Ｌｃｆは、第１膜Ｌａｆを覆うように成長する。
このとき、第３膜Ｌｃｆは、横方向に成長し、転位ＤＩの延びる方向は、横方向になる。転位ＤＩの延びる方向が、縦方向から横方向に曲がる。横方向に曲がった複数の転位が、互いに合体する。転位ＤＩの一部が消失する。このため、縦方向に延びる転位ＤＩの数（密度）が減少する。このため、第３膜Ｌｃｆにおいては、例えば、第２膜Ｌｂｆよりも転位密度が減少する。なお、一部の転位ＤＩは、第３膜Ｌｃｆの形成中にも縦方向に延び続けてもよい。この成膜において、第３膜Ｌｃｆの表面の平坦性は、第２膜Ｌｂｆの平坦性よりも高い。
図６（ｅ）に表したように、第４時刻ｔｍ４よりも後の時刻において、第１上層ＬＣ１を形成する。第１上層ＬＣ１は、例えば、横方向に成長するように形成される。これにより、第１上層ＬＣ１に存在する複数の転位が、互いに合体する。これにより、さらに、転位密度が減少する。
図６（ｅ）に表したように、第１膜Ｌａｆと、第２膜Ｌｂｆの少なくとも一部と、により、第１下層ＬＡ１が形成される。そして、第３膜Ｌｃｆにより、第１中層ＬＢ１の少なくとも一部が形成される。第２膜Ｌｂｆの一部が、第１中層ＬＢ１に含まれても良い。この成膜において、第１上膜ＬＣ１の表面は、平坦化する。
第１中層ＬＢ１（第３膜Ｌｃｆ）において、転位密度が十分に低減されている場合は、第１上層ＬＣ１は、縦方向モードで形成されても良い。
このように、本実施形態においては、第１中層ＬＢ１及び第１上層ＬＣ１の少なくとも一部における転位ＤＩの少なくとも一部は、下から上に向かって、縦方向（主面５０ａに対して垂直な方向に沿う方向）から、横方向（主面５０ａに沿う方向）に曲がる。これにより、転位密度が減少できる。
これにより、第１上層ＬＣ１における転位密度は、第１下層ＬＡ１における転位密度よりも低くできる。また、このような窒化物半導体層５５の上に形成された機能層４０においても転位密度は低くできる。すなわち、実施形態においては、機能層４０における転位密度は、第１下層ＬＡ１における転位密度よりも低い。
図７は、第１の実施形態に係る窒化物半導体ウェーハの構成を例示する顕微鏡写真像である。
図７は、窒化物半導体ウェーハ１１０（及び半導体素子２１０）の断面ＴＥＭ（Transmission Electron Microscope）像を例示している。
図７から分かるように、第１中層ＬＢ１中において、転位ＤＩが、縦方向（Ｚ軸方向に沿う方向）から横方向（主面５０ａに沿う方向）に折れ曲がっている。これにより、転位密度が減少する。第１中層ＬＢ１よりも上側の層において、転位の少ない高品位の窒化物半導体層が得られる。
一方、図３（ｂ）に関して説明した参考例の窒化物半導体ウェーハ１１９においては、例えば、第１中層ＬＢ１の形成を行わない。このため、図６（ｃ）及び図６（ｄ）に関して説明した成長が行われない。このため、第１下層ＬＡ１に存在する転位ＤＩが消失し難く、転位ＤＩが残る。このため、転位密度は高い。
これに対して、実施形態においては、島状の第１膜Ｌａｆの形成と、縦方向成長モードによる第２膜Ｌｂｆの成長と、横方向成長モードによる第３膜Ｌｃｆと、が採用される。これにより、転位密度が減少できる。
本実施形態においては、第１膜Ｌａｆは島状に形成され、島の大きさ、及び、島どうしの間隔は、比較的大きく設定される。これにより、図６（ｂ）〜図６（ｄ）に関して説明した成長が効率的に実施される。
図８（ａ）及び図８（ｂ）は、窒化物半導体ウェーハの構成を例示する顕微鏡写真像である。
これらの図は、窒化物半導体層５５の形成途中の結晶の表面のＳＥＭ（Scanning Electron Microscope）像を例示している。図８（ａ）は、実施形態に係る窒化物半導体ウェーハ１１０（及び半導体素子２１０）に対応する。図８（ｂ）は、参考例に対応する。参考例においては、第２膜Ｌｂｆ及び第３膜Ｌｃｆを形成しない。
図８（ａ）は、実施形態において、第２膜Ｌｂｆの形成後の試料の表面を表している。像中の粒が、島状の第１膜Ｌａｆの形状に対応する。像中の粒以外の部分が、第１膜Ｌａｆで覆われていない表面から成長した第２膜Ｌｂｆに対応する。図８（ｂ）から分かるように、実施形態においては、粒のサイズは、約０．２マイクロメートル（μｍ）以上、約１μｍ以下程度である。
図８（ｂ）から分かるように、参考例においては、粒のサイズは、約０．１μｍ程度のものが多く、粒のサイズが小さい。参考例においては、転位密度が高い。
実施形態において、第１下層ＬＡ１の第１厚さｔ１は、例えば、１０ｎｍ以上５００ｎｍ以下である。第１中層ＬＢ２の第２厚さｔ１は、例えば２００ｎｍ以上８００ｎｍ以下であり、第１厚さｔ１よりも厚い。第１上層ＬＣ１の第３厚さｔ３は、例えば、１００ｎｍ以上８００ｎｍ以下であり、第２厚さｔ２よりも薄い。
第１厚さｔ１は、例えば、１０ｎｍ以上３５０ｎｍ未満である。第２厚さｔ２は、例えば、３５０ｎｍ以上８００ｎｍ以下である。第３厚さｔ３は、例えば、１００ｎｍ以上３５０ｎｍ未満である。
第１下層ＬＡ１におけるＳｉの濃度（第１濃度Ｃ１）は、例えば、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３未満である。第１中層ＬＢ１におけるＳｉの濃度（第２濃度Ｃ２）は、例えば、２×１０１７ｃｍ−３以上１×１０１９ｃｍ−３未満である。第１上層ＬＣ１におけるＳｉの濃度（第３濃度Ｃ３）は、例えば、２×１０１７ｃｍ−３未満である。
実施形態において、図５（ｂ）に関して説明したように、例えば、第１下層ＬＡ１の形成の少なくとも一部において、Ｓｉが高濃度で導入される。そして、例えば、第１中層ＬＢ１の形成（例えば、第２膜Ｌｂｆ及び第３膜Ｌｃｆの形成）においては、Ｓｉは導入されなくても良い。例えば、第２時刻ｔｍ２よりも後に（例えば、第２時刻ｔｍ２〜第３時刻ｔｍ３）において、高温の第２の温度Ｔ２（第１の温度Ｔ１よりも高い温度）が適用される。この高温の第２の温度Ｔ２の処理において、成長モードは縦方向から横方向に変わり、第１膜Ｌａｆに含まれるＳｉ原子が、第２膜Ｌｂｆに取り込まれる。また、Ｓｉ原子は、第３膜Ｌｃｆにさらに取り込まれる。これにより、第２膜Ｌｂｆ及び第３膜Ｌｃｆによる第１中層ＬＢ１中にＳｉが取り込まれる。これにより、第１中層ＬＢ１においては、第２濃度Ｃ２が得られる。このような処理を行うと、第１中層ＬＢ１において、Ｓｉ濃度は、厚さ方向において変化する。
図３（ａ）に表したように、第１中層ＬＢ１は、第１下側部分ＬＢａ１と、第１上側部分ＬＢｂ１と、を有する。第１上側部分ＬＢｂ１は、第１下側部分ＬＢａ１と第１上層ＬＣ１との間に設けられる。このとき、第１下側部分ＬＢａ１におけるＳｉの濃度は、第１上側部分ＬＢｂ１におけるＳｉの濃度よりも高い。
このように、第１中層ＬＢ１において、Ｓｉの濃度の分布が形成される。このような場合、第１中層ＬＢ１におけるＳｉ濃度（第２濃度Ｃ２）は、例えば、第１下側部分ＬＢａ１におけるＳｉ濃度と、第１上側部分ＬＢｂ１におけるＳｉ濃度と、の平均とすることができる。
例えば、第１下側部分ＬＢａ１における厚さに対するＳｉの濃度の変化率は、第１上側部分ＬＢｂ１における厚さに対するＳｉの濃度の変化率よりも低い。
本実施形態において、第１下層ＬＡ１、第１中層ＬＢ１及び第１上層ＬＣ１には、例えば、ＧａＮが用いられる。第１下層ＬＡ１、第１中層ＬＢ１及び第１上層ＬＣ１に、ＡｌＧａＮを用いても良い。
第１下層ＬＡ１は、例えば、Ａｌｘａ１Ｉｎｙａ１Ｇａ１−ｘａ１−ｙａ１Ｎ（０＜ｘａ１≦１、０≦ｙａ１＜１）でも良い。第１中層ＬＢ１は、例えば、Ａｌｘｂ１Ｉｎｙｂ１Ｇａ１−ｘｂ１−ｙｂ１Ｎ（０＜ｘｂ１≦１、０≦ｙｂ１＜１）でも良い。第１上層ＬＣ１は、例えば、Ａｌｘｃ１Ｉｎｙｃ１Ｇａ１−ｘｃ１−ｙｃ１Ｎ（０＜ｘｃ１≦１、０≦ｙｃ１＜１）でも良い。
ｘｂ１は、例えば、ｘａ１と同じである。ｘｂ１は、ｘａ１と異なっても良い。ｘｃ１は、例えば、ｘａ１と同じである。ｘｃ１は、ｘａ１と異なっても良い。ｘｃ１は、例えば、ｘｂ１と同じである。ｘｃ１は、ｘｂ１と異なっても良い。
ｙｂ１は、例えば、ｙａ１と同じである。ｙｂ１は、ｙａ１と異なっても良い。ｙｃ１は、例えば、ｙａ１と同じである。ｙｃ１は、ｙａ１と異なっても良い。ｙｃ１は、例えば、ｙｂ１と同じである。ｙｃ１は、ｙｂ１と異なっても良い。
本実施形態において、第１上層ＬＣ１の格子定数を第１中層ＬＢ１の格子定数よりも大きく設定しても良い。第１中層ＬＢ１の格子定数を第１下層ＬＡ１の格子定数よりも大きく設定しても良い。すなわち、下から上に向けて格子定数を大きくする。第１上層ＬＣ１に圧縮応力が加わる。第１中層ＬＢ１に圧縮応力が加わる。
例えば、基板５０としてシリコンを用いた場合、シリコンと窒化物半導体層５５との間の熱膨張係数の差に起因して、窒化物半導体層５５の形成における高い温度から室温にしたときに、窒化物半導体層５５に引っ張り応力が印加されてクラックが生じる場合がある。
このような場合において、第１上層ＬＣ１に圧縮応力を加え、第１中層ＬＢ１に圧縮応力を加える構成を採用することで、結晶成長中に、窒化物半導体層５５に圧縮応力（圧縮歪み）を蓄える。これにより、例えば、熱膨張係数の差に起因したクラックを抑制できる。
本実施形態において、例えば、シリコンの基板５０の主面５０ａ上に、例えば、第１下地層５１ａとなる低温成長ＡｌＮ層を形成する。第１下地層５１ａの形成温度は、例えば、９００℃以下である。第１下地層５１ａの形成温度は、例えば約７００℃である。第１下地層５１ａの厚さは、例えば３０ｎｍである。必要に応じて、第１下地層５１ａの上に第２下地層５１ｂ（例えばＡｌＧａＮ層）を形成する。必要に応じて、第２下地層５１ｂの上に第３下地層５１ｃ（例えばＧａＮ層）を形成する。これにより、下地層５１が形成される。このような下地層５１の上に、上記の窒化物半導体層５５が形成される。
実施形態において、窒化物半導体層５５の上に、例えば、ｎ形半導体層１０となるｎ形ＧａＮ層が形成される。ｎ形半導体層１０の形成温度は、例えば１１００℃である。ｎ形半導体層１０には、例えばＳｉがドープされる。ｎ形半導体層１０の厚さは、例えば、２μｍである。
ｎ形半導体層１０の上に、発光層３０が形成される。発光層３０の形成においては、例えば、井戸層３２となるＩｎ０．１５Ｇａ０．８５Ｎ層と、障壁層３１となるＧａＮ層と、が例えば７００℃以上９００℃以下の温度で積層される。
発光層３０の上に、ｐ形半導体層２０となるｐ形ＧａＮ層が形成される。ｐ形半導体層２０には、Ｍｇがドーピングされる。ｐ形半導体層２０の形成温度は、例えば９５０℃である。
これにより、本実施形態に係る窒化物半導体ウェーハ１１０が形成される。さらに、この後、ｐ側電極及びｎ側電極を形成した後、個別の素子に分断することで、半導体素子２１０（半導体発光素子）が形成される。
（第２の実施形態）
図９は、第２の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図９は、本実施形態に係る半導体素子２１１の構成も例示している。
図９に表したように、本実施形態に係る窒化物半導体ウェーハ１１１（及び半導体素子２１１）においても、基板５０と、窒化物半導体層５５と、が設けられる。本実施形態においては、窒化物半導体層５５は、第１積層体ＳＬ１に加えて、第２積層体ＳＬ２をさらに含む。このように、窒化物半導体層５５に複数の積層体が設けられる。これ以外の構成は、第１の実施形態と同様なので説明を省略する。
この例では、窒化物半導体層５５は、第３積層体ＳＬ３をさらに含む。窒化物半導体層５５に設けられる積層体の数は、例えば、２以上１０以下である。但し、数は任意である。
第２積層体ＳＬ２は、窒化物半導体の第２下層ＬＡ２と、窒化物半導体の第２中層ＬＢ２と、窒化物半導体の第２上層ＬＣ２と、を含む。
第２下層ＬＡ２は、第１上層ＬＣ１の上に設けられる。第２下層ＬＡ２は、第４濃度でＳｉを含有し、第４厚さｔ４を有する。
第２中層ＬＢ２は、第２下層ＬＡ２の上に第２下層ＬＡ２に接して設けられる。第２中層ＬＢ２は、第５濃度でＳｉを含有し、第５厚さｔ５を有する。第５濃度は、第４濃度よりも低い。第５厚さｔ５は、第４厚さｔ４よりも厚い。
第２上層ＬＣ２は、第２中層ＬＢ２の上に第２中層ＬＢ２に接して設けられる。第２上層ＬＣ２は、第６濃度でＳｉを含有し、第６厚さｔ６を有する。第６濃度は、第５濃度よりも低い。第６厚さｔ６は、例えば、第４厚さｔ４よりも厚い。第６厚さｔ６は、例えば、第５厚さｔ５よりも厚い。第６厚さｔ６は、例えば、第５厚さｔ５以下でも良い。
第３積層体ＳＬ３は、窒化物半導体の第３下層ＬＡ３と、窒化物半導体の第３中層ＬＢ３と、窒化物半導体の第３上層ＬＣ３と、を含む。
第３下層ＬＡ３は、第２上層ＬＣ２の上に設けられる。第３下層ＬＡ３は、第７濃度でＳｉを含有し、第７厚さを有する。
第３中層ＬＢ３は、第３下層ＬＡ３の上に第３下層ＬＡ３に接して設けられる。第３中層ＬＢ３は、第８濃度でＳｉを含有し、第８厚さを有する。第８濃度は、第７濃度よりも低い。第８厚さは、第７厚さよりも厚い。
第３上層ＬＣ３は、第３中層ＬＢ３の上に第３中層ＬＢ３に接して設けられる。第３上層ＬＣ３は、第９濃度でＳｉを含有し、第９厚さを有する。第９濃度は、第８濃度よりも低い。第９厚さは、例えば、第７厚さよりも厚い。第９厚さは、例えば、第８厚さよりも厚い。第９厚さは、例えば、第８厚さ以下でも良い。
例えば、第２下層ＬＡ２、第２中層ＬＢ２及び第２上層ＬＣ２の構成のそれぞれは、第１下層ＬＡ１、第１中層ＬＢ１及び第１上層ＬＣ１の構成のそれぞれと同じでも良く、異なっても良い。製造工程の簡便さから、同じ構成を採用しても良い。
例えば、第３下層ＬＡ３、第３中層ＬＢ３及び第３上層ＬＣ３の構成のそれぞれは、第１下層ＬＡ１、第１中層ＬＢ１及び第１上層ＬＣ１の構成のそれぞれと同じでも良く、異なっても良い。製造工程の簡便さから、同じ構成を採用しても良い。
本実施形態において、第２積層体ＳＬ２及び第３積層体ＳＬ３の製造条件には、第１積層体ＳＬ１の製造条件及びその変形を適用できる。本実施形態においても、転位密度を低減できる。複数の積層体を設けることで、１つの積層体を設ける場合よりも、転位密度をさらに低減できる。
実施形態において、積層体を複数設けることで、窒化物半導体層５５の少なくとも一部は、ｎ形半導体として機能することができる。従って、本実施形態において、窒化物半導体層５５の上に機能層４０を設ける場合、機能層４０に設けられるｎ形半導体層を省略することができる。
図１０は、第２の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１０は、本実施形態に係る半導体素子２１１の構成も例示している。
図１０に表したように、本実施形態に係る窒化物半導体ウェーハ１１１（及び半導体素子２１１）において、設けられる機能層４０は、窒化物半導体の発光層３０と、窒化物半導体のｐ形半導体層２０と、を含む。この例では、発光層３０は、窒化物半導体層５５と接する。
発光層３０は、上記の窒化物半導体層５５の上に設けられる。ｐ形半導体層２０は、発光層３０の上に設けられる。そして、ｎ形半導体層として、Ｓｉを含有する窒化物半導体層５５が用いられる。この構成により、工程が省略できる。
（第３の実施の形態）
第３の実施形態は、半導体素子に係る。
実施形態に係る半導体素子は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。実施形態に係る半導体素子は、第１の実施形態及び第２の実施形態に係るウェーハを基に製造される。
第３の実施形態に係る半導体素子は、例えば、第１の実施形態に関して説明した半導体素子２１０、及び、第２の実施形態に関して説明した半導体素子２１１を含む。以下では、本実施形態に関して、別の例について説明する。
図１１は、第３の実施形態に係る半導体素子の構成を例示する模式的断面図である。
図１１に表したように、本実施形態に係る半導体素子２１２は、上記の実施形態に係る窒化物半導体層５５と、機能層４０と、を含む。機能層４０は、窒化物半導体層５５の上に形成されている。すなわち、この例では、窒化物半導体層５５及び機能層４０が形成された後に、基板５０（及び下地層５１）が除去されている。
この例では、窒化物半導体層５５には、複数の積層体（第１積層体ＳＬ１、第２積層体ＳＬ２及び第３積層体ＳＬ３など）が設けられている。そして、窒化物半導体層５５の表面に凹凸５５ｕｅが設けられている。窒化物半導体層５５は、機能層４０に対向する上面５５ｕと、上面とは反対側の下面５５ｌと、を有する。凹凸５５ｕｅは、下面５５ｌに設けられている。
凹凸５５ｕｅの深さは、例えば、機能層４０に設けられる発光層３０から放出される光の波長の１／２以上である。凹凸５５ｕｅの深さは、例えば、２００ｎｍ以上である。凹凸５５ｕｅの深さは、発光層３０から放出される光の波長の５倍以下である。凹凸５５ｕｅの深さは、例えば、２μｍ以下である。
凹凸５５ｕｅを設けることで、発光層３０から放出される光の進行方向を変化させることができる。これにより、光取り出し効率が向上する。
図１２は、第３の実施形態に係る半導体素子の構成を例示する模式的断面図である。
図１２に表したように、本実施形態に係る半導体素子２１３において、ｎ形半導体層１０は、第１部分１１と、第２部分１２と、を有している。第２部分１２は、Ｚ軸方向に対して垂直な方向に沿って、第１部分１１と並ぶ。第２部分１２の上に、発光層３０が設けられている。発光層３０の上に、ｐ形半導体層２０が設けられている。
第１部分１１の上に、第１部分１１に電気的に接続された第１電極１０ｅが設けられている。第２部分１２の上のｐ形半導体層２０の上に、ｐ形半導体層２０に電気的に接続された第２電極２０ｅが設けられている。第１電極１０ｅ及び第２電極２０ｅを介して、発光層３０に電流が供給され、発光層３０から光が放出される。
図１３は、第３の実施形態に係る半導体素子の構成を例示する模式的断面図である。
図１３に表したように、本実施形態に係る半導体素子２１４においては、機能層４０において、ｎ形半導体層１０が省略されている。窒化物半導体層５５が、ｎ形半導体層として機能する。
窒化物半導体層５５は、第１部分５５ｐと、第２部分５５ｑと、を有している。第２部分５５ｑは、Ｚ軸方向に対して垂直な方向に沿って、第１部分５５ｐと並ぶ。第２部分５５ｐの上に、発光層３０が設けられている。発光層３０の上に、ｐ形半導体層２０が設けられている。この例では、発光層３０は、窒化物半導体層５５（第２部分５５ｑ）と接する。
第１部分５５ｐの上に、第１部分５５ｐに電気的に接続された第１電極１０ｅが設けられている。第２部分５５ｑの上のｐ形半導体層２０の上に、ｐ形半導体層２０に電気的に接続された第２電極２０ｅが設けられている。
本実施形態に係る半導体素子２１２、２１３及び２１４において、窒化物半導体層５５において転位が少なく、その結果、機能層４０においても転位が少ない。これにより、例えば効率が高い特性（例えば発光効率）が得られる。
図１４は、第３の実施形態に係る半導体素子の構成を例示する模式的断面図である。
図１４に表したように、本実施形態に係る半導体素子２２０においては、機能層４０として、ｎ形半導体層７１と、アンドープ半導体層７１ａと、上側半導体層７２と、が設けられる。さらに、半導体素子２２０は、ソース電極７３、ドレイン電極７４、及び、ゲート電極７５をさらに含む。
ｎ形半導体層７１は、窒化物半導体層５５の上に設けられる。アンドープ半導体層７１ａは、ｎ形半導体層７１の上に設けられる。上側半導体層７２は、アンドープ半導体層７１ａの上に設けられる。上側半導体層７２のバンドギャップエネルギーは、ｎ形半導体層７１のバンドギャップエネルギーよりも大きい。
アンドープ半導体層７１ａは、チャネル層となる。上側半導体層７２は、バリア層となる。例えば、上側半導体層７２は、アンドープ半導体層７１ａとヘテロ接合をしている。
ｎ形半導体層７１は、例えば、不純物を含まないアンドープのＡｌαＧａ１−αＮ（０≦α≦１）を含む。アンドープ半導体層７１ａは、例えば、ｎ型半導体層７１と同じＡｌ組成を有するＡｌαＧａ１−αＮ（０≦α≦１）を含む。上側半導体層７２は、例えばアンドープまたはｎ形のＡｌβＧａ１−βＮ（０≦β≦１、α＜β）を含む。例えば、ｎ形半導体層７１にはアンドープのＧａＮ層が用いられる。上側半導体層７２には、アンドープまたはｎ形のＡｌＧａＮ層が用いられる。
上側半導体層７２の上に、ソース電極７３、ドレイン電極７４、及び、ゲート電極７５が設けられる。ドレイン電極７４は、ソース電極７３と離間している。ソース電極７３及びドレイン電極７４は、上側半導体層７２の表面とオーミック接触をしている。ソース電極７３とドレイン電極７４との間に、ゲート電極７５が設けられる。ゲート電極７５は、上側半導体層７２の表面とショットキー接触をしている。
上側半導体層７２の格子定数は、アンドープ半導体層７１ａの格子定数よりも小さい。これにより、上側半導体層７２に歪みが生じる。ピエゾ効果により、上側半導体層７２内にピエゾ分極が生じる。その結果、アンドープ半導体層７１ａにおける上側半導体層７２との界面付近に２次元電子ガス７１ｇが形成される。
半導体素子２２０において、ゲート電極７５に印加するゲート電圧を制御することで、ゲート電極７５下の２次元電子ガス７１ｇの濃度が変化し、ソース電極７３とドレイン電極７４との間に流れる電流が制御される。半導体素子２２０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
半導体素子２２０においては、窒化物半導体層５５において転位が少なく、その結果、機能層４０においても転位が少ない。これにより、性能が安定し、さらに、信頼性が向上できる。
（第４の実施形態）
本実施形態は、窒化物半導体層の形成方法に係る。
本製造方法においては、例えば、図４、図５（ａ）〜図５（ｆ）、及び、図６（ａ）〜図６（ｅ）に関して説明した処理が行われる。
本製造方法は、基板５０の主面５０ａの上に、第１積層体ＳＬ１を含む窒化物半導体層５５を形成する工程（ステップＳ１０１）を含む。
第１積層体ＳＬ１は、上記の第１下層ＬＡ１と、上記の第１中層ＬＢ１と、上記の第１上層ＬＣ１と、を含む。
窒化物半導体層５５の形成（ステップＳ１０１）は、第１下層ＬＡ１を形成する工程（ステップＳ１１０）と、第１中層ＬＢ１を形成する工程（ステップＳ１２０）と、第１上層ＬＣ１を形成する工程（ステップＳ１３０）と、を含む。
ステップＳ１１０では、第１のＶ／III比Ｒ１と第１の温度Ｔ１とで、第１下層ＬＡ１を形成する。
ステップＳ１２０では、第１下層ＬＡ１の上に第１下層ＬＡ１に接して、第１中層ＬＢ１の少なくとも一部を、第２のＶ／III比Ｒ２と第２の温度Ｔ２とで、形成する。第２のＶ／III比Ｒ２は、第１のＶ／III比Ｒ１よりも低い。
ステップＳ１３０では、第１中層ＬＢ１の上に第１中層ＬＢ２に接して第１上層ＬＣ１を、第３のＶ／III比Ｒ３と第３の温度Ｔ３とで形成する。第３のＶ／III比Ｒ３は、第１のＶ／III比Ｒ１よりも低く、第２のＶ／III比Ｒ２よりも高い。第３の温度Ｔ３は、第２の温度Ｔ２よりも高い。
これにより、窒化物半導体層５５において、転位密度を減少させることができる。
本実施形態において、第１下層ＬＡ１の形成は、主面５０ａの上に形成された下地層５１の上に、第１下層ＬＡ１となるＳｉを含む第１膜Ｌａｆを不連続な島状に形成することを含む。
第１中層ＬＢ１の形成は、窒化物半導体の第２膜Ｌｂｆの形成と、窒化物半導体の第３膜Ｌｃｆの形成と、を含む。第２膜Ｌｂｆの形成においては、上記の不連続な島状の第１膜で覆われていない下地層５１の上に、第２膜Ｌｂｆを形成する。第３膜Ｌｃｆの形成は、第２膜Ｌｂｆの上に、主面５０ａに対して平行な方向に、窒化物半導体を含む第３膜Ｌｃｆを成長させて、第１膜Ｌａｆを第３膜Ｌｃｆで覆う。
本製造方法において、第１上層ＬＣ１における転位密度は、第１下層ＬＡ１における転位密度よりも低い。
本製造方法において、第１中層ＬＢ１の形成は、第１中層ＬＢ１に含まれる転位の少なくとも一部を、下から上に向かって、主面５０ａに対して垂直な方向に沿う方向から主面５０ａに沿う方向に曲げることを含む。
第１上層ＬＣ１の形成は、第１上層ＬＣ１に含まれる転位の少なくとも一部を、下から上に向かって、主面５０ａに対して垂直な方向に沿う方向から主面５０ａに沿う方向に曲げることを含んでも良い。
本製造方法において、窒化物半導体層５５は、第１積層体ＳＬ１の上に設けられた第２積層体ＳＬ２をさらに含んでも良い。
第２積層体ＳＬ２は、窒化物半導体の第２下層ＬＡ２と、窒化物半導体の第２中層ＬＢ２と、窒化物半導体の第２上層ＬＣ２と、を含む。第２下層ＬＡ２は、第１上層ＬＣ１の上に設けられる。第２下層ＬＡ２は、第４濃度でＳｉを含有し第４厚さｔ４を有する。第２中層ＬＢ２は、第２下層ＬＡ２の上に第２下層ＬＡ２に接して設けられる。第２中層ＬＢ２は、第４濃度よりも低い第５濃度でＳｉを含有し、第４厚さｔ４よりも厚い第５厚さｔ５を有する。第２上層ＬＣ２は、第２中層ＬＢ２の上に第２中層ＬＢ２に接して設けられる。第２上層ＬＣ２は、第５濃度よりも低い第６濃度でＳｉを含有し、第６厚さｔ６を有する。
このとき、窒化物半導体層５５の形成は、第２下層ＬＡ２の形成と、第２中層ＬＢ２の形成と、第２上層ＬＣ２の形成と、をさらに含む。
第２下層ＬＡ２の形成では、第２下層ＬＡ２を、第４のＶ／III比と、第４の温度とで形成する。
第２中層ＬＢ２の形成は、第２下層ＬＡ２の上に第２下層ＬＡ２に接して、第２中層ＬＢ２の少なくとも一部を、第４のＶ／III比よりも低い第５のＶ／III比と、第４の温度以上の第５の温度と、で形成することを含む。
第２上層ＬＣ２の形成は、第２中層ＬＢ２の上に第２中層ＬＢ２に接して、第２上層ＬＣ２を、第４のＶ／III比よりも低く第５のＶ／III比よりも高い第６のＶ／III比と、第５の温度よりも高い第６の温度と、で形成することを含む。
これにより、第２積層体ＳＬ２において、さらに転位を減少させることができる。
このように、本実施形態において、複数の積層体を形成しても良い。この場合には、上側の積層体（例えば、第２積層体ＳＬ２）における第１膜Ｌａｆの形成において、下地層は、下側の積層体（第１積層体ＳＬ１であり、具体的には第１上層ＬＣ１）となる。例えば、第３積層体ＳＬ３における第１膜Ｌａｆの形成において、下地層は、第２積層体ＳＬ２であり、具体的には第２上層ＬＣ２となる。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法（ＨＶＰＥ）法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。
不純物の原料には、例えば、以下を用いることができる。Ｓｉの原料ガスとして、例えば、シラン（ＳｉＨ４）を用いることができる。Ｍｇの原料として、例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。Ｍｎの原料として、例えば、トリカルボニルマンガン（ＭＭＴ）を用いることができる。Ｆｅの原料として、例えば、鉄カルボニル（Ｆｅ（ＣＯ）５）、フェロセン（Ｃｐ２Ｆｅ）を用いることができる。酸素（Ｏ）の原料として、例えば、酸素プラズマを用いることができる。
実施形態によれば、転位の少ない半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体層の形成方法が提供される。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、窒化物半導体ウェーハまたは半導体素子に含まれる基板、窒化物半導体層、積層体、下層、中層、上層、機能層、ｎ形半導体層、発光層、ｐ形半導体層、下地層、及び、電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体層の形成方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体層の形成方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…ｎ形半導体層、 １０ｅ…第１電極、 １１…第１部分、 １２…第２部分、 ２０…ｐ形半導体層、 ２０ｅ…第２電極、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４０…機能層、 ５０…基板、 ５０ａ…主面、 ５１…下地層、 ５１ａ〜５１ｃ…第１〜第３下地層、 ５５…窒化物半導体層、 ５５ｌ…下面、 ５５ｐ…第１部分、 ５５ｑ…第２部分、 ５５ｕ…上面、 ５５ｕｅ…凹凸、 ７１…ｎ形半導体層、 ７１ａ…アンドープ半導体層、 ７１ｇ…２次元電子ガス、 ７２…上側半導体層、 ７３…ソース電極、 ７４…ドレイン電極、 ７５…ゲート電極、 １１０、１１１、１１９…窒化物半導体ウェーハ、 ２１０〜２１４、２２０…半導体素子、 Ｃ（Ｓｉ）…濃度、 Ｃ１〜Ｃ３…第１〜第３濃度、 Ｄ…深さ、 Ｆ０（III）、Ｆ１(III）、Ｆ２（III）、Ｆ３（III）…流量、 Ｆ０（Ｖ）、Ｆ１(Ｖ）、Ｆ２（Ｖ）、Ｆ３（Ｖ）…流量、 Ｆ（Ｓｉ）…流量、 ＬＡ１〜ＬＡ３…第１〜第３下層、 ＬＢ１〜ＬＢ３…第１〜第３中層、 ＬＢａ１…第１下側部分、 ＬＢｂ１…第１上側部分、 ＬＣ１〜ＬＣ３…第１〜第３上層、 Ｌａｆ…第１膜、 Ｌｂｆ…第２膜、 Ｌｃｆ…第３膜、 Ｒ（Ｖ／III）、Ｒ０…Ｖ／III比、 Ｒ１〜Ｒ３…第１〜第３の比、 ＳＬ１〜ＳＬ３…第１〜第３積層体、 Ｔ、Ｔ０…成膜温度、 Ｔ１〜Ｔ３…第１〜第３の温度、 ｔ…時間、 ｔ１〜ｔ６…第１〜第６厚さ、 ｔｍ１〜ｔｍ４…第１〜第４時刻

Claims (5)

  1. シリコン基板の主面の上に設けられたＡｌＮ及びＡｌＧａＮの少なくともいずれかを含む下地層の上に、直接、第１積層体を含む窒化物半導体層を形成する工程を備え、
    前記第１積層体は、第１濃度でＳｉを含有し第１厚さを有する、窒化物半導体の第１下層と、前記第１下層の上に前記第１下層に接して設けられ前記第１濃度よりも低い第２濃度でＳｉを含有し前記第１厚さよりも厚い第２厚さを有する、窒化物半導体の第１中層と、前記第１中層の上に前記第１中層に接して設けられ前記第２濃度よりも低い第３濃度でＳｉを含有し第３厚さを有する、窒化物半導体の第１上層と、を含み、前記第１厚さが、１０ナノメートル以上３５０ナノメートル未満であり、前記第２厚さが、２００ナノメートル以上８００ナノメートル以下であり前記第１厚さよりも厚く、前記第３厚さが、１００ナノメートル以上８００ナノメートル以下であり前記第２厚さよりも薄く、前記第１濃度が、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３未満であり、前記第２濃度が、２×１０１７ｃｍ−３以上１×１０１９ｃｍ−３未満であり、前記第３濃度が、２×１０１７ｃｍ−３未満であって、
    前記窒化物半導体層の前記形成は、
    前記第１下層の少なくとも一部を第１のＶ／III比と第１の温度とで形成する工程と、
    前記第１下層の上に前記第１下層に接して前記第１中層の一部を、前記第１のＶ／III比よりも低い第２のＶ／III比と、前記第１の温度以上の第２の温度と、で形成する工程と、
    前記第１中層の前記一部の上に前記一部に接して前記第１中層の他部を、前記第１のＶ／III比よりも低く前記第２のＶ／III比よりも高い第３のＶ／III比と、前記第２の温度と、で形成する工程と、
    前記第１中層の前記他部の上に前記他部に接して前記第１上層を、前記第３のＶ／III比と、前記第２の温度よりも高い第３の温度と、で形成する工程と、
    を含み、
    前記第１下層の前記少なくとも一部の前記形成は、
    前記下地層の上に、直接、前記第１下層の前記少なくとも一部となるＳｉを含む第１膜を不連続な島状に成長させることを含み、
    前記第１中層の前記一部の前記形成は、
    前記第１膜の成長に引き続いて、前記不連続な島状の前記第１膜で覆われていない前記下地層の上に、窒化物半導体の第２膜を成長させることを含み、
    前記第１中層の前記他部の前記形成は、
    前記第２膜の上において、前記主面に対して平行な方向に、窒化物半導体の第３膜を成長させて前記第１膜を前記第３膜で覆うことを含む窒化物半導体層の形成方法。
  2. 前記第１上層における転位密度は、前記第１下層における転位密度よりも低い請求項１記載の半導体素子。
  3. 前記第１中層の前記他部の前記形成は、前記他部に含まれる転位の少なくとも一部を、下から上に向かって、前記主面に対して垂直な方向に沿う方向から前記主面に沿う方向に曲げることを含む請求項１または２に記載の窒化物半導体層の形成方法。
  4. 前記窒化物半導体層は、前記第１積層体の上に設けられた第２積層体をさらに含み、
    前記第２積層体は、前記第１上層の上に設けられ第４濃度でＳｉを含有し第４厚さを有する、窒化物半導体の第２下層と、前記第２下層の上に前記第２下層に接して設けられ前記第４濃度よりも低い第５濃度でＳｉを含有し前記第４厚さよりも厚い第５厚さを有する、窒化物半導体の第２中層と、前記第２中層の上に前記第２中層に接して設けられ前記第５濃度よりも低い第６濃度でＳｉを含有し第６厚さを有する、窒化物半導体の第２上層と、を含み、
    前記窒化物半導体層の前記形成は、
    前記第２下層の少なくとも一部を第４のＶ／III比と第４の温度とで形成する工程と、
    前記第２下層の上に前記第２下層に接して前記第２中層の一部を、前記第４のＶ／III比よりも低い第５のＶ／III比と、前記第４の温度以上の第５の温度と、で形成することを含む工程と、
    前記第２中層の前記一部の上に前記一部に接して前記第２中層の他部を、前記第４のＶ／III比よりも低く前記第５のＶ／III比よりも高い第６のＶ／III比と、前記第５の温度と、で形成する工程と、
    前記第２中層の前記他部の上に前記他部に接して前記第２上層を、前記第６のＶ／III比と、前記第５の温度よりも高い第６の温度と、で形成することを含む工程と、
    を含む請求項１〜３のいずれか１つに記載の窒化物半導体層の形成方法。
  5. 前記第１上層の格子定数は、前記第１中層の格子定数よりも大きく、
    前記第１中層の前記格子定数は、前記第１下層の格子定数よりも大きい請求項１〜４のいずれか１つに記載の窒化物半導体層の形成方法。
JP2012207626A 2012-09-20 2012-09-20 窒化物半導体層の形成方法 Active JP5768027B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012207626A JP5768027B2 (ja) 2012-09-20 2012-09-20 窒化物半導体層の形成方法
US13/780,374 US9123831B2 (en) 2012-09-20 2013-02-28 Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US14/744,153 US9305773B2 (en) 2012-09-20 2015-06-19 Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207626A JP5768027B2 (ja) 2012-09-20 2012-09-20 窒化物半導体層の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014081768A Division JP5837642B2 (ja) 2014-04-11 2014-04-11 半導体素子、及び、窒化物半導体ウェーハ

Publications (2)

Publication Number Publication Date
JP2014096396A JP2014096396A (ja) 2014-05-22
JP5768027B2 true JP5768027B2 (ja) 2015-08-26

Family

ID=50273563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207626A Active JP5768027B2 (ja) 2012-09-20 2012-09-20 窒化物半導体層の形成方法

Country Status (2)

Country Link
US (2) US9123831B2 (ja)
JP (1) JP5768027B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013006624B3 (de) * 2013-04-18 2014-05-28 Forschungszentrum Jülich GmbH Hochfrequenzleiter mit verbesserter Leitfähigkeit und Verfahren seiner Herstellung
JP6270536B2 (ja) 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2016171196A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置の製造方法
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264901A (ja) * 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびそれを用いた半導体レーザ素子ならびにその製造方法
JP3292083B2 (ja) * 1997-03-11 2002-06-17 日亜化学工業株式会社 窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP4618836B2 (ja) * 2000-01-04 2011-01-26 シャープ株式会社 窒化物系化合物半導体基板およびその製造方法
JP3645233B2 (ja) * 2001-06-07 2005-05-11 日本電信電話株式会社 半導体素子
JP4734786B2 (ja) 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2003174194A (ja) * 2001-12-07 2003-06-20 Sharp Corp 窒化物系半導体発光素子とその製造方法
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2004047764A (ja) * 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
US7592634B2 (en) * 2004-05-06 2009-09-22 Cree, Inc. LED fabrication via ion implant isolation
JP4622466B2 (ja) 2004-11-12 2011-02-02 日亜化学工業株式会社 窒化物半導体素子
JP2007059719A (ja) * 2005-08-25 2007-03-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP5672015B2 (ja) * 2010-01-12 2015-02-18 東レ株式会社 二軸配向多孔性フィルムおよび蓄電デバイス
US20110220190A1 (en) * 2010-03-12 2011-09-15 Lee Rong-Ren Solar cell having a graded buffer layer
US8963165B2 (en) 2010-12-29 2015-02-24 Sharp Kabushiki Kaisha Nitride semiconductor structure, nitride semiconductor light emitting element, nitride semiconductor transistor element, method of manufacturing nitride semiconductor structure, and method of manufacturing nitride semiconductor element
US8633468B2 (en) * 2011-02-11 2014-01-21 Sensor Electronic Technology, Inc. Light emitting device with dislocation bending structure
EP2738824B1 (en) * 2011-07-26 2022-08-24 Nichia Corporation Semiconductor light-emitting element
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
KR20130128931A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 Ｎ형 알루미늄 갈륨 나이트라이드 박막 및 자외선 발광소자

Also Published As

Publication number Publication date
JP2014096396A (ja) 2014-05-22
US9305773B2 (en) 2016-04-05
US20150287589A1 (en) 2015-10-08
US20140077239A1 (en) 2014-03-20
US9123831B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP5023230B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US20130112939A1 (en) New iii-nitride growth method on silicon substrate
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP4554803B2 (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP5768027B2 (ja) 窒化物半導体層の形成方法
JP2006060164A (ja) 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
JP5313816B2 (ja) 窒化物系半導体素子、及び窒化物系半導体素子を作製する方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5460751B2 (ja) 半導体装置
JP2012204540A (ja) 半導体装置およびその製造方法
JP2015216311A (ja) 半導体基板、半導体基板の製造方法および半導体装置
JP5837642B2 (ja) 半導体素子、及び、窒化物半導体ウェーハ
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2010021360A (ja) Ｉｉｉ族窒化物発光素子を製造する方法、及びｉｉｉ族窒化物発光素子
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP2016207734A (ja) 窒化物半導体発光素子及びその製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5337272B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2005294867A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140421

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R151 Written notification of patent or utility model registration

Ref document number: 5768027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250