CN104701432A - GaN 基LED 外延结构及其制备方法 - Google Patents

GaN 基LED 外延结构及其制备方法 Download PDF

Info

Publication number
CN104701432A
CN104701432A CN201510125953.5A CN201510125953A CN104701432A CN 104701432 A CN104701432 A CN 104701432A CN 201510125953 A CN201510125953 A CN 201510125953A CN 104701432 A CN104701432 A CN 104701432A
Authority
CN
China
Prior art keywords
gan
layer
type
led epitaxial
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510125953.5A
Other languages
English (en)
Inventor
马后永
李起鸣
张宇
徐慧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201510125953.5A priority Critical patent/CN104701432A/zh
Publication of CN104701432A publication Critical patent/CN104701432A/zh
Priority to US15/074,736 priority patent/US9842963B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Abstract

本发明提供一种GaN基LED外延结构及其制备方法，所述外延结构包括依次层叠的非掺杂GaN缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN超晶格量子阱结构、多量子阱发光层结构、AlGaN层，低温P型层、P型电子阻挡层、以及P型GaN层，所述非掺杂GaN缓冲层包括由依次层叠的GaN层、AlGaN层及GaN层组成的三明治结构。本发明提出了一种可以提高发光效率的GaN基LED外延结构及其制备方法，具体为采用包括由GaN层、AlGaN层及GaN层组成的具有三明治结构的非掺杂GaN缓冲层作为缓冲层，该缓冲层通过使用折射率不同的材料来改变光散射的方向，从而可以提高出光效率。

Description

GaN 基LED 外延结构及其制备方法
技术领域
本发明属于半导体照明领域，特别是涉及一种GaN基LED外延结构及其制备方法。
背景技术
发光二极管(LED，Light Emitting Diode)由于具有寿命长、耗能低等优点，已被广泛应用于各个领域，尤其随着其照明性能指标日益大幅提高，LED在照明领域常用作发光装置。其中，以氮化镓(GaN)为代表的III-V族化合物半导体，尤其是InGaN/GaN(氮化镓铟/氮化镓)基LED由于具有带隙宽、发光效率高、电子饱和漂移速度高、化学性质稳定等特点，在高亮度蓝光发光二极管、蓝光激光器等光电子器件领域有着巨大的应用潜力，引起了人们的广泛关注。
然而，由于InGaN/GaN结构存在很大的晶格和热膨胀系数失配，导致量子阱内存在极化电场。这种极化电场容易造成了量子阱倾斜，导致量子阱内电子和空穴波函数在空间上发生分离，从而使电子和空穴的复合效率降低。虽然，当前InGaN/GaN LEDs的发光效率已经有了显著地改善，但对于大功率GaN基LEDs来说，仍然存在着严重的量子效率下降(efficiencydroop)问题，即在大电流注入的情况下，LEDs的内量子效率会迅速下降。而电子向P端泄漏也是造成效率低的原因之一。
出现以上问题的原因主要是由于InGaN/GaN量子阱结构的晶格失配导致阱中存在极化电场，该极化电场的存在使量子阱中电子和空穴波函数在空间上发生分离，从而降低了电子空穴的复合效率。因此，为了降低该内建极化电场的负面效应，现有技术中通常采用InGaN、ALINGAN等来降低势垒和势阱之间的失配；也有人提出将势阱中的铟组分渐变来实现晶格失配的减小。然后，由于铟原子受热易从外延材料中挥发，以上的这些方法很难按设定的值来实现。
鉴于现有技术的以上缺陷，提出一种可以使电子在各个发光阱中分布更加均匀，减小了电子向P端泄漏，以提高量子阱的发光效率的GaN基LED外延结构及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN基LED外延结构及其制备方法，用于解决现有技术中由于发光阱中电子分布不均匀以及电子向P端泄漏而导致GaN基发光外延结构发光效率较低的问题。
为实现上述目的及其他相关目的，本发明提供一种GaN基LED外延结构的制备方法，所述制备方法包括步骤：
步骤1)，提供一生长衬底，于所述生长衬底上生长依次层叠的GaN层、AlGaN层及GaN层的非掺杂GaN缓冲层；
步骤2)，于所述非掺杂GaN缓冲层上依次生长未掺杂的GaN层以及N型GaN层；
步骤3)，于所述N型GaN层上生长InGaN/GaN超晶格量子阱结构；
步骤4)，于所述InGaN/GaN超晶格量子阱结构上生长多量子阱发光层结构；
步骤5)，于所述多量子阱发光层结构上依次生长AlGaN层、低温P型层以及P型电子阻挡层；
步骤6)，于所述P型电子阻挡层上生长P型GaN层。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤1)中，所述非掺杂GaN缓冲层的生长温度范围为450～650℃，生长的总厚度范围为15～50nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤1)中，所述非掺杂GaN缓冲层中的GaN层、AlGaN层及GaN层的厚度为全部相同、其中任意两层相同或全部不相同。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤2)中，所述未掺杂的GaN层及N型GaN层生长温度范围为1000～1200℃，总生长厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤3)中，所述InGaN/GaN超晶格结构的生长温度范围为700～900℃。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤3)中，所述InGaN/GaN超晶格量子阱结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤4)中，所述多量子阱发光层结构生长温度范围为700～900℃。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤4)中，所述多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤4)生长InGaN势阱包括以下步骤：
步骤4-1)，打开Ga源，生长InGaN，其中，TMIn的通入量为100-300sccm；
步骤4-2)，关闭Ga源，TMIn的通入量变为步骤4-1)通入量的3-5倍，通入预设时间后关闭TMIn；
步骤4-3)，打开Ga源，继续生长InGaN，其中，TMIn的通入量为100-300sccm，生长完成后InGaN势阱的总厚度为2.0～4.0nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤5)中，所述AlGaN层中Al组分原子比范围为2～20％，所述AlGaN层的厚度范围为20～35nm。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤5)中，所述P型电子阻挡层包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19。
作为本发明的GaN基LED外延结构的制备方法的一种优选方案，步骤6)中，所述P型GaN层中Mg掺杂浓度范围为5e18～1e20，所述P型GaN层的厚度范围为30～150nm。
本发明还提供一种GaN基LED外延结构，所述外延结构包括依次层叠的非掺杂GaN缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN超晶格量子阱结构、多量子阱发光层结构、AlGaN层，低温P型层、P型电子阻挡层、以及P型GaN层，所述非掺杂GaN缓冲层包括由依次层叠的GaN层、AlGaN层及GaN层组成的三明治结构。
作为本发明的GaN基LED外延结构的一种优选方案，所述GaN基LED外延结构形成于包括蓝宝石、GaN、硅以及碳化硅之一的生长衬底上。
作为本发明的GaN基LED外延结构的一种优选方案，所述非掺杂GaN缓冲层的总厚度范围为15～50nm。
作为本发明的GaN基LED外延结构的一种优选方案，所述非掺杂GaN缓冲层中的GaN层、AlGaN层及GaN层的厚度为全部相同、其中任意两层相同或全部不相同。
作为本发明的GaN基LED外延结构的一种优选方案，所述未掺杂的GaN层及N型GaN层的总厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19。
作为本发明的GaN基LED外延结构的一种优选方案，所述InGaN/GaN超晶格量子阱结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
作为本发明的GaN基LED外延结构的一种优选方案，所述多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
作为本发明的GaN基LED外延结构的一种优选方案，所述AlGaN层中Al组分原子比范围为2～20％，所述AlGaN层的厚度范围为20～35nm。
作为本发明的GaN基LED外延结构的一种优选方案，所述P型电子阻挡层包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19。
作为本发明的GaN基LED外延结构的一种优选方案，所述P型GaN层中Mg掺杂浓度范围为5e18～1e20，所述P型GaN层的厚度范围为30～150nm。
如上所述，本发明提供一种GaN基LED外延结构及其制备方法，所述外延结构包括依次层叠的非掺杂GaN缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN超晶格量子阱结构、多量子阱发光层结构、AlGaN层，低温P型层、P型电子阻挡层、以及P型GaN层，所述非掺杂GaN缓冲层包括由依次层叠的GaN层、AlGaN层及GaN层组成的三明治结构。本发明提出了一种可以提高发光效率的GaN基LED外延结构及其制备方法，具体为采用包括由GaN层、AlGaN层及GaN层组成的具有三明治结构的非掺杂GaN缓冲层作为缓冲层，该缓冲层通过使用折射率不同的材料来改变光散射的方向，从而可以提高出光效率。
附图说明
图1显示为本发明的GaN基LED外延结构的制备方法的步骤流程示意图。
图2a～图7分别显示为本发明的GaN基LED外延结构的制备方法各步骤所呈现的结构示意图，其中，图2b显示为本发明的GaN基LED外延结构中的非掺杂GaN缓冲层结构示意图，图7显示为本发明的GaN基LED外延结构的结构示意图。
元件标号说明
10           生长衬底
11           非掺杂GaN缓冲层
111          GaN层
112          AlGaN层
113          GaN层
12           未掺杂的GaN层
13           N型GaN层
14           InGaN/GaN超晶格量子阱结构
15           多量子阱发光层结构
16           AlGaN层
17           低温P型层
18           P型电子阻挡层
19           P型GaN层
S11～S16     步骤1)～步骤6)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图7所示，本实施例提供一种GaN基LED外延结构的制备方法，所述制备方法包括步骤：
如图1及图2a～图2b所示，首先进行步骤1)S11，提供一生长衬底10，于所述生长衬底10上生长依次层叠的GaN层111、AlGaN层112及GaN层113的非掺杂GaN缓冲层11。
作为示例，所述生长衬底10可以为蓝宝石、GaN、硅以及碳化硅等，在本实施例中，所述生长衬底10为蓝宝石衬底。
作为示例，所述非掺杂GaN缓冲层的生长温度较低，其范围为450～650℃，生长的总厚度范围为15～50nm。在本实施例中，所述非掺杂GaN缓冲层的生长温度为400℃，生长的总厚度为30nm。
作为示例，所述非掺杂GaN缓冲层11中的GaN层111、AlGaN层112及GaN层113的厚度为全部相同、其中任意两层相同或全部不相同。在本实施例中，通过控制生长时间，以使所述非掺杂GaN缓冲层中的GaN层111、AlGaN层112及GaN层113的厚度为全部相同。
如图1及图3所示，然后进行步骤2)S12，于所述非掺杂GaN缓冲层11上依次生长未掺杂的GaN层12以及N型GaN层13。
具体地，本步骤包括以下子步骤：
步骤2-1)，于1000～1200℃温度下，于所述非掺杂GaN缓冲层11表面生长一层未掺杂的GaN层12。
步骤2-2)，于1000～1200℃温度下，在所述为掺杂的GaN层表面生长N型GaN层13，所述N型GaN层13中，Si掺杂浓度范围为1e18～3e19，所述N型GaN层13生长完成后，所述N型GaN层13及未掺杂的GaN层12的总生长厚度范围为1.5～4.5um。
如图1及图4所示，然后进行步骤3)S13，于所述N型GaN层13上生长InGaN/GaN超晶格量子阱结构14。
作为示例，所述InGaN/GaN超晶格结构的生长温度范围为700～900℃，在本实施例中，所述InGaN/GaN超晶格结构的生长温度为800℃。
作为示例，所述InGaN/GaN超晶格量子阱结构14的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。在本实施例中，所述InGaN/GaN超晶格量子阱结构14的周期对数量为10，InGaN势阱中In组分的原子比为3％，InGaN势阱的厚度为2.0nm，GaN势垒的厚度为4.0nm。
如图1及图5所示，然后进行步骤4)S14，于所述InGaN/GaN超晶格量子阱结构上生长多量子阱发光层结构15。
作为示例，所述多量子阱发光层结构15生长温度范围为700～900℃。
作为示例，所述多量子阱发光层结构15含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。在本实施例中，所述多量子阱发光层结构15含有的势垒势阱周期对数量为10，InGaN势阱中In的组分的原子比为15％，InGaN势阱的厚度范围为3.0nm，GaN势垒的厚度范围为6nm。
在本实施例中，生长多量子阱发光层结构15的InGaN势阱包括以下步骤：
步骤4-1)，打开Ga源，生长InGaN，其中，TMIn的通入量为100-300sccm；
步骤4-2)，关闭Ga源，TMIn的通入量变为步骤4-1)通入量的3-5倍，通入预设时间后关闭TMIn；
步骤4-3)，打开Ga源，继续生长InGaN，其中，TMIn的通入量为100-300sccm，生长完成后InGaN势阱的总厚度为2.0～4.0nm。
如图1及图6所示，接着进行步骤5)S15，于所述多量子阱发光层结构15上依次生长AlGaN层16、低温P型层17以及P型电子阻挡层18。
作为示例，所述AlGaN层16中Al组分原子比范围为2～20％，所述AlGaN层16的厚度范围为20～35nm。在本实施例中，所述AlGaN层16中Al组分原子比为10％，所述AlGaN层16的厚度为25nm。
作为示例，所述低温P型层17的生长温度范围为700～800℃。
作为示例，所述P型电子阻挡层18包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层18的总厚度范围为30～80nm，所述P型电子阻挡层18中Mg掺杂浓度范围为5e18～3.5e19。在本实施例中，所述P型电子阻挡层18为P型AlGaN，所述P型电子阻挡层18的总厚度为50nm，所述P型电子阻挡层18中Mg掺杂浓度为1e19。
如图1及图7所示，最后进行步骤6)S16，于所述P型电子阻挡层18上生长P型GaN层19。
作为示例，所述P型GaN层19中Mg掺杂浓度范围为5e18～1e20，所述P型GaN层19的厚度范围为30～150nm。在本实施例中，所述P型GaN层19中Mg掺杂浓度为1e19，所述P型GaN层19的厚度为100nm。
如上所述，本实施例采用包括由GaN层、AlGaN层及GaN层组成的具有三明治结构的非掺杂GaN缓冲层作为缓冲层，该缓冲层通过使用折射率不同的材料来改变光散射的方向，从而可以提高出光效率。
实施例2
如图7所示，本实施例提供一种GaN基LED外延结构，所述外延结构包括依次层叠的非掺杂GaN缓冲层11、未掺杂的GaN层12、N型GaN层13、InGaN/GaN超晶格量子阱结构14、多量子阱发光层结构15、AlGaN层16，低温P型层17、P型电子阻挡层18、以及P型GaN层19，所述非掺杂GaN缓冲层11包括由依次层叠的GaN层111、AlGaN层112及GaN层113组成的三明治结构。
如图7所示，所述GaN基LED外延结构形成于包括蓝宝石、GaN、硅以及碳化硅之一的生长衬底10上。在本实施例中，所述GaN基LED外延结构形成于蓝宝石衬底上。
如图7所示，所述非掺杂GaN缓冲层的总厚度范围为15～50nm。在本实施例中，所述非掺杂GaN缓冲层的总厚度为30nm。
作为示例，所述非掺杂GaN缓冲层11中的GaN层111、AlGaN层112及GaN层113的厚度为全部相同、其中任意两层相同或全部不相同。在本实施例中，所述非掺杂GaN缓冲层中的GaN层111、AlGaN层112及GaN层113的厚度为全部相同。
如图7所示，所述未掺杂的GaN层12及N型GaN层13的总厚度范围为1.5～4.5um，所述N型GaN层13中，Si掺杂浓度范围为1e18～3e19。
如图7所示，所述InGaN/GaN超晶格量子阱结构14的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。在本实施例中，所述InGaN/GaN超晶格量子阱结构14的周期对数量为10，InGaN势阱中In组分的原子比为3％，InGaN势阱的厚度为2.0nm，GaN势垒的厚度为4.0nm。
如图7所示，所述多量子阱发光层结构15含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。在本实施例中，所述多量子阱发光层结构15含有的势垒势阱周期对数量为10，InGaN势阱中In的组分的原子比为15％，InGaN势阱的厚度范围为3.0nm，GaN势垒的厚度范围为6nm。
如图7所示，所述AlGaN层16中Al组分原子比范围为2～20％，所述AlGaN层16的厚度范围为20～35nm。在本实施例中，所述AlGaN层16中Al组分原子比为10％，所述AlGaN层16的厚度为25nm。
如图7所示，所述P型电子阻挡层18包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层18的总厚度范围为30～80nm，所述P型电子阻挡层18中Mg掺杂浓度范围为5e18～3.5e19。在本实施例中，所述P型电子阻挡层18为P型AlGaN，所述P型电子阻挡层18的总厚度为50nm，所述P型电子阻挡层18中Mg掺杂浓度为1e19。
如图7所示，所述P型GaN层19中Mg掺杂浓度范围为5e18～1e20，所述P型GaN层19的厚度范围为30～150nm。在本实施例中，所述P型GaN层19中Mg掺杂浓度为1e19，所述P型GaN层19的厚度为100nm。
本实施例采用包括由GaN层、AlGaN层及GaN层组成的具有三明治结构的非掺杂GaN缓冲层作为缓冲层，该缓冲层通过使用折射率不同的材料来改变光散射的方向，从而可以提高出光效率。
如上所述，本发明提供一种GaN基LED外延结构及其制备方法，所述外延结构包括依次层叠的非掺杂GaN缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN超晶格量子阱结构、多量子阱发光层结构、AlGaN层，低温P型层、P型电子阻挡层、以及P型GaN层，所述非掺杂GaN缓冲层包括由依次层叠的GaN层、AlGaN层及GaN层组成的三明治结构。本发明提出了一种可以提高发光效率的GaN基LED外延结构及其制备方法，具体为采用包括由GaN层、AlGaN层及GaN层组成的具有三明治结构的非掺杂GaN缓冲层作为缓冲层，该缓冲层通过使用折射率不同的材料来改变光散射的方向，从而可以提高出光效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (22)

1.一种GaN基LED外延结构的制备方法，其特征在于，所述制备方法包括步骤：
步骤1)，提供一生长衬底，于所述生长衬底上生长依次层叠的GaN层、AlGaN层及GaN层的非掺杂GaN缓冲层；
步骤2)，于所述非掺杂GaN缓冲层上依次生长未掺杂的GaN层以及N型GaN层；
步骤3)，于所述N型GaN层上生长InGaN/GaN超晶格量子阱结构；
步骤4)，于所述InGaN/GaN超晶格量子阱结构上生长多量子阱发光层结构；
步骤5)，于所述多量子阱发光层结构上依次生长AlGaN层、低温P型层以及P型电子阻挡层；
步骤6)，于所述P型电子阻挡层上生长P型GaN层。
2.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤1)中，所述非掺杂GaN缓冲层的生长温度范围为450～650℃，生长的总厚度范围为15～50nm。
3.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤1)中，所述非掺杂GaN缓冲层中的GaN层、AlGaN层及GaN层的厚度为全部相同、其中任意两层相同或全部不相同。
4.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤2)中，所述未掺杂的GaN层及N型GaN层生长温度范围为1000～1200℃，总生长厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19。
5.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤3)中，所述InGaN/GaN超晶格结构的生长温度范围为700～900℃。
6.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤3)中，所述InGaN/GaN超晶格量子阱结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
7.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤4)中，所述多量子阱发光层结构生长温度范围为700～900℃。
8.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤4)中，所述多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
9.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤4)生长InGaN势阱包括以下步骤：
步骤4-1)，打开Ga源，生长InGaN，其中，TMIn的通入量为100-300sccm；
步骤4-2)，关闭Ga源，TMIn的通入量变为步骤4-1)通入量的3-5倍，通入预设时间后关闭TMIn；
步骤4-3)，打开Ga源，继续生长InGaN，其中，TMIn的通入量为100-300sccm，生长完成后InGaN势阱的总厚度为2.0～4.0nm。
10.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤5)中，所述AlGaN层中Al组分原子比范围为2～20％，所述AlGaN层的厚度范围为20～35nm。
11.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤5)中，所述P型电子阻挡层包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19。
12.根据权利要求1所述的GaN基LED外延结构的制备方法，其特征在于：步骤6)中，所述P型GaN层中Mg掺杂浓度范围为5e18～1e20，所述P型GaN层的厚度范围为30～150nm。
13.一种GaN基LED外延结构，其特征在于，包括依次层叠的非掺杂GaN缓冲层、未掺杂的GaN层、N型GaN层、InGaN/GaN超晶格量子阱结构、多量子阱发光层结构、AlGaN层，低温P型层、P型电子阻挡层、以及P型GaN层，所述非掺杂GaN缓冲层包括由依次层叠的GaN层、AlGaN层及GaN层组成的三明治结构。
14.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述GaN基LED外延结构形成于包括蓝宝石、GaN、硅以及碳化硅之一的生长衬底上。
15.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述非掺杂GaN缓冲层的总厚度范围为15～50nm。
16.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述非掺杂GaN缓冲层中的GaN层、AlGaN层及GaN层的厚度为全部相同、其中任意两层相同或全部不相同。
17.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述未掺杂的GaN层及N型GaN层的总厚度范围为1.5～4.5um，所述N型GaN层中，Si掺杂浓度范围为1e18～3e19。
18.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述InGaN/GaN超晶格量子阱结构的周期对数量范围为3～30，InGaN势阱中In组分的原子比范围为1～5％，InGaN势阱的厚度范围为1.0～4.0nm，GaN势垒的厚度范围为1.0～9.0nm。
19.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述多量子阱发光层结构含有的势垒势阱周期对数量范围为5～18，InGaN势阱中In的组分的原子比范围为15～20％，InGaN势阱的厚度范围为2.0～4.0nm，GaN势垒的厚度范围为3～15nm。
20.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述AlGaN层中Al组分原子比范围为2～20％，所述AlGaN层的厚度范围为20～35nm。
21.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述P型电子阻挡层包括P型AlGaN、P型AlInGaN及P型AlGaN/GaN超晶格结构中的一种，所述P型电子阻挡层的总厚度范围为30～80nm，所述P型电子阻挡层中Mg掺杂浓度范围为5e18～3.5e19。
22.根据权利要求13所述的GaN基LED外延结构，其特征在于：所述P型GaN层中Mg掺杂浓度范围为5e18～1e20，所述P型GaN层的厚度范围为30～150nm。
CN201510125953.5A 2015-03-20 2015-03-20 GaN 基LED 外延结构及其制备方法 Pending CN104701432A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510125953.5A CN104701432A (zh) 2015-03-20 2015-03-20 GaN 基LED 外延结构及其制备方法
US15/074,736 US9842963B2 (en) 2015-03-20 2016-03-18 GaN-based LED epitaxial structure and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510125953.5A CN104701432A (zh) 2015-03-20 2015-03-20 GaN 基LED 外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN104701432A true CN104701432A (zh) 2015-06-10

Family

ID=53348353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125953.5A Pending CN104701432A (zh) 2015-03-20 2015-03-20 GaN 基LED 外延结构及其制备方法

Country Status (2)

Country Link
US (1) US9842963B2 (zh)
CN (1) CN104701432A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140366A (zh) * 2015-09-24 2015-12-09 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法
CN105336819A (zh) * 2015-09-24 2016-02-17 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法
CN105514232A (zh) * 2016-01-08 2016-04-20 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN105552178A (zh) * 2016-01-20 2016-05-04 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN106784171A (zh) * 2015-11-25 2017-05-31 映瑞光电科技(上海)有限公司 GaN基LED外延结构的制备方法
CN108346725A (zh) * 2017-12-29 2018-07-31 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN112670381A (zh) * 2020-12-23 2021-04-16 武汉大学 具有表面非周期光栅图案的发光二极管及其制备方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063374A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Electron blocking layer designs for efficient gan led
JP6669095B2 (ja) * 2017-02-06 2020-03-18 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
US10177267B2 (en) * 2017-03-03 2019-01-08 Bolb Inc. Photodetector
CN106910802B (zh) * 2017-03-21 2023-12-29 广东工业大学 一种实现短波长紫外led的外延结构
CN109950375B (zh) * 2019-01-31 2021-04-02 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN110098290A (zh) * 2019-05-22 2019-08-06 湘能华磊光电股份有限公司 一种led外延结构的生长方法
CN111129243A (zh) * 2019-12-02 2020-05-08 晶能光电（江西）有限公司 GaN基紫外LED外延结构
CN111933761B (zh) * 2020-07-23 2022-04-26 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN111916538B (zh) * 2020-08-12 2024-03-26 山东大学 一种InGaN/GaN多量子阱基红光LED结构的制备方法
CN113451455B (zh) * 2020-11-26 2022-05-03 重庆康佳光电技术研究院有限公司 Led外延的制备方法及led外延结构与led芯片
CN113838951A (zh) * 2021-10-03 2021-12-24 中紫半导体科技(东莞)有限公司 In-Si共掺杂量子阱的AlGaN基深紫外LED外延结构及其制备方法
CN114242861B (zh) * 2021-12-15 2022-10-11 江苏第三代半导体研究院有限公司 量子阱发光层结构、生长方法及外延片
CN114613891B (zh) * 2022-03-24 2023-11-14 淮安澳洋顺昌光电技术有限公司 一种具有复合电子阻挡层的发光二极管及其制备方法
CN114975704B (zh) * 2022-08-02 2022-11-01 江西兆驰半导体有限公司 一种led外延片及制备方法
CN115172555B (zh) * 2022-09-08 2022-11-18 江西兆驰半导体有限公司 高光效发光二极管的外延片及其制备方法、发光二极管
CN115360277B (zh) * 2022-10-21 2023-02-03 江西兆驰半导体有限公司 一种深紫外发光二极管外延片、制备方法及led
CN115842075B (zh) * 2023-02-27 2023-04-25 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法
CN116130569B (zh) * 2023-04-17 2023-06-27 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN116130568B (zh) * 2023-04-17 2024-01-26 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116190514B (zh) * 2023-04-27 2023-07-18 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116344691B (zh) * 2023-05-25 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116581217B (zh) * 2023-07-13 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116598395B (zh) * 2023-07-14 2023-09-29 江西兆驰半导体有限公司 一种发光二极管及其制备方法
CN117253948B (zh) * 2023-11-20 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117293241B (zh) * 2023-11-27 2024-01-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117410413B (zh) * 2023-12-14 2024-03-08 江西兆驰半导体有限公司 一种led外延片及其制备方法
CN117457821B (zh) * 2023-12-21 2024-03-08 江西兆驰半导体有限公司 Micro-LED外延片及其制备方法、Micro-LED

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863811A (en) * 1995-06-28 1999-01-26 Sony Corporation Method for growing single crystal III-V compound semiconductor layers on non single crystal III-V Compound semiconductor buffer layers
CN101267008A (zh) * 2007-03-16 2008-09-17 先进开发光电股份有限公司 具三族氮化合物半导体缓冲层的光电半导体组件和其制造方法
CN103236477A (zh) * 2013-04-19 2013-08-07 安徽三安光电有限公司 一种led外延结构及其制备方法
CN103346217A (zh) * 2013-07-10 2013-10-09 合肥彩虹蓝光科技有限公司 一种提高led发光二极管亮度的量子垒设计方法
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN103811601A (zh) * 2014-03-12 2014-05-21 合肥彩虹蓝光科技有限公司 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4750238B2 (ja) * 1999-06-04 2011-08-17 ソニー株式会社 半導体発光素子
TW476846B (en) * 2000-06-12 2002-02-21 Hiwin Tech Corp A measure method using photo-elastic analysis for finding the touching point between the ball and track profile
US6495867B1 (en) * 2000-07-26 2002-12-17 Axt, Inc. InGaN/AlGaN/GaN multilayer buffer for growth of GaN on sapphire
US6777253B2 (en) * 2000-12-20 2004-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
TWI271877B (en) * 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7842527B2 (en) * 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
CN101449394A (zh) * 2006-05-26 2009-06-03 罗姆股份有限公司 氮化物半导体发光元件
EP2164115A4 (en) * 2007-06-15 2012-10-03 Rohm Co Ltd NITRIDE SEMICONDUCTOR LIGHT ELEMENT AND METHOD FOR PRODUCING A NITRIDE SEMICONDUCTOR
TWI341600B (en) * 2007-08-31 2011-05-01 Huga Optotech Inc Light optoelectronic device and forming method thereof
WO2009039402A1 (en) * 2007-09-19 2009-03-26 The Regents Of The University Of California (al,in,ga,b)n device structures on a patterned substrate
JP2009081406A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US20090310640A1 (en) * 2008-04-04 2009-12-17 The Regents Of The University Of California MOCVD GROWTH TECHNIQUE FOR PLANAR SEMIPOLAR (Al, In, Ga, B)N BASED LIGHT EMITTING DIODES
JP5709899B2 (ja) * 2010-01-05 2015-04-30 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びその製造方法
JP5306254B2 (ja) * 2010-02-12 2013-10-02 株式会社東芝 半導体発光素子
JP4929367B2 (ja) * 2010-03-08 2012-05-09 株式会社東芝 半導体発光素子及びその製造方法
US9070613B2 (en) * 2011-09-07 2015-06-30 Lg Innotek Co., Ltd. Light emitting device
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
KR101843513B1 (ko) * 2012-02-24 2018-03-29 서울바이오시스 주식회사 질화갈륨계 발광 다이오드
CN104205297B (zh) * 2012-03-21 2018-06-15 首尔伟傲世有限公司 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
JP5768027B2 (ja) * 2012-09-20 2015-08-26 株式会社東芝 窒化物半導体層の形成方法
EP2767620A1 (en) * 2013-02-15 2014-08-20 Azzurro Semiconductors AG P-doping of group-III-nitride buffer layer structure on a heterosubstrate
US8981382B2 (en) * 2013-03-06 2015-03-17 Iqe Rf, Llc Semiconductor structure including buffer with strain compensation layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863811A (en) * 1995-06-28 1999-01-26 Sony Corporation Method for growing single crystal III-V compound semiconductor layers on non single crystal III-V Compound semiconductor buffer layers
CN101267008A (zh) * 2007-03-16 2008-09-17 先进开发光电股份有限公司 具三族氮化合物半导体缓冲层的光电半导体组件和其制造方法
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN103236477A (zh) * 2013-04-19 2013-08-07 安徽三安光电有限公司 一种led外延结构及其制备方法
CN103346217A (zh) * 2013-07-10 2013-10-09 合肥彩虹蓝光科技有限公司 一种提高led发光二极管亮度的量子垒设计方法
CN103811601A (zh) * 2014-03-12 2014-05-21 合肥彩虹蓝光科技有限公司 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140366A (zh) * 2015-09-24 2015-12-09 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法
CN105336819A (zh) * 2015-09-24 2016-02-17 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法
CN106784171A (zh) * 2015-11-25 2017-05-31 映瑞光电科技(上海)有限公司 GaN基LED外延结构的制备方法
CN105514232A (zh) * 2016-01-08 2016-04-20 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN105514232B (zh) * 2016-01-08 2018-04-24 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN105552178A (zh) * 2016-01-20 2016-05-04 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN108346725A (zh) * 2017-12-29 2018-07-31 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN112670381A (zh) * 2020-12-23 2021-04-16 武汉大学 具有表面非周期光栅图案的发光二极管及其制备方法

Also Published As

Publication number Publication date
US9842963B2 (en) 2017-12-12
US20160276529A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
CN104701432A (zh) GaN 基LED 外延结构及其制备方法
CN104617194B (zh) GaN基LED外延结构的制备方法
CN105679893B (zh) 发光二极管外延片制作方法及发光二极管外延片
CN105914273B (zh) 一种红黄光发光二极管外延片及其制备方法
CN104638074B (zh) 高亮度GaN 基LED 外延结构及其制作方法
CN105336821A (zh) GaN基LED外延结构及其制备方法
CN106571416B (zh) 一种发光二极管外延片及其制造方法
CN104659170B (zh) 一种发光二极管外延片及其制备方法
CN103413877B (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN109659409A (zh) 一种led外延结构及其制备方法
CN106711299B (zh) 一种发光二极管的外延片及其制作方法
CN104638083A (zh) GaN基LED外延结构及其制作方法
CN105140366A (zh) GaN基LED外延结构及其制备方法
CN103915532A (zh) 一种紫外led外延结构生长方法
CN103824908A (zh) 一种提高GaN基LED静电耐受能力的外延生长方法
WO2015176532A1 (zh) 一种氮化物发光二极管组件的制备方法
CN104465898A (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN109004074A (zh) Led外延结构及其制备方法
CN109962132A (zh) 发光二极管外延片及其制造方法
CN208127229U (zh) 一种氮化物发光二极管
CN104157763A (zh) 一种发光二极管外延片及其制造方法
CN105405947A (zh) 新型发光二极管外延片及其制备方法
Liu et al. Performance enhancement of InGaN-based light-emitting diodes with InGaN/AlInN/InGaN composition-graded barriers
CN105355649B (zh) 一种发光二极管外延片及其制作方法
CN103985799A (zh) 发光二极管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150610