CN103985799A - 发光二极管及其制作方法 - Google Patents

发光二极管及其制作方法 Download PDF

Info

Publication number
CN103985799A
CN103985799A CN201410246124.8A CN201410246124A CN103985799A CN 103985799 A CN103985799 A CN 103985799A CN 201410246124 A CN201410246124 A CN 201410246124A CN 103985799 A CN103985799 A CN 103985799A
Authority
CN
China
Prior art keywords
layer
light
sin
emitting diode
insert
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410246124.8A
Other languages
English (en)
Other versions
CN103985799B (zh
Inventor
刘志彬
舒立明
刘明英
张东炎
王良均
王笃祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN201410246124.8A priority Critical patent/CN103985799B/zh
Publication of CN103985799A publication Critical patent/CN103985799A/zh
Application granted granted Critical
Publication of CN103985799B publication Critical patent/CN103985799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明公开了一种发光二极管及其制作方法，依次包括衬底、缓冲层、n型导电层、发光区和p型导电层。所述发光区为多量子阱结构，其中至少一个量子阱结构包括：Ⅲ族氮化物的阱层以及在阱层上的基于Ⅲ族氮化物的垒层，所述垒层包含至少一第一SiNx插入层。所述SiNx插入层可以有效减少垒层中的应力，使得生长发光区后的表面较平整，减少缺陷，提高载流子的复合效率。

Description

发光二极管及其制作方法
技术领域
本发明涉及微电子器件，更详细地说，涉及可用于Ⅲ族氮化物半导体器件（如发光二极管）的结构。
背景技术
发光二极管具有电光转换效率高，使用寿命长，节能环保等优点，已被公认为第三代照明光源，并得到大力发展。在衬底上生长的GaN基外延片，是LED的核心组成部分，决定着LED产品的性能。
一般来说，LED外延片中应力释放层和发光层的结构及晶体质量对半导体器件的光电性能起决定性作用。而以Ⅲ族氮化物为基础的半导体器件中，由于量子阱层的材料与组分与量子垒层不同，而且阱层中的组成成分不是单一成分，其晶格常数不同，因此在多数情况下，会在量子阱层中产生应力，使得在量子阱及量子垒的交界面处产生极化电荷，形成极化场。该极化场会引起量子阱层中的量子斯塔克效应，使得电子与空穴波函数相分离，减小其光电转换效率，从而降低出光效率。
目前，量子阱的发光效率已成为提高Ⅲ族半导体器件性能的瓶颈，影响产品的用途拓展。因此减小量子阱中的极化电荷，减弱量子阱中的量子斯塔克效应及提高器件的出光效率成为目前技术研究热点。公开号为CN102157646 A的中国专利申请案公开了一种具有应力释放层结构的氮化镓系发光二极管，其应力释放层为渐变铟组分的InGaN体材料。该结构采用在n型氮化镓与多量子阱层之间插入具有渐变铟组分的InGaN体材料，可以有效释放量子阱区的应力，但这种具有渐变铟组分的InGaN体材料的应力释放层，由于其InN与GaN晶格常数不同而产生应力，并且要达到较好释放量子阱中应力作用则需要生长较厚的InGaN体材料，因此该层中应力很大，导致生长至该应力释放层后表面不平整，形成较多缺陷，从而降低量子阱区的发光效率。
因此有必要改善使用InGaN材料做应力释放层以及AlInGaN做量子垒层时的缺陷状况。
发明内容
本发明的目的在于：提供一种具有减少量子阱层中极化电荷作用的低缺陷的基于Ⅲ族氮化物的发光二极管及其制造方法。
本发明的发光二极管外延结构，由下而上依次包括：衬底、缓冲层、n型导电层、发光区、p型导电层。在具体实施例中，还可在包括电子阻挡层、p型欧姆接触层，所述n型导电层由n型掺杂的Ⅲ族氮化物构成，p型导电层由p型掺杂的Ⅲ族氮化物构成。
在本发明的一些实施例中，所述发光区为多量子阱结构，其中至少一个量子阱结构包括：Ⅲ族氮化物的阱层以及在阱层上的基于Ⅲ族氮化物的垒层，所述垒层包含至少一第一SiNx插入层。所述SiNx插入层可以有效减少垒层中的应力，使得生长发光区后的表面较平整，减少缺陷，提高载流子的复合效率。
优选的，所述垒层由AlpInqGa1-p-qN组成（其中0≤p≤1，0≤q≤1，0≤p+q≤1），其禁带宽度不小于阱层中组成材料的禁带宽度，厚度为5nm-50nm，生长温度不小于阱层温度。更优选的，所述垒层进行硅掺杂，其掺杂浓度不大于5×1019cm-3，该浓度可以为平均掺杂浓度也可为具体掺杂浓度。
优选的，所述第一SiNx插入层在垒层内形成离散的晶体结构。
优选的，所述垒层中至少一个所述第一SiNx插入层贯穿所述垒层。
优选的，所述第一SiNx插入层的厚度为0.1nm~10nm，优选为2nm。
在本发明的一些实施例中，所述发光二极管外延结构还包括一由InxGa1-xN组成的应力释放层，位于所述n型导电层和发光区之间，其中0<x≤1。所述应力释放层中的In组分应不大于量子阱层中的In组分，其禁带宽度应不小于阱层中组成材料的禁带宽度，生长温度为700-800℃，优选为750℃；生长厚度为10nm-100nm，优选为40nm。应力释放层采用InGaN体材料可以更有效的释放量子阱层中的应力，减小量子阱层与垒层之间的极化电荷。
优选的，所述应力释放层至少具有一个第二SiNx插入层，该插入层的厚度为0.1nm-20nm，优选为10nm。
优选的，所述InxGa1-xN应力释放层穿透至少一个第二SiNx插入层的一个或多个部分，使得所述SiNx插入层在所包围的InGaN内部形成离散的晶体结构。在所述InGaN应力释放层中插入该SiNx插入层可以有效减少InGaN层中的应力，使得生长应力释放层后的表面较平整，减少缺陷，提高电子的注入效率。
本发明的发光二极管结构，可以通过下面方法获得：依次在衬底上形成缓冲层、n型导电层、发光区和p型导电层，所述形成的发光区为多量子阱结构，其中至少一个量子阱结构包括：Ⅲ族氮化物的阱层以及在量子阱层上的基于Ⅲ族氮化物的垒层，其中垒层包含至少一第一SiNx插入层。
上述第一SiNx插入层是在单个MOCVD反应室中用单独的MOCVD方法进行沉积得到。
在一些实施例中，还包括在所述n型导电层和发光区之间形成一由InxGa1-xN组成的应力释放层，其至少具有一第二SiNx插入层，其中0<x≤1。所述第二SiNx插入层是在单个MOCVD反应室中用单独的MOCVD方法进行沉积得到的。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。但本发明可以用许多不同形式体现，不应认为仅限于此文提出的实施例。提供这些实施例是为了使所公开的内容更彻底完整地向本专业的技术人员充分传达本发明的范围。在附图中，为了清晰起见，层和区的厚度都放大了。在所用的图中，相同的符号代表相同的元件。在本发明中，当提到一个元件（如一层，区或衬底）是在另一个元件“上”或者延伸到另一元件“上”，可以是直接在另一个元件“上”或者直接延伸到另一个元件“上”，或者也可有插入元件存在。若提到一个元件直接在另一个元件“上”或直接延伸到另一个元件“上”，表明没有插入元件存在。
图1是本发明实施例1的示意图。
图2是本发明实施例1中发光区5的结构放大图。
图3是本发明实施例2的示意图。
具体实施方式
实施例1
下面将参考图1和图2说明本发明的实施例1。
请参照图1，发光二极管（LED）结构包括衬底1，衬底1优选使用蓝宝石衬底，也可以选用氮化镓衬底、硅衬底或其他衬底。图1的LED结构还包括在衬底1上的基于Ⅲ族氮化物的缓冲层（buffer）2，缓冲层材料优选采用氮化镓，在650℃生长30nm，还可以采用氮化铝材料或者铝镓氮材料。
图1的LED结构还包括在缓冲层2上形成的n型导电层3，该导电层优选为氮化镓，也可采用铝镓氮材料，硅掺杂优选浓度为1×1019cm-3。
图1的LED结构还包括在n型导电层3上形成的基于Ⅲ族氮化物的发光区5。发光区5优选为具有至少一个量子阱结构，优选为具有10个所述量子阱结构20的重复结构。发光区5中的量子阱结构20如图2所示，包括基于Ⅲ族氮化物的阱层20a、在阱层20a上的基于Ⅲ族氮化物的垒层20b。垒层20b中包含至少一个第一SiNx插入层20c。垒层20b由AlpInqGa1-p-qN组成（0≤p≤1，0≤q≤1，0≤p+q≤1），禁带宽度不小于阱层中组成材料的禁带宽度，厚度为10nm-50nm，生长温度应不小于阱层温度。所述垒层20b进行硅掺杂，其掺杂浓度不大于5×1019cm-3，该浓度可以为平均掺杂浓度也可为具体掺杂浓度。该垒层包含至少一个第一SiNx插入层，厚度为0.1nm-10nm，优选为2nm。该垒层20b穿透至少第一SiNx插入层20c的一个或多个部分，使得SiNx插入层在垒层内形成离散的晶体结构。该SiNx插入层20c是在单个MOCVD反应室中用单独的MOCVD方法进行沉积得到。
图1的LED结构还包括在发光区5上形成的p型电子阻挡层6，该层优选采用铝镓氮材料生长，生长温度为800~950℃，优选生长温度为850℃。厚度50~200nm，优选厚度为150nm。该层阻挡电子进入p型层与空穴复合。可采用铝组分渐变的方式生长。
图1的LED结构还包括在电子阻挡层6上的p型导电层7，以及在p型导电层7上形成的p型接触层8，优选掺杂浓度分别为1×1020cm-3和1×1021cm-3。
在本实施例中，在量子阱的垒层中插入SiNx可以有效减少垒层中的应力，使得生长发光区后的表面较平整，减少缺陷，提高载流子的复合效率。
实施例2
下面将参考图3说明本发明的实施例2，图3中所述发光二极管（LED）结构包括衬底1，在衬底1上的基于Ⅲ族氮化物的缓冲层（buffer）2，在缓冲层2上基于Ⅲ族氮化物的n型导电层3，在n型导电层3上的基于Ⅲ族氮化物的应力释放层4，该应力释放层可以包含至少一个第二SiNx插入层9。还包括在应力释放层上的基于Ⅲ族氮化物的发光区5，在发光区5上的基于Ⅲ族氮化物的p型电子阻挡层6，在电子阻挡层6上的p型导电层7，以及在p型导电层7上的基于Ⅲ族氮化物的p型接触层8。在本实施例中，在n型导电层3与发光区5之间插入一应力释放层4，发光区5优选为具有至少一个量子阱结构，优选为具有10个所述量子阱结构的重复结构，垒层中无SiNx插入层，其他结构层可以参考实施例1中描述。
该应力释放层4优选为InGaN体材料，更有效的释放量子阱层中的应力，减小量子阱层与垒层之间的极化电荷。优选生长温度为750℃，在纯净N2环境中生长。
具体的，该应力释放层4由InxGa1-xN组成（0<x≤1），其In组分不大于量子阱层中的In组分，优选为10%，禁带宽度不小于阱层中组成材料的禁带宽度。生长温度为700-800℃，优选为750℃。生长厚度为10nm-100nm，优选为40nm。应力释放层4至少具有一个第一SiNx插入层9，该插入层9的厚度为0.1nm-20nm，优选为10nm。所述InxGa1-xN穿透至少一个第二SiNx插入层的一个或多个部分，使得所述SiNx插入层在所包围的InGaN内部形成离散的晶体结构。第二SiNx插入层9是在单个MOCVD反应室中用单独的MOCVD方法进行沉积得到。在n型导电层3与应力释放层4之间还可以插入电流扩展层，该层优选铝镓氮材料，电子经过n型导电层3后进行在该层横向扩展并随后流入发光区，起到增加发光面积的作用。
实施例3
本实施例在实施例1的基础上，在n型导电层3与发光区5之间插入一应力释放层4，其具体参数与结构可参照实施例2进行。在本实施例中，采用InGaN体材料作为应力释放层并分别在发光区的至少一个InGaN垒层和InGaN应力释放层中插入SiNx，可以更有效的释放量子阱层中的应力，减小量子阱层与垒层之间的极化电荷。

Claims (15)

1. 发光二极管，依次包括衬底、缓冲层、n型导电层、发光区和p型导电层，其特征在于：所述发光区为多量子阱结构，其中至少一个量子阱结构包括：Ⅲ族氮化物的阱层以及在阱层上的基于Ⅲ族氮化物的垒层，所述垒层包含至少一第一SiNx插入层。
2.根据权利要求1所述的发光二极管，其特征在于：所述垒层由AlpInqGa1-p-qN组成，其中0≤p≤1，0≤q≤1，0≤p+q≤1。
3.根据权利要求1所述的发光二极管，其特征在于：所述第一SiNx插入层在所述垒层内形成离散的晶体结构。
4.根据权利要求3所述的发光二极管，其特征在于：所述垒层中至少一个所述第一SiNx插入层贯穿所述垒层。
5.根据权利要求1所述的发光二极管，其特征在于：所述第一SiNx插入层的厚度为0.1nm~10nm。
6.根据权利要求1所述的发光二极管，其特征在于：还包括一由InxGa1-xN组成的应力释放层，位于所述n型导电层和发光区之间，其中0<x≤1。
7.根据权利要求6所述的发光二极管，其特征在于：所述应力释放层至少具有一第二SiNx插入层。
8.根据权利要求7所述的发光二极管，其特征在于：所述第二SiNx插入层的厚度为0.1nm~20nm。
9.根据权利要求6所述的发光二极管，其特征在于：所述应力释放层的In组分不小于所述发光区的阱层中的In组分，其禁带宽度不小于阱层中组成材料的禁带宽度。
10.根据权利要求6所述的发光二极管，其特征在于：所述第二SiNx插入层在所述应力释放层内形成离散的晶体结构。
11.根据权利要求6所述的发光二极管，其特征在于：所述应力释放层的生长温度不小于所述发光区阱层的生长温度。
12.发光二极管的制作方法，依次在衬底上形成缓冲层、n型导电层、发光区和p型导电层，所述形成的发光区为多量子阱结构，其中至少一个量子阱结构包括：Ⅲ族氮化物的阱层以及在量子阱层上的基于Ⅲ族氮化物的垒层，其中垒层包含至少一第一SiNx插入层。
13.根据权利要求12所述的发光二极管的制作方法，其特征在于：所述第一SiNx插入层是在单个MOCVD反应室中用单独的MOCVD方法进行沉积得到的。
14.根据权利要求12所述的发光二极管的制作方法，其特征在于：还包括在所述n型导电层和发光区之间形成一由InxGa1-xN组成的应力释放层，至少具有一第二SiNx插入层，其中0<x≤1。
15.根据权利要求14所述的发光二极管制作方法，其特征在于：所述第二SiNx插入层是在单个MOCVD反应室中用单独的MOCVD方法进行沉积得到的。
CN201410246124.8A 2014-06-05 2014-06-05 发光二极管及其制作方法 Active CN103985799B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410246124.8A CN103985799B (zh) 2014-06-05 2014-06-05 发光二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410246124.8A CN103985799B (zh) 2014-06-05 2014-06-05 发光二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN103985799A true CN103985799A (zh) 2014-08-13
CN103985799B CN103985799B (zh) 2017-03-22

Family

ID=51277697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410246124.8A Active CN103985799B (zh) 2014-06-05 2014-06-05 发光二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN103985799B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681676A (zh) * 2015-01-29 2015-06-03 华灿光电(苏州）有限公司 一种发光二极管外延片
WO2017076117A1 (zh) * 2015-11-02 2017-05-11 厦门市三安光电科技有限公司 一种 led 外延结构及制作方法
CN109768142A (zh) * 2019-01-15 2019-05-17 江西兆驰半导体有限公司 一种氮化物发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248363A (ja) * 1995-03-08 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 導波形多重量子井戸光制御素子
JP2006086164A (ja) * 2004-09-14 2006-03-30 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオードの構造
CN101038947A (zh) * 2006-03-17 2007-09-19 中国科学院物理研究所 不需荧光粉转换的白光GaN发光二极管外延材料及制法
JP2011233936A (ja) * 2006-02-23 2011-11-17 Azzurro Semiconductors Ag ニトリド半導体素子ならびにその製法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248363A (ja) * 1995-03-08 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 導波形多重量子井戸光制御素子
JP2006086164A (ja) * 2004-09-14 2006-03-30 ▲さん▼圓光電股▲ふん▼有限公司 発光ダイオードの構造
JP2011233936A (ja) * 2006-02-23 2011-11-17 Azzurro Semiconductors Ag ニトリド半導体素子ならびにその製法
CN101038947A (zh) * 2006-03-17 2007-09-19 中国科学院物理研究所 不需荧光粉转换的白光GaN发光二极管外延材料及制法
CN103348447A (zh) * 2010-11-15 2013-10-09 科林·汉弗莱斯 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681676A (zh) * 2015-01-29 2015-06-03 华灿光电(苏州）有限公司 一种发光二极管外延片
CN104681676B (zh) * 2015-01-29 2018-02-09 华灿光电(苏州）有限公司 一种发光二极管外延片
WO2017076117A1 (zh) * 2015-11-02 2017-05-11 厦门市三安光电科技有限公司 一种 led 外延结构及制作方法
US10665748B2 (en) 2015-11-02 2020-05-26 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode and fabrication method therof
CN109768142A (zh) * 2019-01-15 2019-05-17 江西兆驰半导体有限公司 一种氮化物发光二极管

Also Published As

Publication number Publication date
CN103985799B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN100466307C (zh) 氮化物半导体发光器件
CN104576861B (zh) 半导体缓冲结构、半导体器件以及制造半导体器件的方法
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN103943746A (zh) 一种GaN基发光二极管外延片及其制作方法
CN107394019B (zh) 一种半导体发光元件及其制备方法
US20140014897A1 (en) Semiconductor light emitting device with doped buffer layer and method of manufacturing the same
JP2015046598A (ja) 正孔注入層を備える半導体発光素子及びその製造方法
US20130256650A1 (en) Semiconductor device and fabrication method thereof
CN105206726A (zh) 一种led结构及其生长方法
CN103500780A (zh) 一种氮化镓基led外延结构及其制备方法
CN105140356A (zh) 一种Al组分渐变式N型LED结构及其制备方法
CN104638083A (zh) GaN基LED外延结构及其制作方法
CN102044598A (zh) 一种GaN基发光二极管外延片及其生长方法
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
CN106328788B (zh) GaN基LED外延结构及其制造方法
CN103855263A (zh) 一种具有极化隧道结的GaN基LED外延片及其制备方法
CN103594579B (zh) 一种氮化物发光二极管的外延结构
CN103824908A (zh) 一种提高GaN基LED静电耐受能力的外延生长方法
CN103022286A (zh) 一种级联GaN基LED外延片及其制备方法
CN109962132A (zh) 发光二极管外延片及其制造方法
CN103730555A (zh) 氮化物半导体发光器件
CN205092260U (zh) GaN基LED外延结构
CN104319322A (zh) 一种发光二极管
CN105304778A (zh) 提高GaN基LED抗静电性能的外延结构及其制备方法
CN103985799A (zh) 发光二极管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant