CN103348447A - 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片 - Google Patents

包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片 Download PDF

Info

Publication number
CN103348447A
CN103348447A CN2011800650644A CN201180065064A CN103348447A CN 103348447 A CN103348447 A CN 103348447A CN 2011800650644 A CN2011800650644 A CN 2011800650644A CN 201180065064 A CN201180065064 A CN 201180065064A CN 103348447 A CN103348447 A CN 103348447A
Authority
CN
China
Prior art keywords
layer
gan
interlayer
semiconductor wafer
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800650644A
Other languages
English (en)
Other versions
CN103348447B (zh
Inventor
科林·汉弗莱斯
克利福德·麦卡利斯
门诺·卡珀斯
刘震宇
朱丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yin Te Rec Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN103348447A publication Critical patent/CN103348447A/zh
Application granted granted Critical
Publication of CN103348447B publication Critical patent/CN103348447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种半导体晶片，包括：衬底层；在其上具有一个或多个SiNx夹层的第一GaN层；并且其中在第一GaN层中至少一个SiNx夹层具有穿透所述SiNx夹层的一个或多个部分的GaN并且优选具有0.5至10nm的厚度。

Description

包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
本发明涉及半导体材料以及半导体材料在用于形成发光二极管（LED）或其它光电子器件的晶片形成（wafer-form）中的应用。此外，本发明涉及使用晶片来构造高质量光电子器件的方法。特别地，本发明涉及改善的LED，其具有硅衬底（基板，基片，substrate），当使用大支撑晶片（large support wafer）时Si衬底将位错缺陷及晶片弯曲/裂缝最小化。
光电子器件是众所周知的，而且大家也熟知对于这种器件期望在形成该器件部分结构的半导体层中使缺陷的出现最小化。LED中的常见缺陷包括，例如，导致最终产品发光效率降低的穿透（threading）（刃型或螺旋型）位错。由于在位错和缺陷处出现的非辐射复合，至少会部分地引发效率降低。这些缺陷会降低器件的内量子效率（IQE）。
正如在WO2006/014472中所论述的，非类似层之间的晶格失配是这类位错的原因之一。位错可以简单地由于不同的晶格参数和/或由于继热膨胀技术之后不同程度的热收缩而引起。减少位错密度的一种方法是依赖于夹层的生长，如US2002/0069817中所描述的。在US2002/0069817中描述的技术部分地依靠GaN厚层的生长。
失配的晶格参数和热膨胀系数的结果，尤其是衬底和覆层（overlyinglayer）之间存在差异之处，是由失配引入晶片的高程度的曲率（弯曲，曲度，curvature）。这种曲率影响可被制造的晶片的尺寸或者导致晶片具有高缺陷水平。
如果覆层的热膨胀系数显著大于衬底，那么覆层会拉紧。这可导致裂缝形成。对于LED结构，其中GaN层优选为n-型掺杂，掺杂向结构中增加另外的拉伸应力（张应力）。因此，压力管理是很重要的，特别是在使用Si衬底的地方。
已经提出了几种方法以解决拉伸应力及相关的曲率和/或裂缝的问题。这些方法包括使用图案化的衬底以将裂缝引导至衬底的掩模或蚀刻部分，使用柔性衬底（应力缓冲衬底，compliant substrate），或插入低温AlN夹层。US2010/0032650讨论了这些技术中的一些。然而，考虑到例如通过低成本路径在Si衬底上制造基于GaN的LED，那么额外的程序如在生长前的外部（ex-situ）图案化则不是优选的，并且需要一种方法以同时得到无裂缝层、低穿透位错以及平整的晶片。
本发明设法解决至少一些与现有技术相关的问题，或者为其提供有用的商业选择。
根据第一方面，本发明提供了一种半导体晶片，包括：
衬底层；以及
在其中具有一个或多个SiNx夹层的第一GaN层；并且
其中，在第一GaN层中至少一个SiNx夹层具有穿透所述SiNx夹层的一个或多个部分的GaN，并且所述夹层优选具有0.5至10nm的厚度。
现将进一步描述本发明。在下面段落中，更详细地限定本发明的不同方面/实施方式。除非有明确的相反说明，这样限定的每一个方面/实施方式可与任意一个其他方面/实施方式或多个方面/多个实施方式结合。尤其是，任何表明为优选的或有利的特征可以与表明为优选的或有利的任何其他一个特征或多个特征结合。
本领域的术语半导体晶片，是指至少由一些半导体材料组成的复合层状体（薄片状体，laminar body）。也就是说，如本文描述的分层的材料。在一般术语中，它是一种晶片，在其上可以配置有电接触或者可以在电子器件（优选光电子器件）的形成中形成电接触。晶片在本领域是众所周知的。
衬底可以是用来形成半导体晶片的任何常规衬底。合适的衬底包括蓝宝石和SiC，以及任何含硅的衬底。优选地，衬底基本上由硅和不可避免的杂质构成。使用硅衬底是特别具有成本效率的，但是使用常规结构会导致高水平的缺陷。
如此处使用的，关于两个层的术语“之上”包括直接接触的层以及其间具有一个或多个层的层。此处使用的术语“上方”或“下方”是相对于层状结构而言，其中认为衬底是最底层。因而，如果第一层在第二层的上方，这意味着第一层在第二层相对于衬底的相对侧上。此处使用的术语“上方”或“下方”并不要求第一层和第二层彼此直接接触。此处使用的关于SiNx夹层的术语“之中”包括在第一GaN层的上表面或下表面提供的夹层，条件为第一层的GaN穿透夹层的一个或多个部分。
为确定此处公开的层的厚度，X射线衍射（XRD）是能够用于完整晶片的首选非破坏性技术。该技术允许由获得的X射线衍射图形确定结构参数。可以通过透射电子显微镜（TEM）获得更精确的值。该技术要求由晶片制备样品，因此如果样品意在用于后续处理则不能使用。这两种技术都是本领域众所周知的。例如，Kappers等（Physica B401-402(2007)296-301）在“Interlayer methods for reducing the dislocation density in galliumnitride”中讨论了这些技术。
如此处使用的，任何提及的物质的构成成分包括其所有可行的化学计量。因而，例如AlGaN包括其所有合金，如AlxGa(1-x)N，其中x不等于1或0。优选的，化学计量会取决于所需层的厚度而变化。
本发明人发现可以在硅衬底上生长的无裂缝GaN层的厚度是有限的，而且在这类GaN层中存在大量的穿透位错。此外，本发明人认识到对GaN层n型掺杂或者在第一GaN层上进一步包括n型掺杂的GaN层的任何尝试都会恶化该问题。
第一GaN层将抗压应力引入结构中。SiNx夹层，优选延伸穿越衬底平面所形成的，用来减少GaN层内穿透位错的出现。当在没有SiNx夹层情况下生长较厚的GaN层时，发现存在高密度位错，使得晶片对光电子器件的用处不大。
如此处提及的，SiNx是指硅和氮的沉积层。取决于所期望的组合物，X的值可以为1/2至2。优选由硅烷和氨气形成该层。优选地，硅烷/氢与氨按SCCM（标准立方厘米/分钟）的比为1:50至1:200，其中硅烷用氢气稀释至50ppm。这相应于生长室内1x106至4x106范围内的氨与硅烷的分压比。硅烷，例如，可以在与氢气混合之前被稀释至50ppm。M Kappers等（Physica B401-402(2007)296-301）在“Interlayer methods for reducingthe dislocation density in gallium nitride”中描述了合适的夹层，通过引用并入本文。
本发明人现在已经发现一种用于形成GaN层以减少不期望的穿透位错形成的新方法。通过生长SiNx薄层，随之制备沉积的GaN以在一个或多个局部部分中通过或穿透SiNx层生长。就是说，SiNx层不是连续的（它是不连续的夹层）而是被GaN部分间隔开的。这种局部生长导致GaN的三维域（three dimensional domain）（或晶体）突出于SiNx层（相对于衬底）之上。然而不希望被理论限制，当剩下的第一GaN层在这些三维域周围形成时，在第一SiNx夹层上方的第一GaN层上形成的穿透位错的部分朝向三维域和GaN层之间的界面或刻面（小平面，facet）弯曲并终止于此处。因而，令人惊讶地，GaN薄层可以在具有少数穿透位错的SiNx层的上方形成，除了终止于上述界面的那些。因此，本发明的第一GaN层提供了理想的表面，在其上还可以进一步形成层，像是例如，用于LED的n-掺杂层。
优选地，至少一个SiNx夹层的厚度为0.5至10nm。发明人已发现这种夹层厚度足以致使三维GaN域的后续局部生长，同时允许GaN充分地穿透夹层。不希望受到理论的限制，设想0.5至10nm的SiNx夹层的使用致使三维域（此处接触面和多面体的面）最佳数目和分布以使穿透位错缺陷最小化。如果夹层过厚，则GaN不可以穿透该该层，然而需要足够厚的夹层以确保所期望的局部结构。
换言之，本发明人已经发现他们可以在甚至失配的衬底上提供GaN层，其中GaN层的上部具有减小数目的穿透位错。这是在GaN层（即该上部的下方）内使用一个或多个薄SiNx夹层以及GaN穿透在隔离部分的夹层以将三维GaN结构引入夹层上方的结果。不希望受到理论的限制，相信这些三维结构（或多面岛状物（facetted island））的存在提供了界面，借此穿透缺陷（threading defect）在与具有相反伯格斯矢量的其它穿透缺陷反应之后形成半环（half loop）。因此，接近SiNx夹层的缺陷数目较高，而在夹层上方的GaN层则具有较少的穿透缺陷。
优选地，至少离衬底层最远的SiNx夹层厚度为0.5至10nm（更优选2至8nm，更优选约5nm）并且具有穿透其一个或多个部分的GaN。这种靠近第一GaN层上缘的新颖结构的使用提供了第一GaN层的上表面，其表现出降低数目的穿透位错。因此，随后生长的层也将受益于这些降低的位错出现。
在一个实施方式中，第一GaN层在其中具有两个或更多个SiNx夹层。多个夹层的存在有助于减少穿透位错的出现。然而，本发明人已经发现利用单个层而不需要更复杂的结构设计就允许穿透位错显著减少。
优选地，GaN穿透至少一个SiNx夹层的一个或多个部分以在包围SiNx夹层的GaN内形成离散的晶体结构。就是说，优选地，GaN延伸通过并超越夹层。因此，这是一个非连续的SiNx夹层。这就在穿透的GaN与第一GaN层上部之间提供了较大的界面。这提供一个较大的区域，在其上穿透位错可以形成如以上讨论的半环。
优选地，GaN穿透所述SiNx夹层的多个部分，横穿所述夹层。就是说，SiNx层以基本上均匀分布的方式穿透跨越该层。这就致使最终的晶片具有更加可预测的和有用的性质。优选地，被穿透的SiNx夹层的每一个部分都在SiNx夹层的平面上具有最多5μm2并且优选最多1μm2的横截面面积。优选地，该横截面面积至少为1nm2。
优选地，该晶片进一步包括在已经描述的晶片结构，即在第一GaN层上形成的n-掺杂的半导体层和/或p-掺杂的半导体层。其中，包括了n-和p-掺杂的层两者，一层在另一层之上并且两层都在晶片的GaN层上。优选地，n-掺杂的层最接近GaN层。当这些层都存在时，则可以形成常规光电子器件，如LED。适合的n-和p-掺杂的层在本领域都是众所周知的。
优选的n-掺杂的层是硅或锗掺杂的GaN。如果直接在硅衬底上形成硅掺杂的GaN层，由于硅掺杂引入的高拉伸应力，实际上不可能生长出有用厚度的无裂缝低位错密度n-掺杂层。本发明提供的晶片解决了该问题，而且允许这种层在硅衬底上生长，并且在n-掺杂层中具有减少的裂缝和位错。
更优选的n-掺杂的半导体层包括在GaN层上形成的成分渐变的（成分梯度的，compositionally graded）Si-或Ge-掺杂的GaN层，因此Si或Ge的量跨越层的厚度远离第一GaN层而分别增加。就是说，在直接靠近GaN层的层上基本上没有硅掺杂，而Si-掺杂水平跨越n-掺杂层增加至GaN层的相对面（位于常规LED中的n/p界面）的最大值。优选地，掺杂水平在约1x1017cm-3到1x1019cm-3的范围内变化。更优选地，掺杂水平在1x1018cm-3到8x1018cm-3的范围内变化。
晶片可以进一步包括在衬底和第一GaN层之间的AlGaN层。这有利地帮助控制引入至半导体晶片中的应力而且，例如能够使得在衬底上形成覆层LED结构，同时使得否则会形成的缺陷最小化。该层用来解决，例如Si和GaN之间的晶格与热膨胀系数失配，其会导致外延生长的GaN中的高位错密度和裂缝，限制这类LED结构的性能。由于其晶格参数，AlGaN夹层对于解决Si和GaN之间的失配尤其有用。
优选地存在形成在衬底层和AlGaN层之间的AlN层。这有利地充当成核层以促进AlGaN层的生长并促进该层与衬底的紧密连接。此外，该层防止覆层（尤其镓内容物）和衬底之间的反应，特别是当衬底为硅时。
优选地AlGaN层是成分渐变的，使得铝的浓度跨越层的厚度远离硅衬底而下降。因而，AlxGa(1-x)N中x的值跨越该层优选从至少0.9下降至0.1，并且优选从1下降至0。优选地，x的值远离该层的衬底侧从0.9下降至0.3。优选该下降是线性的，尽管非线性或阶式下降的铝含量也是可以的。借此铝的量跨越该层而下降的成分渐变的使用，起到降低GaN层与衬底之间晶格失配的作用。其中，使用AlN成核层进一步起到提高层之间的粘结以及将压缩应力引入AlGaN缓冲层的作用。
在另一个实施方式中，结构包括在衬底层和第一GaN层之间的两个或更多个AlGaN层，其中每个层都具有式AlxGa1-xN，并且每个层的x值为0.01至小于1的值，优选0.01至0.9，更优选0.01至0.5。更优选地，每个层的x值不同并且优选为0.01至0.9，更优选0.01至0.5，最优选0.05至0.3。在优选实施方式中，在两个或更多个AlGaN层之间的x值相差0.5至0.1，例如，第一层的值可以为x=0.25，第二层的值可以为x=0.75。优选设置该层以使得x的值跨越该层并且因此铝的浓度跨越该层的厚度远离硅衬底层而下降。
当形成晶片时，尤其使用高温下沉积的方法（如MOCVD），由于较大的热膨胀失配（例如，已发现Si衬底和GaN层之间存在46%的失配）当从生长温度冷却时将较大的拉伸应力/压缩应力（取决于衬底）引入至膜中。AlGaN层，如果存在，有助于防止晶片弯曲和/或裂缝，否则会使加工困难而且损害器件性能。随着衬底尺寸按比例增大，由于用于加工完整晶片的晶片弯曲中有限的公差，对晶片的平整度的要求也变得更严格。例如，50μm的晶片弯曲限制，对于2英寸的晶片曲率半径必须大于6m，但是对于6英寸的晶片就要超过57m。
优选地衬底包含硅，优选衬底是硅（即由硅和不可避免的杂质构成）。本发明人已经发现本发明的技术和晶片在衬底为硅的时候特别有用。当用SiNx夹层来解决晶片和/或裂缝问题时要求减小的GaN层的厚度要完全融合。
优选地，第一GaN层是未掺杂的或至少是非故意掺杂的。其作用是在其上形成的任何n-掺杂层与更多缺陷下部层之间形成绝缘区域。尤其优选的是穿透SiNx的第一层的GaN是未被掺杂的。更优选的是在穿透SiNx夹层的GaN周围形成的第一层的GaN是未掺杂的。这会有助于防止n-型载流子损失并且提高最终器件的效率。在一个可替代的实施方式中，优选较薄的结构，第一GaN层可以是例如用硅掺杂的，而且具有梯度掺杂，因此在衬底表面侧的掺杂为零且掺杂跨越该层而增加（例如，上达至4x1018cm-3的掺杂水平）。掺杂梯度最好是线性的但可以是，例如，阶式的。
在一个实施方式中，第一GaN层包含Al。这有助于通过减少衬底与覆层结构之间的晶格失配而减少位错的发生。优选地，第一GaN层则可以是如此处所描述的AlxGa1-xN层。该层中x的值优选为0.01至0.5。更优选地，每个层的x值为0.05至0.3。
其中晶片进一步包括在晶片上形成的n-掺杂导体层和/或p-掺杂半导体层，优选地，该结构进一步包括在n-掺杂半导体层和p-掺杂半导体之间形成的一层多量子阱。这是用于增加LED效率的已知技术而且可以有利地用于与本发明的晶片结合。
优选地，衬底的厚度为100至2000微米，更优选275至1000微米。这些衬底是可以商业上获得的。一个优选的实例是来自SEH ltdtm的625微米的6英寸Si衬底。考虑到半导体器件设计的实际原因，不希望衬底是过厚的。然而，如果衬底太薄则最终的器件可能不够坚固。
优选地，第一GaN层的厚度为0.1至5μm，包括一个或多个SiNx夹层的厚度。更优选地，该层为600至1200nm。形成的层越厚越有可能出现裂缝。然而，需要足够的厚度以提供合适的支撑用于在其上形成，例如，光电子器件的n-/p-掺杂层。本发明的结构允许形成较厚的无裂缝层。
优选地每一SiNx夹层的厚度为0.1至50nm，更优选0.5至10nm，并且更优选2至8nm。优选地，至少一个夹层为0.5至10nm。这些薄夹层允许GaN穿透。可以包括0.1至<0.5nm且>10nm至50nm的夹层，但是不会表现出与0.5至10nm夹层相同的穿透位错降低作用。
优选地，如果存在，AlGaN层的厚度为100至1500nm，更优选200至800nm。该厚度足以减少晶片弯曲而且能解决晶格参数失配的问题。如果层太薄，则这些益处可能不会最大化。在存在多个层的情况下，这些层的总结合厚度为100至1500nm，更优选200至800nm。
优选地，如果存在，每个AlN层的厚度为5至400nm，更优选10至300nm。如果层较薄则第一GaN层中的镓可与硅衬底反应。超越上限，成核层的好处不会增加而且结构的总厚度不期望地增加。
优选地，如果存在，每个n-掺杂半导体层的厚度为50至2000纳米，更优选400至1000纳米。这同样适用于Si-或Ge-掺杂的GaN层。这些层需要一定的厚度起作用，但是如果层较厚则裂缝的可能性非常大。
优选地，如果存在，每个p-掺杂的半导体层的厚度为50至1500纳米，更优选100至600纳米，并且更优选100至200纳米。P-型半导体层在本领域是众所周知的。优选Mg掺杂。这些层需要一定的厚度起作用，但如果层较厚则裂缝的可能性也非常大。
根据第二方面，本发明提供一种包括此处描述的半导体晶片的LED。半导体片由于可以实现的低穿透位错出现率而特别适用于形成LED。这增加了LED的IQE。此外，在这种情况下可使用较大的衬底，加工成本显著降低，这对减少这一快速发展技术的成本是重要的。
根据第三方面，本发明提供一种包括此处描述的半导体晶片的太阳能电池。该太阳能电池具有与本发明的LED相关的优点。
优选地，本发明涉及用于生产多个光电子器件的单独的晶片。这种晶片可以迅速并容易地生产以使生产成本最小化。优先地，这种晶片的直径为至少5cm，优选大于15cm，优选上达至30cm。更优选地，该晶片为至少6英寸，优选至少8英寸，优选至少10英寸，并且最优选至少12英寸。在一个实施方式中，优选<6英寸的晶片。在一个实施方式中，优选≥6英寸且<8英寸的晶片。在一个实施方式中，优选≥8英寸且<10英寸的晶片。在一个实施方式中，优选≥10英寸并且<12英寸的晶片。在一个实施方式中，优选≥12英寸的晶片。因而，晶片可以大规模地生产。由于本发明的层使得晶片曲率最小化而且可以使用较大的晶片以增加效率。生产的晶片可以分割以形成单独的光电子器件，如LED。在一个实施方式中，对于太阳能电池，有利的是不分割晶片，而是使用基本上整个的晶片来形成太阳能电池。
在一特别优选的实施方式中，提供一种半导体晶片，包括：
由硅形成的衬底层；以及
在其中具有一个或多个SiNx夹层的第一GaN层；并且
其中，在第一GaN层中至少一个SiNx夹层的厚度为0.5至10nm，并且其中GaN穿透所述SiNx夹层的一个或多个部分，在衬底层与第一GaN层之间存在一个或多个AlGaN层，优选地进一步包括衬底层和AlGaN层（最靠近衬底）之间的AlN层。如果存在，AlN层的厚度为10-300nm；如果存在，AlGaN层的厚度为100至1500nm，优选200至800nm。硅衬底存在明显的晶格失配但是与其它已知衬底相比仍为半导体器件提供一种商业有用的选择。本发明人已经发现使用至少一个SiNx夹层和AlGaN层以使缺陷的形成最小化并且允许生产高效率器件。优选地，AlGaN层从0.9至0.3连续渐变。优选地，晶片进一步包括如此处描述的n-掺杂层和/或第一GaN层是如此处描述的Si掺杂的。
根据第四方面，本发明提供一种包括如此处限定的半导体晶片的半导体器件。
根据第五方面，本发明提供一种用于形成如此处描述的复合晶片的方法，其中利用金属有机气相外延（MOVPE）生长方法的衬底上连续形成层。MOVPE是众所周知的技术并且使用它在衬底上形成层也是熟知的。有利地，通过利用单一的工艺可以形成半导体晶片，以及可选的其他层。这简化了制造工艺并减少生产光电子器件的复杂性和成本。
优选地，在形成一个所述SiNx夹层后，沉积GaN，以使所述GaN穿透SiNx夹层的一个或多个部分。优选地，在900至1050℃的温度下以小于1000:1的V/III比率（即N:Ga：氮与镓的摩尔流量或分压的比率）沉积GaN。有利地，压力也根据标准MOVPE实践增加以促使穿透生长，因为截断的六边形岛状物具有刻面以提供上面讨论的界面。
此外，优选地，MOVPE方法在在单个室和/或在单独工艺中进行至少两层的生长，优选用于整个器件。因此，依次生长每个层，连续地将新的组成成分简单地引入生长室。
优选地，一旦已经生长穿透的GaN，允许第一GaN层剩余部分通过升高温度和增加V/III的比率至高于1000:1，优选至少2000:1而融合。优选地升高的温度为高于1050℃。
可以用最小的实验测定每个层需要的生长温度。一般而言，在比最优生长温度更低的温度下生长层是有利的，以使得能够更紧密地控制层的成分及厚度。举例来说，GaN层可以在1020℃左右生长而SiNx层在950℃左右。
根据第六方面，本发明提供应用于衬底的在其上具有一个或多个SiNx夹层的GaN层的应用，具有穿透所述SiNx夹层的一个或多个部分的GaN，以减少在其上形成的层的穿透位错密度。
现在将参考以下实施例描述本发明，仅通过非限制性实施例的方式提供，并参考几个附图，其中：
图1显示了根据本发明制造的LED的层结构的实施例。
图2显示了在生长所需不同层以形成LED期间本发明晶片的曲率图。X-轴显示了以秒计的时间。Y-轴显示了以km-1计的曲率。
图3显示了LED层的两个实施例，该LED示出了穿透GaN和n-型GaN的SiNx夹层。应当理解这些实施例并限制本发明的范围。其他的层或替换的层可以包括在本发明的其它实施例中。
下列词表应用于图3中显示的标注：
字母 标注
A Mg-掺杂的GaN层
B InGaN/GaN MQW
C Si-掺杂的GaN层
D Nid-的掺杂GaN层
E AlGaN缓冲层
F AlN成核层
G Si衬底
H 三维GaN
I SiNX夹层(IL)
实施例1
在该实施方式中，在使用6×2″或1×6″的衬托器（基座，susceptor）的6×2″Aixtron CCS反应器中通过金属有机气相外延（MOVPE）在2英寸或6英寸的Si（111）衬底5上生长GaN结构。三甲基镓（TMG），三甲基铝（TMA）和三甲基铟（TMI）用作第III族前体，同时氨用作氮源。硅烷（SiH4）和环戊二烯基镁（Cp2Mg）分别用作n-型和p-型掺杂剂的来源。
通过金属有机气相外延（MOVPE）在6英寸Si（111）衬底5上生长平整、无裂缝且均匀的基于GaN的LED结构。首先将所提供的Si（111）衬底5在反应器中退火以去除天然的氧化物层。
随后生长AlN成核层10，其防止Ga与Si衬底反应。然后生长AlGaN缓冲层15以控制应力。采用AlN成核层10和渐变的AlGaN缓冲层15进行应力管理，给出的晶片对于2.5μm的总LED结构厚度具有>60m的曲率半径。为了降低位错密度，通过GaN层20的部分沉积在GaN层20内生长原位SiNx夹层（未显示），生长夹层然后完成GaN层20。将温度降至950℃用于沉积SiNx夹层并且在970℃时开始再生长以形成多面岛状物，然后改变为1050℃用于缓慢生长GaN层以融合膜。在膜完全融合后，将生长条件设定为较快的GaN生长。
然后，生长具有1μm厚度的Si-掺杂的GaN层25。对于LED结构，则降低生长温度并且将N2气氛用于多量子阱（MQW）活性区域30的生长。在H2环境中沉积Mg-掺杂的GaN压顶层（capping layer）35。生长后，在N2气氛中进行退火以活化受主。
在生长之后，利用PANalytical MRD高分辨率X射线衍射仪和在300kV下操作的Philips CM30TEM表征结构。使用Digital InstrumentsDimension3100原子力显微镜（AFM）研究表面形态。也利用graphic-EYE全晶片光学图像系统来检查晶片表面特征以显示出任何表面裂缝和粗糙度。使用KSA多光束光学传感器（MOS）ultrascan tm测试仪非原位测量横穿整个晶片及表面高度的晶片曲率。使用Accent RPM2000PL描图系统收集PL图和厚度图。
重复该实施例，产生以下结构。
层 实施例A 实施例B 实施例C
硅衬底 625μm 625μm 625μm
AlN成核层 200nm 200nm 300nm
AlxGal-xN应力控制层 800nm 680nm 1300nm
AlxGal-xN组成 0.88＜X＜0.3 0.88＜X＜0.3 0.88＜X＜0.3
GaN下层 220nm 200nm 400nm
GaN上层 200nm
掺杂的GaN第一层 800nm 550nm 1100nm
Figure BDA00003512248900141
在每个实施例中选择AlxGa1-xN应力控制层的厚度以保证平整无裂缝的最终晶片。厚度在一定程度上取决于衬底的厚度、AlN成核层的厚度及不同GaN层的厚度，无论是掺杂的还是未掺杂的。
在实施例A-C中，AlxGa1-xN层的组成随着与成核层的距离线性地变化，x从与AlN的界面处的0.8降低至与GaN层的界面处的0.3。类似的，在实施例D中，x从与AlN的界面处的0.88降低至与GaN层的界面处的0.2。在实施例E中，AlxGa1-xN在离散的层中形成，其中x的值不同。在实施例A和实施例D中，在GaN下层与GaN上层之间使用单独的SiNx夹层。在实施例B、实施例C和实施例E中，在GaN下层和掺杂的GaN层之间使用单独的SiNx夹层。在掺杂的GaN层中掺杂的硅在顶部表面具有4x1018cm-3的恒定值。每个实施例中的SiNx夹层的厚度约为2.5nm。
可以利用X射线衍射（XRD）、原子力显微镜（AFM）、透射电子显微镜（TEM）、光致发光（PL），外部晶片曲率检测及光学图像技术来表征LED晶片。这些技术在本领域中是众所周知的且熟练的技术人员能选择并采用适当的技术来测量此处公开的所有层厚度。
实施例2
商业可获得的
Figure BDA00003512248900152
传感器（Laytec GmbH）用于给出发射率-校正的实时温度和晶片曲率测量，并且将Argus（Aixtron）原位温度测量仪安装在反应器顶部以提供晶片的完整温度图。图2显示在晶片的制造过程中晶片曲率的迹线。
如图2所示，晶片曲率在整个过程中一直变化。
在1000s和3000s之间，对衬底退火并且在25/km处达到平稳状态。然后形成200nm的AlN成核层，这增加了晶片的凹型。在7500s时形成AlGaN缓冲层，然后GaN层包含单个夹层至总厚度为1.3μm。在12500形成Si-掺杂的GaN层。在14000s和18000s之间，在允许晶片复合物冷却之前形成InGaN-GaN多量子阱（MQW）。在冷却期间，曲率从-150/km下降至+25/km。
从曲率的数据清晰地看出，在生长期间晶片的弯曲作为不同层厚度的函数而变化。很显然，已在AlGaN缓冲层和Si-掺杂的GaN层生长期间引入抗压应力，晶片弯曲从凹下变为凸出。在室温下通过这种拉伸应力（张应力）补偿法实现平整的晶片。
优选的MOVPE反应器为安装有Aixtron Argus的6×2″CCS-MOCVD反应器。Argus包括处于新构型的多元光电二极管阵列，其利用通过反应器喷头注射管的光程。这就允许从大量离散测量点中可以获得关于晶片和基座表面的温度数据。基本上，能够测量出在生长期间跨越整个晶片的表面温度。
根据原位曲率数据，从晶片弯曲可以看出，晶片与衬底分离增加，因此晶片的温度下降。在生长期间可以调整加热器区域设置以保持均匀的温度分布。PDA数据是用来确定那些跨越晶片的最终温度曲线是平滑的。在生长期间重要的是温度均匀性，以保持LED波长和强度的一致性以及最小化硅中的缺陷（slip）。
在硅衬底上生长GaN通常开始于AlN成核层，以防止Ga与Si反应及引起熔融凹蚀（melt-back etching）。TMA预处理剂量（TMA pre-dose）是一种广泛使用的方法，用来沉积AlN以保护Si衬底防止其氮化，尽管发现AlN成核层的质量严重受生长温度，TMA预处理剂量时间及成核层厚度的影响。希望最大程度地融合（合并，聚结，coalesce）AlN层以表现出光滑表面，该光滑表面对于25μm2的面积的均方根（RMS）粗糙度为约0.5nm。光滑的（RMS粗糙度小于1nm）AlN表面使晶体取向差最小化并减少随后的GaN层上的裂缝密度。
与AlN相比，由于GaN面内晶格参数较大，当在AlN上长成时GaN或AlGaN层会受压缩。(Al)GaN层的压缩应力可用于在生长温度时弯曲Si晶片以补偿在冷却至室温期间由于拉伸应力（由GaN和Si之间热膨胀系数的较大差别引起）而导致将会出现的晶片弯曲。AlGaN缓冲层的Al部分可以是步阶渐变（step-graded）或连续渐变（continuously graded）并且发现这两种情况在生长温度下引入压缩应力方面都是有效的。
AlN沉积引起拉伸应力，拉伸应力可能由于层凝聚而随着膜厚度而增大。类似的，较厚的AlGaN缓冲层（至少上达至1.3μm）引入更大的压缩应力，使得能够生长较厚的无裂缝GaN层。最佳AlGaN缓冲层的厚度取决于所需GaN层的厚度。
由于Si和AlGaN之间较大的晶格失配，在Si衬底上长成的GaN结构通常会有高初始位错密度，这对于高性能器件是不期望的。对于Si上的GaN实现低位错密度的困难不仅是由于较大的晶格失配，也是由于可以生长的无裂缝GaN的有限厚度。为了降低位错密度，可以将一个或多个SiNx夹层（IL）合并到GaN层中。
通常，可以通过较厚的SiNx夹层以及对于后续的夹层顶部的GaN层而言更长的融合时间而大大地降低穿透位错（TD）密度。然而，使用用于在硅上生长的TD降低法的要求是可以沉积的无裂缝GaN的有限厚度，同时保持较低的晶片弯曲。
实施例3
渐变的AlGaN缓冲层在AlN/Si模板上生长，随后在1020℃下生长300nm厚的GaN层。然后将温度降至950℃用于沉积SiNx夹层，并且在970℃再生长以形成多面的岛状物，然后变为1050℃用于GaN层的缓慢生长以融合膜。在膜完全融合后，将生长条件设定为较快的GaN生长。在沉积SiNx后完全融合膜所需的GaN的厚度取决于SiNx IL的沉积时间以及GaN在顶部再生长的生长条件。约6x108cm-2的TD密度与平面无裂缝晶片一起获得。优选的TD密度小于5x109cm-2，更优选小于1x109cm-2，更优选小于8x108cm-2。
在生长AlGaN缓冲层后，生长名义上未掺杂的100-400nm厚的GaN，随后沉积SiNx夹层，并进一步生长GaN。保持两个GaN区域（总共～600nm）名义上未掺杂以便有助于GaN膜的融合而且还能防止由于Si-掺杂而引起的另外的TD引入。GaN的Si掺杂分布从低掺杂水平到高掺杂是渐变的。
有利地，本发明允许在Si衬底上生长低位错密度的无裂缝n-型GaN（<2微米）。同样的，这类层也可以在其它衬底上生长，特别是那些晶格参数的差别表明较厚的层会易于n-掺杂层的晶片的弯曲和裂缝。
因此，本发明能在临界厚度内更大程度地减小穿透位错以获得器件质量材料。因此，该方法减少了外延生长时间和外延成本。此外，因为这些其他层使得载体远离有缺陷的区域（靠近衬底，尤其在通过SiNx夹层生长的GaN岛状物周围），可以获得更可靠的且更高效率的LED器件。
虽然在本文中已详细地描述了本发明的优选实施方式，但是本领域技术人员将会理解在没有脱离本发明或所附权利要求的范围的情况下可以对其做出改变。

Claims (23)

1.一种半导体晶片，包括：
衬底层；以及
在其中具有一个或多个SiNx夹层的第一GaN层；并且
其中，在所述第一GaN层中至少一个SiNx夹层具有穿透所述SiNx夹层的一个或多个部分的GaN，并且所述至少一个SiNx夹层优选具有0.5至10nm的厚度。
2.根据权利要求1所述的半导体晶片，进一步包括在所述衬底层和所述第一GaN层之间的AlGaN层。
3.根据权利要求2所述的半导体晶片，进一步包括在所述衬底层和所述AlGaN层之间的AlN层。
4.根据权利要求2或权利要求3所述的半导体晶片，其中所述AlGaN层是成分渐变的，使得铝的量跨越所述层的厚度远离所述硅衬底层而减小。
5.根据权利要求2至4中任一项所述的半导体晶片，包括在所述衬底层和所述第一GaN层之间的两个或更多个AlGaN层，其中每一层具有式AlxGa1-xN，并且在每一层中x的值为0.01至0.9。
6.根据上述权利要求中任一项所述的半导体晶片，其中所述第一GaN层是非故意掺杂的。
7.根据上述权利要求中任一项所述的半导体晶片，其中所述第一GaN层在其中具有两个或更多个SiNx夹层。
8.根据上述权利要求中任一项所述的半导体晶片，其中GaN穿透至少一个SiNx夹层的一个或多个部分以在包围所述SiNx夹层的GaN内形成离散的晶体结构。
9.根据上述权利要求中任一项所述的半导体晶片，其中所述GaN穿透横穿所述夹层的所述SiNx夹层的多个部分。
10.根据上述权利要求中任一项所述的半导体晶片，其中所述衬底由硅和不可避免的杂质构成。
11.根据上述权利要求中任一项所述的半导体晶片，进一步包括在所述第一GaN层上的第二GaN层，其中所述第二GaN层是故意掺杂的。
12.根据权利要11所述的半导体晶片，其中所述第二GaN层优选用硅或锗进行n-掺杂。
13.根据权利要求11或权利要求12所述的半导体晶片，其中所述第二GaN层是形成在所述第一GaN层上的成分渐变的Si-或Ge-掺杂的GaN层，以致所述Si或Ge的量跨越所述层的厚度远离所述GaN层而分别增加。
14.根据权利要求11至13中任一项所述的半导体晶片，进一步包括形成在所述第二GaN层上的p-掺杂的半导体层。
15.根据权利要求14所述的半导体晶片，进一步包括在所述第二GaN层与所述p-掺杂的半导体层之间形成的一层多量子阱（MQW），并且其中所述MQW层的厚度优选为10至200nm。
16.根据上述权利要求中任一项所述的半导体晶片，其中：所述衬底的厚度为275至1000μm；和/或所述AlN层的厚度，如果存在，为10-300nm；和/或
所述AlGaN层的厚度，如果存在，为100至1500nm；和/或
所述第一GaN层的厚度为0.1至5μm；和/或
每一个SiNx夹层的厚度为0.5至10nm；和/或
所述第二GaN层的厚度，如果存在，为50至5000nm；和/或
所述p-掺杂半导体层的厚度，如果存在，为50至1000nm。
17.一种包括上述权利要求中任一项所述的半导体晶片的产品，其中所述产品为LED或太阳能电池。
18.根据权利要求1至16中任一项所述的半导体晶片，其中所述晶片的直径为至少6英寸，优选至少8英寸，优选至少10英寸，并且最优选至少12英寸。
19.一种包括如权利要求1至16中任一项所限定的半导体晶片的半导体器件。
20.一种用于形成根据上述权利要求中任一项所述的复合晶片的方法，其中利用金属有机气相外延（MOVPE）生长方法在所述衬底上连续形成所述层。
21.根据权利要求20所述的方法，其中在形成所述SiNx夹层中的一个之后，沉积GaN以穿透所述SiNx夹层的一个或多个部分。
22.根据权利要求21所述的方法，为穿透所述SiNx夹层的一个或多个部分而沉积的所述GaN是在900至1050℃的温度下沉积的并且V/III的比率小于1000:1。
23.根据权利要求21或权利要求22所述的方法，其中至少两个或更多个所述层是在单个MOVPE室中用单独的MOVPE方法进行沉积的。
CN201180065064.4A 2010-11-15 2011-10-12 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片 Active CN103348447B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1019301.9 2010-11-15
GB1019301.9A GB2485418B (en) 2010-11-15 2010-11-15 Semiconductor materials
PCT/GB2011/001474 WO2012066269A1 (en) 2010-11-15 2011-10-12 Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein

Publications (2)

Publication Number Publication Date
CN103348447A true CN103348447A (zh) 2013-10-09
CN103348447B CN103348447B (zh) 2016-08-17

Family

ID=43431470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180065064.4A Active CN103348447B (zh) 2010-11-15 2011-10-12 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片

Country Status (5)

Country Link
US (1) US9142723B2 (zh)
EP (1) EP2641267B1 (zh)
CN (1) CN103348447B (zh)
GB (1) GB2485418B (zh)
WO (1) WO2012066269A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985799A (zh) * 2014-06-05 2014-08-13 天津三安光电有限公司 发光二极管及其制作方法
CN104979448A (zh) * 2014-04-02 2015-10-14 财团法人交大思源基金会 发光二极管组件
CN105274496A (zh) * 2014-06-17 2016-01-27 北京大学 一种MOCVD中突变式冲击气流在线生长SiNx掩膜层的方法
CN106057658A (zh) * 2015-04-10 2016-10-26 纽富来科技股份有限公司 气相生长方法
CN106128948A (zh) * 2016-07-26 2016-11-16 中国科学院半导体研究所 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法
CN108598234A (zh) * 2018-04-26 2018-09-28 吉林大学 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法
CN111063726A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种Si基氮化镓器件的外延结构
CN112018199A (zh) * 2019-05-30 2020-12-01 南京信息工程大学 一种高质量非极性AlGaN微纳复合结构及其加工方法
CN112103178A (zh) * 2020-10-30 2020-12-18 深圳第三代半导体研究院 一种覆于铜表面的GaN薄膜及其制备方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145867A (ja) * 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
WO2013139887A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur herstellung von iii-n-einkristallen, und iii-n-einkristall
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
DE102012217631B4 (de) * 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
GB201217617D0 (en) * 2012-10-02 2012-11-14 Kappers Menno Semiconductor materials
US20140158976A1 (en) 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
US10546949B2 (en) 2012-12-26 2020-01-28 Agency For Science, Technology And Research Group III nitride based high electron mobility transistors
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法
CN104167476A (zh) * 2013-05-20 2014-11-26 南通同方半导体有限公司 一种降低蓝光led缺陷密度的发光二极管结构
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6302254B2 (ja) * 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
US9520696B2 (en) 2014-03-04 2016-12-13 Princeton Optronics Inc. Processes for making reliable VCSEL devices and VCSEL arrays
DE102014105303A1 (de) * 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
KR102188493B1 (ko) 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
CN105810725A (zh) * 2014-12-31 2016-07-27 中晟光电设备（上海）股份有限公司 硅基氮化镓半导体晶片及其制作方法
FR3031833B1 (fr) * 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une structure semi-conductrice a base de nitrures d'elements iii passivee et une telle structure
FR3031834B1 (fr) * 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
SG11201806030SA (en) 2016-01-20 2018-08-30 Massachusetts Inst Technology Fabrication of a device on a carrier substrate
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US10205303B1 (en) 2017-10-18 2019-02-12 Lumentum Operations Llc Vertical-cavity surface-emitting laser thin wafer bowing control
TWI631668B (zh) * 2017-11-22 2018-08-01 聯鈞光電股份有限公司 氮化物半導體結構
US10461118B2 (en) 2017-12-15 2019-10-29 Atomera Incorporated Method for making CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10361243B2 (en) * 2017-12-15 2019-07-23 Atomera Incorporated Method for making CMOS image sensor including superlattice to enhance infrared light absorption
US10276625B1 (en) 2017-12-15 2019-04-30 Atomera Incorporated CMOS image sensor including superlattice to enhance infrared light absorption
US10355151B2 (en) 2017-12-15 2019-07-16 Atomera Incorporated CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10396223B2 (en) 2017-12-15 2019-08-27 Atomera Incorporated Method for making CMOS image sensor with buried superlattice layer to reduce crosstalk
US10304881B1 (en) 2017-12-15 2019-05-28 Atomera Incorporated CMOS image sensor with buried superlattice layer to reduce crosstalk
DE102018101558A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
CN109686823B (zh) * 2018-11-26 2021-10-08 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919305A (en) * 1997-07-03 1999-07-06 Cbl Technologies, Inc. Elimination of thermal mismatch defects in epitaxially deposited films through the separation of the substrate from the film at the growth temperature
US20020069817A1 (en) * 2000-07-21 2002-06-13 Mishra Umesh Kumar Method to reduce the dislocation density in group III-nitride films
CN101027792A (zh) * 2004-08-26 2007-08-29 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN101208809A (zh) * 2005-07-06 2008-06-25 Lg伊诺特有限公司 氮化物半导体led及其制造方法
CN100490190C (zh) * 2003-10-14 2009-05-20 昭和电工株式会社 Ⅲ族氮化物半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
KR20040008522A (ko) * 2002-07-18 2004-01-31 엘지전자 주식회사 인시츄 유전체 마스크 제조를 통한 갈륨나이트라이드결정성 향상방법
WO2004107419A1 (en) * 2003-05-30 2004-12-09 Showa Denko K.K. Method for production of group iii nitride semiconductor device
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060073681A1 (en) * 2004-09-08 2006-04-06 Han Sang M Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
KR200408522Y1 (ko) * 2005-11-28 2006-02-13 윤영민 고무*비닐봉투 출입구 마개장치
KR100756841B1 (ko) 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JP2009536606A (ja) * 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919305A (en) * 1997-07-03 1999-07-06 Cbl Technologies, Inc. Elimination of thermal mismatch defects in epitaxially deposited films through the separation of the substrate from the film at the growth temperature
US20020069817A1 (en) * 2000-07-21 2002-06-13 Mishra Umesh Kumar Method to reduce the dislocation density in group III-nitride films
CN100490190C (zh) * 2003-10-14 2009-05-20 昭和电工株式会社 Ⅲ族氮化物半导体器件
CN101027792A (zh) * 2004-08-26 2007-08-29 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN101208809A (zh) * 2005-07-06 2008-06-25 Lg伊诺特有限公司 氮化物半导体led及其制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979448B (zh) * 2014-04-02 2018-09-07 财团法人交大思源基金会 发光二极管组件
CN104979448A (zh) * 2014-04-02 2015-10-14 财团法人交大思源基金会 发光二极管组件
CN103985799A (zh) * 2014-06-05 2014-08-13 天津三安光电有限公司 发光二极管及其制作方法
CN103985799B (zh) * 2014-06-05 2017-03-22 天津三安光电有限公司 发光二极管及其制作方法
CN105274496A (zh) * 2014-06-17 2016-01-27 北京大学 一种MOCVD中突变式冲击气流在线生长SiNx掩膜层的方法
CN105274496B (zh) * 2014-06-17 2019-01-15 北京大学 一种MOCVD中突变式冲击气流在线生长SiNx掩膜层的方法
CN106057658A (zh) * 2015-04-10 2016-10-26 纽富来科技股份有限公司 气相生长方法
CN106057658B (zh) * 2015-04-10 2019-09-06 纽富来科技股份有限公司 气相生长方法
CN106128948A (zh) * 2016-07-26 2016-11-16 中国科学院半导体研究所 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法
CN108598234A (zh) * 2018-04-26 2018-09-28 吉林大学 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法
CN112018199A (zh) * 2019-05-30 2020-12-01 南京信息工程大学 一种高质量非极性AlGaN微纳复合结构及其加工方法
CN111063726A (zh) * 2019-12-20 2020-04-24 西安电子科技大学芜湖研究院 一种Si基氮化镓器件的外延结构
CN112103178A (zh) * 2020-10-30 2020-12-18 深圳第三代半导体研究院 一种覆于铜表面的GaN薄膜及其制备方法

Also Published As

Publication number Publication date
GB2485418B (en) 2014-10-01
CN103348447B (zh) 2016-08-17
EP2641267A1 (en) 2013-09-25
EP2641267B1 (en) 2020-03-18
GB201019301D0 (en) 2010-12-29
GB2485418A (en) 2012-05-16
WO2012066269A1 (en) 2012-05-24
US9142723B2 (en) 2015-09-22
US20130270575A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN103348447A (zh) 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
CN102420278B (zh) 半导体器件及其制造方法
US20070197004A1 (en) Nitride semiconductor component and process for its production
US20080200013A1 (en) Gallium nitride materials and methods associated with the same
CN103415915A (zh) 使用氨预流在硅基材上使氮化铝形核的方法
CN105225931A (zh) AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
CN104091868B (zh) 一种发光二极管外延片及其制造方法
CN101771121A (zh) 一种SiC或Si衬底GaN基晶体的结构及其生长方法
CN102484049A (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
CN104813441B (zh) 半导体材料
TW201041014A (en) Method for forming epitaxial wafer and method for manufacturing semiconductor element
CN104272430A (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
CN103430329B (zh) 用于制造光电子半导体芯片的方法
CN103489896B (zh) 氮化镓基半导体器件及其制造方法
CN103730554A (zh) 一种氮化镓基led外延片的生长方法
US20110266522A1 (en) Semiconductor device
JP2017208554A (ja) 半導体積層体
EP2634294A1 (en) Method for manufacturing optical element
CN211404521U (zh) 一种超晶格量子点结构
CN108110093A (zh) 硅衬底GaN基LED外延生长方法
CN104637795B (zh) 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构
CN109390440A (zh) 一种发光二极管的外延片及制备方法
CN105679903B (zh) 一种半极性led外延结构及其制备方法
US20220336699A1 (en) Indium Gallium Nitride (inGaN) Relaxed Templates Employed as a Substrate for Nitride-Based Devices and Related Methods
US9525101B2 (en) Optoelectronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INTELLEC LIMITED

Free format text: FORMER OWNER: HUMPHREYS COLIN

Effective date: 20150527

Free format text: FORMER OWNER: MCALEESE CLIFFORD KAPPERS MENNO LIU ZHENYU ZHU DANDAN

Effective date: 20150527

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150527

Address after: Plymouth, England

Applicant after: Yin Te Rec Co., Ltd

Address before: Cambridge County

Applicant before: Humphreys Colin

Applicant before: Mcaleese Clifford

Applicant before: Kappers Menno

Applicant before: Liu Zhenyu

Applicant before: Zhu Dandan

C14 Grant of patent or utility model
GR01 Patent grant