CN103489896B - 氮化镓基半导体器件及其制造方法 - Google Patents

氮化镓基半导体器件及其制造方法 Download PDF

Info

Publication number
CN103489896B
CN103489896B CN201310231295.9A CN201310231295A CN103489896B CN 103489896 B CN103489896 B CN 103489896B CN 201310231295 A CN201310231295 A CN 201310231295A CN 103489896 B CN103489896 B CN 103489896B
Authority
CN
China
Prior art keywords
silicon
layer
based substrate
boron
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310231295.9A
Other languages
English (en)
Other versions
CN103489896A (zh
Inventor
卓泳助
金在均
金峻渊
李在垣
崔孝枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103489896A publication Critical patent/CN103489896A/zh
Application granted granted Critical
Publication of CN103489896B publication Critical patent/CN103489896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种氮化镓基半导体器件及其制造方法。所述氮化镓基半导体器件包括同时掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底、所述硅基衬底上的缓冲层、以及所述缓冲层上的氮化物叠层。硼（B）和锗（Ge）的掺杂浓度可以大于1×1019/cm3。

Description

氮化镓基半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2012年6月12日在韩国知识产权局提交的韩国专利申请第10-2012-0062862的优先权，其公开内容通过引用方式整体并入本文中。
技术领域
本发明示例实施例涉及氮化镓基（AlxInyGa1-x-yN，0≤x+y＜1）半导体器件及其制造方法，更具体地讲，本发明示例实施例涉及通过减小晶圆的弯曲来减小晶圆的损坏和变形同时增强发射光的波长均匀性的氮化镓基半导体器件及其制造方法。
背景技术
GaN材料可以与AlN和InN一起使用来产生具有从紫外射线到红色光谱区域的相对较宽频带的光，并且GaN材料具有相对较高的介质击穿特性。因此，GaN材料广泛用于制造功率相对较高的器件。然而，由于不存在同质衬底，GaN薄膜生长在异质衬底（例如，蓝宝石、SiC和/或Si）上。从而，由于GaN薄膜与异质衬底之间的晶格常数的不匹配，在生长的GaN薄膜上可能存在很多缺陷。而且，由于GaN薄膜与异质衬底之间的热膨胀系数的不匹配，晶圆本身的弯曲增大。如果不匹配增大，则在GaN薄膜中可能出现裂缝，或者异质衬底可能破碎。
例如，在包括InGaN/GaN结构的多量子阱（MQW）的发光二极管（LED）形成在硅衬底上的情况下，用来生长MQW的模版需要具有低于108/cm2的缺陷密度，以便制造亮度相对较高的LED。对于低于108/cm2的缺陷密度，生长在硅衬底上的缓冲层和GaN薄膜需要具有相对较大的厚度。在硅衬底上生长LED结构期间，施加压应力以便补偿由于热膨胀系数不匹配导致的张应力。在这点上，所施加的压应力需要为千兆帕（GPa）级别，这是因为缓冲层和GaN薄膜具有相对较大的厚度。然而，由于在相对较高温度下硅衬底变得可延展，这样的相对较高温度和相对较大压应力可以引起硅衬底的塑性变形。从而，冷却之后的硅衬底可能具有凸形的相对较大弯曲并且可能变硬或破碎。
这样的衬底的大弯曲在MQW生长工艺期间引起温度不均匀性，这将引起MQW中In的不均匀合成。因此，MQW中产生的光的波长不均匀，这会使LED的成品率恶化。为了解决此问题，通常使用增加衬底厚度的方法。然而，衬底厚度的增加不仅可提高衬底的价格而且可能不能完全防止或减小硅衬底在相对较高温度下的塑性变形。
发明内容
本发明示例实施例提供了通过减小晶圆的弯曲来减小晶圆的损坏和变形同时增大发射光的波长均匀性的氮化镓基半导体器件及其制造方法。
其他方面将在下面描述中部分阐述，并且部分从该描述中将显而易见的，或者可以通过示例实施例的实践来了解到。
根据示例实施例，一种半导体器件可以包括掺杂有硼（B）和锗（Ge）的硅基衬底、所述硅基衬底上的缓冲层、以及所述缓冲层上的氮化物叠层。
硼（B）和锗（Ge）的掺杂浓度可以大于1×1019/cm3。可以在所述硅基衬底中掺杂硼（B）和锗（Ge），以使得所述硅基衬底的电阻率小于或等于约1Ωcm。
所述缓冲层可以具有由AlN、SiC、Al2O3、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、XY中的一个形成的单层结构以及由AlN、SiC、Al2O3、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、和XY中的一个或多个形成的多层结构中的一种结构，其中X包括钛（Ti）、铬（Cr）、锆（Zr）、铪（Hf）、铌（Nb）、以及钽（Ta）中的至少一个，Y是氮（N）和硼（B、B2）中的一个。
所述氮化物叠层可以包括多个氮化物半导体层；至少一个掩膜层，其介于所述多个氮化物半导体层之间；以及至少一个中间层，其介于所述多个氮化物半导体层之间。
所述多个氮化物半导体层可以由AlxInyGa1-x-yN（其中0≤x≤1，0≤y≤1，x+y＜1）形成。所述至少一个掩蔽层可以由氮化硅（SiNx）和氮化钛（TiN）中的一个形成。
该半导体器件还可以包括所述氮化物叠层上的器件层，所述器件层可以包括发光二极管（LED）器件、高电子迁移率晶体管（HEMT）、以及激光二极管（LD）器件中的一个。
根据示例实施例，一种制造半导体器件的方法可以包括：制备掺杂有硼（B）和锗（Ge）的硅基衬底；在所述硅基衬底上形成缓冲层；以及在所述缓冲层上形成氮化物叠层。
制备掺杂有硼（B）和锗（Ge）的硅基衬底的步骤可以包括对所述硅基衬底执行离子注入。
附图说明
这些和/或其他方面将从下面结合附图进行的示例实施例的描述中变得显而易见并且更容易理解，其中：
图1是示出根据示例实施例的氮化镓基半导体器件的示意剖面图；
图2是用于定义晶圆的弯曲的示图；
图3是硅衬底的弯曲随硼（B）掺杂浓度变化而变化的曲线图；
图4是图1的氮化物叠层的详细结构的剖面图；
图5是示出根据示例实施例的氮化镓基半导体器件的示意剖面图；
图6A至图6E是用于说明根据示例实施例的图1的半导体器件和使用该半导体器件的器件的制造方法的剖面图；
图7A至图7F是用于说明根据示例实施例的图5的半导体器件和使用该半导体器件的器件的制造方法的剖面图；以及
图8A至图8D是用于说明根据示例实施例的发光器件的制造方法的剖面图。
具体实施方式
将参照示出了示例实施例的附图来更全面地描述示例实施例。附图中的相同参考标号指示相同元件，并且为了清楚起见放大了元件的尺寸和厚度。本文中描述了示例实施例并且可以在实施例中进行各种变型。当一个层被称为在另一个层或衬底“上”或“上方”时，其可以直接处于另一个层或衬底上，或者它们之间也可以存在中间层。如本文中使用的术语“和/或”包括一个或多个相关列出项的任意和所有组合。诸如一列元件之前的“至少一个”的表述修饰整列元件而不修饰列出的单个元件。
应当理解，尽管本文中可能使用第一、第二等术语来描述各种元件、组件、区域、层和/或部分，这些元件、组件、区域、层和/或部分不受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分进行区分。因此，在不背离示例实施例的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
空间相对术语，诸如“在……下面”、“在……之下”、“下面”、“在……之上”、“上面”等，在本文中使用是为了描述方便以用于描述附图所示的一个元件或特征与其它元件或特征的关系。应当理解，除了附图中所示的方位以外，这些空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果附图中的器件被翻转，则被描述为在其它元件或特征“下面”或“之下”的元件将位于其它元件或特征的“上面”。因此，示例性术语“在……下面”可以包括位于上面和位于下面两个方位。器件还可以以其他方式定位（旋转90度或处于其它方位），因此在此所使用的空间相对描述符应该被相应地解释。
本文中使用的术语仅仅是为了描述各特定实施例的目的，而不是要限制示例实施例。本文中所使用的单数形式“一个”、“该/所述”旨在也包括复数形式，除非上下文清楚地作了其它说明。还应当理解的是，当本文中使用术语“包括”和/或“包含”时，指定了所述特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组的存在或附加。
本文中，参考作为示例实施例的理想化实施例（和中间结构）的示意示出的剖面示图来描述本发明构思的实施例。如此，由于例如制造技术和/或公差而引起与图示的形状的偏差应当在预料之中。因此，本发明构思的示例实施例不应当被解释为限于本文中示出的区域的特定形状，而将包括例如由制造产生的形状的偏差。例如，被示出为矩形的注入区域可以具有圆形的或弯曲的特征，以及/或者在其边缘处具有注入浓度梯度而不是具有注入区域到非注入区域的二态改变。同样地，通过注入形成的掩埋区可能在该掩埋区与进行该注入所通过的表面之间的区域中导致一些注入。因此，附图中示出的区域本质上是示意性的，并且其形状不旨在示出器件的一个区域的实际形状以及不旨在限制示例实施例的范围。
除非另外定义，本文中使用的所有术语（包括技术和科学术语）具有与本发明构思所属领域普通技术人员通常理解的含义相同的含义。还应当理解，诸如那些通常使用的字典里定义的术语应被解释为具有与在相关技术背景下含义一致的含义，并且不被解释为理想化的或过于正式的意义，除非本文中明确定义。
图1是示出根据示例实施例的氮化镓基半导体器件100的示意剖面图。参照图1，氮化镓基半导体器件100可以包括硅基衬底110、缓冲层120、以及氮化物叠层130。
硅基衬底110可以通过利用相对较高浓度的硼（B）或锗（Ge）对包括硅（Si）或碳化硅（SiC）的硅材料进行掺杂而形成。例如，硼（B）的掺杂浓度可以高于约1019/cm3。在这点上，掺杂浓度可以确定为使得硅基衬底110的电阻率小于或等于1Ωcm。
同时掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底110可以用来减小在制造半导体器件100时发生的硅基衬底110的翘曲和滑移（slip）。通常，翘曲量表示为在晶圆级测得的弯曲。
图2是用于定义晶圆的弯曲的示图。在工艺期间发生的衬底的翘曲量可以由在晶圆级测得的弯曲来定义。在这点上，晶圆W整体上表示衬底和在该衬底上形成的薄膜。由于衬底与该衬底上形成的薄膜之间的热膨胀系数彼此不同而发生弯曲。当晶圆在薄膜生长所需的相对较高温度工艺之后被冷却到室温时，衬底和薄膜由于它们不同的热膨胀系数衬底和薄膜而不同程度地收缩，从而导致晶圆W翘曲。
在示例实施例中，在晶圆W的厚度方向上的最高位置与最低位置之差被称为弯曲。当其他条件不改变时，弯曲与晶圆W的直径D的平方成比例。因此，当衬底的直径增大时，衬底的弯曲增大。
如果使用通常硅衬底并且生长了氮化物半导体薄膜之后，则观察到几十到几百微米的凸状弯曲，其由硅衬底的塑性变形导致。通常，由于硅衬底的热膨胀系数小于形成在该硅衬底上的半导体薄膜的热膨胀系数，在冷却到室温期间半导体薄膜比硅衬底收缩得更大，从而引起凸状弯曲。
然而，通常，施加千兆帕（GPa）数量级的压应力以便补偿在用于生长的相对较高温度工艺期间在半导体薄膜中产生的张应力。相对较高温度和压应力可以引起硅衬底的塑性变形。即，在室温下易碎的硅衬底在相对较高温度下可延展，在此条件下施加到硅衬底的过度应力引起硅衬底的塑性变形。在示例实施例中，即使在执行了冷却处理并去除了应力之后，硅衬底也不会返回到其原始状态，而是具有凸状弯曲。然而，掺杂的硅基衬底可以减小这样的弯曲。
图3是在硅衬底上生长GaN LED之后硅衬底的弯曲随着硼（B）掺杂浓度变化而变化的曲线图。参照图3，“-■-”线表示掺杂有约1019/cm3浓度的硼（B）的硅晶圆，“-●-”线表示掺杂有约1.5×1019/cm3浓度的硼（B）的硅晶圆，“-▲-”线表示未掺杂有硼（B）的硅晶圆。未掺杂有硼（B）的硅晶圆的弯曲约为140μm，然而掺杂有约1019/cm3和1.5×1019/cm3浓度的相对较高浓度的硼（B）的硅晶圆的弯曲仅仅约为45μm。
而且，可以通过同时利用硼（B）和另一种掺杂材料对硅晶圆进行掺杂来进一步减小硅晶圆的变型。例如，参照下面表1，在硅晶圆掺杂有约2.2～7.0×1015/cm3的相对较低浓度的硼（B）的情况下，硅晶圆的滑移长度约为60mm，然而，在硅晶圆掺杂有约1.0～1.5×1019/cm3的相对较高浓度的硼（B）的情况下，硅晶圆的滑移长度减小至约40mm。而且，在硅晶圆掺杂有约1.0～1.5×1019/cm3的相对较高浓度的硼（B）和锗（Ge）的情况下，硅晶圆的滑移长度可以进一步减小至约20mm。
[表1]
如图3和表1所示，在使用同时掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底110的情况下，在氮化镓基LED的生长期间可以提高发射光的波长均匀性。因此，可以提高氮化镓基LED的成品率。而且，可以使用具有8英寸或12英寸的相对较大直径的硅基衬底110，从而减小氮化镓基半导体器件的生产成本。
可以布置用于确保将要生长在异质衬底上的氮化物叠层130的预定或给定薄膜质量的缓冲层120，来减小由硅基衬底110与氮化物叠层130之间的晶格常数差异引起的缺陷并且用来防止或减小由硅基衬底110与氮化物叠层130之间的热膨胀系数差异引起的裂缝。缓冲层120可以至少包括一个缓冲层，并且可以包括成核生长层。例如，缓冲层120可以具有由AlN、SiC、Al2O3、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、或者XY形成的单层结构或者由它们中的一个或多个形成的多层结构。在这点上，X可以是钛（Ti）、铬（Cr）、锆（Zr）、铪（Hf）、铌（Nb）、或钽（Ta），Y可以是氮（N）或硼（B、B2）。
氮化物叠层130可以至少包括一个GaN基化合物半导体层。氮化物叠层130可以包括例如多个氮化物半导体层。氮化物叠层130可以包括多个氮化物半导体层、布置在多个氮化物半导体层之间的至少一个掩蔽层、以及布置在多个氮化物半导体层之间的至少一个中间层。
图4是氮化物叠层130的详细结构的剖面图。参照图4，氮化物叠层130可以包括第一氮化物半导体层132、第二氮化物半导体层134、以及第三氮化物半导体层136。氮化物叠层130可以包括布置在多个氮化物半导体层132、134和136之间的至少一个掩蔽层133。至少一个中间层135可以布置于在掩蔽层133之上布置的多个氮化物半导体层134和136之间。中间层135可以补偿由生长在掩蔽层133上的第二氮化物半导体层134引起的相对张应力。
氮化物半导体层132、134和136可以由包含镓的氮化物形成。即，氮化物半导体层132、134和136可以由AlxInyGa1-x-yN（其中0≤x≤1，0≤y≤1，x+y＜1)形成。例如，氮化物半导体层132、134和136可以由包括GaN、InGaN、AlInGaN中的任何一个的材料形成。
掩蔽层133可以由氮化硅（SiNx）或氮化钛（TiN）形成。例如，SiNx掩蔽层可以通过使用SiH4（硅烷）和氨气来形成。掩蔽层133可以被形成为任意地仅覆盖部分第一氮化物半导体层132，而不完全覆盖第一氮化物半导体层132。因此，第一氮化物半导体层132的一些部分可以被暴露出来。因此，第一氮化物半导体层132的暴露部分的面积可以由掩蔽层133的覆盖范围来确定，从而生长在掩蔽层133上的第二氮化物半导体层134的初始岛可以相应地变化。
例如，如果SiNx掩蔽层的面积增大以减小第一氮化物半导体层132的暴露部分的面积，则将要生长在掩蔽层133上的第二氮化物半导体层134的初始岛密度会减小，然而合并的岛的尺寸会增大。由于掩蔽层133，第二氮化物半导体层134的缺陷密度会减小，这是因为掩蔽层133直接掩蔽穿透位错（threading dislocation）或者穿透位错通过第二氮化物半导体层134的岛面被弯曲。
例如，图4的氮化物叠层130可以包括由u-GaN形成的第一氮化物半导体层132、第二氮化物半导体层134和第三氮化物半导体层136、布置在第一氮化物半导体层132与第二氮化物半导体层134之间的SiNx掩蔽层133、以及布置在第二氮化物半导体层134与第三氮化物半导体层136之间的AlxGa1-xN中间层135。各氮化物半导体层可以包括无掺杂杂质的u-GaN层。
可替换地，第一氮化物半导体层132、第二氮化物半导体层134、以及第三氮化物半导体层136可以包括掺杂有n型杂质的n-GaN层或掺杂有p型杂质的p-GaN层。如果第一氮化物半导体层132、第二氮化物半导体层134、以及第三氮化物半导体层136掺杂有预定或给定的杂质，则半导体器件100可以用作形成发光器件的模版（template）。如果第一氮化物半导体层132、第二氮化物半导体层134、以及第三氮化物半导体层136未被掺杂，则半导体器件100可以用作形成功率器件的模版、或者用于形成发光器件的模版。
图5是示出根据示例实施例的氮化镓基半导体器件102的示意剖面图。参照图5，半导体器件102可以包括掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底112、缓冲层120、以及氮化物叠层130。在示例实施例中，掺入硅基衬底112中的硼（B）和锗（Ge）主要分布在硅基衬底112的顶部的表面附近。通过制备未掺杂有杂质或掺杂有相对较低浓度的杂质的硅晶圆、然后通过离子注入用硼（B）和锗（Ge）来对该硅晶圆进行掺杂，可以形成硅基衬底112。半导体器件102的其他元件实质上与图1的相同。
图6A至图6E是用于说明根据示例实施例的图1的半导体器件100和使用半导体器件100的器件的制造方法的剖面图。
参照图6A，制备掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底110。硅和/或碳化硅可以用作硅基衬底110的材料。可以在硅锭生长期间通过掺杂硼（B）和锗（Ge）来形成硅基衬底110。硼（B）和锗（Ge）的掺杂浓度可以大于约1×1019/cm3。可替换地，掺杂浓度可以确定为使得硅基衬底110的电阻率小于或等于约1Ωcm。
参照图6B，可以在硅基衬底110上形成缓冲层120。缓冲层120可以具有由AlN、SiC、Al2O3、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、或者XY形成的单层结构或者由AlN、SiC、Al2O3、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、和XY中的一个或多个形成的多层结构。在这点上，X可以是Ti、Cr、Zr、Hf、Nb、或Ta，Y可以是氮（N）或硼（B、B2）。
参照图6C，氮化物叠层130可以形成在缓冲层120上。氮化物叠层130可以包括GaN基化合物半导体层。如果需要，氮化物叠层130可以掺杂有预定或给定杂质。例如，氮化物叠层130可以掺杂有n型杂质，以使得半导体器件100可以用作制造发光器件的模版，或者氮化物层130可以未掺杂有杂质，以使得半导体器件100可以用作制造功率器件的模版。
可以根据通用半导体制造工艺（例如，金属有机化学气相沉积（MOCVD）工艺）来形成缓冲层120和氮化物叠层130。缓冲层120和氮化物叠层130的总厚度可以确定为使得缺陷密度小于等于适当水平，可以约为3μm或者大于3μm。而且，考虑到硅基衬底110、缓冲层120、以及氮化物叠层130之间的热膨胀系数的差异，当生长缓冲层120和氮化物叠层130时可以施加用于对在相对较高温度工艺之后冷却到室温期间产生的应力进行补偿的应力。例如，如果缓冲层120和氮化物叠层130的热膨胀系数大于硅基衬底110的热膨胀系数，则为了补偿冷却期间产生的张应力，在相对较高温度工艺期间可以施加压应力。
图6C所示的半导体器件100可以用作用于形成各种半导体器件的模版。例如，参照图6D，可以在氮化物叠层130上形成器件层DL。器件层DL可以包括由适合于将要制造的器件的材料形成的多个薄膜层。将要制造的器件的示例可以是发光二极管（LED）器件、功率器件（例如，高电子迁移率晶体管（HEMT））和激光二极管（LD）器件。
参照图6E，硅基衬底110可以从半导体器件100分离。可以通过使用研磨工艺和湿法刻蚀工艺、或者使用干法刻蚀工艺来分离硅基衬底110，但示例实施例不限于此。
图7A至图7F是用于说明根据示例实施例的图5的半导体器件102和使用半导体器件102的器件的制造方法的剖面图。
参照图7A，制备衬底110'。衬底110'可以是硅衬底或碳化硅（SiC）衬底。衬底110'可以通过使用离子注入掺杂有相对较高浓度的硼（B）和锗（Ge）。
因此，参照图7B，硼（B）和锗（Ge）主要分布在硅基衬底112的顶部表面附近。图7C至图7F的工艺实质上与图6B至图6E的工艺相同。即，可以形成缓冲层120、氮化物叠层130、以及器件层DL。硅基衬底112可选择地从半导体器件120分离。
由于在上述制造工艺期间使用了掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底110和112，硅基衬底110和112的塑性变形几乎不发生，从而减小了弯曲并且实现了改善的薄膜质量。而且，半导体器件100和102可以用作用于制造具有改善质量的各种发光器件或功率器件的模版。
例如，将参照图8A至图8D来说明在这样的模版上制造发光器件300的方法。参照图8A，在对模版上生长有发光器件层的晶圆进行隔离刻蚀之后，沉积用作芯片钝化和电流阻挡层（CBL）的介质材料并且对其进行图案化。
具体地，缓冲层240、氮化物叠层250、n型半导体层260、有源层270、以及p型半导体层280可以形成在掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底210上，以及由介质材料形成的钝化层PL和电流阻挡层CBL可以形成为预定或给定图案。缓冲层240和氮化物叠层250可以具有与图1或图5所示的缓冲层120和氮化物叠层130的结构相同的结构。具有欧姆接触功能和反射功能的金属层290可以沉积在p型半导体层280和电流阻挡层CBL上。
参照图8B，子底座310粘附到图8A示出的结构。子底座310可以由硅形成。用于接合的接合金属层320可以形成在子底座310的一个表面上。接合金属层320和金属层290可以在约300℃或以上温度下彼此共晶接合。
参照图8C，可以通过研磨工艺和湿法刻蚀工艺、或者使用干法刻蚀工艺来去除硅基衬底210。在图8C，子底座310位于下面，不像图8B中那样。
参照图8D，可以对去除了硅基衬底210的表面执行制绒（texturing）工艺，以便提高有源层270的发光效率。已进行制绒的缓冲层240和氮化物叠层250被部分刻蚀，以暴露n型半导体层260的一部分。用于欧姆接触的金属层350可以形成在n型半导体层260的暴露部分上。而且，可以通过在子底座310的底表面上形成用于施加电压的电极层330来形成垂直发光器件300。
应当理解，本文描述的示例实施例应被认为仅仅是描述性的而不是为了限制的目的。每个示例实施例中的各特征或各方面的描述通常应当被认为是可用于其它示例实施例中的其他类似特征或方面。

Claims (13)

1.一种半导体器件，包括：
硅基衬底，其掺杂有硼(B)和锗(Ge)；
所述硅基衬底上的缓冲层；以及
所述缓冲层上的氮化物叠层，
其中，所述氮化物叠层包括：
多个氮化物半导体层；
至少一个掩蔽层，其介于所述多个氮化物半导体层之间,所述至少一个掩蔽层包括氮化钛(TiN)；以及
至少一个中间层，其介于所述多个氮化物半导体层之间，所述至少一个中间层包括AlxGa1-xN。
2.根据权利要求1所述的半导体器件，其中，硼(B)和锗(Ge)的掺杂浓度大于1×1019/cm3。
3.根据权利要求1所述的半导体器件，其中，在所述硅基衬底中掺杂硼(B)和锗(Ge)，以使得所述硅基衬底的电阻率小于或等于1Ωcm。
4.根据权利要求1所述的半导体器件，其中，所述缓冲层具有由AlN、SiC、Al2O3、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、XY中的一个形成的单层结构以及由它们中的一个或多个形成的多层结构中的一种结构，其中X包括钛(Ti)、铬(Cr)、锆(Zr)、铪(Hf)、铌(Nb)、以及钽(Ta)中的至少一个，Y是氮(N)和硼(B、B2)中的一个。
5.根据权利要求1所述的半导体器件，其中，所述多个氮化物半导体层由AlxInyGa1-x-yN形成，其中0≤x≤1，0≤y≤1，x+y＜1。
6.根据权利要求1所述的半导体器件，还包括：
器件层，其处在所述氮化物叠层上，所述器件层包括发光二极管器件、高电子迁移率晶体管、以及激光二极管器件中的一个。
7.一种制造半导体器件的方法，包括：
制备掺杂有硼(B)和锗(Ge)的硅基衬底；
在所述硅基衬底上形成缓冲层；以及
在所述缓冲层上形成氮化物叠层，
其中，形成所述氮化物叠层的步骤包括：
在所述缓冲层上形成多个氮化物半导体层；
在所述多个氮化物半导体层之间形成至少一个掩蔽层,所述至少一个掩蔽层包括氮化钛(TiN)；以及
在所述多个氮化物半导体层之间形成至少一个中间层，所述至少一个中间层包括AlxGa1-xN。
8.根据权利要求7所述的方法，其中，制备所述硅基衬底的步骤包括对所述硅基衬底执行离子注入。
9.根据权利要求7所述的方法，其中，制备所述硅基衬底的步骤包括利用大于1×1019/cm3的掺杂浓度的硼(B)和锗(Ge)来对所述硅基衬底进行掺杂。
10.根据权利要求7所述的方法，其中，制备所述硅基衬底的步骤包括利用硼(B)和锗(Ge)对所述硅基衬底进行掺杂，以使得所述硅基衬底的电阻率小于或等于1Ωcm。
11.根据权利要求7所述的方法，其中，形成所述缓冲层的步骤包括形成由AlN、SiC、Al2O3、AlGaN、AlInGaN、AlInBGaN、AlBGaN、GaN、XY中的一个形成的单层结构以及由它们中的一个或多个形成的多层结构中的一种结构，其中X包括钛(Ti)、铬(Cr)、锆(Zr)、铪(Hf)、铌(Nb)、以及钽(Ta)中的至少一个，Y是氮(N)和硼(B、B2)中的一个。
12.根据权利要求7所述的方法，其中，形成所述多个氮化物半导体层的步骤包括形成多个AlxInyGa1-x-yN层，其中0≤x≤1，0≤y≤1，x+y＜1。
13.根据权利要求7所述的方法，还包括：
在所述氮化物叠层上形成器件层，所述器件层包括发光二极管器件、高电子迁移率晶体管、以及激光二极管器件中的一个。
CN201310231295.9A 2012-06-12 2013-06-09 氮化镓基半导体器件及其制造方法 Active CN103489896B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120062862A KR101926609B1 (ko) 2012-06-12 2012-06-12 질화갈륨계 반도체 소자 및 그 제조방법
KR10-2012-0062862 2012-06-12

Publications (2)

Publication Number Publication Date
CN103489896A CN103489896A (zh) 2014-01-01
CN103489896B true CN103489896B (zh) 2017-09-01

Family

ID=49714555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310231295.9A Active CN103489896B (zh) 2012-06-12 2013-06-09 氮化镓基半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US9202878B2 (zh)
KR (1) KR101926609B1 (zh)
CN (1) CN103489896B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102098250B1 (ko) 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
US10598068B2 (en) 2015-12-21 2020-03-24 Emissol, Llc Catalytic converters having non-linear flow channels
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
CN106505102B (zh) * 2016-12-12 2024-05-03 英诺赛科（珠海）科技有限公司 高迁移率氮化镓半导体器件及其制备方法
CN106783950B (zh) * 2016-12-19 2024-02-13 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
CN109830580B (zh) * 2019-01-29 2021-10-08 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769689A (en) * 1984-12-13 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Stress relief in epitaxial wafers
US4959328A (en) * 1987-06-04 1990-09-25 Licentia Patent-Verwaltungs-Gmbh Method for manufacturing a semiconductor component contactable on both sides
CN101635255A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 形成半导体结构的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
JP2003174030A (ja) * 2001-09-28 2003-06-20 Toppan Printing Co Ltd ウェハ及びその製造方法並びにウェハを用いた転写マスク
US20030089921A1 (en) * 2001-11-13 2003-05-15 Motorola, Inc Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a niobium concentration
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
JP4817078B2 (ja) 2002-11-11 2011-11-16 株式会社Ｓｕｍｃｏ シリコンウェーハ
JP4590876B2 (ja) * 2004-02-04 2010-12-01 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
WO2006054758A1 (en) * 2004-11-18 2006-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US20060234455A1 (en) * 2005-04-19 2006-10-19 Chien-Hao Chen Structures and methods for forming a locally strained transistor
KR101008588B1 (ko) * 2005-11-16 2011-01-17 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP5710104B2 (ja) 2009-01-28 2015-04-30 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2012038973A (ja) 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769689A (en) * 1984-12-13 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Stress relief in epitaxial wafers
US4959328A (en) * 1987-06-04 1990-09-25 Licentia Patent-Verwaltungs-Gmbh Method for manufacturing a semiconductor component contactable on both sides
CN101635255A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 形成半导体结构的方法

Also Published As

Publication number Publication date
KR20130139107A (ko) 2013-12-20
US9202878B2 (en) 2015-12-01
CN103489896A (zh) 2014-01-01
US20130328054A1 (en) 2013-12-12
KR101926609B1 (ko) 2018-12-10

Similar Documents

Publication Publication Date Title
CN103489896B (zh) 氮化镓基半导体器件及其制造方法
CN102420278B (zh) 半导体器件及其制造方法
TWI447959B (zh) 製造氮化物半導體晶體層的方法
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
CN102687291B (zh) 光电半导体芯片和用于制造光电半导体芯片的方法
US9233844B2 (en) Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
EP2615628B1 (en) Method of growing nitride semiconductor layer
CN109844184A (zh) 用于功率应用和射频应用的工程化衬底结构
EP2571065A1 (en) Group iii nitride semiconductor device and method for producing same
CN103348447A (zh) 包括其中具有一个或多个氮化硅夹层的氮化镓的半导体晶片
US8859315B2 (en) Epitaxial wafer and manufacturing method thereof
CN103094314A (zh) 在硅衬底上生长iii-氮化物的新方法
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
CN104272430A (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
CN116825626A (zh) 工程化衬底上的宽带隙器件集成电路架构
CN106030834A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
CN108140548A (zh) 薄硅基板上的应力控制
CN101635328A (zh) 发光二极管及其形成方法
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
US9583340B2 (en) Semipolar nitride semiconductor structure and method of manufacturing the same
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
KR102591149B1 (ko) 비발광 3족 질화물 반도체 적층체를 제조하는 방법
KR102591150B1 (ko) 비발광 3족 질화물 반도체 소자를 제조하는 방법
KR102591151B1 (ko) 비발광 3족 질화물 반도체 소자를 제조하는 방법
US20230127640A1 (en) Micro light-emitting diode and light-emitting device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant