TWI698914B - 半導體磊晶結構及其形成方法 - Google Patents

半導體磊晶結構及其形成方法 Download PDF

Info

Publication number
TWI698914B
TWI698914B TW108125591A TW108125591A TWI698914B TW I698914 B TWI698914 B TW I698914B TW 108125591 A TW108125591 A TW 108125591A TW 108125591 A TW108125591 A TW 108125591A TW I698914 B TWI698914 B TW I698914B
Authority
TW
Taiwan
Prior art keywords
layer
thickness
semiconductor
buffer layer
epitaxial structure
Prior art date
Application number
TW108125591A
Other languages
English (en)
Other versions
TW202105473A (zh
Inventor
黃彥綸
蘇科閎
施英汝
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW108125591A priority Critical patent/TWI698914B/zh
Priority to CN202010567762.5A priority patent/CN112242435A/zh
Priority to US16/920,318 priority patent/US20210017669A1/en
Application granted granted Critical
Publication of TWI698914B publication Critical patent/TWI698914B/zh
Publication of TW202105473A publication Critical patent/TW202105473A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種半導體磊晶結構包括：成核層配置在基板上；緩衝層配置在成核層上；半導體層配置在緩衝層上；阻障層配置在半導體層上；以及頂蓋層配置在阻障層上。在半導體磊晶結構的翹曲率小於等於+/-30微米的情況下，半導體層的厚度與緩衝層的厚度的比值的最大值或最小值以下列式子表示：Y=aX1-bX2+cX3，X1≧0 nm，X2≧750 nm，X3≧515 nm，其中X1為成核層的厚度，X2為緩衝層的厚度，X3為半導體層的厚度，a、b、c分別為常數，Y為半導體層的厚度與緩衝層的厚度的比值（X3/X2）。

Description

半導體磊晶結構及其形成方法
本發明是有關於一種半導體結構及其形成方法，且特別是有關於一種半導體磊晶結構及其形成方法。
磊晶(Epitaxy)是指在基板上長出新結晶，以形成半導體層的技術。由於以磊晶製程所形成的膜層具有純度高、厚度控制性佳等優點，因此磊晶技術已經廣泛應用在射頻元件或功率元件的製造中。
在基板上磊晶生長III族氮化物半導體層的技術中，由於基板與III族氮化物半導體層之間的晶格失配(lattice mismatch)與熱膨脹係數的差異，其容易導致基板變形並使得III族氮化物半導體層產生裂紋(crack)等問題。在習知技術中，藉由將緩衝層形成在基板與III族氮化物半導體層之間，以降低基板與III族氮化物半導體層之間的晶格係數差異，進而降低裂紋產生。
然而，緩衝層與III族氮化物半導體層的厚度的不匹配也會導致整個半導體磊晶結構產生滑移線(slip line)、翹曲(Bowing)、 裂紋，更甚至破片等缺陷。因此，目前亟需求能解決或改善上述問題的半導體磊晶結構及其形成方法。
本發明提供一種半導體磊晶結構及其形成方法，其可在半導體磊晶結構的翹曲率小於等於+/-30微米的情況下，找出半導體層的厚度與緩衝層的厚度的比值的最大值或最小值。
本發明提供一種半導體磊晶結構包括：基板、成核層、緩衝層、半導體層、阻障層以及頂蓋層。成核層配置在基板上。緩衝層配置在成核層上。半導體層配置在緩衝層上。阻障層配置在半導體層上。頂蓋層配置在阻障層上。在半導體磊晶結構的翹曲率(bowing)小於等於+/-30微米的情況下，半導體層的厚度與緩衝層的厚度的比值的最大值或最小值以下列式子表示：Y=aX1-bX2+cX3，X1≧0nm，X2≧750nm，X3≧515nm，其中X1為成核層的厚度，X2為緩衝層的厚度，X3為半導體層的厚度，a、b、c分別為常數，Y為半導體層的厚度與緩衝層的厚度的比值(X3/X2)並且介於最大值與最小值之間。
在本發明的一實施例中，當a為0.098167，b為0.008583，且c為0.005652時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最大值，且當a為0.09546，b為-0.003735，且c為-0.012168時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最小值，其中成核層的厚度介於0nm至36nm之 間，緩衝層的厚度介於750nm至1755nm之間，而半導體層的厚度介於515nm至1491nm之間。
在本發明的一實施例中，上述最大值介於0.89至1.99之間，而上述最小值介於0.29至0.56之間。
在本發明的一實施例中，上述半導體磊晶結構，更包括間隔層配置在阻障層與半導體層之間。
在本發明的一實施例中，當a為0.10249，b為0.006845，且c為0.00583時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最大值，且當a為-0.6908，b為0.030257，且c為0.08209時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最小值，其中成核層的厚度介於0nm至21nm之間，緩衝層的厚度介於750nm至1385nm之間，半導體層的厚度介於515nm至1141nm之間。
在本發明的一實施例中，上述最大值介於0.88至1.52之間，而上述最小值介於0.37至0.57之間。
本發明提供一種半導體磊晶結構的形成方法，其步驟如下。於基板上形成成核層。於成核層上形成緩衝層。於緩衝層上形成半導體層。於半導體層上形成阻障層。於阻障層上形成頂蓋層。在半導體磊晶結構的曲率(curvature)小於等於+/-100km-1的情況下，半導體層的厚度與緩衝層的厚度的比值的最大值或最小值以下列式子表示：Y=aX1-bX2+cX3，X1≧0nm，X2≧750nm，X3≧515nm，其中X1為成核層的厚度，X2為緩衝層的厚度，X3 為半導體層的厚度，a、b、c分別為常數，Y為半導體層的厚度與緩衝層的厚度的比值(X3/X2)並且介於最大值與最小值之間。
在本發明的一實施例中，當a為0.098167，b為0.008583，且c為0.005652時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最大值。當a為0.09546，b為-0.003735，且c為-0.012168時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最小值，其中成核層的厚度介於0nm至36nm之間，緩衝層的厚度介於750nm至1755nm之間，而半導體層的厚度介於515nm至1491nm之間。
在本發明的一實施例中，上述半導體磊晶結構的形成方法，更包括：於半導體層上形成間隔層，其中間隔層介於半導體層與阻障層之間。
在本發明的一實施例中，當a為0.10249，b為0.006845，且c為0.00583時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最大值。當a為-0.6908，b為0.030257，且c為0.08209時，藉由上述式子可求得半導體層的厚度與緩衝層的厚度的比值的最小值，其中成核層的厚度介於0nm至21nm之間，緩衝層的厚度介於750nm至1385nm之間，半導體層的厚度介於515nm至1141nm之間。
基於上述，本發明實施例可設定不同成核層的厚度，並藉由上述式子求得半導體層的厚度與緩衝層的厚度的比值的最大值或最小值，以使半導體磊晶結構的翹曲率或曲率小於等於預定 值，進而減少滑移線、裂紋，更甚至破片等缺陷的產生，並提升半導體磊晶結構的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20:半導體磊晶結構
100:基板
102:成核層
104:緩衝層
106:半導體層
107:間隔層
108:阻障層
110:頂蓋層
圖1是依照本發明之第一實施例的一種半導體磊晶結構的剖面示意圖。
圖2是依照本發明之第二實施例的一種半導體磊晶結構的剖面示意圖。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。
圖1是依照本發明之第一實施例的一種半導體磊晶結構的剖面示意圖。以下實施例之半導體磊晶結構可應用於場效電晶體領域，例如高功率場效電晶體(high power field-effect transistors)、高頻電晶體(high efficiency transistors)或高電子遷移率電晶體(high electron mobility transistors，HEMT)等。
請參照圖1，本發明之第一實施例的半導體磊晶結構10由下到上依序包括：基板100、成核層102、緩衝層104、半導體層106、阻障層108以及頂蓋層110。半導體磊晶結構10的形成方法如下所示。
首先，提供基板100。在一實施例中，基板100可視為一成長基板，其材料可例如是藍寶石(Sapphire)、碳化矽(SiC)、氮化鋁(AlN)、矽(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)、磷化鎵(GaP)、氮化鎵(GaN)或其組合。在本實施例中，基板100可以是矽基板，其晶面(crystal plane)可例如但不限於是(111)、(110)、(100)等。在其他實施例中，基板100亦可以是絕緣體上矽(silicon-on-insulator，SOI)基板。
接著，於基板100上選擇性地形成成核層102。在一實施例中，成核層102可包括AlN層、Al層或其組合。成核層102的形成方法可例如是金屬有機化學氣相沉積法(metal organic chemical vapor deposition，MOCVD)或分子束磊晶法(molecular beam epitaxy，MBE)，其厚度可介於0nm至50nm之間。在一些實施例中，成核層102可防止基板100的Si與後續形成的緩衝層104或半導體層106的Ga反應而形成共熔金屬的回熔現象。在替代實施例中，成核層102可降低基板100與後續形成的緩衝層104之間的缺陷密度，以減少應力。
之後，於成核層102上形成緩衝層104，使得成核層102位於基板100與緩衝層104之間。在一實施例中，緩衝層104可 以是超晶格結構(superlattice structure)以及/或漸變結構(graded structure)。超晶格結構可包括至少兩個不同的疊層結構(laminated structure)，舉例來說，緩衝層104由下到上依序包括第一疊層、第二疊層以及第三疊層。第一疊層包括交替堆疊的多個AlN層與多個AlxGa1-xN層；第二疊層包括交替堆疊的多個AlN層與多個AlyGa1-yN層；而第三疊層包括交替堆疊的多個AlN層與多個AlzGa1-zN層，其中x>y>z。也就是說，緩衝層104中的Al含量是從成核層102朝向後續形成的半導體層106的方向減少。另一方面，漸變結構是指在整個緩衝層104中具有濃度變化的層，舉例來說，緩衝層104包括多個AlN層與多個AlxGa1-xN層，X值可從成核層102朝向後續形成的半導體層106的方向漸變，於此，所謂漸變可以是步階漸變(step grading)、連續漸變、不連續漸變或其組合。
值得注意的是，由於緩衝層104可舒緩基板100(或成核層102)與半導體層106之間由於晶格常數所導致的應力累積。因此，本實施例的緩衝層104可減少半導體層106與基板100之間因熱膨脹係數差異而產生的應力，以避免裂紋或破片。另外，最靠近成核層102的緩衝層104的Al含量高於最靠近半導體層106的緩衝層104的Al含量，其可提升磊晶品質且有利於後續元件開發。
在一些實施例中，緩衝層104的形成方法可以是金屬有機化學氣相沉積法(MOCVD)或分子束磊晶法(MBE)，其厚度 可介於750nm至1800nm之間。在其他實施例中，緩衝層104的材料包括多個AlN層與多個AlGaN層所構成的疊層結構、多個AlN層與多個GaN層所構成的疊層結構、多個GaN層與多個AlGaN層所構成的疊層結構等。
接著，於緩衝層104上形成半導體層106，使得緩衝層104位於成核層102與半導體層106之間。在一實施例中，半導體層106可以是氮化物半導體層，例如是未經摻雜(undoped)或非刻意摻雜(unintentionally doped)氮化鎵(GaN)層、碳摻雜GaN層、鐵摻雜GaN層或其組合。在替代實施例中，半導體層106的形成方法可例如是金屬有機化學氣相沉積法(MOCVD)或分子束磊晶法(MBE)，其厚度可介於515nm至1500nm之間。
在其他實施例中，半導體層106可包括底層與配置於所述底層上的通道層。具有高電子遷移率的二維電子氣(2-dimensional electron gas，2DEG)可形成於所述通道層中，以形成高電子遷移率電晶體(HEMT)。
然後，於半導體層106上形成阻障層108，使得半導體層106位於緩衝層104與阻障層108之間。在一實施例中，阻障層108的材料包括AlGaN、AlN、AlInN、InN、AlGnInN或其組合。在一些實施例中，阻障層108的形成方法可以是金屬有機化學氣相沉積法(MOCVD)或分子束磊晶法(MBE)，其厚度可介於4nm至30nm之間。
接著，於阻障層108上形成頂蓋層110，使得阻障層108 位於半導體層106與頂蓋層110之間。在一實施例中，頂蓋層110的材料包括GaN、Si3N4或其組合。在一些實施例中，阻障層108的形成方法可以是金屬有機化學氣相沉積法(MOCVD)、分子束磊晶法(MBE)或電漿增強化學氣相沉積法(PECVD)，其厚度可介於2nm至4nm之間。
值得注意的是，在本實施例中，在半導體磊晶結構10的曲率小於等於+/-100km-1以及/或翹曲率小於等於+/-30微米的情況下，半導體層106的厚度與緩衝層104的厚度的比值的最大值或最小值以下列式子表示：Y=aX1-bX2+cX3，X1≧0nm，X2≧750nm，X3≧515nm，其中X1為成核層102的厚度，X2為緩衝層104的厚度，X3為半導體層106的厚度，a、b、c分別為常數，Y為半導體層106的厚度與緩衝層104的厚度的比值(X3/X2)並且介於所述最大值與所述最小值之間。於此，所謂的「曲率(curvature)」是指磊晶製程期間的半導體磊晶結構的彎曲程度，此時的半導體磊晶結構的溫度可介於700℃至1200℃之間。另外，所謂的「翹曲率(bowing)」是指室溫下半導體磊晶結構的彎曲程度，其中室溫可介於20℃至30℃之間。
一般而言，當半導體磊晶結構的曲率大於+/-100km-1時，其降至室溫後的翹曲率則會大於+/-30微米，此結果稱之為塑性變形(plastic deformation)。所謂「塑性變形」是指材料受外力作用而形變時，若過了一定的限度便不能恢復原狀，此變形稱之為塑性變形。也就是說，當半導體磊晶結構的曲率大於+/-100km-1時， 即使降至室溫，半導體磊晶結構的翹曲率仍無法恢復原狀。因此，本發明實施例可使半導體磊晶結構的翹曲率小於等於+/-100km-1，以使降至室溫後的半導體磊晶結構的曲率小於等於+/-30微米，進而避免塑性變形的產生，並提升半導體磊晶結構的良率。
在一些實施例中，當a為0.098167，b為0.008583，且c為0.005652時，藉由上述式子可求得半導體層106的厚度與緩衝層104的厚度的比值的最大值。也就是說，先設定成核層102的厚度，並將成核層102的預設厚度(例如X1=0nm、10nm、20nm或36nm)與緩衝層104的最小厚度(例如X2=750nm)代入下列式(1)：Y=0.098167×X1-0.008583×X2+0.005652×X3 (1)
在此情況下，便可求得在半導體磊晶結構10的曲率小於等於+/-100km-1以及/或翹曲率小於等於+/-30微米的情況下，當成核層102為預設厚度時，半導體層106的厚度與緩衝層104的厚度的比值的最大值，也就是半導體層106的厚度除以緩衝層104的厚度的比值的最大值。
為了證明本發明的可實現性，以下列舉多個實例來對本發明之半導體磊晶結構10做更進一步地說明。雖然描述了以下實驗，但是在不逾越本發明範疇的情況下，可適當改變所用材料、其量及比率、處理細節以及處理流程等等。因此，不應根據下文所述的實驗對本發明作出限制性的解釋。
Figure 108125591-A0305-02-0013-1
實例1-實例4
提供矽基板。接著，藉由MOCVD在矽基板上依序形成成核層(AlN層)、緩衝層(多個AlN層與AlGaN層交替堆疊所形成的超晶格結構)以及半導體層(未摻雜及有摻雜之GaN層)。成核層的厚度、緩衝層的厚度以及半導體層的厚度如表1所示。然後，量測實例1-實例4的半導體磊晶結構的彎曲程度，實例1-實例4的半導體磊晶結構的曲率皆小於等於+/-100km-1以及/或翹曲率皆小於等於+/-30微米。
由表1可知，將實例1-實例4所量測出來成核層的厚度X1、緩衝層的厚度X2以及半導體層的厚度X3是滿足上述式(1)。也就是說，上述等式(1)中等號的左右兩邊是相等的。因此，本發明實施例可設定不同成核層的厚度，並藉由上述式(1)求得半導體層的厚度與緩衝層的厚度的比值Y的最大值。
在另一實施例中，當a為0.09546，b為-0.003735，且c為-0.012168時，藉由上述式子則可求得半導體層106的厚度與緩衝層104的厚度的比值的最小值。也就是說，先設定成核層102 的厚度，並將成核層102的預設厚度(例如X1=0nm、10nm、20nm或36nm)與半導體層106的最小厚度(例如X3=515nm)代入下列式(2)：Y=0.09546×X1+0.003735×X2-0.012168×X3 (2)
在此情況下，便可求得在半導體磊晶結構10的曲率小於等於+/-100km-1以及/或翹曲率小於等於+/-30微米的情況下，當成核層102為預設厚度時，半導體層106的厚度與緩衝層104的厚度的比值的最小值，也就是半導體層106的厚度除以緩衝層104的厚度的比值的最小值。
Figure 108125591-A0305-02-0014-2
實例5-實例8
實例5-8的形成步驟類似上述實例1-4的形成步驟，其中成核層的厚度、緩衝層的厚度以及半導體層的厚度如表2所示。然後，量測實例5-實例8的半導體磊晶結構的彎曲程度，實例5-實例8的半導體磊晶結構的曲率皆小於等於+/-100km-1以及/或翹曲率皆小於等於+/-30微米。
由表2可知，將實例5-實例8所量測出來成核層的厚度X1、緩衝層的厚度X2以及半導體層的厚度X3是滿足上述式(2)。也就是說，上述等式(2)中等號的左右兩邊是相等或相似的。因此，本發明實施例可設定不同成核層的厚度，並藉由上述式(2)求得半導體層的厚度與緩衝層的厚度的比值Y的最小值。
另外，由表1與表2可知，當成核層的厚度為0nm至36nm時，緩衝層的厚度可介於750nm至1755nm之間，而半導體層的厚度可介於515nm至1491nm之間。此外，半導體層的厚度與緩衝層的厚度的比值Y的最大值可介於0.89至1.99之間，且最小值可介於0.29至0.56之間。換言之，在上述厚度範圍區間或比值Y區間內，半導體磊晶結構的曲率可小於等於+/-100km-1以及/或翹曲率可小於等於+/-30微米，以減少滑移線、裂紋，更甚至破片等缺陷的產生，進而提升半導體磊晶結構的良率。
圖2是依照本發明之第二實施例的一種半導體磊晶結構的剖面示意圖。
請參照圖2，基本上，第二實施例的半導體磊晶結構20與第一實施例的半導體磊晶結構10相似。上述兩者不同之處在於：第二實施例之半導體磊晶結構20還包括間隔層107位於半導體層106與阻障層108之間。在一實施例中，間隔層107可包括AlN層。在一些實施例中，間隔層107的形成方法可例如是金屬有機化學氣相沉積法(MOCVD)或分子束磊晶法(MBE)，其厚度可介於1nm至2nm之間。在另一實施例中，間隔層107的材 料與阻障層108的材料不同，且間隔層107的晶格常數可小於阻障層108的晶格常數。在替代實施例中，間隔層107可增加電子遷移率並增加載子侷限能力，進而改善2DEG特性。
值得注意的是，在本實施例中，在半導體磊晶結構20的曲率小於等於+/-100km-1以及/或翹曲率小於等於+/-30微米的情況下，半導體層106的厚度與緩衝層104的厚度的比值的最大值或最小值以下列式子表示：Y=aX1-bX2+cX3，X1≧0nm，X2≧750nm，X3≧515nm，其中X1為成核層102的厚度，X2為緩衝層104的厚度，X3為半導體層106的厚度，a、b、c分別為常數，Y為半導體層106的厚度與緩衝層104的厚度的比值(X3/X2)並且介於所述最大值與所述最小值之間。
舉例來說，在一些實施例中，當a為0.10249，b為0.006845，且c為0.00583時，藉由上述式子可求得半導體層106的厚度與緩衝層104的厚度的比值的最大值。也就是說，先設定成核層102的厚度，並將成核層102的預設厚度(例如X1=0nm、10nm、20nm或21nm)與緩衝層104的最小厚度(例如X2=750nm)代入下列式(3)：Y=0.10249×X1-0.006845×X2+0.00583×X3 (3)
在此情況下，便可求得在半導體磊晶結構20的曲率小於等於+/-100km-1以及/或翹曲率小於等於+/-30微米的情況下，當成核層102為預設厚度時，半導體層106的厚度與緩衝層104的厚 度的比值的最大值。
為了證明本發明的可實現性，以下列舉多個實例來對本發明之半導體磊晶結構20做更進一步地說明。
Figure 108125591-A0305-02-0017-3
實例9-實例12
提供矽基板。接著，藉由MOCVD在矽基板上依序形成成核層(AlN層)、緩衝層(多個AlN層與AlGaN層交替堆疊所形成的超晶格結構)、半導體層(未摻雜及有摻雜之GaN層)以及間隔層(AlN層)。成核層的厚度、緩衝層的厚度以及半導體層的厚度如表3所示，而間隔層的厚度則約為1nm。然後，量測實例9-實例12的半導體磊晶結構的彎曲程度，實例9-實例12的半導體磊晶結構的曲率皆小於等於+/-100km-1以及/或翹曲率皆小於等於+/-30微米。
由表3可知，將實例9-實例12所量測出來成核層的厚度X1、緩衝層的厚度X2以及半導體層的厚度X3是滿足上述式(3)。也就是說，上述等式(3)中等號的左右兩邊是相等或相似的。因此，本發明實施例可設定不同成核層的厚度，並藉由上述式(3)求得半 導體層的厚度與緩衝層的厚度的比值Y的最大值。
在另一實施例中，當a為-0.6908，b為0.030257，且c為0.08209時，藉由上述式子則可求得半導體層106的厚度與緩衝層104的厚度的比值的最小值。也就是說，先設定成核層102的厚度，並將成核層102的預設厚度(例如X1=0nm、10nm、20nm或21nm)與半導體層106的最小厚度(例如X3=515nm)代入下列式(4)：Y=-0.6908×X1-0.030257×X2+0.08209×X3 (4)
在此情況下，便可求得在半導體磊晶結構20的曲率小於等於+/-100km-1以及/或翹曲率小於等於+/-30微米的情況下，當成核層102為預設厚度時，半導體層106的厚度與緩衝層104的厚度的比值的最小值。
Figure 108125591-A0305-02-0018-4
實例13-實例16
實例13-16的形成步驟類似上述實例9-12的形成步驟，其中成核層的厚度、緩衝層的厚度以及半導體層的厚度如表4所 示，而間隔層的厚度則約為1nm。然後，量測實例13-實例16的半導體磊晶結構的彎曲程度，實例13-實例16的半導體磊晶結構的曲率皆小於等於+/-100km-1以及/或翹曲率皆小於等於+/-30微米。
由表4可知，將實例13-實例16所量測出來成核層的厚度X1、緩衝層的厚度X2以及半導體層的厚度X3是滿足上述式(4)。也就是說，上述等式(4)中等號的左右兩邊是相等的。因此，本發明實施例可設定不同成核層的厚度，並藉由上述式(4)求得半導體層的厚度與緩衝層的厚度的比值Y的最小值。
由表3與表4可知，當成核層的厚度為0nm至21nm時，緩衝層的厚度可介於750nm至1385nm之間，半導體層的厚度可介於515nm至1141nm之間。此外，半導體層的厚度與緩衝層的厚度的比值Y的最大值可介於0.88至1.52之間，且最小值可介於0.37至0.57之間。換言之，在上述厚度範圍區間或比值Y區間內，半導體磊晶結構的曲率可小於等於+/-100km-1以及/或翹曲率可小於等於+/-30微米，以減少滑移線、裂紋，更甚至破片等缺陷的產生，進而提升半導體磊晶結構的良率。
綜上所述，本發明實施例可設定不同成核層的厚度，並藉由上述式子求得半導體層的厚度與緩衝層的厚度的比值的最大值或最小值，以使半導體磊晶結構的翹曲率或曲率小於等於預定值，進而減少滑移線、裂紋，更甚至破片等缺陷的產生，並提升半導體磊晶結構的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體磊晶結構
100:基板
102:成核層
104:緩衝層
106:半導體層
108:阻障層
110:頂蓋層

Claims (10)

  1. 一種半導體磊晶結構，包括：基板；成核層，配置在所述基板上；緩衝層，配置在所述成核層上；半導體層，配置在所述緩衝層上；阻障層，配置在所述半導體層上；以及頂蓋層，配置在所述阻障層上，其中在所述半導體磊晶結構的翹曲率(bowing)小於等於+/-30微米的情況下，所述半導體層的厚度與所述緩衝層的厚度的比值的最大值或最小值以下列式子表示：Y=aX1-bX2+cX3，X1≧0nm，X2≧750nm，X3≧515nm，其中X1為所述成核層的所述厚度，X2為所述緩衝層的所述厚度，X3為所述半導體層的所述厚度，a、b、c分別為常數，Y為所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值(X3/X2)並且介於所述最大值與所述最小值之間。
  2. 如申請專利範圍第1項所述的半導體磊晶結構，其中當a為0.098167，b為0.008583，且c為0.005652時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值的所述最大值，且當a為0.09546，b為-0.003735，且c為-0.012168時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚 度的所述比值的所述最小值，其中所述成核層的所述厚度介於0nm至36nm之間，所述緩衝層的所述厚度介於750nm至1755nm之間，而所述半導體層的所述厚度介於515nm至1491nm之間。
  3. 如申請專利範圍第1項所述的半導體磊晶結構，其中所述最大值介於0.89至1.99之間，而所述最小值介於0.29至0.56之間。
  4. 如申請專利範圍第1項所述的半導體磊晶結構，更包括間隔層，配置在所述阻障層與所述半導體層之間。
  5. 如申請專利範圍第4項所述的半導體磊晶結構，其中當a為0.10249，b為0.006845，且c為0.00583時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值的所述最大值，且當a為-0.6908，b為0.030257，且c為0.08209時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值的所述最小值，其中所述成核層的所述厚度介於0nm至21nm之間，所述緩衝層的所述厚度介於750nm至1385nm之間，所述半導體層的所述厚度介於515nm至1141nm之間。
  6. 如申請專利範圍第4項所述的半導體磊晶結構，其中所述最大值介於0.88至1.52之間，而所述最小值介於0.37至0.57之間。
  7. 一種半導體磊晶結構的形成方法，包括： 於基板上形成成核層；於所述成核層上形成緩衝層；於所述緩衝層上形成半導體層；於所述半導體層上形成阻障層；以及於所述阻障層上形成頂蓋層，其中在所述半導體磊晶結構的曲率(curvature)小於等於+/-100km-1的情況下，所述半導體層的厚度與所述緩衝層的厚度的比值的最大值或最小值以下列式子表示：Y=aX1-bX2+cX3，X1≧0nm，X2≧750nm，X3≧515nm，其中X1為所述成核層的所述厚度，X2為所述緩衝層的所述厚度，X3為所述半導體層的所述厚度，a、b、c分別為常數，Y為所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值(X3/X2)並且介於所述最大值與所述最小值之間。
  8. 如申請專利範圍第7項所述的半導體磊晶結構的形成方法，其中當a為0.098167，b為0.008583，且c為0.005652時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值的所述最大值，且當a為0.09546，b為-0.003735，且c為-0.012168時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值的所述最小值，其中所述成核層的所述厚度介於0nm至36nm之間，所述緩衝層的所述厚度介於750nm至1755nm之間，而所述半導體層的 所述厚度介於515nm至1491nm之間。
  9. 如申請專利範圍第7項所述的半導體磊晶結構的形成方法，更包括於所述半導體層上形成間隔層，其中所述間隔層介於所述半導體層與所述阻障層之間。
  10. 如申請專利範圍第9項所述的半導體磊晶結構的形成方法，其中當a為0.10249，b為0.006845，且c為0.00583時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值的所述最大值，且當a為-0.6908，b為0.030257，且c為0.08209時，藉由所述式子可求得所述半導體層的所述厚度與所述緩衝層的所述厚度的所述比值的所述最小值，其中所述成核層的所述厚度介於0nm至21nm之間，所述緩衝層的所述厚度介於750nm至1385nm之間，所述半導體層的所述厚度介於515nm至1141nm之間。
TW108125591A 2019-07-19 2019-07-19 半導體磊晶結構及其形成方法 TWI698914B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108125591A TWI698914B (zh) 2019-07-19 2019-07-19 半導體磊晶結構及其形成方法
CN202010567762.5A CN112242435A (zh) 2019-07-19 2020-06-19 半导体外延结构及其形成方法
US16/920,318 US20210017669A1 (en) 2019-07-19 2020-07-02 Semiconductor epitaxial structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108125591A TWI698914B (zh) 2019-07-19 2019-07-19 半導體磊晶結構及其形成方法

Publications (2)

Publication Number Publication Date
TWI698914B true TWI698914B (zh) 2020-07-11
TW202105473A TW202105473A (zh) 2021-02-01

Family

ID=72601767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125591A TWI698914B (zh) 2019-07-19 2019-07-19 半導體磊晶結構及其形成方法

Country Status (3)

Country Link
US (1) US20210017669A1 (zh)
CN (1) CN112242435A (zh)
TW (1) TWI698914B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683370B (zh) * 2019-03-12 2020-01-21 環球晶圓股份有限公司 半導體元件及其製造方法
TWI790655B (zh) * 2021-06-21 2023-01-21 世界先進積體電路股份有限公司 半導體結構及高電子遷移率電晶體
US11967642B2 (en) 2021-09-03 2024-04-23 Vanguard International Semiconductor Corporation Semiconductor structure, high electron mobility transistor and fabrication method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201839807A (zh) * 2017-04-28 2018-11-01 環球晶圓股份有限公司 一種磊晶接合基板及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US7976630B2 (en) * 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
JP5491116B2 (ja) * 2009-09-25 2014-05-14 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
US8785305B2 (en) * 2009-12-11 2014-07-22 National Semiconductor Corporation Backside stress compensation for gallium nitride or other nitride-based semiconductor devices
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US10529820B2 (en) * 2014-07-15 2020-01-07 Bae Systems Information And Electronic Systems Integration Inc. Method for gallium nitride on diamond semiconductor wafer production
US9337023B1 (en) * 2014-12-15 2016-05-10 Texas Instruments Incorporated Buffer stack for group IIIA-N devices
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
WO2016209282A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Gan devices on engineered silicon substrates
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
US10347591B2 (en) * 2016-09-16 2019-07-09 Ii-Vi Delaware, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
RU169283U1 (ru) * 2016-11-15 2017-03-14 Федеральное государственное бюджетное учреждение науки Научно-технологический центр микроэлектроники и субмикронных гетероструктур Российской академии наук ГЕТЕРОСТРУКТУРНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР InGaAIN/SiC
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
US11183563B2 (en) * 2019-10-04 2021-11-23 Vanguard International Semiconductor Corporation Substrate structure and method for fabricating semiconductor structure including the substrate structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201839807A (zh) * 2017-04-28 2018-11-01 環球晶圓股份有限公司 一種磊晶接合基板及其製造方法

Also Published As

Publication number Publication date
US20210017669A1 (en) 2021-01-21
TW202105473A (zh) 2021-02-01
CN112242435A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
US10269903B2 (en) Semiconductor structure having graded transition bodies
US9090993B2 (en) Epitaxial substrate comprising a superlattice group and method for manufacturing the epitaxial substrate
TWI698914B (zh) 半導體磊晶結構及其形成方法
JP5133927B2 (ja) 化合物半導体基板
WO2011136051A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2003059948A (ja) 半導体装置及びその製造方法
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
JP2005085852A (ja) 半導体電子デバイス
EP2581929A1 (en) Epitaxial substrate and method for producing epitaxial substrate
US11114555B2 (en) High electron mobility transistor device and methods for forming the same
TWI683372B (zh) 半導體元件及其形成方法
US10388518B2 (en) Epitaxial substrate and method of manufacturing the same
TW202036899A (zh) 半導體結構中ｉｉｉ－ｎ到稀土的過渡
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
WO2016051935A1 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
TWI713221B (zh) 高電子遷移率電晶體裝置及其製造方法
JP2017005248A (ja) 半導体装置
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
TWI735212B (zh) 具有超晶格疊層體的磊晶結構
JP2008186952A (ja) 半導体基板及び半導体装置
US9401420B2 (en) Semiconductor device
JP6205497B2 (ja) 窒化物半導体の製造方法