WO2011136051A1 - エピタキシャル基板およびエピタキシャル基板の製造方法 - Google Patents

エピタキシャル基板およびエピタキシャル基板の製造方法 Download PDF

Info

Publication number
WO2011136051A1
WO2011136051A1 PCT/JP2011/059403 JP2011059403W WO2011136051A1 WO 2011136051 A1 WO2011136051 A1 WO 2011136051A1 JP 2011059403 W JP2011059403 W JP 2011059403W WO 2011136051 A1 WO2011136051 A1 WO 2011136051A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
composition
underlayer
substrate
epitaxial substrate
Prior art date
Application number
PCT/JP2011/059403
Other languages
English (en)
French (fr)
Inventor
実人 三好
角谷　茂明
幹也 市村
宗太 前原
田中　光浩
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to CN2011800207209A priority Critical patent/CN102859695A/zh
Priority to EP11774835.0A priority patent/EP2565928A4/en
Priority to JP2012512770A priority patent/JP5492984B2/ja
Publication of WO2011136051A1 publication Critical patent/WO2011136051A1/ja
Priority to US13/644,651 priority patent/US8648351B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to an epitaxial substrate for a semiconductor device, and more particularly to an epitaxial substrate configured using a group III nitride.
  • Nitride semiconductors have a wide band gap of direct transition type, a high breakdown electric field, and a high saturation electron velocity. Therefore, semiconductors for light emitting devices such as LEDs and LDs, and high frequency / high power electronic devices such as HEMTs. It is attracting attention as a material.
  • a HEMT (High Electron Mobility Transistor) device in which a barrier layer made of AlGaN and a channel layer made of GaN are stacked has a stacked interface due to a large polarization effect (spontaneous polarization effect and piezoelectric polarization effect) unique to nitride materials. This utilizes the feature that a high-concentration two-dimensional electron gas (2DEG) is generated at the (heterointerface) (see, for example, Non-Patent Document 1).
  • 2DEG high-concentration two-dimensional electron gas
  • a single crystal (heterogeneous single crystal) having a composition different from that of group III nitride, such as SiC, is used as a base substrate used for an epitaxial substrate for HEMT devices.
  • a buffer layer such as a strained superlattice layer or a low temperature growth buffer layer is generally formed on the base substrate as an initial growth layer. Therefore, epitaxially forming the barrier layer, the channel layer, and the buffer layer on the base substrate is the most basic configuration of the HEMT element substrate using the base substrate made of different single crystals.
  • a spacer layer having a thickness of about 1 nm may be provided between the barrier layer and the channel layer for the purpose of promoting spatial confinement of the two-dimensional electron gas.
  • the spacer layer is made of, for example, AlN. Furthermore, a cap layer made of, for example, an n-type GaN layer or a superlattice layer is formed on the barrier layer for the purpose of controlling the energy level at the outermost surface of the substrate for HEMT elements and improving the contact characteristics with the electrode. Sometimes it is done.
  • Non-Patent Document 2 it is already known that increasing the total thickness of the channel layer and the barrier layer and improving the dielectric breakdown strength of both layers are effective for making the HEMT device epitaxial substrate have a high withstand voltage structure.
  • an intervening layer made of AlN is formed on the Si base substrate, and then the first semiconductor layer made of GaN and the second semiconductor layer made of AlN are alternately formed, however, as a whole, a convex warp occurs.
  • a method of manufacturing a semiconductor device is also known in which the warpage of the entire substrate is canceled as a result of the shrinkage of these layers when the temperature is subsequently lowered (see, for example, Patent Document 4).
  • the thermal expansion coefficient of a nitride material is larger than that of silicon, in the process of epitaxially growing a nitride film on a silicon substrate at a high temperature and then lowering the temperature to near room temperature, a tensile stress is generated in the nitride film. Work. As a result, cracks are likely to occur on the film surface, and large warpage is likely to occur in the substrate.
  • TMG trimethylgallium
  • Patent Document 1 to Patent Document 3 and Non-Patent Document 1 When the conventional techniques disclosed in Patent Document 1 to Patent Document 3 and Non-Patent Document 1 are used, it is possible to epitaxially grow a GaN film on a silicon substrate. However, the crystal quality of the obtained GaN film is never better than that obtained when SiC or sapphire is used as the base substrate. For this reason, when an electronic device such as a HEMT is manufactured using the conventional technology, there are problems that the electron mobility is low and the leakage current and breakdown voltage at the time of OFF are low.
  • Patent Document 4 intentionally causes a large convex warp in the middle of device fabrication, so that cracks may occur in the middle of device fabrication depending on the layer formation conditions.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide an epitaxial substrate having a silicon substrate as a base substrate and being crack-free and having excellent voltage resistance.
  • the (0001) crystal plane is substantially parallel to the substrate surface of the base substrate on the base substrate which is single crystal silicon of (111) orientation.
  • the epitaxial substrate formed of the group III nitride layer group includes a first composition layer made of AlN and a second group III nitride made of Al x Ga 1-x N (0 ⁇ x ⁇ 1).
  • a buffer layer comprising a plurality of composition modulation layers formed by alternately laminating composition layers, and a crystal layer formed on the buffer layer, each of the composition modulation layers comprising the first composition layer and
  • the buffer layer is formed by alternately stacking a first stack unit and a second stack unit, and the first stack
  • the unit is the composition modulation layer
  • the second laminated unit is an intermediate layer formed of AlN to a thickness of 10 nm to 150 nm.
  • an epitaxial substrate in a third aspect of the present invention, includes a first underlayer made of AlN and formed on the undersubstrate, and the first underlayer on the first underlayer. And a second underlayer made of Al p Ga 1-p N (0 ⁇ p ⁇ 1), wherein the first underlayer is made of at least one of columnar or granular crystals or domains.
  • a group III nitride layer group whose (0001) crystal plane is substantially parallel to the substrate surface of the base substrate is formed on the base substrate which is single crystal silicon of (111) orientation.
  • a method of manufacturing an epitaxial substrate for a semiconductor device comprising: a first composition layer made of AlN and a second composition layer made of a group III nitride having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1).
  • the composition modulation layer forming step and the intermediate layer made of AlN have a thickness of 10 nm to 150 nm.
  • a method for manufacturing an epitaxial substrate according to the fourth or fifth aspect includes a first underlayer forming step of forming a first underlayer made of AlN on the undersubstrate.
  • the first underlayer is formed as a polycrystalline defect-containing layer composed of at least one of columnar or granular crystals or domains and having a three-dimensional uneven surface.
  • the buffer layer is formed immediately above the second underlayer.
  • an epitaxial substrate having a high withstand voltage and a silicon substrate that is inexpensive and easily available with a large diameter can be realized.
  • the buffer layer has a large compressive strain due to the provision of the intermediate layer, the tensile stress caused by the difference in thermal expansion coefficient between silicon and the group III nitride is generated. Stress is offset by the compressive strain. As a result, even when a silicon substrate is used as the base substrate, an epitaxial substrate with excellent crystal quality and crack-free warpage can be obtained.
  • the buffer layer is provided on the underlayer having low dislocations and excellent surface flatness, the buffer layer, the crystal layer, and the like have good crystal quality. .
  • the accumulation of strain energy in the second underlayer is suppressed, the effect of canceling the tensile stress due to the compressive strain contained in the buffer layer is inhibited by the accumulation of strain energy in the underlayer. There is no.
  • FIG. 1 is a schematic cross-sectional view schematically showing a configuration of an epitaxial substrate 10 according to an embodiment of the present invention.
  • FIG. 4 is a model diagram showing a state of a crystal lattice when a second composition layer 32 is formed on a first composition layer 31 in the composition modulation layer 3. It is a figure which illustrates the mode of the change of Al molar fraction in the main samples which concern on an Example.
  • FIG. 1 is a schematic cross-sectional view schematically showing a configuration of an epitaxial substrate 10 according to an embodiment of the present invention.
  • the epitaxial substrate 10 mainly includes a base substrate 1, a base layer 2, a buffer layer 5 including a composition modulation layer 3, an intermediate layer 4a, and a termination layer 4b, and a functional layer 6.
  • each layer formed on the base substrate 1 may be collectively referred to as an epitaxial film.
  • the abundance ratio of Al in the group III element may be referred to as an Al mole fraction for convenience.
  • the base substrate 1 is a (111) plane single crystal silicon wafer having p-type conductivity. Although there is no special restriction
  • the underlayer 2, the composition modulation layer 3, the intermediate layer 4 a, the termination layer 4 b, and the functional layer 6 are each composed of a wurtzite group III nitride and a (0001) crystal plane of the substrate surface of the undersubstrate 1. Is a layer formed by an epitaxial growth technique so as to be substantially parallel to the surface. These layers are preferably formed by metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • the underlayer 2 is a layer provided to enable the above-described layers to be formed with good crystal quality. Specifically, the underlayer 2 is provided so that the dislocation density is suitably reduced and the crystal quality is good at least near the surface (in the vicinity of the interface with the composition modulation layer 3). Thereby, good crystal quality can be obtained also in the composition modulation layer 3 and in each layer formed thereon.
  • the base layer 2 includes a first base layer 2a and a second base layer 2b as shown below.
  • the first underlayer 2a is a layer made of AlN.
  • the first underlayer 2a is made up of a number of fine columnar crystals and the like (at least one of columnar crystals, granular crystals, columnar domains, or granular domains) grown in a direction substantially perpendicular to the substrate surface of the underlying substrate 1 (film formation direction). It is a composed layer.
  • the first underlayer 2a is uniaxially oriented in the stacking direction of the epitaxial substrate 10, but contains a large number of crystal grain boundaries or dislocations along the stacking direction and has multiple crystal defects with poor crystallinity. It is a content layer.
  • the term “crystal grain boundary” including domain grain boundaries or dislocations may be used.
  • the distance between crystal grain boundaries in the first underlayer 2a is about several tens of nm at most.
  • the first underlayer 2a having such a configuration has an X-ray rocking curve half-value width of (0002) plane that is a large or small mosaic property with respect to the c-axis tilt component or a slight index of screw dislocation, of 0.5 degrees or more.
  • X-ray rocking curve half-value width of (10-10) plane which is less than 1 degree and is a measure of the degree of mosaicity or some degree of edge dislocation with respect to the rotational component of the crystal with c axis as the rotation axis Is formed to be 0.8 degrees or more and 1.1 degrees or less.
  • the second underlayer 2b is a layer made of a group III nitride having a composition of Al p Ga 1-p N (0 ⁇ p ⁇ 1) formed on the first underlayer 2a.
  • the interface I1 (the surface of the first ground layer 2a) between the first ground layer 2a and the second ground layer 2b is a three-dimensional uneven surface reflecting the external shape such as a columnar crystal constituting the first ground layer 2a. It has become. It is clearly confirmed in the HAADF (high angle scattered electron) image of the epitaxial substrate 10 that the interface I1 has such a shape.
  • the HAADF image is a mapping image of the integrated intensity of electrons inelastically scattered at a high angle, obtained by a scanning transmission electron microscope (STEM).
  • STEM scanning transmission electron microscope
  • the image intensity is proportional to the square of the atomic number, and the portion where an atom with a large atomic number is present is observed brighter (whiter). Therefore, the second underlayer 2b containing Ga is relatively brighter, and Ga The first underlayer 2a that does not contain is observed relatively dark. Thereby, it is easily recognized that the interface I1 between the two is a three-dimensional uneven surface.
  • the protrusions 2c of the first base layer 2a are shown to be positioned at approximately equal intervals. However, this is merely for convenience of illustration, and actually, it is not necessarily at equal intervals.
  • the convex part 2c is not necessarily located.
  • the density of the protrusions 2c is 5 ⁇ 10 9 / cm 2 or more and 5 ⁇ 10 10 / cm 2 or less, and the average interval between the protrusions 2c is 45 nm or more and 140 nm or less. It is formed. When these ranges are satisfied, it is possible to form the functional layer 6 having particularly excellent crystal quality.
  • the convex portion 2c of the first base layer 2a indicates a substantially apex position of an upward convex portion on the surface (interface I1).
  • the side wall of the convex portion 2c is formed by the (10-11) plane or the (10-12) plane of AlN. .
  • the first underlayer 2a In order to form the convex portions 2c satisfying the above density and average interval on the surface of the first underlayer 2a, it is preferable to form the first underlayer 2a so that the average film thickness is 40 nm or more and 200 nm or less.
  • the average film thickness is smaller than 40 nm, it is difficult to realize a state in which AlN completely covers the substrate surface while forming the convex portions 2c as described above.
  • the average film thickness is to be made larger than 200 nm, planarization of the AlN surface starts to progress, and it becomes difficult to form the convex portions 2c as described above.
  • the formation of the first underlayer 2a is realized under predetermined epitaxial growth conditions, but the formation of the first underlayer 2a with AlN does not include Ga that forms a liquid phase compound with silicon. This is preferable in that the interface I1 is easily formed as a three-dimensional uneven surface because the lateral growth is relatively difficult to proceed.
  • first base layer 2 a which is a multi-defect-containing layer having crystal grain boundaries, is interposed between base substrate 1 and second base layer 2 b in the manner described above.
  • the lattice misfit between the base substrate 1 and the second base layer 2b is relaxed, and the accumulation of strain energy due to the lattice misfit is suppressed.
  • the range of the half width of the X-ray rocking curve of the (0002) plane and the (10-10) plane of the first underlayer 2a described above is determined as a range in which the accumulation of strain energy due to the crystal grain boundary is suitably suppressed. It is.
  • the dislocations are effectively reduced by making the interface I1 between the first base layer 2a and the second base layer 2b a three-dimensional uneven surface as described above.
  • the interface I1 between the first underlayer 2a and the second underlayer 2b is formed as a three-dimensional uneven surface, most of the dislocations generated in the first underlayer 2a are second to second from the first underlayer 2a.
  • the bend is made at the interface I1, and the coalescence disappears inside the second underlayer 2b.
  • the dislocations starting from the first underlayer 2a only a few dislocations penetrate the second underlayer 2b.
  • the second underlayer 2b is preferably formed along the surface shape (the shape of the interface I1) of the first underlayer 2a at the initial stage of growth, but the surface is gradually flattened as the growth proceeds. Finally, it is formed to have a surface roughness of 10 nm or less.
  • the surface roughness is represented by an average roughness ra for a 5 ⁇ m ⁇ 5 ⁇ m region measured by an AFM (atomic force microscope).
  • the fact that the second underlayer 2b is formed of a group III nitride having a composition containing at least Ga, in which the lateral growth is relatively easy, improves the surface flatness of the second underlayer 2b. This is preferable.
  • the average thickness of the second underlayer 2b is preferably 40 nm or more. This is because when it is formed thinner than 40 nm, the unevenness derived from the first underlayer 2a cannot be sufficiently flattened, and the disappearance due to the mutual combination of dislocations propagated to the second underlayer 2b does not occur sufficiently. This is because problems such as. Note that when the average thickness is 40 nm or more, the dislocation density is reduced and the surface is flattened effectively. Therefore, the upper limit of the thickness of the second underlayer 2b is particularly limited in terms of technology. However, it is preferably formed to a thickness of about several ⁇ m or less from the viewpoint of productivity.
  • each layer formed thereon has good crystal quality.
  • the buffer layer 5 includes at least a plurality of composition modulation layers 3 and has a configuration in which a termination layer 4 b is provided on the uppermost composition modulation layer 3.
  • the buffer layer 5 has a configuration in which an intermediate layer 4 a is interposed between the respective composition modulation layers 3.
  • the intermediate layer 4 a is provided as a boundary layer between the individual composition modulation layers 3.
  • the buffer layer 5 is configured such that the lowermost portion and the uppermost portion are the composition modulation layer 3, and the composition modulation layer 3 that is the first lamination unit and the intermediate layer 4a that is the second lamination unit.
  • the terminal layer 4b is further provided on the uppermost composition modulation layer 3 after the layers are alternately and repeatedly stacked.
  • FIG. 1 illustrates the case where three composition modulation layers 3 and two intermediate layers 4a are provided.
  • the number of the composition modulation layers 3 and the intermediate layers 4a is not limited to this, and the number of stacked composition modulation layers 3 is not limited thereto. Is about 3-6.
  • the composition modulation layer 3 is formed by alternately laminating first composition layers 31 made of AlN and second composition layers 32 made of a group III nitride having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1). It is the site
  • the i-th first composition layer 31 from the base substrate 1 side is expressed as “31 ⁇ i>”, and the i-th second composition layer 32 from the base substrate 1 side is “ 32 ⁇ i> ”.
  • the number of layers of the first composition layer 31 and the second composition layer 32 is n (n is a natural number of 2 or more), and the i-th second composition layer from the base substrate 1 side.
  • n is a natural number of 2 or more
  • the Al molar fraction x in the second composition layer 32 at 32 ⁇ i> is x (i)
  • the Al mole fraction x in the layer 32 is configured to decrease stepwise. More preferably, x (1) ⁇ 0.8 and x (n) ⁇ 0.2.
  • the composition modulation layer 3 is typically formed so that the second composition layer 32 away from the base substrate 1 has a smaller Al molar fraction (that is, Ga-rich). To be satisfied. Therefore, in the present embodiment, hereinafter, the base substrate 1 including the case where the second composition layer 32 ⁇ i-1> and the second composition layer 32 ⁇ i> having the same Al mole fraction x exist. It is assumed that the second composition layer 32 away from the layer is formed so that the Al mole fraction becomes smaller. Such a form of forming the second composition layer 32 is also referred to as giving a composition gradient to the second composition layer 32.
  • the first composition layer 31 and the second composition layer 32 are made of a group III nitride having a composition of AlN and the second composition layer 32 of Al x Ga 1-x N.
  • the group III nitride Al x Ga 1-x N constituting the latter has a larger in-plane lattice constant (lattice length) in the unstrained state (bulk state) than the group III nitride (AlN) constituting the former. It is formed so as to satisfy the relationship.
  • the second composition layer 32 is formed in a coherent state with respect to the first composition layer 31.
  • Each first composition layer 31 is preferably formed to a thickness of about 3 nm to 20 nm. Typically, it is 5 nm to 10 nm.
  • the second composition layer 32 is preferably formed to a thickness of about 10 nm to 25 nm. Typically, it is 15 nm to 35 nm. The value of n is about 10 to 40.
  • the intermediate layer 4a is a layer formed with the same composition as the first composition layer 31 (that is, AlN). As will be described later, the intermediate layer 4a is not an indispensable component for realizing a high withstand voltage in the epitaxial substrate 10. Preferably, the intermediate layer 4a is formed to a thickness of 10 nm to 150 nm.
  • the termination layer 4 b is a layer formed with the same composition (that is, AlN) and thickness as the first composition layer 31 of the composition modulation layer 3. It can be said that the termination layer 4 b is substantially a part of the uppermost composition modulation layer 3.
  • the functional layer 6 is at least one layer formed of group III nitride formed on the buffer layer 5, and a semiconductor is formed by further forming a predetermined semiconductor layer, electrode, or the like on the epitaxial substrate 10.
  • the layer expresses a predetermined function. Therefore, the functional layer 6 is formed of one or more layers having a composition and thickness corresponding to the function.
  • FIG. 1 illustrates the case where the functional layer 6 is composed of a single layer, the configuration of the functional layer 6 is not limited to this.
  • a channel layer having a thickness of several ⁇ m made of high-resistance GaN and a barrier layer having a thickness of several tens of nm made of AlGaN, InAlN, or the like are laminated as the functional layer 6, an epitaxial substrate 10 for a HEMT device can be obtained. That is, a HEMT element is obtained by forming a gate electrode, a source electrode, and a drain electrode (not shown) on the barrier layer. A known technique such as a photolithography process can be applied to the formation of these electrodes. In such a case, a spacer layer having a thickness of about 1 nm made of AlN may be provided between the channel layer and the barrier layer.
  • a concentric Schottky barrier diode is realized by forming one group III nitride layer (for example, GaN layer) as the functional layer 6 and forming an anode and a cathode (not shown) thereon. .
  • group III nitride layer for example, GaN layer
  • anode and a cathode not shown
  • Known techniques such as a photolithography process can also be applied to these electrode formations.
  • a (111) plane single crystal silicon wafer is prepared as the base substrate 1, and the natural oxide film is removed by dilute hydrofluoric acid cleaning. After that, SPM cleaning is performed, and an oxide film having a thickness of about several mm is formed on the wafer surface. Is formed. This is set in the reactor of the MOCVD apparatus.
  • the first underlayer 2a made of AlN is made of an aluminum material in a state where the substrate temperature is kept at a predetermined initial layer formation temperature of 800 ° C. or higher and 1200 ° C. or lower, and the reactor internal pressure is about 0.1 kPa to 30 kPa.
  • a TMA (trimethylaluminum) bubbling gas and NH 3 gas are introduced into the reactor at an appropriate molar flow ratio, and the film formation rate is set to 20 nm / min or more and the target film thickness is set to 200 nm or less. be able to.
  • the substrate temperature is maintained at a predetermined second underlayer formation temperature of 800 ° C. or more and 1200 ° C. or less, and the reactor internal pressure is set to 0.1 kPa to 100 kPa.
  • TMG trimethylgallium
  • TMA bubbling gas TMA bubbling gas
  • NH 3 gas which are gallium raw materials
  • each layer constituting the buffer layer 5, that is, the first composition layer 31 and the second composition layer 32 constituting the composition modulation layer 3, the intermediate layer 4a, and the termination layer 4b is equivalent to the formation of the second underlayer 2b.
  • the substrate temperature maintained at a predetermined formation temperature corresponding to each layer of 800 ° C. or higher and 1200 ° C. or lower
  • the reactor internal pressure maintained at a predetermined value corresponding to each layer of 0.1 kPa to 100 kPa
  • NH 3 gas And a group III nitride source gas TMA, TMG bubbling gas
  • each layer is formed continuously and with a desired film thickness by switching the flow rate ratio at a timing corresponding to the set film thickness.
  • the functional layer 6 is formed by maintaining the substrate temperature at a predetermined functional layer forming temperature of 800 ° C. or higher and 1200 ° C. or lower and the reactor internal pressure at 0.1 kPa to 100 kPa.
  • TMA bubbling gas, or at least one of TMG bubbling gas and NH 3 gas are introduced into the reactor at a flow ratio according to the composition of the functional layer 6 to be produced, and NH 3 , TMI, TMA, and TMG are introduced. It is realized by reacting with at least one of the following.
  • the epitaxial substrate 10 is cooled to room temperature in the reactor. Thereafter, the epitaxial substrate 10 taken out from the reactor is appropriately subjected to subsequent processing (patterning of the electrode layer, etc.).
  • ⁇ Effect of buffer layer> in general, when a crystal layer made of a group III nitride is epitaxially grown on a single crystal silicon wafer at a predetermined formation temperature to obtain an epitaxial substrate, a group III nitride is used. thermal expansion coefficient is larger than that of silicon towards: from (e.g., silicon 3.4 ⁇ 10 -6 /K,GaN:5.5 ⁇ 10 -6 / K ) that, after the crystal growth, it is cooled to ambient temperature In the process, tensile stress is generated in the crystal layer in the in-plane direction. This tensile stress causes cracks and warpage in the epitaxial substrate.
  • the buffer layer 5 is provided on the epitaxial substrate 10 for the purpose of reducing the tensile stress and suppressing the occurrence of cracks and warpage. More specifically, the occurrence of cracks and warpage in the epitaxial substrate 10 are suppressed by the operational effects exhibited by the layers constituting the buffer layer 5. Details will be described below.
  • FIG. 2 is a model diagram showing the state of the crystal lattice when the second composition layer 32 is formed on the first composition layer 31 in the composition modulation layer 3.
  • the lattice length in the in-plane direction of Al x Ga 1-x N constituting the second composition layer 32 in an unstrained state is a 0
  • the actual lattice length is a.
  • the second composition layer 32 is in a coherent state with respect to the first composition layer 31 as long as the second composition layer 32 is formed to a thickness smaller than the critical film thickness at which the strain energy is completely released. It can be said that.
  • the in-plane lattice constant of AlN constituting the first composition layer 31 is smaller than the in-plane lattice constant of Al x Ga 1-x N constituting the second composition layer 32, the second while maintaining this strain energy. Even if the first composition layer 31 is formed on the composition layer 32, the coherent state is maintained, and the strain energy held in the first composition layer 31 immediately below is not released. Then, if the second composition layer 32 is grown again on the first composition layer 31 in a coherent state, the same compressive strain as described above is generated also in the second composition layer 32.
  • the strain energy is held in each of the second composition layers 32.
  • the Al molar fraction x (i) is smaller as the second composition layer 32 ⁇ i> is more distant from the base substrate 1 so as to satisfy (Equation 1) and (Equation 2).
  • the composition modulation layer 3 is formed. Therefore, the farther away from the base substrate 1, the in - plane lattice constant of Al x Ga 1-x N constituting the second composition layer 32 and the surface of AlN constituting the first composition layer 31 sandwiching the second composition layer 32.
  • the composition modulation layer 3 is a strain-introducing layer configured so that a larger compressive strain is inherent as the distance from the base substrate 1 increases.
  • the introduction of the compressive strain in this manner in the composition modulation layer 3 is more preferably realized when x (1) ⁇ 0.8 and x (n) ⁇ 0.2.
  • the compressive strain acts in the opposite direction to the tensile stress generated due to the difference in thermal expansion coefficient, it has the effect of canceling the tensile stress when the temperature is lowered.
  • the tensile stress is canceled by a force proportional to the sum of the magnitudes of the compressive strains in the n second composition layers 32.
  • the first composition layer 31 is interposed between the two second composition layers 32. However, if the thickness is too small, the compressive strain generated in the second composition layer 32 is reduced and the first composition layer 31 is conversely arranged. One composition layer 31 itself tends to contain tensile stress, which is not preferable. On the other hand, when the thickness is too large, the second composition layer 32 itself tends to receive a force in the tensile direction, which is not preferable. The above requirement of a thickness of about 3 nm to 20 nm is preferable from the viewpoint that such a problem does not occur.
  • the composition modulation layer 3 inherently has compressive strain. Therefore, if a plurality of composition modulation layers 3 are laminated, a large compressive strain sufficient to prevent the occurrence of cracks should be obtained. However, actually, even if another composition modulation layer 3 is formed immediately above a certain composition modulation layer 3, sufficient compression strain cannot be obtained in the upper composition modulation layer 3.
  • the in-plane lattice constant in an unstrained state is larger than that of AlN constituting the composition layer 31 ⁇ 1>, and the first composition layer 31 ⁇ 1> is only formed to a thickness of about 3 nm to 20 nm at most.
  • the first composition layer 31 ⁇ 1> contains tensile strain, and the composition that is subsequently formed. This is because sufficient compressive strain is not introduced into the modulation layer 3.
  • an intermediate layer 4a made of AlN is formed on the second composition layer 32 ⁇ n> that is the uppermost layer of the composition modulation layer 3.
  • the intermediate layer 4a provided in such an embodiment has misfit dislocations due to the difference in lattice constant with the second composition layer 32 in the vicinity of the interface with the second composition layer 32 ⁇ n>, but at least in the vicinity of the surface thereof.
  • the lattice is relaxed and a substantially unstrained state in which no tensile stress is applied is realized.
  • substantially unstrained means that it has substantially the same lattice constant as that in the bulk state at least in the vicinity of the interface with the second composition layer 32 ⁇ n> immediately below. I mean.
  • composition modulation layer 3 formed on such a substantially unstrained intermediate layer 4a tensile stress does not act on the first composition layer 31 ⁇ 1> which is the lowermost layer.
  • the modulation layer 3 is also formed in a mode in which compressive strain is suitably included, similarly to the composition modulation layer 3 immediately below the intermediate layer 4a.
  • the intermediate composition and the first composition layer 31 of the composition modulation layer 3 are formed of AlN, when the composition modulation layer 3 is formed on the intermediate layer 4a, the intermediate composition and the first composition layer 31 of the composition modulation layer 3 are formed. By forming ⁇ 1> continuously, both substantially constitute one layer. This more reliably prevents tensile stress from acting on the first composition layer 31 ⁇ 1>.
  • the intermediate layer 4a needs to be formed to a thickness of 10 nm to 150 nm.
  • the thickness of the intermediate layer 4a is less than 10 nm, a tensile stress acts on the intermediate layer 4a as in the case where the first composition layer 31 ⁇ 1> is formed directly on the second composition layer 32 ⁇ n>. Therefore, since the composition modulation layer 3 is formed under the influence, the composition modulation layer 3 is not preferable because the compressive strain is suitably not included in the composition modulation layer 3.
  • the thickness of the intermediate layer 4a exceeds 150 nm, the influence of the difference in thermal expansion coefficient between the intermediate layer 4a itself and silicon as the base substrate 1 cannot be ignored, and the difference in thermal expansion coefficient related to the intermediate layer 4a. The tensile stress resulting from this will act, and is not preferable. In either case, the epitaxial substrate 10 is cracked. By being formed to a thickness of 10 nm or more and 150 nm or less, the intermediate layer 4a is substantially in a strain-free state, and a state in which no tensile stress acts on the first composition layer 31 ⁇ 1> immediately above is realized. Thus, the crack-free epitaxial substrate 10 is realized.
  • composition modulation layers 3 Even when more composition modulation layers 3 are provided, by forming the intermediate layer 4a on each composition modulation layer 3 in the same manner as described above, all the composition modulation layers 3 preferably have compressive strain. The achieved state is realized.
  • the buffer layer 5 inherently has a large compressive strain, so that the thermal expansion coefficient difference between silicon and the group III nitride is reduced. A state in which the resulting tensile stress is suitably offset is realized. Thereby, in the epitaxial substrate 10, crack free is implement
  • n which is the number of stacked layers of the first composition layer 31 and the second composition layer 32, is about 40 to 100
  • the number of stacked layers of the composition modulation layer 3 is about 3 to 6
  • x (1 ) ⁇ 0.8 and x (n) ⁇ 0.2 are preferable for obtaining sufficient compressive strain in the buffer layer 5 and offsetting the tensile stress caused by the difference in thermal expansion coefficient. It is.
  • the buffer layer 5 in such a manner that the composition modulation layer 3 that is a strain introducing layer and the substantially unstrained intermediate layer 4a are alternately stacked, A large compressive strain is inherent in the buffer layer 5, and the tensile stress generated in the epitaxial substrate 10 due to the difference in thermal expansion coefficient between silicon and group III nitride is suitably reduced. Thereby, in the epitaxial substrate 10, crack free is implement
  • the buffer layer 5 is formed on the second underlayer 2b in a state where the accumulation of strain energy is suppressed as described above, the tensile stress canceling effect is accumulated in the second underlayer 2b. It is not disturbed by the strain energy.
  • the configuration of the epitaxial substrate 10 according to the present embodiment is such a breakdown. It also contributes to an increase in voltage.
  • the epitaxial substrate 10 according to the present embodiment is also characteristic in that it has a high voltage resistance by having the buffer layer 5 of the above-described aspect.
  • the composition modulation layer 3 is formed so that x (1) ⁇ 0.8 and x (n) ⁇ 0.2, and the total thickness of the epitaxial film excluding the base substrate 1 is 4.0 ⁇ m or less.
  • a high withstand voltage of 600 V or higher is realized.
  • An epitaxial substrate 10 that is free and has a high withstand voltage is obtained.
  • the withstand voltage is a voltage value at which a leakage current of 1 mA / cm 2 is generated when a voltage is applied to epitaxial substrate 10 while increasing the value from 0V.
  • an epitaxial substrate 10 having a higher withstand voltage by appropriately setting the number of repeated laminations of the composition modulation layer 3, the total film thickness of the entire epitaxial film, and the total film thickness of the second composition layer 32. is there.
  • an epitaxial substrate with a total film thickness of 5 ⁇ m and a withstand voltage of 1000 V or more, or an epitaxial substrate with a total film thickness of 7 ⁇ m and a withstand voltage of 1400 V or more can be realized.
  • the first composition layer and the second composition layer are alternately arranged between the base substrate and the functional layer, and the upper portion of the second composition layer has an Al mole content.
  • the substrate is crack-free, the amount of warpage is reduced to about 60 ⁇ m to 70 ⁇ m, and the epitaxial substrate has a high withstand voltage. Is realized.
  • the epitaxial substrate 10 may be provided with an interface layer (not shown) between the base substrate 1 and the first base layer 2a.
  • the interface layer has a thickness of about several nm and is preferably made of amorphous SiAl u O v N w .
  • the lattice misfit between the base substrate 1 and the second base layer 2b is more effectively mitigated, and each layer formed thereon
  • the crystal quality is further improved. That is, when the interface layer is provided, the AlN layer that is the first underlayer 2a has the same uneven shape as the case where the interface layer is not provided, and there is an inherent grain boundary as compared with the case where the interface layer is not provided. It is formed so as to decrease. In particular, the first underlayer 2a having an improved X-ray rocking curve half-width value on the (0002) plane is obtained.
  • the first underlayer 2a which forms the first underlayer 2a when the first underlayer 2a is formed on the interface layer, as compared with the case where the first underlayer 2a is formed directly on the undersubstrate 1.
  • the interface layer is formed with a thickness not exceeding 5 nm.
  • the first underlayer 2a may be formed so that the half width of the X-ray rocking curve of the (0002) plane is in the range of 0.5 degrees or more and 0.8 degrees or less. it can.
  • the functional layer 6 having further excellent crystal quality, in which the half width of the X-ray rocking curve of the (0002) plane is 800 sec or less and the screw dislocation density is 1 ⁇ 10 9 / cm 2 or less. it can.
  • the TMA bubbling gas is introduced into the reactor, and the wafer is placed in the TMA bubbling gas atmosphere. It is realized by exposing to.
  • the first underlayer 2a when the first underlayer 2a is formed, at least one of Si atoms and O atoms is diffused and dissolved in the first underlayer 2a, or at least one of N atoms and O atoms is diffused and solidified in the undersubstrate 1. It may be an embodiment formed by melting.
  • each composition modulation layer 3 constituting the buffer layer 5 is not necessarily the same, and may be different from each other.
  • Table 1 shows the basic configuration of the epitaxial substrate 10 according to the example, specifically, the forming material and film thickness of each layer.
  • the base substrate 1, the base layer 2 (the first base layer 2 a and the second base layer 2 b), and the functional layer 6 have the same material and film thickness for all the epitaxial substrates 10. Formed.
  • the functional layer 6 has a two-layer structure of a channel layer and a barrier layer.
  • both the first composition layer 31 and the termination layer 4b were formed of AlN, but the film thickness was different depending on the sample. In Table 1, this is shown as a variable A (nm). Similarly, the film thickness of the second composition layer 32 is shown as a variable B (nm), and the film thickness of the intermediate layer 4a is shown as a variable C (nm). Further, n is the number of the first composition layer 31 and the second composition layer 32. K is the number of repetitions of the composition modulation layer 3.
  • the values of A, B, C, n, and K and the aspect of the composition gradient were variously changed, so that a total of 26 types of epitaxial substrates 10 (samples No. 1 to No. 22, No. 22) were obtained. 31 to 34) were produced.
  • example Nos. 23 to 30 eight types of epitaxial substrates 10 (sample Nos. 23 to 30) provided with only one composition modulation layer 3 having the same Al mole fraction in all the second composition layers 32 and not provided with the intermediate layer 4a. No. 30).
  • the production conditions other than the second composition layer 32 were all the same as those in the example.
  • each epitaxial substrate 10 is as follows.
  • a 4-inch (111) plane single crystal silicon wafer (hereinafter, silicon wafer) having a p-type conductivity type with a substrate thickness of 525 ⁇ m was prepared.
  • An SPM cleaning with a cleaning liquid was performed to form an oxide film having a thickness of several millimeters on the wafer surface, which was set in the reactor of the MOCVD apparatus.
  • the reactor was heated to a hydrogen / nitrogen mixed atmosphere, the reactor pressure was set to 15 kPa, and the substrate temperature was heated to 1100 ° C., which is the first underlayer formation temperature.
  • TMA bubbling gas was introduced into the reactor at a predetermined flow ratio, and NH 3 and TMA were reacted to form the first underlayer 2a having a three-dimensional uneven shape on the surface.
  • the growth rate (deposition rate) of the first underlayer 2a was 20 nm / min, and the target average film thickness of the first underlayer 2a was 100 nm.
  • the substrate temperature is set to 1100 ° C.
  • the pressure in the reactor is set to 15 kPa
  • TMG bubbling gas is further introduced into the reactor, and the reaction of NH 3 with TMA and TMG
  • An Al 0.1 Ga 0.9 N layer as the first underlayer 2b was formed so as to have an average film thickness of about 40 nm.
  • the buffer layer 5 was formed according to the values of A, B, C, n, K, and x (i) shown in Table 2.
  • the substrate temperature was 1100 ° C.
  • the reactor internal pressure was 15 kPa.
  • the source gas used is the same as that used for forming the underlayer 2.
  • A Examples (5 nm, 7.5 nm, 10 nm), Comparative example (5 nm); B: Examples (15 nm, 25 nm, 30 nm, 35 nm), Comparative examples (15 nm, 20 nm, 25 nm, 35 nm); C: Example (no setting, 10 nm, 20 nm, 40 nm, 80 nm, 150 nm, 200 nm), comparative example (no setting); n: Examples (13, 15, 18, 20, 24, 25, 35), comparative examples (50, 70, 80, 100); K: Example (3, 4), comparative example (1).
  • FIG. 3 is a figure which illustrates the mode of the change of the Al molar fraction in the main sample. However, all the samples were formed so that x (1) ⁇ 0.8 and x (n) ⁇ 0.2.
  • the value of the Al molar fraction x in the second composition layer 32 was fixed to any of 0, 0.1, 0.2, 0.3, and 0.4.
  • a channel layer made of GaN is formed as the functional layer 6 to a thickness of 700 nm, and a barrier layer made of Al 0.2 Ga 0.8 N is formed to a thickness of 25 nm. Formed.
  • the substrate temperature was 1100 ° C. and the reactor internal pressure was 15 kPa. In either case, the source gas used is the same as that used for forming the underlayer 2.
  • the obtained epitaxial substrate 10 was visually checked for cracks.
  • the amount of warpage was measured with a laser displacement meter.
  • the withstand voltage was measured.
  • the withstand voltage of the epitaxial substrate 10 in which cracks occurred was measured in an area without cracks. The respective measurement results are shown in Table 3.
  • the withstand voltage of the samples according to the comparative example was lower than 600 V at the maximum, whereas the withstand voltages of the samples according to the examples were all 600 V or higher. Such a result indicates that the epitaxial substrate 10 having a high withstand voltage can be obtained by forming the composition modulation layer 3 in such a manner that the composition gradient is given to the second composition layer 32.
  • the occurrence of cracks was confirmed at an outer periphery of 20 mm in all the samples according to the comparative example. Furthermore, no. Similarly, in the samples 31 to 34, cracks occurred at the outer periphery of 20 mm. On the other hand, no. In the samples 1 to 22, no cracks were observed regardless of how the composition gradient was given to the second composition layer 32. That is, in the sample according to the example, when the thickness of the second intermediate layer is 10 nm or more and 150 nm or less, no crack is generated, and when the second intermediate layer is not provided, the thickness of the second intermediate layer is within the range. If it was too thick, cracks had occurred.
  • the amount of warpage was significantly greater than at least 135 ⁇ m and 100 ⁇ m in the sample where cracks occurred, whereas the amount of warpage was suppressed to about 60 ⁇ m to 70 ⁇ m in the samples where cracks did not occur.
  • the second composition layer since the thickness of the second composition layer is relatively small, it is assumed that the second composition layer itself is grown in a coherent state. Nevertheless, since cracks are generated in the comparative example, the first composition layer and the second composition layer are merely laminated alternately without giving a composition gradient to the second composition layer as in the comparative example. In some cases, although compressive strain is introduced into each of the second composition layers 32, it is considered that the sum is not sufficient to offset the tensile stress.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　シリコン基板を下地基板とし、クラックフリーでありかつ耐電圧性の優れたエピタキシャル基板を提供する。（１１１）方位の単結晶シリコン下地基板の上に、基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板を、ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）からなる第２組成層とを交互に積層してなる組成変調層を複数備えるバッファ層と、バッファ層の上に形成された結晶層と、を備え、第１組成層と第２組成層の積層数をそれぞれｎとし、下地基板の側からｉ番目の第２組成層におけるｘの値をｘ（ｉ）とするときに、ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ－１）≧ｘ（ｎ）かつ、ｘ（１）＞ｘ（ｎ）であり、それぞれの第２組成層が第１組成層に対してコヒーレントな状態であるように形成する。

Description

エピタキシャル基板およびエピタキシャル基板の製造方法
　本発明は、半導体素子用のエピタキシャル基板に関し、特にIII族窒化物を用いて構成されるエピタキシャル基板に関する。
　窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界および高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、ＨＥＭＴなど高周波／ハイパワーの電子デバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなるバリア層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。
　ＨＥＭＴ素子用エピタキシャル基板に用いる下地基板として、ＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いる場合がある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上にバリア層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、バリア層とチャネル層の間に、２次元電子ガスの空間的な閉じ込めを促進することを目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、バリア層の上に形成される場合もある。
　ＨＥＭＴ素子およびＨＥＭＴ素子用の基板に対しては、電力密度の増大、高効率化などの性能向上に関する課題、ノーマリーオフ動作化などの機能性向上に関する課題、高信頼性や低コスト化などの基本的な課題など、様々な課題があり、各々について活発な取り組みが行われている。
　一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている（例えば、特許文献１ないし特許文献３、および非特許文献２参照）。ＨＥＭＴ素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なＨＥＭＴ素子の設計が可能となる。
　また、ＨＥＭＴ素子用エピタキシャル基板を高耐電圧構造とするためには、チャネル層とバリア層の総膜厚を増やすことや、両層の絶縁破壊強度を向上させることが有効であることも既に公知である（例えば、非特許文献２参照）。
　また、Ｓｉ下地基板の上にＡｌＮからなる介在層を形成し、続いて、ＧａＮからなる第１半導体層とＡｌＮからなる第２半導体層とを交互に、ただし全体として凸の反りが生じるように形成し、その後の降温時においてこれらの層が収縮した結果として基板全体の反りが打ち消されるようにした、半導体デバイスの製法も公知である（例えば、特許文献４参照）。
　しかしながら、サファイア基板やＳｉＣ基板を用いる場合に比較して、シリコン基板上に良質な窒化物膜を形成することは、以下のような理由で非常に困難であることが知られている。
　まず、シリコンと窒化物材料とでは、格子定数の値に大きな差異がある。このことは、シリコン基板と成長膜の界面にてミスフィット転位を発生させたり、核形成から成長に至るタイミングで３次元的な成長モードを促進させる要因となる。換言すれば、転位密度が少なく表面が平坦である良好な窒化物エピタキシャル膜の形成を阻害する要因となっている。
　また、シリコンに比べると窒化物材料の熱膨張係数の値は大きいため、シリコン基板上に高温で窒化物膜をエピタキシャル成長させた後、室温付近に降温させる過程において、窒化物膜内には引張応力が働く。その結果として、膜表面においてクラックが発生しやすくなるとともに、基板に大きな反りが発生しやすくなる。
　このほか、気相成長における窒化物材料の原料ガスであるトリメチルガリウム（ＴＭＧ）は、シリコンと液相化合物を形成しやすく、エピタキシャル成長を妨げる要因となることも知られている。
　特許文献１ないし特許文献３および非特許文献１に開示された従来技術を用いた場合、シリコン基板上にＧａＮ膜をエピタキシャル成長することは可能である。しかしながら、得られたＧａＮ膜の結晶品質は、ＳｉＣやサファイアを下地基板として用いた場合と比べると決して良好なものではない。そのため、従来技術を用いて例えばＨＥＭＴのような電子デバイスを作製した場合には、電子移動度が低かったり、オフ時のリーク電流や耐圧が低くなったりするという問題があった。
　また、特許文献４に開示された方法は、デバイス作製の途中で大きな凸の反りを意図的に生じさせているため、層形成条件によってはデバイス作製途中においてクラックが生じてしまうおそれがある。
　本発明は上記課題に鑑みてなされたものであり、シリコン基板を下地基板とし、クラックフリーでありかつ耐電圧性の優れたエピタキシャル基板を提供することを目的とする。
　上記課題を解決するため、本発明の第１の態様では、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層してなる組成変調層を複数備えるバッファ層と、前記バッファ層の上に形成された結晶層と、を備え、それぞれの前記組成変調層は、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ－１）≧ｘ（ｎ）かつ、ｘ（１）＞ｘ（ｎ）であるように形成されてなり、それぞれの前記第２組成層は前記第１組成層に対してコヒーレントな状態に形成されてなるようにした。
　本発明の第２の態様では、第１の態様に係るエピタキシャル基板において、前記バッファ層は、第１の積層単位と第２の積層単位とを交互に積層したものであり、前記第１の積層単位は前記組成変調層であり、前記第２の積層単位は、ＡｌＮにて１０ｎｍ以上１５０ｎｍ以下の厚みに形成されてなる中間層であるようにした。
　本発明の第３の態様では、第１または第２の態様に係るエピタキシャル基板が、前記下地基板の上に形成された、ＡｌＮからなる第１の下地層と、前記第１の下地層の上に形成され、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層と、をさらに備え、前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、前記第２の下地層の直上に前記バッファ層が形成されてなるようにした。
　本発明の第４の態様では、（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法が、ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層することで組成変調層を形成する組成変調層形成工程を複数回含むことで、前記組成変調層を複数含むバッファ層を形成するバッファ層形成工程と、前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、を備え、前記組成変調層形成工程においては、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ－１）≧ｘ（ｎ）かつ、ｘ（１）＞ｘ（ｎ）であるように、かつ、それぞれの前記第２組成層が前記第１組成層に対してコヒーレントな状態になるように、前記組成変調層を形成するようにした。
　本発明の第５の態様では、第４の態様に係るエピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記組成変調層形成工程とＡｌＮからなる中間層を１０ｎｍ以上１５０ｎｍ以下の厚みに形成する中間層形成工程とを交互に行うことで、前記組成変調層と前記中間層とが交互に積層された前記バッファ層を形成するようにした。
　本発明の第６の態様では、第４または第５の態様に係るエピタキシャル基板の製造方法が、前記下地基板の上に、ＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、前記第１の下地層の上に、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、をさらに備え、前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記バッファ層形成工程においては、前記第２の下地層の直上に前記バッファ層を形成するようにした。
　本発明の第１ないし第６の態様によれば、安価で大口径のものを入手容易なシリコン基板を下地基板とし、かつ、耐電圧性の高いエピタキシャル基板が、実現される。
　特に、第２および第５の態様によれば、中間層を備えることで、バッファ層に大きな圧縮歪が内在されるので、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が該圧縮歪によって相殺される。これにより、シリコン基板を下地基板に用いた場合であっても、クラックフリーで反りが少なく、結晶品質の優れたエピタキシャル基板を、得ることができる。
　特に、第３および第６の態様によれば、低転位かつ表面平坦性に優れた下地層の上にバッファ層が設けられるので、バッファ層や結晶層などが良好な結晶品質を有するものとなる。その一方で、第２の下地層における歪みエネルギーの蓄積は抑制されるので、バッファ層に含まれる圧縮歪による引張応力の相殺効果が、下地層に歪みエネルギーが蓄積されることによって阻害されることはない。
本発明の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。 組成変調層３において第１組成層３１の上に第２組成層３２が形成されるときの結晶格子の様子を示すモデル図である。 実施例に係る主な試料におけるＡｌモル分率の変化の様子を例示する図である。
　　＜エピタキシャル基板の概略構成＞
　図１は、本発明の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面図である。エピタキシャル基板１０は、下地基板１と、下地層２と、組成変調層３と中間層４ａと終端層４ｂとを備えるバッファ層５と、機能層６とを主として備える。なお、以降においては、下地基板１の上に形成した各層を、エピタキシャル膜と総称することがある。また、III族元素中のＡｌの存在比率のことを、便宜上、Ａｌモル分率とも称する場合がある。
　下地基板１は、ｐ型の導電型を有する（１１１）面の単結晶シリコンウェハーである。下地基板１の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する下地基板１を用いるのが好ましい。
　下地層２と、組成変調層３と、中間層４ａと、終端層４ｂと、機能層６とは、それぞれ、ウルツ鉱型のIII族窒化物を（０００１）結晶面が下地基板１の基板面に対し略平行となるように、エピタキシャル成長手法によって形成した層である。これらの層の形成は、有機金属化学気相成長法（ＭＯＣＶＤ法）により行うのが好適な一例である。
　下地層２は、その上に上述の各層を良好な結晶品質で形成することを可能とするべく設けられる層である。具体的には、下地層２は、少なくともその表面近傍において（組成変調層３との界面近傍において）、転位密度が好適に低減されてなるとともに良好な結晶品質を有するように設けられる。これにより、組成変調層３さらにはその上に形成される各層においても、良好な結晶品質が得られる。
　本実施の形態においては、係る目的をみたすべく、以下に示すように、下地層２が、第１下地層２ａと第２下地層２ｂとからなるものとする。
　第１下地層２ａは、ＡｌＮからなる層である。第１下地層２ａは、下地基板１の基板面に略垂直な方向（成膜方向）に成長した多数の微細な柱状結晶等（柱状結晶、粒状結晶、柱状ドメインあるいは粒状ドメインの少なくとも一種）から構成される層である。換言すれば、第１下地層２ａは、エピタキシャル基板１０の積層方向への一軸配向はしてなるものの、積層方向に沿った多数の結晶粒界もしくは転位を含有する、結晶性の劣った多欠陥含有性層である。なお、本実施の形態においては、便宜上、ドメイン粒界あるいは転位も含めて、結晶粒界と称することがある。第１下地層２ａにおける結晶粒界の間隔は大きくても数十ｎｍ程度である。
　係る構成を有する第１下地層２ａは、ｃ軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上１．１度以下となるように、かつ、ｃ軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる（１０－１０）面のＸ線ロッキングカーブ半値幅が０．８度以上１．１度以下となるように、形成される。
　一方、第２下地層２ｂは、第１下地層２ａの上に形成された、ＡｌpＧａ1-pＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる層である。
　また、第１下地層２ａと第２下地層２ｂとの界面Ｉ１（第１下地層２ａの表面）は、第１下地層２ａを構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。界面Ｉ１がこのような形状を有することは、例えば、エピタキシャル基板１０のＨＡＡＤＦ（高角散乱電子）像において、明瞭に確認される。なお、ＨＡＡＤＦ像とは、走査透過電子顕微鏡（ＳＴＥＭ）によって得られる、高角度に非弾性散乱された電子の積分強度のマッピング像である。ＨＡＡＤＦ像においては、像強度は原子番号の二乗に比例し、原子番号が大きい原子が存在する箇所ほど明るく（白く）観察されるので、Ｇａを含む第２下地層２ｂが相対的に明るく、Ｇａを含まない第１下地層２ａが相対的に暗く観察される。これにより、両者の界面Ｉ１が、三次元的凹凸面となっていることが容易に認識される。
　なお、図１の模式断面においては、第１下地層２ａの凸部２ｃが略等間隔に位置するように示されているが、これは図示の都合にすぎず、実際には必ずしも等間隔に凸部２ｃが位置するわけではない。好ましくは、第１下地層２ａは、凸部２ｃの密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり、凸部２ｃの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される。これらの範囲をみたす場合、特に結晶品質の優れた機能層６の形成が可能となる。なお、本実施の形態において、第１下地層２ａの凸部２ｃとは、表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものとする。なお、本発明の発明者の実験および観察の結果、凸部２ｃの側壁を形成しているのは、ＡｌＮの（１０－１１）面もしくは（１０－１２）面であることが確認されている。
　第１下地層２ａの表面に上記の密度および平均間隔を満たす凸部２ｃが形成されるには、平均膜厚が４０ｎｍ以上２００ｎｍ以下となるように第１下地層２ａを形成することが好ましい。平均膜厚が４０ｎｍより小さい場合には、上述のような凸部２ｃを形成しつつＡｌＮが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を２００ｎｍより大きくしようとすると、ＡｌＮ表面の平坦化が進行し始めるために上述のような凸部２ｃを形成することが難しくなる。
　なお、第１下地層２ａの形成は、所定のエピタキシャル成長条件のもとで実現されるが、第１下地層２ａをＡｌＮにて形成することは、シリコンと液相化合物を形成するＧａを含まないという点、および、横方向成長が比較的進みにくいので界面Ｉ１が三次元的凹凸面として形成されやすいという点において好適である。
　エピタキシャル基板１０においては、下地基板１と第２下地層２ｂとの間に、上述のような態様にて結晶粒界を内在する多欠陥含有性層である第１下地層２ａを介在させることにより、下地基板１と第２下地層２ｂとの間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した第１下地層２ａについての（０００２）面および（１０－１０）面のＸ線ロッキングカーブ半値幅の範囲は、この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
　ただし、係る第１下地層２ａが介在することで、第２下地層２ｂには、第１下地層２ａの柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては、第１下地層２ａと第２下地層２ｂとの界面Ｉ１を上述のように三次元的凹凸面とすることで、係る転位を効果的に低減させてなる。
　第１下地層２ａと第２下地層２ｂとの界面Ｉ１が三次元的凹凸面として形成されていることにより、第１下地層２ａで発生した転位のほとんどは、第１下地層２ａから第２下地層２ｂへと伝播する（貫通する）際に、界面Ｉ１で屈曲され、第２下地層２ｂの内部において合体消失する。結果として、第１下地層２ａを起点とする転位のうち、第２下地層２ｂを貫通する転位はごく一部となる。
　また、第２下地層２ｂは、好ましくは、その成長初期こそ第１下地層２ａの表面形状（界面Ｉ１の形状）に沿って形成されるものの、成長が進むにつれて徐々にその表面が平坦化されていき、最終的には、１０ｎｍ以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。ちなみに、第２下地層２ｂが、横方向成長が比較的進みやすい、少なくともＧａを含む組成のIII族窒化物にて形成されることは、第２下地層２ｂの表面平坦性を良好なものとするうえで好適である。
　また、第２下地層２ｂの平均厚みは、４０ｎｍ以上とするのが好適である。これは、４０ｎｍより薄く形成した場合には、第１下地層２ａに由来する凹凸が十分に平坦化しきれないことや、第２下地層２ｂに伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが４０ｎｍ以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第２下地層２ｂの厚みの上限については特に技術上の制限はないが、生産性の観点からは数μｍ以下程度の厚みに形成するのが好ましい。
　以上のように、第２下地層２ｂの表面は、低転位でかつ優れた平坦性を有するものとなっているので、その上に形成される各層は、良好な結晶品質を有するものとなる。
　バッファ層５は、少なくとも複数の組成変調層３を備え、最上部の組成変調層３の上に終端層４ｂを設けた構成を有する。好ましくは、バッファ層５は、図１に示すように、それぞれの組成変調層３の間に中間層４ａを介在させた構成を有する。この場合、中間層４ａは個々の組成変調層３の間に境界層として設けられているともいえる。あるいは、換言すれば、バッファ層５は、最下部と最上部とを組成変調層３とする態様にて、第１の積層単位である組成変調層３と第２の積層単位である中間層４ａとを繰り返し交互に積層したうえで、さらに最上部の組成変調層３の上に終端層４ｂを設けた構成を有するともいえる。図１においては、３つの組成変調層３と２つの中間層４ａを備える場合を例示しているが、組成変調層３と中間層４ａの数はこれに限られず、組成変調層３の積層数が３～６程度であればよい。
　組成変調層３は、ＡｌＮからなる第１組成層３１とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層３２とを、交互に積層することにより形成されてなる部位である。なお、本実施の形態においては、下地基板１の側からｉ番目の第１組成層３１を「３１＜ｉ＞」と表記し、下地基板１の側からｉ番目の第２組成層３２を「３２＜ｉ＞」と表記する。
　ただし、第２組成層３２は、第１組成層３１と第２組成層３２の層数がそれぞれｎ（ｎは２以上の自然数）であり、下地基板１の側からｉ番目の第２組成層３２＜ｉ＞における第２組成層３２におけるＡｌモル分率ｘをｘ（ｉ）とするときに、
　　ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ－１）≧ｘ（ｎ）・・（式１）
かつ、
　　ｘ（１）＞ｘ（ｎ）　　　　　　　　　　　　　　　　・・（式２）
であるように形成される。すなわち、組成変調層３は、第２組成層３２＜１＞よりも第２組成層３２＜ｎ＞におけるＡｌモル分率が小さく、かつ、少なくとも一部において、下地基板１から離れるほど第２組成層３２におけるＡｌモル分率ｘが段階的に小さくなるように、構成されてなる。より好ましくは、ｘ（１）≧０．８かつｘ（ｎ）≦０．２である。
　式１および式２は、典型的には、下地基板１から離れた第２組成層３２ほど小さいＡｌモル分率を有するように（つまりはＧａリッチであるように）組成変調層３が形成されることで満たされる。そこで、本実施の形態においては、以降、同じＡｌモル分率ｘを有する第２組成層３２＜ｉ－１＞と第２組成層３２＜ｉ＞とが存在する場合も含めて、下地基板１から離れた第２組成層３２ほどＡｌモル分率が小さくなるように形成されてなるとみなすものとする。また、このような第２組成層３２の形成態様を、第２組成層３２に組成傾斜を与えるなどとも称する。
　なお、第１組成層３１がＡｌＮからなり第２組成層３２がＡｌxＧａ1-xＮなる組成のIII族窒化物からなることで、第１組成層３１と第２組成層３２とは、前者を構成するIII族窒化物（ＡｌＮ）よりも後者を構成するIII族窒化物ＡｌxＧａ1-xＮの方が無歪の状態（バルク状態）における面内格子定数（格子長）が大きい、という関係をみたすように形成されてなる。
　加えて、組成変調層３においては、第２組成層３２が、第１組成層３１に対してコヒーレントな状態に形成されてなる。
　それぞれの第１組成層３１は、３ｎｍ～２０ｎｍ程度の厚みに形成されるのが好ましい。典型的には５ｎｍ～１０ｎｍである。一方、第２組成層３２は、１０ｎｍ～２５ｎｍ程度の厚みに形成されるのが好適である。典型的には、１５ｎｍ～３５ｎｍである。また、ｎの値は、１０～４０程度である。
　中間層４ａは、第１組成層３１と同じ組成（つまりはＡｌＮ）で形成される層である。なお、後述するように、エピタキシャル基板１０における高耐電圧化を実現するにあたっては、中間層４ａは必須の構成要素ではない。好ましくは、中間層４ａは、１０ｎｍ以上１５０ｎｍ以下の厚みに形成される。
　終端層４ｂは、組成変調層３の第１組成層３１と同じ組成（つまりはＡｌＮ）および厚みで形成される層である。終端層４ｂは、実質的には最上部の組成変調層３の一部であるともいえる。
　機能層６は、バッファ層５の上に形成された、III族窒化物により形成される少なくとも１つの層であり、エピタキシャル基板１０の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において、所定の機能を発現する層である。それゆえ、機能層６は、当該機能に応じた組成および厚みを有する１または複数の層にて形成される。図１においては、機能層６が単一の層からなる場合を例示しているが、機能層６の構成はこれに限られるものではない。
　例えば、高抵抗のＧａＮからなる数μｍ厚のチャネル層と、ＡｌＧａＮやＩｎＡｌＮなどからなる数十ｎｍ厚のバリア層とを機能層６として積層すれば、ＨＥＭＴ素子用のエピタキシャル基板１０が得られる。すなわち、バリア層の上に、図示を省略するゲート電極、ソース電極、およびドレイン電極を形成することで、ＨＥＭＴ素子が得られる。これらの電極形成には、フォトリソグラフィープロセスなどの公知の技術を適用可能である。また、係る場合において、チャネル層とバリア層との間にＡｌＮからなる１ｎｍ程度の厚みのスペーサ層を設ける態様であってもよい。
　あるいは、機能層６として、１つのIII族窒化物層（例えばＧａＮ層）を形成し、その上に図示を省略するアノードとカソードとを形成することで、同心円型ショットキーバリアダイオードが実現される。これらの電極形成にも、フォトリソグラフィープロセスなどの公知の技術を適用可能である。
　　＜エピタキシャル基板の製造方法＞
　次に、ＭＯＣＶＤ法を用いる場合を例として、エピタキシャル基板１０を製造する方法について概説する。
　まず、下地基板１として（１１１）面の単結晶シリコンウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、ＳＰＭ洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをＭＯＣＶＤ装置のリアクタ内にセットする。
　そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、ＡｌＮからなる第１下地層２ａは、基板温度を８００℃以上、１２００℃以下の所定の初期層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～３０ｋＰａ程度とした状態で、アルミニウム原料であるＴＭＡ（トリメチルアルミニウム）バブリングガスとＮＨ3ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を２０ｎｍ／ｍｉｎ以上、目標膜厚を２００ｎｍ以下、とすることによって、形成させることができる。
　第２下地層２ｂの形成は、第１下地層２ａの形成後、基板温度を８００℃以上１２００℃以下の所定の第２下地層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａとした状態で、ガリウム原料であるＴＭＧ（トリメチルガリウム）バブリングガスとＴＭＡバブリングガスとＮＨ3ガスとを、作製しようとする第２下地層２ｂの組成に応じた所定の流量比にてリアクタ内に導入し、ＮＨ3とＴＭＡおよびＴＭＧとを反応させることにより実現される。
　バッファ層５を構成する各層、すなわち、組成変調層３を構成する第１組成層３１および第２組成層３２、中間層４ａと、終端層４ｂとの形成は、第２下地層２ｂの形成に続いて、基板温度を８００℃以上１２００℃以下の各層に応じた所定の形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａの各層に応じた所定の値に保った状態で、ＮＨ3ガスとIII族窒化物原料ガス（ＴＭＡ、ＴＭＧのバブリングガス）とを、各層において実現しようとする組成に応じた流量比でリアクタ内に導入することによって実現される。その際、設定膜厚に応じたタイミングで流量比を切り替えることで、それぞれの層が連続的にかつ所望の膜厚で形成される。
　機能層６の形成は、バッファ層５の形成後、基板温度を８００℃以上１２００℃以下の所定の機能層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａとした状態で、ＴＭＩバブリングガス、ＴＭＡバブリングガス、あるいはＴＭＧバブリングガスの少なくとも１つとＮＨ3ガスとを、作製しようとする機能層６の組成に応じた流量比にてリアクタ内に導入し、ＮＨ3とＴＭＩ，ＴＭＡ、およびＴＭＧの少なくとも１つとを反応させることにより実現される。
　機能層６が形成された後、エピタキシャル基板１０は、リアクタ内で常温まで降温される。その後、リアクタから取り出されたエピタキシャル基板１０は、適宜、後段の処理（電極層のパターニングなど）に供される。
　　＜バッファ層の作用効果＞
　本実施の形態もそうであるように、一般に、単結晶シリコンウェハーの上にIII族窒化物からなる結晶層を所定の形成温度でエピタキシャル成長させてエピタキシャル基板を得ようとする場合、III族窒化物の方がシリコンよりも熱膨張係数が大きい（例えば、シリコン：３．４×１０-6／Ｋ、ＧａＮ：５．５×１０-6／Ｋ）ことから、結晶成長後、常温にまで降温される過程において、結晶層には面内方向に引張応力が生じる。この引張応力は、エピタキシャル基板におけるクラック発生や、反りの要因となる。本実施の形態においては、係る引張応力を低減させ、クラック発生や反りを抑制する目的で、エピタキシャル基板１０にバッファ層５が設けられている。より具体的には、バッファ層５を構成する各層がそれぞれに奏する作用効果によって、エピタキシャル基板１０におけるクラックの発生と反りとが抑制されてなる。以下、詳細に説明する。
　（組成変調層）
　図２は、組成変調層３において第１組成層３１の上に第２組成層３２が形成されるときの結晶格子の様子を示すモデル図である。いま、第２組成層３２を構成するＡｌxＧａ1-xＮの無歪状態における面内方向の格子長をａ0、実際の格子長をａとする。本実施の形態においては、図２（ａ）、（ｂ）に示すように、第２組成層３２は第１組成層３１の結晶格子に対して整合を保ちつつ結晶成長していく。このことは、結晶成長時に、第２組成層３２の面内方向にｓ＝ａ0－ａだけの圧縮歪が生じることを意味している。すなわち、第２組成層３２の結晶成長は歪みエネルギーを保持した状態で進行する。
　ただし、成長が進むにつれて、エネルギー的な不安定さが増していくため、第２組成層３２には歪みエネルギーを解放するべく徐々にミスフィット転位が導入されていく。やがて、ある臨界状態に達すると、第２組成層３２に保持されていた歪みエネルギーは全て解放されてしまうことになる。このとき、図２（ｃ）に示すようにａ＝ａ0となる。
　ところが、この図２（ｃ）に示す状態に達するまでの、図２（ｂ）に示すようなａ0＞ａの状態で第２組成層３２の形成を終了させてしまえば、第２組成層３２は歪みエネルギーを保持したまま（圧縮歪を含んだまま）となる。本実施の形態においては、このような歪みエネルギーを含んだままの結晶成長を、コヒーレントな状態での結晶成長と称する。換言すれば、歪みエネルギーが完全に解放されてしまう臨界膜厚よりも小さい厚みに第２組成層３２を形成する限りにおいては、第２組成層３２は第１組成層３１に対してコヒーレントな状態にあるといえる。あるいは、第２組成層３２の最上面（直上の第１組成層３１と接する面）の格子長ａについてａ0＞ａが成り立つ限りにおいては、第２組成層３２は第１組成層３１に対してコヒーレントな状態にあるということもできる。なお、第２組成層３２が上述した態様にて歪みエネルギーを含んでいる限りにおいては、第２組成層３２において部分的にａ0＝ａになっていたとしても、第２組成層３２は第１組成層３１に対してコヒーレントな状態にあるといえる。
　第１組成層３１を構成するＡｌＮの面内格子定数は第２組成層３２を構成するＡｌxＧａ1-xＮの面内格子定数よりも小さいので、この歪みエネルギーを保持したままの第２組成層３２の上に第１組成層３１を形成させたとしても、コヒーレントな状態は保たれ、直下の第１組成層３１に保持された歪みエネルギーが解放されることもない。そして、この第１組成層３１の上に再び、第２組成層３２をコヒーレントな状態に成長させれば、係る第２組成層３２においても、上述と同様の圧縮歪が生じることとなる。
　以降、同様に、コヒーレントな状態での成長を維持したままで第１組成層３１と第２組成層３２の形成を交互に行うと、それぞれの第２組成層３２に歪みエネルギーが保持される。しかも、本実施の形態においては、（式１）および（式２）を満たすように、すなわち、下地基板１から離れた第２組成層３２＜ｉ＞ほどＡｌモル分率ｘ（ｉ）が小さくなるように組成変調層３を形成してなる。それゆえ、下地基板１から離れるほど、第２組成層３２を構成するＡｌxＧａ1-xＮの面内格子定数と当該第２組成層３２を挟む第１組成層３１を構成するＡｌＮの面内格子定数との差が大きいので、上方に形成される第２組成層３２ほど、大きな圧縮歪を内在してなる。それゆえ、組成変調層３は、下地基板１から離れるほど大きな圧縮歪を内在するように構成された歪導入層であるともいえる。なお、組成変調層３におけるこのような態様での圧縮歪の導入は、ｘ（１）≧０．８かつｘ（ｎ）≦０．２である場合により好適に実現される。
　係る圧縮歪は、熱膨張係数差に起因して生じる引張応力とは正反対の向きに作用するので、降温時において、該引張応力を相殺する作用がある。概略的にいえば、ｎ個の第２組成層３２における圧縮歪の大きさの総和に比例する力で、引張応力が相殺されることになる。
　なお、第１組成層３１は、２つの第２組成層３２の間に介在することになるが、その厚みが小さすぎる場合は、第２組成層３２に生じる圧縮歪が小さくなって逆に第１組成層３１自体に引張応力を内在しやすくなり好ましくない。一方、厚みが大きすぎる場合は、第２組成層３２自体が引張方向の力を受けやすくなってやはり好ましくない。上述した、３ｎｍ～２０ｎｍ程度の厚みという要件は、このような不具合が生じないという点から好適なものである。
　　（中間層）
　上述したように、組成変調層３は全体として圧縮歪を内在することになる。それゆえ、複数の組成変調層３を積層すれば、クラック発生防止に十分な、大きな圧縮歪が得られることになるはずである。しかしながら、実際には、ある組成変調層３の直上に別の組成変調層３を形成したとしても、上側の組成変調層３においては十分な圧縮歪が得られない。これは、下側の組成変調層３の最上層である第２組成層３２＜ｎ＞を構成するＡｌxＧａ1-xＮの方が、上側の組成変調層３の最下層である第１組成層３１＜１＞を構成するＡｌＮよりも無歪の状態における面内格子定数が大きく、かつ、第１組成層３１＜１＞がせいぜい３ｎｍ～２０ｎｍ程度の厚みに形成されるに過ぎないために、第２組成層３２＜ｎ＞の上に直接、第１組成層３１＜１＞を形成すると、第１組成層３１＜１＞が引張歪を内在してしまい、これに引き続き形成する組成変調層３に十分な圧縮歪が導入されなくなるためである。
　そこで、本実施の形態においては、組成変調層３の間に中間層４ａを設けることによって、上述のような引張歪の導入に伴う不具合を生じさせないようにするとともに、個々の組成変調層３に十分な圧縮歪が内在されるようにしている。
　具体的には、組成変調層３の最上層である第２組成層３２＜ｎ＞の上に、ＡｌＮからなる中間層４ａが形成されてなる。係る態様にて設けられる中間層４ａは、第２組成層３２＜ｎ＞との界面近傍に第２組成層３２との格子定数差に起因したミスフィット転位を内在するが、少なくともその表面近傍においては、格子緩和して、引張応力が作用することのない実質的に無歪状態が実現されてなる。ここで、実質的に無歪であるとは、少なくとも直下の第２組成層３２＜ｎ＞との界面近傍以外のところにおいてはバルク状態における格子定数と実質的に同一の格子定数を有することを意味している。
　このような実質的に無歪の中間層４ａの上に形成した組成変調層３においては、その最下層となる第１組成層３１＜１＞に引張応力が作用することはないので、該組成変調層３も、中間層４ａの直下の組成変調層３と同様に、圧縮歪を好適に内在する態様にて形成されてなる。
　なお、第１組成層３１と中間層４ａはともにＡｌＮにて形成されるので、中間層４ａの上に組成変調層３を形成する場合、中間層と該組成変調層３の第１組成層３１＜１＞とを連続的に形成することで、両者は実質的に１つの層を構成する。これにより、第１組成層３１＜１＞に引張応力が作用することがより確実に防止される。
　ただし、エピタキシャル基板１０におけるクラックの発生を抑制するためには、中間層４ａは、１０ｎｍ以上１５０ｎｍ以下の厚みに形成される必要がある。中間層４ａの厚みが１０ｎｍを下回る場合、第２組成層３２＜ｎ＞の上に直接に第１組成層３１＜１＞を形成する場合と同様に、中間層４ａに引張応力が作用してしまい、その影響のもとで組成変調層３を形成することになるため、組成変調層３に好適に圧縮歪が内在されなくなり好ましくない。一方、中間層４ａの厚みが１５０ｎｍを上回る場合、中間層４ａ自体の、下地基板１であるシリコンとの間の熱膨張係数差の影響を無視できなくなって、中間層４ａに係る熱膨張係数差に起因した引張応力が作用してしまうことになり、好ましくない。いずれの場合も、エピタキシャル基板１０にクラックが生じてしまう。１０ｎｍ以上１５０ｎｍ以下の厚みに形成されることで、中間層４ａは実質的に無歪の状態となり、その直上の第１組成層３１＜１＞に引張応力が作用しない状態が実現され、結果として、クラックフリーなエピタキシャル基板１０が実現される。
　さらに多くの組成変調層３を設ける場合も、上述と同様の態様にてそれぞれの組成変調層３の上に中間層４ａを形成することで、全ての組成変調層３に圧縮歪が好適に内在された状態が実現されてなる。
　以上のような態様にて構成されたバッファ層５を備えるエピタキシャル基板１０においては、該バッファ層５が大きな圧縮歪を内在していることで、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が、好適に相殺された状態が実現されている。これにより、エピタキシャル基板１０においては、クラックフリーが実現され、かつ、反り量が１００μｍ以下にまで抑制されてなる。
　また、上述した、第１組成層３１および第２組成層３２の積層数であるｎの値が４０～１００程度であり、組成変調層３の積層数が３～６程度であり、ｘ（１）≧０．８かつｘ（ｎ）≦０．２であるという要件は、バッファ層５において充分な圧縮歪を得て熱膨張係数差に起因して生じる引張応力を相殺するうえにおいて好適なものである。
　すなわち、本実施の形態に係るエピタキシャル基板１０においては、歪導入層である組成変調層３と実質的に無歪の中間層４ａとを交互に積層する態様にてバッファ層５を設けることで、バッファ層５に大きな圧縮歪を内在させ、シリコンとIII族窒化物との熱膨張係数差に起因してエピタキシャル基板１０に生じる引張応力を、好適に低減させてなる。これにより、エピタキシャル基板１０においては、クラックフリーが実現され、かつ、反りが低減されてなる。
　なお、バッファ層５は、上述したように歪みエネルギーの蓄積が抑制された状態の第２下地層２ｂの上に形成されることから、引張応力の相殺効果が、第２下地層２ｂに蓄積された歪みエネルギーを原因として阻害されることはない。
　また、第１組成層３１と第２組成層３２とを繰り返し積層することは、エピタキシャル膜自体の総膜厚を増大させることになる。一般に、エピタキシャル基板１０を用いてＨＥＭＴ素子を作製する場合、その総膜厚が大きいほど該ＨＥＭＴ素子の絶縁破壊電圧が大きくなるので、本実施の形態に係るエピタキシャル基板１０の構成は、係る絶縁破壊電圧の増大にも資するものである。
　　＜エピタキシャル基板の高耐電圧化＞
　本実施の形態に係るエピタキシャル基板１０は、また、上述した態様のバッファ層５を有することで、高い耐電圧性を有する点でも特徴的である。
　例えばｘ（１）≧０．８かつｘ（ｎ）≦０．２であるように組成変調層３を形成してなり、下地基板１を除いたエピタキシャル膜全体の総膜厚が４．０μｍ以下であるエピタキシャル基板１０において、６００Ｖ以上という高い耐電圧が実現される。なお、係る高耐電圧の実現にあたっては、エピタキシャル基板１０に中間層４ａを設けることは必須ではないが、上述したように、中間層４ａを１０ｎｍ以上１５０ｎｍ以下の範囲の厚みに形成すれば、クラックフリーでかつ高耐電圧化されたエピタキシャル基板１０が得られる。なお、本実施の形態において、耐電圧とは、エピタキシャル基板１０に対し、０Ｖから値を増大させつつ電圧を印加したときに、１ｍＡ／ｃｍ2の漏れ電流が生じた電圧値であるとする。
　組成変調層３の繰り返し積層数や、エピタキシャル膜全体の総膜厚および第２組成層３２の総膜厚を適宜に設定することで、さらに高い耐電圧を有するエピタキシャル基板１０を得ることも可能である。例えば、エピタキシャル膜全体の総膜厚が５μｍで耐電圧が１０００Ｖ以上のエピタキシャル基板や、エピタキシャル膜全体の総膜厚が７μｍで耐電圧が１４００Ｖ以上のエピタキシャル基板なども、実現可能である。
　以上、説明したように、本実施の形態によれば、下地基板と機能層との間に、第１組成層と第２組成層とを交互に、かつ上方ほど第２組成層におけるＡｌモル分率が小さくなる態様にて積層してなる組成変調層を複数備えるバッファ層を設けるようにすることで、安価で大口径のものを入手容易なシリコン基板を下地基板とし、かつ、耐電圧の高いエピタキシャル基板を、得ることができる。
　しかも、組成変調層の間に中間層を１０ｎｍ以上１５０ｎｍ以下の範囲の厚みに形成することで、クラックフリーであり、反り量が６０μｍ～７０μｍ程度にまで低減され、かつ、耐電圧の高いエピタキシャル基板が実現される。
　　＜変形例＞
　エピタキシャル基板１０は、下地基板１と第１下地層２ａの間に図示しない界面層を備える態様であってもよい。界面層は、数ｎｍ程度の厚みを有し、アモルファスのＳｉＡｌuＯvＮwからなるのが好適な一例である。
　下地基板１と第１下地層２ａとの間に界面層を備える場合、下地基板１と第２下地層２ｂなどとの格子ミスフィットがより効果的に緩和され、その上に形成される各層の結晶品質がさらに向上する。すなわち、界面層を備える場合には、第１下地層２ａであるＡｌＮ層が、界面層を備えない場合と同様の凹凸形状を有しかつ界面層を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に（０００２）面でのＸ線ロッキングカーブ半値幅の値が改善された第１下地層２ａが得られる。これは、下地基板１の上に直接に第１下地層２ａを形成する場合に比して、界面層の上に第１下地層２ａを形成する場合の方が第１下地層２ａとなるＡｌＮの核形成が進みにくく、結果的に、界面層が無い場合に比べて横方向成長が促進されることによる。なお、界面層の膜厚は５ｎｍを超えない程度で形成される。このような界面層を備えた場合、第１下地層２ａを、（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上０．８度以下の範囲となるように形成することができる。この場合、（０００２）面のＸ線ロッキングカーブ半値幅が８００ｓｅｃ以下であり、らせん転位密度が１×１０9／ｃｍ2以下であるという、さらに結晶品質の優れた機能層６を形成することができる。
　なお、界面層の形成は、シリコンウェハーが第１下地層形成温度に達した後、第１下地層２ａの形成に先立って、ＴＭＡバブリングガスのみをリアクタ内に導入し、ウェハーをＴＭＡバブリングガス雰囲気に晒すようすることによって実現される。
　また、第１下地層２ａの形成時に、Ｓｉ原子とＯ原子の少なくとも一方が第１下地層２ａに拡散固溶してなる態様や、Ｎ原子とＯ原子の少なくとも一方が下地基板１に拡散固溶してなる態様であってもよい。
　また、バッファ層５を構成するそれぞれの組成変調層３における層構成（組成傾斜の与え方など）は同じである必要はなく、互いに異なっていてもよい。
　実施例として、バッファ層５の層構成が異なる複数種のエピタキシャル基板１０を作製した。実施例に係るエピタキシャル基板１０の基本構成、具体的には各層の形成材料および膜厚を、表１に示している。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、本実施例においては、下地基板１、下地層２（第１下地層２ａおよび第２下地層２ｂ）、機能層６は全てのエピタキシャル基板１０について同じ材料および膜厚にて形成した。なお、機能層６はチャネル層とバリア層との２層構成とした。
　一方、第１組成層３１と終端層４ｂとはいずれもＡｌＮにて形成したが、膜厚は試料によって違えた。表１においてはこれを変数Ａ（ｎｍ）として示している。同様に、第２組成層３２の膜厚を変数Ｂ（ｎｍ）として、中間層４ａの膜厚を変数Ｃ（ｎｍ）として示している。また、ｎは、第１組成層３１と第２組成層３２の層数である。Ｋは組成変調層３の繰り返し数である。
　本実施例では、Ａ、Ｂ、Ｃ、ｎ、およびＫの値と、組成傾斜の態様とを種々に違えることで、計２６種のエピタキシャル基板１０（試料Ｎｏ．１～Ｎｏ．２２、Ｎｏ．３１～３４）を作製した。
　また、比較例として、全ての第２組成層３２におけるＡｌモル分率が同じである組成変調層３を１つのみ備え、中間層４ａを備えないエピタキシャル基板１０を８種（試料Ｎｏ．２３～Ｎｏ．３０）作製した。なお、比較例においては、第２組成層３２以外の作製条件は全て実施例と同様とした。
　それぞれの試料についてのＡ，Ｂ、Ｃ、ｎ、およびＫの値、下地基板１の側からｉ番目の第２組成層３２におけるＡｌモル分率ｘ（ｉ）の値、組成変調層３の総厚、およびエピタキシャル膜の総厚を表２に示す。なお、表２において膜厚の欄に「－」が記されているのは、対応する層が存在しないことを示している。
Figure JPOXMLDOC01-appb-T000002
　それぞれのエピタキシャル基板１０の具体的な作製プロセスは以下の通りである。
　まず、第２下地層２ｂの形成まではいずれの試料についても同様の手順で行った。まず、下地基板１として基板厚みが５２５μｍのｐ型の導電型を有する４インチ（１１１）面単結晶シリコンウェハー（以下、シリコンウェハー）を用意した。用意したシリコンウェハーに、フッ化水素酸／純水＝１／１０（体積比）なる組成の希フッ酸による希フッ酸洗浄と硫酸／過酸化水素水＝１／１（体積比）なる組成の洗浄液によるＳＰＭ洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とし、これをＭＯＣＶＤ装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を１５ｋＰａとして、基板温度が第１下地層形成温度である１１００℃となるまで加熱した。
　基板温度が１１００℃に達すると、リアクタ内にＮＨ3ガスを導入し、１分間、基板表面をＮＨ3ガス雰囲気に晒した。
　その後、ＴＭＡバブリングガスを所定の流量比にてリアクタ内に導入し、ＮＨ3とＴＭＡを反応させることによって表面が三次元的凹凸形状を有する第１下地層２ａを形成した。その際、第１下地層２ａの成長速度（成膜速度）は２０ｎｍ／ｍｉｎとし、第１下地層２ａの目標平均膜厚は１００ｎｍとした。
　第１下地層２ａが形成されると、続いて、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、ＴＭＧバブリングガスをリアクタ内にさらに導入し、ＮＨ3とＴＭＡならびにＴＭＧとの反応により、第１下地層２ｂとしてのＡｌ0.1Ｇａ0.9Ｎ層を平均膜厚が４０ｎｍ程度となるように形成した。
　第２下地層２ｂの形成に続き、表２に示すＡ、Ｂ、Ｃ、ｎ、Ｋ、およびｘ（ｉ）の値に従って、バッファ層５を形成した。なお、バッファ層５の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。用いた原料ガスは下地層２の形成に用いたものと同じである。
　実施例および比較例におけるＡ、Ｂ、Ｃ、ｎ、およびＫの具体的な設定値をまとめると、以下のようになる。
　Ａ：実施例（５ｎｍ、７．５ｎｍ、１０ｎｍ）、比較例（５ｎｍ）；
　Ｂ：実施例（１５ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ）、比較例（１５ｎｍ、２０ｎｍ、２５ｎｍ、３５ｎｍ）；
　Ｃ：実施例（設定なし、１０ｎｍ、２０ｎｍ、４０ｎｍ、８０ｎｍ、１５０ｎｍ、２００ｎｍ）、比較例（設定なし）；
　ｎ：実施例（１３、１５、１８、２０、２４、２５、３５）、比較例（５０、７０、８０、１００）；
　Ｋ：実施例（３、４）、比較例（１）。
　また、実施例に係る試料での第２組成層３２における組成傾斜の与え方、すなわち、第２組成層３２＜１＞から第２組成層３２＜ｎ＞までのそれぞれの第２組成層３２＜ｉ＞におけるＡｌモル分率ｘ（ｉ）の与え方は、以下の３通りに大別される。また、図３は、主な試料におけるＡｌモル分率の変化の様子を例示する図である。ただし、いずれの試料も、ｘ（１）≧０．８かつｘ（ｎ）≦０．２となるように形成した。
　Ｎｏ．１～１６、３１～３４：Ａｌモル分率ｘ（ｉ）が一定の割合で単調に減少するようにした；
　Ｎｏ．１７～２０：単調減少しつつも途中でＡｌモル分率ｘ（ｉ）の変化の割合が異なるようにした；
　Ｎｏ．２１～２２：Ａｌモル分率ｘ（ｉ）がステップ状に変化するようにした。
　一方、比較例の試料については、第２組成層３２におけるＡｌモル分率ｘの値を０、０．１、０．２、０．３、０．４のいずれかに固定した。
　実施例および比較例のいずれの試料においても、バッファ層５の形成後、機能層６としてＧａＮからなるチャネル層を７００ｎｍの厚みに形成し、さらにＡｌ0.2Ｇａ0.8Ｎからなるバリア層を２５ｎｍの厚みに形成した。機能層６の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。いずれも、用いた原料ガスは下地層２の形成に用いたものと同じである。
　以上により、計３４種のエピタキシャル基板１０が得られた。
　得られたエピタキシャル基板１０について、クラック発生の有無を目視により確認した。また、レーザー変位計によって反り量を測定した。さらに、耐電圧を測定した。なお、クラックの発生したエピタキシャル基板１０についての耐電圧の測定は、クラックのない領域で行った。それぞれの測定結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　まず、耐電圧については、比較例に係る試料では最大でも６００Ｖを下回ったのに対して、実施例に係る試料の耐電圧は全て６００Ｖ以上であった。係る結果は、第２組成層３２に組成傾斜を与える態様にて組成変調層３を形成することで、耐電圧の高いエピタキシャル基板１０が得られることを示している。
　また、クラックの発生状況に関しては、比較例に係る全ての試料において、外周２０ｍｍのところにクラックの発生が確認された。さらには、実施例のうちＮｏ．３１～３４の試料においても同様に、外周２０ｍｍのところにクラックが発生していた。一方、Ｎｏ．１～２２の試料においては、第２組成層３２に対する組成傾斜の与え方によらず、いずれもクラックは確認されなかった。すなわち、実施例に係る試料では、第２中間層の厚みが１０ｎｍ以上１５０ｎｍ以下である場合にはクラックは発生せず、第２中間層を設けない場合、および第２中間層の厚みが当該範囲よりも厚すぎる場合には、クラックが発生していた。
　なお、クラックが発生した試料では反り量が最低でも１３５μｍと１００μｍを大きく上回っていたのに対して、クラックが発生していなかった試料では反り量が６０μｍ～７０μｍ程度に抑制されていた。
　以上の結果は、第２組成層３２に組成傾斜を与える態様にて第１組成層３１と第２組成層３２とを交互に積層してなる組成変調層３と、１０ｎｍ以上１５０ｎｍ以下の厚みの中間層４ａとを、交互に積層してなるバッファ層５を設けることが、エピタキシャル基板１０のクラックフリー化および反りの抑制に有効であることを示している。
　なお、比較例に係る試料の場合、第２組成層の厚みは比較的小さいので、第２組成層自体はコヒーレントな状態で成長しているものと推察される。それにも関わらず比較例においてはクラックが発生していることから、比較例のように第２組成層に組成傾斜を与えることなく第１組成層と第２組成層とを交互に積層するのみである場合、個々の第２組成層３２に圧縮歪は導入されるものの、その総和は引張応力を相殺するには十分ではないと考えられる。

Claims (6)

  1. 　（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板であって、
    　ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層してなる組成変調層を複数備えるバッファ層と、
    　前記バッファ層の上に形成された結晶層と、
    を備え、
    　それぞれの前記組成変調層は、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、
    　　ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ－１）≧ｘ（ｎ）
    かつ、
    　　ｘ（１）＞ｘ（ｎ）
    であるように形成されてなり、
    　それぞれの前記第２組成層は前記第１組成層に対してコヒーレントな状態に形成されてなる、
    ことを特徴とするエピタキシャル基板。
  2. 　請求項１に記載のエピタキシャル基板であって、
    　前記バッファ層は、第１の積層単位と第２の積層単位とを交互に積層したものであり、
    　前記第１の積層単位は前記組成変調層であり、
    　前記第２の積層単位は、ＡｌＮにて１０ｎｍ以上１５０ｎｍ以下の厚みに形成されてなる中間層である、
    ことを特徴とするエピタキシャル基板。
  3. 　請求項１または請求項２に記載のエピタキシャル基板であって、
    　前記下地基板の上に形成された、ＡｌＮからなる第１の下地層と、
    　前記第１の下地層の上に形成され、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層と、
    をさらに備え、
    　前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、
    　前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、
    　前記第２の下地層の直上に前記バッファ層が形成されてなる、
    ことを特徴とするエピタキシャル基板。
  4. 　（１１１）方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法であって、
    　ＡｌＮからなる第１組成層とＡｌxＧａ1-xＮ（０≦ｘ＜１）なる組成のIII族窒化物からなる第２組成層とを交互に積層することで組成変調層を形成する組成変調層形成工程を複数回行うことで、前記組成変調層を複数含むバッファ層を形成するバッファ層形成工程と、
    　前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、
    を備え、
    　前記組成変調層形成工程においては、前記第１組成層と前記第２組成層の積層数をそれぞれｎ（ｎは２以上の自然数）とし、前記下地基板の側からｉ番目の前記第２組成層におけるｘの値をｘ（ｉ）とするときに、
    　　ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ－１）≧ｘ（ｎ）
    かつ、
    　　ｘ（１）＞ｘ（ｎ）
    であるように、かつ、それぞれの前記第２組成層が前記第１組成層に対してコヒーレントな状態になるように、前記組成変調層を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
  5. 　請求項４に記載のエピタキシャル基板の製造方法であって、
    　前記バッファ層形成工程においては、前記組成変調層形成工程とＡｌＮからなる中間層を１０ｎｍ以上１５０ｎｍ以下の厚みに形成する中間層形成工程とを交互に行うことで、前記組成変調層と前記中間層とが交互に積層された前記バッファ層を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
  6. 　請求項４または請求項５に記載のエピタキシャル基板の製造方法であって、
    　前記下地基板の上に、ＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、
    　前記第１の下地層の上に、ＡｌpＧａ1-pＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、
    をさらに備え、
    　前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
    　前記バッファ層形成工程においては、前記第２の下地層の直上に前記バッファ層を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
PCT/JP2011/059403 2010-04-28 2011-04-15 エピタキシャル基板およびエピタキシャル基板の製造方法 WO2011136051A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2011800207209A CN102859695A (zh) 2010-04-28 2011-04-15 外延基板以及外延基板的制造方法
EP11774835.0A EP2565928A4 (en) 2010-04-28 2011-04-15 EPITACTIC SUBSTRATE AND METHOD FOR PRODUCING THE EPITACTIC SUBSTRATE
JP2012512770A JP5492984B2 (ja) 2010-04-28 2011-04-15 エピタキシャル基板およびエピタキシャル基板の製造方法
US13/644,651 US8648351B2 (en) 2010-04-28 2012-10-04 Epitaxial substrate and method for manufacturing epitaxial substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-103188 2010-04-28
JP2010103188 2010-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/644,651 Continuation US8648351B2 (en) 2010-04-28 2012-10-04 Epitaxial substrate and method for manufacturing epitaxial substrate

Publications (1)

Publication Number Publication Date
WO2011136051A1 true WO2011136051A1 (ja) 2011-11-03

Family

ID=44861359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059403 WO2011136051A1 (ja) 2010-04-28 2011-04-15 エピタキシャル基板およびエピタキシャル基板の製造方法

Country Status (5)

Country Link
US (1) US8648351B2 (ja)
EP (1) EP2565928A4 (ja)
JP (1) JP5492984B2 (ja)
CN (1) CN102859695A (ja)
WO (1) WO2011136051A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079952A (ja) * 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
WO2013125126A1 (ja) 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
JP2013187538A (ja) * 2013-02-01 2013-09-19 Toshiba Corp 窒化物半導体素子及びウェーハ
US8680537B2 (en) 2012-03-08 2014-03-25 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
WO2015005157A1 (ja) * 2013-07-09 2015-01-15 シャープ株式会社 窒化物半導体および電界効果トランジスタ
JP2015026770A (ja) * 2013-07-29 2015-02-05 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
JP2015038988A (ja) * 2014-08-26 2015-02-26 株式会社東芝 窒化物半導体素子及びウェーハ
JP2016512485A (ja) * 2013-01-16 2016-04-28 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料
EP2950331A4 (en) * 2012-12-18 2016-06-15 Lg Siltron Inc SEMICONDUCTOR SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
KR101820539B1 (ko) 2012-12-18 2018-01-22 에스케이실트론 주식회사 반도체 기판 및 그 제조 방법
JP2018067712A (ja) * 2017-10-19 2018-04-26 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
WO2019111986A1 (ja) * 2017-12-08 2019-06-13 エア・ウォーター株式会社 化合物半導体基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545781B2 (ja) * 2010-02-16 2014-07-09 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136052A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JPWO2011135963A1 (ja) * 2010-04-28 2013-07-18 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
FR3041470B1 (fr) * 2015-09-17 2017-11-17 Commissariat Energie Atomique Structure semi-conductrice a tenue en tension amelioree
GB202009043D0 (en) * 2020-06-15 2020-07-29 Univ Of Lancaster Semiconductor structures

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163528A (ja) 1996-11-27 1998-06-19 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2004349387A (ja) 2003-05-21 2004-12-09 Sanken Electric Co Ltd 半導体基体及びこの製造方法
JP2005158889A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2005350321A (ja) 2004-06-14 2005-12-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2008218479A (ja) * 2007-02-28 2008-09-18 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009070873A (ja) * 2007-09-11 2009-04-02 Covalent Materials Corp 化合物半導体基板
JP2009289956A (ja) 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010087192A (ja) * 2008-09-30 2010-04-15 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19781541B4 (de) 1996-11-27 2006-10-05 The Furukawa Electric Co., Ltd. Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6775314B1 (en) * 2001-11-29 2004-08-10 Sandia Corporation Distributed bragg reflector using AIGaN/GaN
EP1909366A4 (en) 2005-07-13 2009-07-08 Furukawa Electric Co Ltd LIGHT IRRADIATION DEVICE AND WELDING METHOD
JPWO2007129773A1 (ja) * 2006-05-10 2009-09-17 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP5274785B2 (ja) * 2007-03-29 2013-08-28 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法
US20090065812A1 (en) 2007-09-11 2009-03-12 Covalent Materials Corporation Compound semiconductor substrate
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8067787B2 (en) * 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
WO2009120990A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Ultraviolet light emitting diode/laser diode with nested superlattice

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163528A (ja) 1996-11-27 1998-06-19 Furukawa Electric Co Ltd:The Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2004349387A (ja) 2003-05-21 2004-12-09 Sanken Electric Co Ltd 半導体基体及びこの製造方法
JP2005158889A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2005350321A (ja) 2004-06-14 2005-12-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2008218479A (ja) * 2007-02-28 2008-09-18 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009070873A (ja) * 2007-09-11 2009-04-02 Covalent Materials Corp 化合物半導体基板
JP2009289956A (ja) 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010087192A (ja) * 2008-09-30 2010-04-15 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
NARIAKI IKEDA; SYUUSUKE KAYA; JIANG LI; YOSHIHIRO SATO; SADAHIRO KATO; SEIKOH YOSHIDA: "High power AlGaN/GaN HFET with a high breakdown voltage of over 1.8kV on 4 inch Si substrates and the suppression of current collapse", PROCEEDINGS OF THE 20TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & IC'S, 18 May 2008 (2008-05-18), pages 287 - 290, XP031269992
See also references of EP2565928A4 *
TOSHIHIDE KIKKAWA: "Highly Reliable 250W GaN High Electron Mobility Transistor Power Amplifier", JPN. J. APPL. PHYS., vol. 44, 2005, pages 4896, XP001502263, DOI: doi:10.1143/JJAP.44.4896

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079952A (ja) * 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
EP2819152A4 (en) * 2012-02-23 2015-10-14 Ngk Insulators Ltd SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
WO2013125126A1 (ja) 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
US8680537B2 (en) 2012-03-08 2014-03-25 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
US9508804B2 (en) 2012-03-08 2016-11-29 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
US9287369B2 (en) 2012-03-08 2016-03-15 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
KR101820539B1 (ko) 2012-12-18 2018-01-22 에스케이실트론 주식회사 반도체 기판 및 그 제조 방법
EP2950331A4 (en) * 2012-12-18 2016-06-15 Lg Siltron Inc SEMICONDUCTOR SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
JP2016512485A (ja) * 2013-01-16 2016-04-28 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料
JP2013187538A (ja) * 2013-02-01 2013-09-19 Toshiba Corp 窒化物半導体素子及びウェーハ
WO2015005157A1 (ja) * 2013-07-09 2015-01-15 シャープ株式会社 窒化物半導体および電界効果トランジスタ
JP2015026770A (ja) * 2013-07-29 2015-02-05 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
JP2015038988A (ja) * 2014-08-26 2015-02-26 株式会社東芝 窒化物半導体素子及びウェーハ
JP2018067712A (ja) * 2017-10-19 2018-04-26 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
WO2019111986A1 (ja) * 2017-12-08 2019-06-13 エア・ウォーター株式会社 化合物半導体基板
JP2019102767A (ja) * 2017-12-08 2019-06-24 エア・ウォーター株式会社 化合物半導体基板

Also Published As

Publication number Publication date
EP2565928A1 (en) 2013-03-06
US20130026488A1 (en) 2013-01-31
JPWO2011136051A1 (ja) 2013-07-18
US8648351B2 (en) 2014-02-11
JP5492984B2 (ja) 2014-05-14
CN102859695A (zh) 2013-01-02
EP2565928A4 (en) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5545781B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP5616443B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5937513B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180020720.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11774835

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012512770

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2011774835

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE