JP5554826B2 - エピタキシャル基板およびエピタキシャル基板の製造方法 - Google Patents

エピタキシャル基板およびエピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP5554826B2
JP5554826B2 JP2012500463A JP2012500463A JP5554826B2 JP 5554826 B2 JP5554826 B2 JP 5554826B2 JP 2012500463 A JP2012500463 A JP 2012500463A JP 2012500463 A JP2012500463 A JP 2012500463A JP 5554826 B2 JP5554826 B2 JP 5554826B2
Authority
JP
Japan
Prior art keywords
layer
epitaxial substrate
underlayer
superlattice
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012500463A
Other languages
English (en)
Other versions
JPWO2011102044A1 (ja
Inventor
実人 三好
茂明 角谷
幹也 市村
智彦 杉山
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2012500463A priority Critical patent/JP5554826B2/ja
Publication of JPWO2011102044A1 publication Critical patent/JPWO2011102044A1/ja
Application granted granted Critical
Publication of JP5554826B2 publication Critical patent/JP5554826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68Crystals with laminate structure, e.g. "superlattices"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体素子用のエピタキシャル基板に関し、特にIII族窒化物を用いて構成されるエピタキシャル基板に関する。
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界および高い飽和電子速度を有することから、LEDやLDなどの発光デバイスや、HEMTなど高周波/ハイパワーの電子デバイス用半導体材料として注目されている。例えば、AlGaNからなる障壁層とGaNからなるチャネル層とを積層してなるHEMT(高電子移動度トランジスタ)素子は、窒化物材料特有の大きな分極効果(自発分極効果とピエゾ分極効果)により積層界面(ヘテロ界面)に高濃度の二次元電子ガス(2DEG)が生成するという特徴を活かしたものである(例えば、非特許文献1参照)。
HEMT素子用エピタキシャル基板に用いる下地基板として、SiCのような、III族窒化物とは異なる組成の単結晶(異種単結晶)を用いる場合がある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたHEMT素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、2次元電子ガスの空間的な閉じ込めを促進することを目的として、厚さ1nm前後のスペーサ層が設けられることもある。スペーサ層は、例えばAlNなどで構成される。さらには、HEMT素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばn型GaN層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。
HEMT素子およびHEMT素子用の基板に対しては、電力密度の増大、高効率化などの性能向上に関する課題、ノーマリーオフ動作化などの機能性向上に関する課題、高信頼性や低コスト化などの基本的な課題など、様々な課題があり、各々について活発な取り組みが行われている。
一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている(例えば、特許文献1ないし特許文献3、および非特許文献2参照)。HEMT素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なHEMT素子の設計が可能となる。
また、HEMT素子用エピタキシャル基板を高耐電圧構造とするためには、チャネル層と障壁層の総膜厚を増やすことや、両層の絶縁破壊強度を向上させることが有効であることも既に公知である(例えば、非特許文献2参照)。
また、Si下地基板の上にAlNからなる介在層を形成し、続いて、GaNからなる第1半導体層とAlNからなる第2半導体層とを交互に、ただし全体として凸の反りが生じるように形成し、その後の降温時においてこれらの層が収縮した結果として基板全体の反りが打ち消されるようにした、半導体デバイスの製法も公知である(例えば、特許文献4参照)。
しかしながら、サファイア基板やSiC基板を用いる場合に比較して、シリコン基板上に良質な窒化物膜を形成することは、以下のような理由で非常に困難であることが知られている。
まず、シリコンと窒化物材料とでは、格子定数の値に大きな差異がある。このことは、シリコン基板と成長膜の界面にてミスフィット転位を発生させたり、核形成から成長に至るタイミングで3次元的な成長モードを促進させる要因となる。換言すれば、転位密度が少なく表面が平坦である良好な窒化物エピタキシャル膜の形成を阻害する要因となっている。
また、シリコンに比べると窒化物材料の熱膨張係数の値は大きいため、シリコン基板上に高温で窒化物膜をエピタキシャル成長させた後、室温付近に降温させる過程において、窒化物膜内には引張応力が働く。その結果として、膜表面においてクラックが発生しやすくなるとともに、基板に大きな反りが発生しやすくなる。
このほか、気相成長における窒化物材料の原料ガスであるトリメチルガリウム(TMG)は、シリコンと液相化合物を形成しやすく、エピタキシャル成長を妨げる要因となることも知られている。
特許文献1ないし特許文献3および非特許文献1に開示された従来技術を用いた場合、シリコン基板上にGaN膜をエピタキシャル成長することは可能である。しかしながら、得られたGaN膜の結晶品質は、SiCやサファイアを下地基板として用いた場合と比べると決して良好なものではない。そのため、従来技術を用いて例えばHEMTのような電子デバイスを作製した場合には、電子移動度が低かったり、オフ時のリーク電流や耐圧が低くなったりするという問題があった。
また、特許文献4に開示された方法は、デバイス作製の途中で大きな凸の反りを意図的に生じさせているため、層形成条件によってはデバイス作製途中においてクラックが生じてしまうおそれがある。
本発明は上記課題に鑑みてなされたものであり、シリコン基板を下地基板とし、クラックフリーでかつ反りの低減されたエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、本発明の第の態様では、(111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、それぞれが組成の相異なるIII族窒化物からなる第1単位層と第2単位層とを繰り返し交互に積層してなる超格子層である複数の超格子層を積層してなる超格子層群と、前記超格子層群よりも上方に形成された、III族窒化物からなる結晶層と、を備え、前記第1単位層を構成する第1のIII族窒化物よりも前記第2単位層を構成する第2のIII族窒化物の方が無歪状態における面内格子定数が大きく、それぞれの前記第2単位層はその直下の前記第1単位層に対してコヒーレントな状態に形成されてなり、前記超格子層群において上方に形成された前記超格子層ほど、前記第2単位層の厚みが大きいようにした。
本発明の第の態様では、第の態様に係るエピタキシャル基板が、前記超格子層群の直上に形成され、III族窒化物からなり、前記超格子層群に対してコヒーレントな状態に形成されてなる中間層、をさらに備えるようにした。
本発明の第の態様では、第1またはの態様に係るエピタキシャル基板において、前記第1単位層がAlNからなり、前記第2単位層がAlGa1−xN(0≦x≦0.25)なる組成のIII族窒化物からなるようにした。
本発明の第の態様では、第の態様に係るエピタキシャル基板において、前記中間層がAlGa1−yN(0≦y≦0.25)なる組成のIII族窒化物にて50nm以上250nm以下の厚みに形成されてなるようにした。
本発明の第の態様では、第1ないし第のいずれかの態様に係るエピタキシャル基板が、前記下地基板の上に形成された、AlNからなる第1の下地層と、前記第1の下地層の上に形成され、AlGa1−pN(0≦p<1)からなる第2の下地層と、をさらに備え、前記第1の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、前記第1の下地層と前記第2の下地層との界面が3次元的凹凸面であり、前記第2の下地層の直上に前記超格子層群が形成されてなるようにした。
本発明の第の態様では、(111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法が、組成の相異なるIII族窒化物からなる第1単位層と第2単位層とを繰り返し交互に積層することにより超格子層を形成する工程を複数回繰り返すことにより、複数の超格子層を積層してなる超格子層群を形成する超格子層群形成工程と、前記超格子層群よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、を備え、前記超格子層群形成工程においては、前記第1単位層と前記第2単位層とを、前記第1単位層を構成する第1のIII族窒化物よりも前記第2単位層を構成する第2のIII族窒化物の方が無歪状態における面内格子定数が大きくなるように、それぞれの前記第2単位層がその直下の前記第1単位層に対してコヒーレントな状態になるように、かつ、上方に形成される前記超格子層ほど、前記第2単位層の厚みを大きくなるように、形成するようにした。
本発明の第の態様では、第の態様に係るエピタキシャル基板の製造方法が、前記超格子層群の直上に、III族窒化物からなる中間層を、前記超格子層群に対してコヒーレントな状態になるように形成する中間層形成工程、をさらに備えるようにした。
本発明の第の態様では、第または第の態様に係るエピタキシャル基板の製造方法において、前記第1単位層をAlNにて形成し、前記第2単位層をAlGa1−xN(0≦x≦0.25)なる組成のIII族窒化物にて形成するようにした。
本発明の第の態様では、第の態様に係るエピタキシャル基板の製造方法において、前記中間層をAlGa1−yN(0≦y≦0.25)なる組成のIII族窒化物にて50nm以上250nm以下の厚みに形成するようにした。
本発明の第10の態様では、第ないし第のいずれかの態様に係るエピタキシャル基板の製造方法が、前記下地基板の上に、AlNからなる第1の下地層を形成する第1下地層形成工程と、前記第1の下地層の上に、AlGa1−pN(0≦p<1)からなる第2の下地層を形成する第2下地層形成工程と、をさらに備え、前記第1下地層形成工程においては、前記第1の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記超格子層群形成工程においては、前記第2の下地層の直上に前記超格子層群を形成するようにした。
本発明の第1ないし第10の態様によれば、超格子層群に圧縮歪が内在されるので、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が該圧縮歪によって相殺される。これにより、シリコン基板を下地基板に用いた場合であっても、クラックフリーで反りが少なく、結晶品質の優れたエピタキシャル基板を、得ることができる。
特に、第の態様によれば、超格子層群によって導入された圧縮歪が強化されるので、引張応力がより好適に相殺される。これにより、エピタキシャル基板においては反りがより効果的に低減されるとともに、クラックフリーがより確実に実現される。
特に、第および第10の態様によれば、低転位かつ表面平坦性に優れた下地層の上に超格子層群が設けられるので、超格子層群や結晶層などが良好な結晶品質を有するものとなる。その一方で、第2の下地層における歪みエネルギーの蓄積は抑制されるので、超格子層群に含まれる圧縮歪による引張応力の相殺効果が、下地層に歪みエネルギーが蓄積されることによって阻害されることはない。
本発明の実施の形態に係るエピタキシャル基板10の構成を概略的に示す模式断面図である。 第1単位層31の上に第2単位層32が形成されるときの結晶格子の様子を示すモデル図である。 中間層6の形成までを行ったエピタキシャル基板の反り量を、中間層6の厚みに対してプロットした図である。 比較例に係るエピタキシャル基板100の構成を概略的に示す模式断面図である。 各実施例および比較例に係るエピタキシャル基板について、それぞれに固有の作製条件と、総膜厚と、反り量と、クラックの発生の有無とを、一覧にして示す図である。
<エピタキシャル基板の概略構成>
図1は、本発明の実施の形態に係るエピタキシャル基板10の構成を概略的に示す模式断面図である。
エピタキシャル基板10は、下地基板1と、下地層2と、複数の超格子層3と終端層4とが積層された超格子層群5と、中間層6と、機能層7とを主として備える。なお、以降においては、下地基板1の上に形成した各層を、エピタキシャル膜と総称することがある。
下地基板1は、p型の導電型を有する(111)面の単結晶シリコンウェハーである。下地基板1の厚みに特段の制限はないが、取り扱いの便宜上、数百μmから数mmの厚みを有する下地基板1を用いるのが好ましい。
下地層2と、それぞれの超格子層3と、終端層4と、中間層6と、機能層7とは、それぞれ、ウルツ鉱型のIII族窒化物を(0001)結晶面が下地基板1の基板面に対し略平行となるように、エピタキシャル成長手法によって形成した層である。これらの層の形成は、有機金属化学気相成長法(MOCVD法)により行うのが好適な一例である。
下地層2は、その上に上述の各層を良好な結晶品質で形成することを可能とするべく設けられる層である。具体的には、下地層2は、少なくともその表面近傍において(超格子層3との界面近傍において)、転位密度が好適に低減されてなるとともに良好な結晶品質を有するように設けられる。これにより、超格子層3さらにはその上に形成される各層においても、良好な結晶品質が得られる。
本実施の形態においては、係る目的をみたすべく、以下に示すように、下地層2が、第1下地層2aと第2下地層2bとからなるものとする。
第1下地層2aは、AlNからなる層である。第1下地層2aは、下地基板1の基板面に略垂直な方向(成膜方向)に成長した多数の微細な柱状結晶等(柱状結晶、粒状結晶、柱状ドメインあるいは粒状ドメインの少なくとも一種)から構成される層である。換言すれば、第1下地層2aは、エピタキシャル基板10の積層方向への一軸配向はしてなるものの、積層方向に沿った多数の結晶粒界もしくは転位を含有する、結晶性の劣った多欠陥含有性層である。なお、本実施の形態においては、便宜上、ドメイン粒界あるいは転位も含めて、結晶粒界と称することがある。第1下地層2aにおける結晶粒界の間隔は大きくても数十nm程度である。
係る構成を有する第1下地層2aは、c軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる(0002)面のX線ロッキングカーブ半値幅が、0.5度以上1.1度以下となるように、かつ、c軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる(10−10)面のX線ロッキングカーブ半値幅が0.8度以上1.1度以下となるように、形成される。
一方、第2下地層2bは、第1下地層2aの上に形成された、AlpGa1-pN(0≦p<1)なる組成のIII族窒化物からなる層である。
また、第1下地層2aと第2下地層2bとの界面I1(第1下地層2aの表面)は、第1下地層2aを構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。界面I1がこのような形状を有することは、例えば、エピタキシャル基板10のHAADF(高角散乱電子)像において、明瞭に確認される。なお、HAADF像とは、走査透過電子顕微鏡(STEM)によって得られる、高角度に非弾性散乱された電子の積分強度のマッピング像である。HAADF像においては、像強度は原子番号の二乗に比例し、原子番号が大きい原子が存在する箇所ほど明るく(白く)観察されるので、Gaを含む第2下地層2bが相対的に明るく、Gaを含まない第1下地層2aが相対的に暗く観察される。これにより、両者の界面I1が、三次元的凹凸面となっていることが容易に認識される。
なお、図1の模式断面においては、第1下地層2aの凸部2cが略等間隔に位置するように示されているが、これは図示の都合にすぎず、実際には必ずしも等間隔に凸部2cが位置するわけではない。好ましくは、第1下地層2aは、凸部2cの密度が5×109/cm2以上5×1010/cm2以下であり、凸部2cの平均間隔が45nm以上140nm以下であるように形成される。これらの範囲をみたす場合、特に結晶品質の優れた機能層7の形成が可能となる。なお、本実施の形態において、第1下地層2aの凸部2cとは、表面(界面I1)において上に凸の箇所の略頂点位置のことを指し示すものとする。なお、本発明の発明者の実験および観察の結果、凸部2cの側壁を形成しているのは、AlNの(10−11)面もしくは(10−12)面であることが確認されている。
第1下地層2aの表面に上記の密度および平均間隔を満たす凸部2cが形成されるには、平均膜厚が40nm以上200nm以下となるように第1下地層2aを形成することが好ましい。平均膜厚が40nmより小さい場合には、上述のような凸部2cを形成しつつAlNが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を200nmより大きくしようとすると、AlN表面の平坦化が進行し始めるために上述のような凸部2cを形成することが難しくなる。
なお、第1下地層2aの形成は、所定のエピタキシャル成長条件のもとで実現されるが、第1下地層2aをAlNにて形成することは、シリコンと液相化合物を形成するGaを含まないという点、および、横方向成長が比較的進みにくいので界面I1が三次元的凹凸面として形成されやすいという点において好適である。
エピタキシャル基板10においては、下地基板1と第2下地層2bとの間に、上述のような態様にて結晶粒界を内在する多欠陥含有性層である第1下地層2aを介在させることにより、下地基板1と第2下地層2bとの間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した第1下地層2aについての(0002)面および(10−10)面のX線ロッキングカーブ半値幅の範囲は、この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
ただし、係る第1下地層2aが介在することで、第2下地層2bには、第1下地層2aの柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては、第1下地層2aと第2下地層2bとの界面I1を上述のように三次元的凹凸面とすることで、係る転位を効果的に低減させてなる。
第1下地層2aと第2下地層2bとの界面I1が三次元的凹凸面として形成されていることにより、第1下地層2aで発生した転位のほとんどは、第1下地層2aから第2下地層2bへと伝播する(貫通する)際に、界面I1で屈曲され、第2下地層2bの内部において合体消失する。結果として、第1下地層2aを起点とする転位のうち、第2下地層2bを貫通する転位はごく一部となる。
また、第2下地層2bは、好ましくは、その成長初期こそ第1下地層2aの表面形状(界面I1の形状)に沿って形成されるものの、成長が進むにつれて徐々にその表面が平坦化されていき、最終的には、10nm以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、AFM(原子間力顕微鏡)により計測した5μm×5μm領域についての平均粗さraで表すものとする。ちなみに、第2下地層2bが、横方向成長が比較的進みやすい、少なくともGaを含む組成のIII族窒化物にて形成されることは、第2下地層2bの表面平坦性を良好なものとするうえで好適である。
また、第2下地層2bの平均厚みは、40nm以上とするのが好適である。これは、40nmより薄く形成した場合には、第1下地層2aに由来する凹凸が十分に平坦化しきれないことや、第2下地層2bに伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが40nm以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第2下地層2bの厚みの上限については特に技術上の制限はないが、生産性の観点からは数μm以下程度の厚みに形成するのが好ましい。
以上のように、第2下地層2bの表面は、低転位でかつ優れた平坦性を有するものとなっているので、その上に形成される各層は、良好な結晶品質を有するものとなる。
超格子層群5は、それぞれが相異なる組成の2種類のIII族窒化物層である第1単位層31と第2単位層32とを繰り返し交互に積層することにより形成されてなる、超格子層3を、複数積層してなる部位である。図1においては、3つの超格子層3(第1超格子層3a、第2超格子層3b、第3超格子層3c)を備える場合を例示しているが、超格子層群5の構成はこれに限られない。
なお、1つの第1単位層31と1つの第2単位層32との組をペア層と称する。図1に示すエピタキシャル基板10においては、第1超格子層3aが第1単位層31aおよび第2単位層32aのペア層からなり、第2超格子層3bが第1単位層31bおよび第2単位層32bのペア層からなり、第3超格子層3cが第1単位層31cおよび第2単位層32cのペア層からなるとする。
それぞれの超格子層3において、第1単位層31と第2単位層32とは、前者を構成するIII族窒化物よりも後者を構成するIII族窒化物の方が無歪の状態(バルク状態)における面内格子定数(格子長)が大きい、という関係をみたすように形成されてなる。
また、それぞれの超格子層3においては、第2単位層32が、その直下の第1単位層31に対してコヒーレントな状態に形成されてなる。また、第1単位層31の厚みよりも第2単位層32の厚みの方が大きくなっている。
加えて、超格子層群5は、上方に存在する(下地基板1から離れている)超格子層3ほど、第2単位層32の厚みが大きくなるように構成されてなる。例えば、図1に示すエピタキシャル基板10の場合であれば、第1超格子層3aの第2単位層32aの厚みをda、第2超格子層3bの第2単位層32bの厚みをdb、第3超格子層3cの第2単位層32cの厚みをdcとするとき、da≦db≦dcとなっている。ただし、第2単位層32の具体的な厚みは、超格子層群5において積層される超格子層3の数、超格子層群5における超格子層3の形成位置などによって異なる。図1に示すように、超格子層群5が3つの超格子層3から構成される場合であれば、最下部の超格子層3aにおける第2単位層32の厚みは10nm〜20nm程度であるのが好適である。最上部の超格子層3cにおける第2単位層32の厚みは数十nm〜100nm程度であるのが好適である。
一方、第1単位層31は、3nm〜20nm程度の厚みに形成されるのが好ましい。典型的には5nm〜10nmである。また、ペア層の繰り返し数は、5〜数十程度であるのが好適である。これらのパラメータに係る要件については、後述する。
好ましくは、第1単位層31(31a、31b、31c)はAlNにて構成され、第2単位層32(32a、32b、32c)はAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物にて構成される。
終端層4は、超格子層群5の最上層をなす層であり、最上部の超格子層3の第1単位層31と同じ組成および厚みで形成されてなる層である。すなわち、ペア層こそ構成はしないが、終端層4は、実質的には最上部の超格子層3の一部であるともいえる。
中間層6はIII族窒化物からなる層である。例えば、中間層6は、AlyGa1-yN(0≦y≦0.25)なる組成のIII族窒化物にて構成される。中間層6は、超格子層群5に対して(より厳密には、終端層4に対して)コヒーレントな状態に形成されてなる。中間層6は、50nm〜250nm程度の厚みを有するのが好適である。ただし、中間層6の実際の組成および厚みは、超格子層群5の形成態様に応じて定められる。中間層6の詳細については後述する。
機能層7は、中間層6の上に形成された、III族窒化物により形成される少なくとも1つの層であり、エピタキシャル基板10の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において、所定の機能を発現する層である。それゆえ、機能層7は、当該機能に応じた組成および厚みを有する1または複数の層にて形成される。図1においては、機能層7が単一の層からなる場合を例示しているが、機能層7の構成はこれに限られるものではない。
例えば、高抵抗のGaNからなる数μm厚のチャネル層と、AlGaNやInAlNなどからなる数十nm厚の障壁層とを機能層7として積層すれば、HEMT素子用のエピタキシャル基板10が得られる。すなわち、障壁層の上に、図示を省略するゲート電極、ソース電極、およびドレイン電極を形成することで、HEMT素子が得られる。これらの電極形成には、フォトリソグラフィープロセスなどの公知の技術を適用可能である。また、係る場合において、チャネル層と障壁層との間にAlNからなる1nm程度の厚みのスペーサ層を設ける態様であってもよい。
あるいは、機能層7として、1つのIII族窒化物層(例えばGaN層)を形成し、その上に図示を省略するアノードとカソードとを形成することで、同心円型ショットキーバリアダイオードが実現される。これらの電極形成にも、フォトリソグラフィープロセスなどの公知の技術を適用可能である。
<エピタキシャル基板の製造方法>
次に、MOCVD法を用いる場合を例として、エピタキシャル基板10を製造する方法について概説する。
まず、下地基板1として(111)面の単結晶シリコンウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、SPM洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをMOCVD装置のリアクタ内にセットする。
そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、AlNからなる第1下地層2aは、基板温度を800℃以上、1200℃以下の所定の初期層形成温度に保ち、リアクタ内圧力を0.1kPa〜30kPa程度とした状態で、アルミニウム原料であるTMA(トリメチルアルミニウム)バブリングガスとNH3ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を20nm/min以上、目標膜厚を200nm以下、とすることによって、形成させることができる。
第2下地層2bの形成は、第1下地層2aの形成後、基板温度を800℃以上1200℃以下の所定の第2下地層形成温度に保ち、リアクタ内圧力を0.1kPa〜100kPaとした状態で、ガリウム原料であるTMG(トリメチルガリウム)バブリングガスとTMAバブリングガスとNH3ガスとを、作製しようとする第2下地層2bの組成に応じた所定の流量比にてリアクタ内に導入し、NH3とTMAおよびTMGとを反応させることにより実現される。
超格子層3を構成する第1単位層31および第2単位層32、終端層4、および中間層6の形成は、第2下地層2bの形成に続いて、基板温度を800℃以上1200℃以下の各層に応じた所定の形成温度に保ち、リアクタ内圧力を0.1kPa〜100kPaの各層に応じた所定の値に保った状態で、NH3ガスとIII族窒化物原料ガス(TMA、TMGのバブリングガス)とを、各層において実現しようとする組成に応じた流量比でリアクタ内に導入することによって実現される。その際、設定膜厚に応じたタイミングで流量比を切り替えることで、それぞれの層が連続的にかつ所望の膜厚で形成される。
機能層7の形成は、中間層6の形成後、基板温度を800℃以上1200℃以下の所定の機能層形成温度に保ち、リアクタ内圧力を0.1kPa〜100kPaとした状態で、TMIバブリングガス、TMAバブリングガス、あるいはTMGバブリングガスの少なくとも1つとNH3ガスとを、作製しようとする機能層7の組成に応じた流量比にてリアクタ内に導入し、NH3とTMI,TMA、およびTMGの少なくとも1つとを反応させることにより実現される。
機能層7が形成された後、エピタキシャル基板10は、リアクタ内で常温まで降温される。その後、リアクタから取り出されたエピタキシャル基板10は、適宜、後段の処理(電極層のパターニングなど)に供される。
<超格子層群の作用効果>
本実施の形態もそうであるように、一般に、単結晶シリコンウェハーの上にIII族窒化物からなる結晶層を所定の形成温度でエピタキシャル成長させてエピタキシャル基板を得ようとする場合、III族窒化物の方がシリコンよりも熱膨張係数が大きい(例えば、シリコン:3.4×10-6/K、GaN:5.5×10-6/K)ことから、結晶成長後、常温にまで降温される過程において、結晶層には面内方向に引張応力が生じる。この引張応力は、エピタキシャル基板における反りや結晶層におけるクラック発生の要因となる。本実施の形態においては、係る引張応力を低減させ、上述の反りやクラック発生を抑制する目的で、エピタキシャル基板10に超格子層群5が設けられている。以下、その作用効果について具体的に説明する。
図2は、超格子層3において第1単位層31の上に第2単位層32が形成されるときの結晶格子の様子を示すモデル図である。いま、第2単位層32を構成するIII族窒化物の無歪状態における面内方向の格子長をa0、実際の格子長をaとする。本実施の形態においては、図2(a)、(b)に示すように、第2単位層32は第1単位層31の結晶格子に対して整合を保ちつつ結晶成長していく。このことは、結晶成長時に、第2単位層32の面内方向にs=a0−aだけの圧縮歪が生じることを意味している。すなわち、第2単位層32の結晶成長は歪みエネルギーを保持した状態で進行する。
ただし、成長が進むにつれて、エネルギー的な不安定さが増していくため、第2単位層32には歪みエネルギーを解放するべく徐々にミスフィット転位が導入されていく。やがて、ある臨界状態に達すると、第2単位層32に保持されていた歪みエネルギーは全て解放されてしまうことになる。このとき、図2(c)に示すようにa=a0となる。
ところが、この図2(c)に示す状態に達するまでの、図2(b)に示すようなa0>aの状態で第2単位層32の形成を終了させてしまえば、第2単位層32は歪みエネルギーを保持したまま(圧縮歪を含んだまま)となる。本実施の形態においては、このような歪みエネルギーを含んだままの結晶成長を、コヒーレントな状態での結晶成長と称する。換言すれば、歪みエネルギーが完全に解放されてしまう臨界膜厚よりも小さい厚みに第2単位層32を形成する限りにおいては、第2単位層32は第1単位層31に対してコヒーレントな状態にあるといえる。あるいは、第2単位層32の最上面(直上の第1単位層31と接する面)の格子長aについてa0>aが成り立つ限りにおいては、第2単位層32は第1単位層31に対してコヒーレントな状態にあるということもできる。なお、第2単位層32が上述した態様にて歪みエネルギーを含んでいる限りにおいては、第2単位層32において部分的にa0=aになっていたとしても、第2単位層32は第1単位層31に対してコヒーレントな状態にあるといえる。
第1単位層31を構成するIII族窒化物の面内格子定数は第2単位層32を構成するIII族窒化物の面内格子定数よりも小さいので、この歪みエネルギーを保持したままの第2単位層32の上に第1単位層31を形成させたとしても、コヒーレントな状態は保たれ、直下の第2単位層32に保持された歪みエネルギーが解放されることもない。そして、この第1単位層31の上に再び、第2単位層32をコヒーレントな状態に成長させれば、係る第2単位層32においても、上述と同様の圧縮歪が生じることとなる。
以降、同様に、コヒーレントな状態での成長を維持したままで第1単位層31と第2単位層32の形成(ペア層の形成)を繰り返すと、それぞれのペア層の第2単位層32に歪みエネルギーが保持されるので、超格子層3は全体として、圧縮歪を含んだ部位として形成されることになる。
係る圧縮歪は、熱膨張係数差に起因して生じる引張応力とは正反対の向きに作用するので、降温時において、該引張応力を相殺する作用がある。概略的にいえば、1つのペア層における圧縮歪の大きさと、超格子層3におけるペア層の繰り返し数との積に比例する力で、引張応力が相殺されることになる。
本実施の形態においては、このように圧縮歪を内在した超格子層3を複数積層することによって超格子層群5とすることで、超格子層3を1つのみ備える場合よりもさらに大きな圧縮歪を生じさせ、エピタキシャル基板10に生じる引張応力が十分に低減されるようにしている。これにより、エピタキシャル基板10においては、反りの低減と、クラックフリーとが実現されてなる。
すなわち、本実施の形態において、超格子層群5は、内在した圧縮歪によってエピタキシャル基板10に生じる引張応力を好適に相殺するという作用効果を奏する部位である。また、換言すれば、本実施の形態において、超格子層群5は、その全体が圧縮歪内在層として機能するものであるともいえる。
加えて、本実施の形態においては、上方に存在する超格子層3ほど第2単位層32の厚みが大きくなるようにしている。これは、圧縮歪を含んだ超格子層3の上に形成される上方の超格子層3ほど、第2単位層32を形成する際に歪みエネルギーが解放される臨界膜厚が大きくなるため、第2単位層32をより厚くコヒーレントな状態に成長させることができることを利用したものである。これにより、超格子層群5においては、上方の超格子層3ほどより強い圧縮歪を含むようになっている。また、この場合の圧縮歪は、同じペア層を繰り返し積層して該超格子層群5と同じ厚みの単一の超格子層3を形成した場合よりも大きなものである。
すなわち、本実施の形態においては、上方に存在する超格子層3ほど第2単位層32の厚みが大きくなるように超格子層群5を設けることで、引張応力がさらに相殺され、結果として、反りがさらに好適に低減されてなるとともに、クラックの発生がより確実に防止されてなる。
なお、第1単位層31は、2つの第2単位層32の間に介在することになるが、その厚みが小さすぎる場合は、第2単位層32に生じる圧縮歪が小さくなって逆に第1単位層31自体に引張応力を内在しやすくなり好ましくない。一方、厚みが大きすぎる場合は、第2単位層32自体が引張方向の力を受けやすくなってやはり好ましくない。上述した、3nm〜20nm程度の厚みという要件は、このような不具合が生じないという点から好適なものである。
また、上述した、第1単位層31がAlNにて構成され、第2単位層32がAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物にて構成されるという要件は、個々のペア層において十分な大きさの圧縮歪を得ることが出来るという点で好適なものである。
なお、超格子層群5は、上述したように歪みエネルギーの蓄積が抑制された状態の第2下地層2bの上に形成されることから、本実施形態の場合、第2下地層2bに歪みエネルギー蓄積され、該歪みエネルギーの存在が原因となって引張応力の相殺効果が阻害されるようなことはない。
また、超格子層3を積層して超格子層群5を設けることは、エピタキシャル膜自体の総膜厚を増大させることになる。一般に、エピタキシャル基板10を用いてHEMT素子を作製する場合、その総膜厚が大きいほど該HEMT素子が高耐圧化されるので、本実施の形態に係るエピタキシャル基板10の構成は、係る高耐圧化にも資するものである。
<中間層の作用効果>
図3は、中間層6の形成までを行ったエピタキシャル基板の反り量を、中間層6の厚みに対してプロットした図である。なお、本実施の形態において、エピタキシャル基板の反り量は、レーザー変位計によって測定するものとする。
図3に示した5つの例において、中間層6の厚み以外の条件は全て同じである。下地基板1としては、p型の導電型を有する(111)単結晶シリコンウェハー(525μm厚)を用いている。その上に、AlNからなり平均膜厚100nmの第1下地層2aと、Al0.1Ga0.9Nからなり平均膜厚40nmの第2下地層2bと、5nm厚のAlNからなる第1単位層31と15nm厚のAl0.1Ga0.9Nからなる第2単位層32とのペア層が20回繰り返し積層された超格子層3と図示しない終端層4とを含む超格子層群5と、GaNからなる中間層6とが積層されてなる。なお、本実施の形態に係るエピタキシャル基板10においては複数の超格子層3が積層されてなるのに対し、図3では超格子層3は1つのみ設けられているが、中間層6の作用効果については係る場合でも同様である。
図3においては、中間層6の厚みが200nmのときに、エピタキシャル基板の反り量が極小となっている。上述のように、中間層6は、終端層4に対してコヒーレントな状態に形成されるので、図3に示す結果は、200nm程度の厚みに形成された中間層6は、超格子層群5によってエピタキシャル基板10に導入された圧縮歪をより強める圧縮歪強化層として機能し得ることを示唆している。係る結果を踏まえ、本実施形態においては、中間層6を50nm〜250nm程度の厚みに設けるようにしている。これにより、本実施の形態に係るエピタキシャル基板10においては、引張応力がさらに相殺され、反りのさらなる低減と、クラック発生のより確実な防止とが、実現されてなる。
なお、中間層6の厚みが大きすぎる場合にエピタキシャル基板10の反り量が増大するのは、結晶が成長するにつれて歪みエネルギーの蓄積に限界が生じて圧縮歪が弱まってくとともに、格子がコヒーレントな状態を保って成長するのが困難となっていき、やがては臨界膜厚を越えて歪みエネルギーが開放されてしまうためである。
以上、説明したように、本実施の形態によれば、下地基板と機能層との間に、圧縮歪み内在層として複数の超格子層が積層された超格子層群を設けるようにしたことで、安価で大口径のものを入手容易なシリコン基板を下地基板とし、かつ、クラックフリーで反りが少なく、結晶品質の優れたエピタキシャル基板を、得ることができる。
<変形例>
エピタキシャル基板10は、下地基板1と第1下地層2aの間に図示しない界面層を備える態様であってもよい。界面層は、数nm程度の厚みを有し、アモルファスのSiAluvwからなるのが好適な一例である。
下地基板1と第1下地層2aとの間に界面層を備える場合、下地基板1と第2下地層2bなどとの格子ミスフィットがより効果的に緩和され、その上に形成される各層の結晶品質がさらに向上する。すなわち、界面層を備える場合には、第1下地層2aであるAlN層が、界面層を備えない場合と同様の凹凸形状を有しかつ界面層を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に(0002)面でのX線ロッキングカーブ半値幅の値が改善された第1下地層2aが得られる。これは、下地基板1の上に直接に第1下地層2aを形成する場合に比して、界面層の上に第1下地層2aを形成する場合の方が第1下地層2aとなるAlNの核形成が進みにくく、結果的に、界面層が無い場合に比べて横方向成長が促進されることによる。なお、界面層の膜厚は5nmを超えない程度で形成される。このような界面層を備えた場合、第1下地層2aを、(0002)面のX線ロッキングカーブ半値幅が、0.5度以上0.8度以下の範囲となるように形成することができる。この場合、(0002)面のX線ロッキングカーブ半値幅が800sec以下であり、らせん転位密度が1×109/cm2以下であるという、さらに結晶品質の優れた機能層7を形成することができる。
なお、界面層の形成は、シリコンウェハーが第1下地層形成温度に達した後、第1下地層2aの形成に先立って、TMAバブリングガスのみをリアクタ内に導入し、ウェハーをTMAバブリングガス雰囲気に晒すようすることによって実現される。
また、第1下地層2aの形成時に、Si原子とO原子の少なくとも一方が第1下地層2aに拡散固溶してなる態様や、N原子とO原子の少なくとも一方が下地基板1に拡散固溶してなる態様であってもよい。
超格子層群5の構成が異なる5つの実施例(実施例1〜実施例5)に係るエピタキシャル基板10と、超格子層群5に代えて単一の超格子層のみを備える比較例に係るエピタキシャル基板100とを作製した。図4は、エピタキシャル基板100の構成を概略的に示す模式断面図である。エピタキシャル基板100においては、第1単位層8aと第2単位層8bとがペア層をなして、一の超格子層8が形成されている。また、図5は、各実施例および比較例に係るエピタキシャル基板について、それぞれに固有の作製条件と、総膜厚と、反り量と、クラックの発生の有無とを、一覧にして示す図である。
第2下地層2bの形成までは、実施例、比較例ともに同様の手順で行った。まず、下地基板1として基板厚みが525μmのp型の導電型を有する4インチ(111)面単結晶シリコンウェハー(以下、シリコンウェハー)を用意した。用意したシリコンウェハーに、フッ化水素酸/純水=1/10(体積比)なる組成の希フッ酸による希フッ酸洗浄と硫酸/過酸化水素水=1/1(体積比)なる組成の洗浄液によるSPM洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とし、これをMOCVD装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を15kPaとして、基板温度が第1下地層形成温度である1100℃となるまで加熱した。
基板温度が1100℃に達すると、リアクタ内にNH3ガスを導入し、1分間、基板表面をNH3ガス雰囲気に晒した。
その後、TMAバブリングガスを所定の流量比にてリアクタ内に導入し、NH3とTMAを反応させることによって表面が三次元的凹凸形状を有する第1下地層2aを形成した。その際、第1下地層2aの成長速度(成膜速度)は20nm/minとし、第1下地層2aの目標平均膜厚は100nmとした。
第1下地層2aが形成されると、続いて、基板温度を1100℃とし、リアクタ内圧力を15kPaとして、TMGバブリングガスをリアクタ内にさらに導入し、NH3とTMAならびにTMGとの反応により、第1下地層2bとしてのAl0.1Ga0.9N層を平均膜厚が40nm程度となるように形成した。
第2下地層2bの形成に続いて、実施例においては複数の超格子層3と終端層4からなる超格子層群5を形成した。実施例4以外は、第1超格子層3aと第2超格子層3bと第3超格子層3cの3つの超格子層3を形成した。実施例4では、第1超格子層3aと第2超格子層3bの2つの超格子層3のみを形成した。比較例においては、1つの超格子層8を形成した。いずれの場合も、第1単位層は全てAlNにて形成し、第2単位層は全てAl0.1Ga0.9Nにて形成した。それぞれの実施例および比較例における、第1単位層と第2単位層の膜厚と、ペア層の繰り返し数とは、図5に示す通りである。ただし、図5においては、図示の都合上、比較例における超格子層8を第1超格子層として示している。なお、超格子層の形成においては、基板温度を1100℃とし、リアクタ内圧力を15kPaとした。用いた原料ガスは下地層2の形成に用いたものと同じである。
超格子層群5または超格子層8の形成後、続いて、中間層6および機能層7を形成した。それぞれの実施例および比較例における、中間層6の組成は、図5に示す通りである。なお、中間層6の厚みはいずれも180nmとした。また、機能層7はいずれもGaNにて0.7μmの厚みに形成した。なお、中間層6の形成においては、基板温度を1100℃とし、リアクタ内圧力を15kPaとした。機能層7の形成においては、基板温度を1100℃とし、リアクタ内圧力を15kPaとした。いずれも、用いた原料ガスは下地層2の形成に用いたものと同じである。
以上により、エピタキシャル基板が得られた。得られたエピタキシャル基板について、レーザー変位計によって反り量を測定した。また、クラック発生の有無を目視により確認した。
図5に示したように、下地基板1上に形成されたエピタキシャル膜の総膜厚は同程度であるにもかかわらず、実施例においては、比較例の1/2程度にまで反りが低減された。また、比較例に係るエピタキシャル基板のみ、外周から約20mmのところにクラックが発生していた。
以上の結果は、上方の超格子層ほど第2単位層の厚みが大きくなるようにすることによって、上方の超格子層により大きな圧縮歪を生じさせる態様にて超格子層群を設けることが、エピタキシャル基板における反りの低減とクラックフリーの実現において効果的であることを示している。
1 下地基板
2 下地層
2a 第1下地層
2b 第2下地層
2c (第2下地層の)凸部
3、3a、3b、3c 超格子層
4 終端層
5 超格子層群
6 中間層
7 機能層
10、100 エピタキシャル基板
31、31a、31b、31c 第1単位層
32、32a、32b、32c 第2単位層

Claims (10)

  1. (111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板であって、
    それぞれが組成の相異なるIII族窒化物からなる第1単位層と第2単位層とを繰り返し交互に積層してなる超格子層である複数の超格子層を積層してなる超格子層群と、
    前記超格子層群よりも上方に形成された、III族窒化物からなる結晶層と、
    を備え、
    前記第1単位層を構成する第1のIII族窒化物よりも前記第2単位層を構成する第2のIII族窒化物の方が無歪状態における面内格子定数が大きく、
    それぞれの前記第2単位層はその直下の前記第1単位層に対してコヒーレントな状態に形成されてなり、
    記超格子層群において上方に形成された前記超格子層ほど、前記第2単位層の厚みが大きい、
    ことを特徴とするエピタキシャル基板。
  2. 請求項1に記載のエピタキシャル基板であって、
    前記超格子層群の直上に形成され、III族窒化物からなり、前記超格子層群に対してコヒーレントな状態に形成されてなる中間層、
    をさらに備えることを特徴とするエピタキシャル基板。
  3. 請求項1または請求項2に記載のエピタキシャル基板であって、
    前記第1単位層がAlNからなり、前記第2単位層がAl Ga 1−x N(0≦x≦0.25)なる組成のIII族窒化物からなることを特徴とするエピタキシャル基板。
  4. 請求項3に記載のエピタキシャル基板であって、
    前記中間層がAl Ga 1−y N(0≦y≦0.25)なる組成のIII族窒化物にて50nm以上250nm以下の厚みに形成されてなることを特徴とするエピタキシャル基板。
  5. 請求項1ないし請求項4のいずれかに記載のエピタキシャル基板であって、
    前記下地基板の上に形成された、AlNからなる第1の下地層と、
    前記第1の下地層の上に形成され、Al Ga 1−p N(0≦p<1)からなる第2の下地層と、
    をさらに備え、
    前記第1の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、
    前記第1の下地層と前記第2の下地層との界面が3次元的凹凸面であり、
    前記第2の下地層の直上に前記超格子層群が形成されてなる、
    ことを特徴とするエピタキシャル基板。
  6. (111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法であって、
    組成の相異なるIII族窒化物からなる第1単位層と第2単位層とを繰り返し交互に積層することにより超格子層を形成する工程を複数回繰り返すことにより、複数の超格子層を積層してなる超格子層群を形成する超格子層群形成工程と、
    前記超格子層群よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、
    を備え、
    前記超格子層群形成工程においては、前記第1単位層と前記第2単位層とを、
    前記第1単位層を構成する第1のIII族窒化物よりも前記第2単位層を構成する第2のIII族窒化物の方が無歪状態における面内格子定数が大きくなるように、
    それぞれの前記第2単位層がその直下の前記第1単位層に対してコヒーレントな状態になるように、かつ、
    上方に形成される前記超格子層ほど、前記第2単位層の厚みを大きくなるように、
    形成する、
    ことを特徴とするエピタキシャル基板の製造方法
  7. 請求項に記載のエピタキシャル基板の製造方法であって、
    前記超格子層群の直上に、III族窒化物からなる中間層を、前記超格子層群に対してコヒーレントな状態になるように形成する中間層形成工程、
    をさらに備えることを特徴とするエピタキシャル基板の製造方法
  8. 請求項6または請求項7に記載のエピタキシャル基板の製造方法であって、
    前記第1単位層をAlNにて形成し、前記第2単位層をAl Ga 1−x N(0≦x≦0.25)なる組成のIII族窒化物にて形成することを特徴とするエピタキシャル基板の製造方法
  9. 請求項に記載のエピタキシャル基板の製造方法であって、
    前記中間層をAl Ga 1−y N(0≦y≦0.25)なる組成のIII族窒化物にて50nm以上250nm以下の厚みに形成することを特徴とするエピタキシャル基板の製造方法
  10. 請求項6ないし請求項9に記載のエピタキシャル基板の製造方法であって、
    前記下地基板の上に、AlNからなる第1の下地層を形成する第1下地層形成工程と、
    前記第1の下地層の上に、Al Ga 1−p N(0≦p<1)からなる第2の下地層を形成する第2下地層形成工程と、
    をさらに備え、
    前記第1下地層形成工程においては、前記第1の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
    前記超格子層群形成工程においては、前記第2の下地層の直上に前記超格子層群を形成する、
    ことを特徴とするエピタキシャル基板の製造方法。
JP2012500463A 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法 Expired - Fee Related JP5554826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012500463A JP5554826B2 (ja) 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010031267 2010-02-16
JP2010031267 2010-02-16
PCT/JP2010/071581 WO2011102044A1 (ja) 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012500463A JP5554826B2 (ja) 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011102044A1 JPWO2011102044A1 (ja) 2013-06-17
JP5554826B2 true JP5554826B2 (ja) 2014-07-23

Family

ID=44482653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012500463A Expired - Fee Related JP5554826B2 (ja) 2010-02-16 2010-12-02 エピタキシャル基板およびエピタキシャル基板の製造方法

Country Status (4)

Country Link
US (1) US9090993B2 (ja)
EP (1) EP2538434B1 (ja)
JP (1) JP5554826B2 (ja)
WO (1) WO2011102044A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007137243A2 (en) 2006-05-19 2007-11-29 Applied Medical Resources Corporation Surgical stapler
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法
JP5159858B2 (ja) * 2010-09-08 2013-03-13 コバレントマテリアル株式会社 窒化ガリウム系化合物半導体基板とその製造方法
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
KR20130137773A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 반도체 소자
KR20130141290A (ko) * 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자
US9728464B2 (en) 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
JP5892014B2 (ja) * 2012-09-14 2016-03-23 沖電気工業株式会社 窒化物半導体装置及びその作製条件特定方法
EP2967564B1 (en) 2013-03-14 2018-09-12 Applied Medical Resources Corporation Surgical stapler with partial pockets
ES2705050T3 (es) 2013-03-15 2019-03-21 Applied Med Resources Grapadora quirúrgica con mordaza expandible
KR102066616B1 (ko) 2013-05-09 2020-01-16 엘지이노텍 주식회사 반도체 소자
CN105637620B (zh) * 2013-11-06 2018-11-20 夏普株式会社 氮化物半导体
ES2861258T3 (es) 2014-06-11 2021-10-06 Applied Med Resources Grapadora quirúrgica con disparo circunferencial
KR20240042093A (ko) 2014-09-15 2024-04-01 어플라이드 메디컬 리소시스 코포레이션 자동-조정 스테이플 높이를 가진 수술용 스테이플러
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
EP3331455B1 (en) 2015-08-06 2019-10-09 Applied Medical Resources Corporation Surgical stapler having locking articulation joint
WO2017180706A1 (en) 2016-04-12 2017-10-19 Applied Medical Resources Corporation Surgical stapler having articulation mechanism
AU2017250206B2 (en) 2016-04-12 2022-03-24 Applied Medical Resources Corporation Surgical stapler having a powered handle
ES2882141T3 (es) 2016-04-12 2021-12-01 Applied Med Resources Conjunto de vástago de recarga para la grapadora quirúrgica
DE102017125821A1 (de) * 2017-11-06 2019-05-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018132263A1 (de) 2018-12-14 2020-06-18 Aixtron Se Verfahren zum Abscheiden einer Heterostruktur und nach dem Verfahren abgeschiedene Heterostruktur
JP7132156B2 (ja) * 2019-03-07 2022-09-06 株式会社東芝 半導体装置
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US11771428B2 (en) 2020-10-29 2023-10-03 Applied Medical Resources Corporation Actuation shaft retention mechanism for surgical stapler
US11730475B2 (en) 2020-10-29 2023-08-22 Applied Medical Resources Corporation Surgical stapler having a powered handle

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895410B2 (ja) 1996-11-27 2007-03-22 古河電気工業株式会社 Iii−v族窒化物結晶膜を備えた素子、およびその製造方法
DE19781541B4 (de) 1996-11-27 2006-10-05 The Furukawa Electric Co., Ltd. Vorrichtung aus einem III-V-Verbindungshalbleiter und Verfahren zur Herstellung der Vorrichtung
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP4276135B2 (ja) 2004-06-14 2009-06-10 日本電信電話株式会社 窒化物半導体成長用基板
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
TW200723624A (en) * 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
JP2008211164A (ja) * 2007-01-29 2008-09-11 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置及びその製造方法
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP2009099893A (ja) * 2007-10-19 2009-05-07 Showa Denko Kk Iii族窒化物半導体発光素子
US8067787B2 (en) 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2009289956A (ja) * 2008-05-29 2009-12-10 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法

Also Published As

Publication number Publication date
US9090993B2 (en) 2015-07-28
WO2011102044A1 (ja) 2011-08-25
EP2538434A1 (en) 2012-12-26
EP2538434B1 (en) 2018-05-02
US20130032781A1 (en) 2013-02-07
JPWO2011102044A1 (ja) 2013-06-17
EP2538434A4 (en) 2014-02-26

Similar Documents

Publication Publication Date Title
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5545781B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP5616443B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011016304A1 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5937513B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140529

R150 Certificate of patent or registration of utility model

Ref document number: 5554826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees